JPS63252477A - バイポ−ラ型半導体集積回路装置 - Google Patents
バイポ−ラ型半導体集積回路装置Info
- Publication number
- JPS63252477A JPS63252477A JP8826387A JP8826387A JPS63252477A JP S63252477 A JPS63252477 A JP S63252477A JP 8826387 A JP8826387 A JP 8826387A JP 8826387 A JP8826387 A JP 8826387A JP S63252477 A JPS63252477 A JP S63252477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- trenches
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 abstract description 20
- 239000012535 impurity Substances 0.000 abstract description 5
- 238000000992 sputter etching Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラ型半導体集積回路装置に関し、特に
素子間分離領域の構造に関する。
素子間分離領域の構造に関する。
従来、バイポーラ型半導体集積回路装置の素子間分離領
域はＰ−Ｎ接合を利用する基板と逆導電型の高濃度層或
いは通常ロコス（ＬＯＣＯＳ）法と呼ばれる厚膜酸化膜
によって形成される。
域はＰ−Ｎ接合を利用する基板と逆導電型の高濃度層或
いは通常ロコス（ＬＯＣＯＳ）法と呼ばれる厚膜酸化膜
によって形成される。
しかしながら、これら従来の素子間分離領域の構造は最
近の微細化、高速化の要求に対してそれぞれ大きな欠点
を有している。すなわち、前者のＰ−Ｎ接合によるもの
は絶縁耐圧を確保するうえで空乏層の横方向の広がり分
が必要とをるのでトランジスタ素子を微小化することが
できず、また、絶縁容量成分も大きいのでスイッチング
回路等の高速回路が非常に形成しにくい、また後者のロ
コス法によるものは前者より可成りスイッチング回路等
の高速性を改善し得るものの未だ充分とは言い難く微細
化に対しても、なお不充分な状態にある。すなわち、ロ
コス法は素子の横方向は厚い酸化膜による誘電体で充分
絶縁分離できるものの、基板との間の分離は依然として
Ｐ−Ｎ接合による絶縁法を残しているので、高速回路の
構成および素子の微細化に限界を生じている。
近の微細化、高速化の要求に対してそれぞれ大きな欠点
を有している。すなわち、前者のＰ−Ｎ接合によるもの
は絶縁耐圧を確保するうえで空乏層の横方向の広がり分
が必要とをるのでトランジスタ素子を微小化することが
できず、また、絶縁容量成分も大きいのでスイッチング
回路等の高速回路が非常に形成しにくい、また後者のロ
コス法によるものは前者より可成りスイッチング回路等
の高速性を改善し得るものの未だ充分とは言い難く微細
化に対しても、なお不充分な状態にある。すなわち、ロ
コス法は素子の横方向は厚い酸化膜による誘電体で充分
絶縁分離できるものの、基板との間の分離は依然として
Ｐ−Ｎ接合による絶縁法を残しているので、高速回路の
構成および素子の微細化に限界を生じている。
本発明の目的は、上記の状況に鑑み、トランジスタ素子
の横方向および縦方向をそれぞれ充分に絶縁分離し得る
誘電体素子間分離領域を備えたバイポーラ型半導体集積
回路装置を提供することである。
の横方向および縦方向をそれぞれ充分に絶縁分離し得る
誘電体素子間分離領域を備えたバイポーラ型半導体集積
回路装置を提供することである。
本発明によれば、バイポーラ型半導体集積回路装置は、
半導体基板と、前記半導体基板上に形成される横型のバ
イポーラ・トランジスタ素子と、前記バイポーラ・トラ
ンジスタ素子を横方向および縦方向から取囲む切削溝の
壁面に付着するシリコン酸化膜と内部を埋めるポリシリ
コン層からなる誘電体絶縁層の素子分離領域とを含む。
半導体基板と、前記半導体基板上に形成される横型のバ
イポーラ・トランジスタ素子と、前記バイポーラ・トラ
ンジスタ素子を横方向および縦方向から取囲む切削溝の
壁面に付着するシリコン酸化膜と内部を埋めるポリシリ
コン層からなる誘電体絶縁層の素子分離領域とを含む。
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示すバイポーラ型半導体集
積回路装置の部分断面図である。本実施例によれば、バ
イポーラ型半導体集積回路装置は、Ｐ型シリコン基板１
と、この基板面に形成されたＰ＋拡散層２と、Ｎ＋埋込
層３およびＮ−エピタキシャル層４とを縦方向に貫通し
更にＰ＋拡散層２を横方向に切削して成る縦溝および横
溝の全壁面に形成されるシリコン酸化膜５およびこれら
溝内に埋設されるポリシリコン層６とから形成される素
子間分離領域と、Ｎ“拡散層７、Ｐ型拡散層８およびＮ
−エピタキシャル層４をそれぞれエミッタ、ベースおよ
びコレクタの各領域とするＮＰＮバイポーラ・トランジ
スタとを含む。ここで、９および１０はそれぞれシリコ
ン酸化絶縁膜およびＰ＋チャネル・ストッパーを、また
Ｅ、ＢおよびＣはエミッタ、ベースおよびコレクタの電
極配線をそれぞれ示す。
積回路装置の部分断面図である。本実施例によれば、バ
イポーラ型半導体集積回路装置は、Ｐ型シリコン基板１
と、この基板面に形成されたＰ＋拡散層２と、Ｎ＋埋込
層３およびＮ−エピタキシャル層４とを縦方向に貫通し
更にＰ＋拡散層２を横方向に切削して成る縦溝および横
溝の全壁面に形成されるシリコン酸化膜５およびこれら
溝内に埋設されるポリシリコン層６とから形成される素
子間分離領域と、Ｎ“拡散層７、Ｐ型拡散層８およびＮ
−エピタキシャル層４をそれぞれエミッタ、ベースおよ
びコレクタの各領域とするＮＰＮバイポーラ・トランジ
スタとを含む。ここで、９および１０はそれぞれシリコ
ン酸化絶縁膜およびＰ＋チャネル・ストッパーを、また
Ｅ、ＢおよびＣはエミッタ、ベースおよびコレクタの電
極配線をそれぞれ示す。
本実施例によれば、素子間分離領域はトランジスタ素子
を横方向のみならず縦方向の大部分を誘電体分離できる
のでトランジスタの縦方向容量を従来の１／２程度に減
少せしめ得る。
を横方向のみならず縦方向の大部分を誘電体分離できる
のでトランジスタの縦方向容量を従来の１／２程度に減
少せしめ得る。
本実施例の構造はつぎのようにして形成することができ
る。すなわち、まず、最初Ｐ型シリコン基板１にＰ＋拡
散Ｎ（不純物濃度５ Ｘ １０１８” ／ｃ１１３〜１
×１０２０ｆ／ｃＩＩＩ３）を形成後、Ｎ＋埋込層３
（Ｉ Ｘ １０１８” ／ｃｒｓ３〜５ ｘ １０１９
” ７ｃｍりおよびＮ−エピタキシャル層４（ＩＸＩＯ
””／ｃ１１３〜１×１０１７′／Ｃｌｌ３）を順次形
成する。ついで、Ｎ−型エピタキシャル層４の表面に酸
化膜９を付けＰＲ技術を用いてイオン・エッチし縦溝６
を掘る。この溝の深さはさきのＰ”型拡散層に達する程
度若しくはそれより深くてもよい、その後ヒドラジン液
を用いてＰ＋拡散層のみを選択的にエツチングし溝の底
部を横方向を広げ横溝を作ると共に酸化性雰囲気内で酸
化し縦溝および横溝の壁面の全てにシリコン酸化膜５を
付着させる。つぎに表面の厚い酸化膜９をマスクとして
Ｐ＋型不純物をイオン注入し、各素子間の寄生効果防止
用チャネル・ストッパー１０を設けた後、ポリシリコン
の気相成長を行い、縦溝および横溝の内部をポリシリコ
ン層６で完全に埋める。以上の工程により素子間分離領
域の形成が完了したので、後は通常の技術に従いベース
、エミッタおよびコレクタ取出コンタクト層などの各拡
散工程を行ない電極配線を行えば本実施例半導体集積回
路装置の構造は完成する。
る。すなわち、まず、最初Ｐ型シリコン基板１にＰ＋拡
散Ｎ（不純物濃度５ Ｘ １０１８” ／ｃ１１３〜１
×１０２０ｆ／ｃＩＩＩ３）を形成後、Ｎ＋埋込層３
（Ｉ Ｘ １０１８” ／ｃｒｓ３〜５ ｘ １０１９
” ７ｃｍりおよびＮ−エピタキシャル層４（ＩＸＩＯ
””／ｃ１１３〜１×１０１７′／Ｃｌｌ３）を順次形
成する。ついで、Ｎ−型エピタキシャル層４の表面に酸
化膜９を付けＰＲ技術を用いてイオン・エッチし縦溝６
を掘る。この溝の深さはさきのＰ”型拡散層に達する程
度若しくはそれより深くてもよい、その後ヒドラジン液
を用いてＰ＋拡散層のみを選択的にエツチングし溝の底
部を横方向を広げ横溝を作ると共に酸化性雰囲気内で酸
化し縦溝および横溝の壁面の全てにシリコン酸化膜５を
付着させる。つぎに表面の厚い酸化膜９をマスクとして
Ｐ＋型不純物をイオン注入し、各素子間の寄生効果防止
用チャネル・ストッパー１０を設けた後、ポリシリコン
の気相成長を行い、縦溝および横溝の内部をポリシリコ
ン層６で完全に埋める。以上の工程により素子間分離領
域の形成が完了したので、後は通常の技術に従いベース
、エミッタおよびコレクタ取出コンタクト層などの各拡
散工程を行ない電極配線を行えば本実施例半導体集積回
路装置の構造は完成する。
第２図は本発明の他の実施例を示すバイポーラ型半導体
集積回路装置の部分断面図である。本実施例によれば、
縦方向の全てを誘電体分離する素子間分離領域の構造が
示される。すなわち、シリコン酸化膜５およびポリシリ
コン層６から成る誘電体分離層の横溝部がシリコン基板
１の全面にわたり形成される。従って、本実施例によれ
ばトランジスタの縦方向容量は従来の１／３程度にまで
減少し、きわめて高速化を達成し得るようになる。本実
施例の構造はつぎのようにして容易に形成し得る。
集積回路装置の部分断面図である。本実施例によれば、
縦方向の全てを誘電体分離する素子間分離領域の構造が
示される。すなわち、シリコン酸化膜５およびポリシリ
コン層６から成る誘電体分離層の横溝部がシリコン基板
１の全面にわたり形成される。従って、本実施例によれ
ばトランジスタの縦方向容量は従来の１／３程度にまで
減少し、きわめて高速化を達成し得るようになる。本実
施例の構造はつぎのようにして容易に形成し得る。
第３図は第２図の実施例構造の形成方法の一つを示す部
分工程図であって、縦溝部は２回に分けて形成される。
分工程図であって、縦溝部は２回に分けて形成される。
すなわち、Ｐ型シリコン基板１にはまず最初Ｐ１拡散層
２（不純物濃度５×１０１８′／ｃｍ３〜Ｉ Ｘ １０
２０’ ／ｃｍ３）が図のようにパターン形成され、つ
いでＮ＋埋込層３ （Ｉ Ｘ １０１８” ／ｃｍ’〜
５ Ｘ １０１９” ／ｃｍ’ ）およびＮ−エピタキ
シャル層４ （ＩＸ １０１５” ／ａｍ３〜ｌ Ｘ
Ｉ Ｑ” ／ｃｎ＋りがそれぞれ形成される。ついで、
Ｎ−型エピタキシャル層４の表面に酸化絶縁膜９を付け
、ＰＲ技術を用いてイオンエッチし縦溝１２を掘る。こ
の溝の深さはＰ１拡散層２に達する程度若しくはそれよ
り深くてもよい。その後ヒドラジン液を用いてＰ＋拡散
層２のみを選択的にエツチングし、縦溝１２の底部を横
方向に広げ横溝を作る。この際、Ｐ”拡散層２はパター
ンの全てが除去される。ここで、前実施例と同様に酸化
性雰囲気内で酸化し縦溝１２および形成した横溝の全面
にシリコン酸化膜３をつける。つぎに表面の酸化絶縁膜
９をマスクとしてＰ＋型不純物をイオン注入しチャネル
・ストッパー１０を設けた後、ポリシリコンの気相成長
で縦溝１２および横溝内をポリシリコン層６で完全に埋
める。ついで、再びシリコン酸化絶縁Ｍ９にＰＲマスク
を施しＰ＋拡散層２のパターン絶縁部上に縦溝（点線で
示す）１３を掘る。以後全く同様の手段で縦溝１３の内
壁全面にシリコン酸化膜５をつけチャネル・ストッパー
１１を形成し、更に溝部内をポリシリコン層６で埋め、
縦溝１２および１３で取囲まれた領域内にトランジスタ
素子を形成すれば完成する。
２（不純物濃度５×１０１８′／ｃｍ３〜Ｉ Ｘ １０
２０’ ／ｃｍ３）が図のようにパターン形成され、つ
いでＮ＋埋込層３ （Ｉ Ｘ １０１８” ／ｃｍ’〜
５ Ｘ １０１９” ／ｃｍ’ ）およびＮ−エピタキ
シャル層４ （ＩＸ １０１５” ／ａｍ３〜ｌ Ｘ
Ｉ Ｑ” ／ｃｎ＋りがそれぞれ形成される。ついで、
Ｎ−型エピタキシャル層４の表面に酸化絶縁膜９を付け
、ＰＲ技術を用いてイオンエッチし縦溝１２を掘る。こ
の溝の深さはＰ１拡散層２に達する程度若しくはそれよ
り深くてもよい。その後ヒドラジン液を用いてＰ＋拡散
層２のみを選択的にエツチングし、縦溝１２の底部を横
方向に広げ横溝を作る。この際、Ｐ”拡散層２はパター
ンの全てが除去される。ここで、前実施例と同様に酸化
性雰囲気内で酸化し縦溝１２および形成した横溝の全面
にシリコン酸化膜３をつける。つぎに表面の酸化絶縁膜
９をマスクとしてＰ＋型不純物をイオン注入しチャネル
・ストッパー１０を設けた後、ポリシリコンの気相成長
で縦溝１２および横溝内をポリシリコン層６で完全に埋
める。ついで、再びシリコン酸化絶縁Ｍ９にＰＲマスク
を施しＰ＋拡散層２のパターン絶縁部上に縦溝（点線で
示す）１３を掘る。以後全く同様の手段で縦溝１３の内
壁全面にシリコン酸化膜５をつけチャネル・ストッパー
１１を形成し、更に溝部内をポリシリコン層６で埋め、
縦溝１２および１３で取囲まれた領域内にトランジスタ
素子を形成すれば完成する。
以上詳細に説明したように、本発明によればバイポーラ
・トランジスタ素子は基板上でその横方向と縦方向が共
に誘電体分離されているので縦方向の絶縁容量は、従来
の１／２〜１／３程度にまで減少される。また、この誘
電体分離領域の横幅は従来の絶縁方式と比べ著しく短縮
化することが可能であるので、微細化および高速化され
た半導体集積回路を容易に得ることができる。
・トランジスタ素子は基板上でその横方向と縦方向が共
に誘電体分離されているので縦方向の絶縁容量は、従来
の１／２〜１／３程度にまで減少される。また、この誘
電体分離領域の横幅は従来の絶縁方式と比べ著しく短縮
化することが可能であるので、微細化および高速化され
た半導体集積回路を容易に得ることができる。
第１図は本発明の一実施例を示すバイポーラ型半導体集
積回路装置の部分断面図、第２図は本発明の他の実施例
を示すバイポーラ型半導体集積回路装置の部分断面図、
第３図は第２図の実施例構造の形成方法の一つを示す部
分工程図である。 １・・・Ｐ型シリコン基板、２・・・Ｐ”拡散層、３・
・・Ｎ“埋込層、４・・・Ｎ−エピタキシャル層〈コレ
クタ領域）、５・・・シリコン酸化膜、６・・・ポリシ
リコン層、７・・・Ｎ１拡散層〈エミッタ領域〉、８・
・・Ｐ型拡散層（ベース領域〉、９・・・シリコン酸化
絶縁膜、１０．１１・・・チャネル・ストッパー、１２
゜１３・・・ｍ溝、Ｅ・・・エミッタ電極配線、Ｂ・・
・ベース電極配線、Ｃ・・・コレクタ電極配線。 代理人 弁理士 内 原 晋 第１ｍ Ｑコ１り９電ψ哲己ｅζ
積回路装置の部分断面図、第２図は本発明の他の実施例
を示すバイポーラ型半導体集積回路装置の部分断面図、
第３図は第２図の実施例構造の形成方法の一つを示す部
分工程図である。 １・・・Ｐ型シリコン基板、２・・・Ｐ”拡散層、３・
・・Ｎ“埋込層、４・・・Ｎ−エピタキシャル層〈コレ
クタ領域）、５・・・シリコン酸化膜、６・・・ポリシ
リコン層、７・・・Ｎ１拡散層〈エミッタ領域〉、８・
・・Ｐ型拡散層（ベース領域〉、９・・・シリコン酸化
絶縁膜、１０．１１・・・チャネル・ストッパー、１２
゜１３・・・ｍ溝、Ｅ・・・エミッタ電極配線、Ｂ・・
・ベース電極配線、Ｃ・・・コレクタ電極配線。 代理人 弁理士 内 原 晋 第１ｍ Ｑコ１り９電ψ哲己ｅζ
Claims (1)
- 半導体基板と、前記半導体基板上に形成される横型の
バイポーラ・トランジスタ素子と、前記バイポーラ・ト
ランジスタ素子を横方向および縦方向から取囲む切削溝
の壁面に付着するシリコン酸化膜と内部を埋めるポリシ
リコン層からなる誘電体絶縁層の素子分離領域とを含む
ことを特徴とするバイポーラ型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8826387A JPS63252477A (ja) | 1987-04-09 | 1987-04-09 | バイポ−ラ型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8826387A JPS63252477A (ja) | 1987-04-09 | 1987-04-09 | バイポ−ラ型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63252477A true JPS63252477A (ja) | 1988-10-19 |
Family
ID=13937998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8826387A Pending JPS63252477A (ja) | 1987-04-09 | 1987-04-09 | バイポ−ラ型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63252477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0223647A (ja) * | 1988-07-13 | 1990-01-25 | Hitachi Ltd | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251070A (ja) * | 1985-04-27 | 1986-11-08 | Fujitsu Ltd | バイポーラトランジスタの製造方法 |
-
1987
- 1987-04-09 JP JP8826387A patent/JPS63252477A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251070A (ja) * | 1985-04-27 | 1986-11-08 | Fujitsu Ltd | バイポーラトランジスタの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0223647A (ja) * | 1988-07-13 | 1990-01-25 | Hitachi Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835629B2 (en) | Power integrated circuit with vertical current flow and related manufacturing process | |
| JP2773611B2 (ja) | 絶縁物分離半導体装置 | |
| JPS6286760A (ja) | 多結晶側壁を有するトランジスタ及びその製法 | |
| JPH04233764A (ja) | 縦形トランジスタ | |
| JPS62108538A (ja) | 半導体集積回路構造体 | |
| JPH0548936B2 (ja) | ||
| US4980748A (en) | Semiconductor device made with a trenching process | |
| US6331470B1 (en) | Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions | |
| US4566174A (en) | Semiconductor device and method for manufacturing the same | |
| KR100854077B1 (ko) | 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 | |
| JPS63252477A (ja) | バイポ−ラ型半導体集積回路装置 | |
| US5065210A (en) | Lateral transistor structure for bipolar semiconductor integrated circuits | |
| US3815223A (en) | Method for making semiconductor structure with dielectric and air isolation | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH11233616A (ja) | 半導体装置及びその製造方法 | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPS63293938A (ja) | 半導体集積回路装置 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS62213258A (ja) | 半導体装置の製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| KR100268866B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| JPH02308540A (ja) | 半導体装置の製造方法 | |
| JPS6387740A (ja) | 半導体装置の製造方法 | |
| JPS60113942A (ja) | 半導体集積回路装置 |