JPH0731884B2 - 同期信号記録方法 - Google Patents
同期信号記録方法Info
- Publication number
- JPH0731884B2 JPH0731884B2 JP60104229A JP10422985A JPH0731884B2 JP H0731884 B2 JPH0731884 B2 JP H0731884B2 JP 60104229 A JP60104229 A JP 60104229A JP 10422985 A JP10422985 A JP 10422985A JP H0731884 B2 JPH0731884 B2 JP H0731884B2
- Authority
- JP
- Japan
- Prior art keywords
- modulation code
- bit
- modulation
- cds
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルデータの記録、伝送に関するもの
である。
である。
従来の技術 従来の同期信号記録方法としては、同期信号の選択にあ
たっては、ビットずれが生じても誤検出を起こしにくい
ビットパターンであったり、ある特殊な繰り返しビット
パターンであったりした。したがって、同期信号のビッ
トパターンと同一のビットパターンが変調コード列の中
に存在した。
たっては、ビットずれが生じても誤検出を起こしにくい
ビットパターンであったり、ある特殊な繰り返しビット
パターンであったりした。したがって、同期信号のビッ
トパターンと同一のビットパターンが変調コード列の中
に存在した。
このため、例えば特開昭55−67921号公報に示すよう
に、同期信号の誤検出を防ぐ手段として、同期信号の同
期性を利用し、同期信号のみをゲートして取り出す同期
保護回路を必要とした。
に、同期信号の誤検出を防ぐ手段として、同期信号の同
期性を利用し、同期信号のみをゲートして取り出す同期
保護回路を必要とした。
発明が解決しようとする問題点 しかしながら上記のような構成では、同期保護回路を必
要とするため、回路規模が大きくなるという問題点とエ
ラー発生等で同期保護が外れた時又は、誤った同期保護
をかけた時、再び復帰するまでに時間がかかるという問
題点を有していた。
要とするため、回路規模が大きくなるという問題点とエ
ラー発生等で同期保護が外れた時又は、誤った同期保護
をかけた時、再び復帰するまでに時間がかかるという問
題点を有していた。
本発明は、８−14変調方式を用いるに際し、同期保護回
路を必要とすること無しに同期信号の検出を確実に行な
うことを目的とする。
路を必要とすること無しに同期信号の検出を確実に行な
うことを目的とする。
問題点を解決するための手段 本発明は、８−14変調方式を用いるに際し、変調データ
列中に現われない16ビットパターンを含むＮビット（Ｎ
16）パターンを同期信号とする同期信号記録方法であ
る。
列中に現われない16ビットパターンを含むＮビット（Ｎ
16）パターンを同期信号とする同期信号記録方法であ
る。
作用 本発明は、上記の手段により、同期信号に採用したビッ
トパターンが変調コード列中に現われないので、同期信
号が変調コード列中に現われる場合に比べて、同期信号
の検出が確実に行なえるようになり、複雑な構成の同期
保護回路等を必要とせず、簡単な構成で確実な同期検出
が可能となり、また、エラー発生等で同期信号が欠けて
も、次の同期信号を検出した時点で正しい動作に復帰で
きる。
トパターンが変調コード列中に現われないので、同期信
号が変調コード列中に現われる場合に比べて、同期信号
の検出が確実に行なえるようになり、複雑な構成の同期
保護回路等を必要とせず、簡単な構成で確実な同期検出
が可能となり、また、エラー発生等で同期信号が欠けて
も、次の同期信号を検出した時点で正しい動作に復帰で
きる。
実 施 例 本発明の一実施例における８−14変調の変調コード表を
第１表〜第６表に示す。
第１表〜第６表に示す。
前記変調コードをデータに割り当てる割り当て方は、全
変調コードのCDSを求め、CDS＝０の変調コードはデータ
と１対１に割り当て、CDS＝＋２とCDS＝−4,CDS＝−２
とCDS＝＋4,CDS＝＋２とCDS＝−6,CDS＝−２とCDS＝＋
６の変調コードをそれぞれ一組としてデータに割り当て
る。
変調コードのCDSを求め、CDS＝０の変調コードはデータ
と１対１に割り当て、CDS＝＋２とCDS＝−4,CDS＝−２
とCDS＝＋4,CDS＝＋２とCDS＝−6,CDS＝−２とCDS＝＋
６の変調コードをそれぞれ一組としてデータに割り当て
る。
ここで、CDSとは、各変調コードの最初から最後までのD
SV（ディジタル サム バリィエーション:Digital Su
m Variation）である。DSVは変調コードをNRZI変調し
て正側を＋1,負側を−１としたときの波形の積分値とす
る。ここでNRZI変換の開始時の極性は負極側とする。
SV（ディジタル サム バリィエーション:Digital Su
m Variation）である。DSVは変調コードをNRZI変調し
て正側を＋1,負側を−１としたときの波形の積分値とす
る。ここでNRZI変換の開始時の極性は負極側とする。
前記１組の変調コードの内、CDSの絶対値の小さい変調
コード、すなわちCDS＝±２の変調コードをＡグループ
の変調コードとし、CDS＝±４とCDS＝±６の変調コード
をＢグループの変調コードとする。CDS＝０の変調コー
ドは、両グループに所属させる。
コード、すなわちCDS＝±２の変調コードをＡグループ
の変調コードとし、CDS＝±４とCDS＝±６の変調コード
をＢグループの変調コードとする。CDS＝０の変調コー
ドは、両グループに所属させる。
変調は、変調を行なうデータの一つ前の変調コードの終
端でのDSVの値と、前記変調コードの終端のNRZI変調を
行なった時の極性（Ｈレベルを正極側、Ｌレベルを負極
側）を参照して行なう。ここでDSVは、変調の開始点か
らのものであり、開始点の極性は負極側とする。
端でのDSVの値と、前記変調コードの終端のNRZI変調を
行なった時の極性（Ｈレベルを正極側、Ｌレベルを負極
側）を参照して行なう。ここでDSVは、変調の開始点か
らのものであり、開始点の極性は負極側とする。
極性、DSVの値の変化を第２図に示す。第２図に示す様
に、極性は変調コード列中のビット“1"によって反転す
る。
に、極性は変調コード列中のビット“1"によって反転す
る。
変調コードの選択の方法を第３図に示す。CDSの値が正
の変調コードは、極性が負の時DSVを増加させ、極性が
正の時DSVを減少させる。
の変調コードは、極性が負の時DSVを増加させ、極性が
正の時DSVを減少させる。
CDSの値が負の変調コードは、極性が負の時DSVを減少さ
せ、極性が正の時DSVを増加させる。CDSの値がＯの変調
コードは、極性が正負にかかわらずDSVを一定に保つ。
せ、極性が正の時DSVを増加させる。CDSの値がＯの変調
コードは、極性が正負にかかわらずDSVを一定に保つ。
従って、第３図に示す様に極性が正で変調すべきデータ
の一つ前の変調コードの終端でのDSVの値が正のとき、
前記変調すべきデータに対応するＡグループとＢグルー
プの２つの変調コードの内、CDSが正又は０の変調コー
ドを割り当てる。
の一つ前の変調コードの終端でのDSVの値が正のとき、
前記変調すべきデータに対応するＡグループとＢグルー
プの２つの変調コードの内、CDSが正又は０の変調コー
ドを割り当てる。
極性が正で変調すべきデータの一つ前の変調コードの終
端でのDSVの値が負のとき、前記変調すべきデータに対
応するＡグループとＢグループの２つの変調コードの
内、CDSが負又は０の変調コードを割り当てる。
端でのDSVの値が負のとき、前記変調すべきデータに対
応するＡグループとＢグループの２つの変調コードの
内、CDSが負又は０の変調コードを割り当てる。
極性が負で変調すべきデータの一つ前の変調コードの終
端でのDSVの値が正のとき、前記変調すべきデータに対
応するＡグループとＢグループの２つの変調コードの
内、CDSが負又は０の変調コードを割り当てる。
端でのDSVの値が正のとき、前記変調すべきデータに対
応するＡグループとＢグループの２つの変調コードの
内、CDSが負又は０の変調コードを割り当てる。
極性が負で変調すべきデータの一つ前の変調コードの終
端でのDSVの値が負のとき、前記変調すべきデータに対
応するＡグループとＢグループの２つの変調コードの
内、CDSが正又は０の変調コードを割り当てる。
端でのDSVの値が負のとき、前記変調すべきデータに対
応するＡグループとＢグループの２つの変調コードの
内、CDSが正又は０の変調コードを割り当てる。
また、変調すべきデータの一つ前の変調コードの終端で
のDSVの値が０であるとき、極性の正負にかかわらず、C
DSの絶対値の小さいＡグループの変調コードを割り当
て、DSVの変化量を±２又は０とする。
のDSVの値が０であるとき、極性の正負にかかわらず、C
DSの絶対値の小さいＡグループの変調コードを割り当
て、DSVの変化量を±２又は０とする。
この結果、変調コード列のDSVの値は一定の幅に入る。
本実施例では、DSVは±９以内になる。
本実施例では、DSVは±９以内になる。
復調に際しては、変調コードに対してデータが一意に定
まるので、変調コード14ビットを参照して８ビットのデ
ータを求める。
まるので、変調コード14ビットを参照して８ビットのデ
ータを求める。
各変調コードは、最終のビットが“0"であり、変調コー
ド内でビット“1"とビット“1"の間にビット“0"が１個
以上含まれている。変調コード内で、ビット“0"の連続
は最大８個に制限し、変調コードの両端では、ビット
“0"の連続が４個以下に制限されている。
ド内でビット“1"とビット“1"の間にビット“0"が１個
以上含まれている。変調コード内で、ビット“0"の連続
は最大８個に制限し、変調コードの両端では、ビット
“0"の連続が４個以下に制限されている。
また、14ビットより成る変調コードパターンの先端部、
又は後端部でのビット“0"の連続が３ビット以上有り、
かつ前記３ビット以上のビット“0"の連続部に、ビット
を“1"挾んで連なるパターン内でビット“0"の連続が７
個以上となるパターンは、変調コードに含めない。
又は後端部でのビット“0"の連続が３ビット以上有り、
かつ前記３ビット以上のビット“0"の連続部に、ビット
を“1"挾んで連なるパターン内でビット“0"の連続が７
個以上となるパターンは、変調コードに含めない。
従って、変調コードの連続部で“10000000"というパタ
ーンは発生するが、このパターンの前後で“10000000"
のパターンが連続して発生することはない。従って、
“1000000010000000"のパターンは、変調コード列中に
現われない。
ーンは発生するが、このパターンの前後で“10000000"
のパターンが連続して発生することはない。従って、
“1000000010000000"のパターンは、変調コード列中に
現われない。
このパターンの後端部に、ビット“0"の連続制限を満足
するために“10"を付加し、同じく前端部にビット“0"
の連続制限を満足し、かつ、同期信号のCDSが０となる
ように任意の10ビットを付加した。
するために“10"を付加し、同じく前端部にビット“0"
の連続制限を満足し、かつ、同期信号のCDSが０となる
ように任意の10ビットを付加した。
“××××××××××100000001000000010"の28ビッ
トを同期信号として用いる（×部は、ビット“0"の連続
制限を満足し、28ビットの同規信号のCDSが０となるよ
うな任意の10ビット）。
トを同期信号として用いる（×部は、ビット“0"の連続
制限を満足し、28ビットの同規信号のCDSが０となるよ
うな任意の10ビット）。
第１図に、本実施例の変調，復調部のブロック図を示
す。第１図において、１は入力データ、２はフレーム化
部、３は変調部、４は同期信号付加部、５はNRZI変調
部、６は記録部、７は再生部、８はNRZI復調部、９は同
期信号検出部、10はシフトレジスタ、11は復調部、12は
シフトレジスタ、13は出力端である。
す。第１図において、１は入力データ、２はフレーム化
部、３は変調部、４は同期信号付加部、５はNRZI変調
部、６は記録部、７は再生部、８はNRZI復調部、９は同
期信号検出部、10はシフトレジスタ、11は復調部、12は
シフトレジスタ、13は出力端である。
８ビットより成る入力データ１は、フレーム化部２へ入
力される。フレーム化部２では、第４図に示す様に各フ
レームは、ダミー同期信号、アドレス，アドレス誤り検
出符号，データ，エラー訂正符号より構成される。
力される。フレーム化部２では、第４図に示す様に各フ
レームは、ダミー同期信号、アドレス，アドレス誤り検
出符号，データ，エラー訂正符号より構成される。
フレーム化されたデータは、変調部３に入力される。変
調部３では、前述した８−14変調のアルゴリズムに従っ
て、変調を行なう。
調部３では、前述した８−14変調のアルゴリズムに従っ
て、変調を行なう。
次に、同期信号付加部４で、８−14変調を行なったダミ
ー同期信号と正規の同期信号である、“×××××××
×××100000001000000010"とを差し替える。
ー同期信号と正規の同期信号である、“×××××××
×××100000001000000010"とを差し替える。
NRZI変調部５でNRZI変調を行なった後、記録部６へ出力
し磁気テープ等記録媒体上へ記録する。
し磁気テープ等記録媒体上へ記録する。
再生時は、再生部７で再生した変調コード列をNRZI復調
部８でNRZI復調を行なう。
部８でNRZI復調を行なう。
前記NRZI復調した変調コードを同期信号検出部９とシフ
トレジスタ10へ入力する。同期信号検出部９では、第５
図に示すように、シフトレジスタ14へ、前記NRZI復調部
８から入力される変調コード15を順次入力する。シフト
レジスタ14からの16ビットの出力と、28ビットより成る
同期信号の内、変調データ列中に現われないパターンで
ある“1000000010000000"の16ビットパターン16を、比
較器17で比較し、各フレームの同期信号を検出する。両
者が一致すると、検出信号を18より出力する。この検出
信号を基に、復調に際し各変調コードごとに分割して復
調部11へ出力するためにシフトレジスタ10へクロックを
出力する。
トレジスタ10へ入力する。同期信号検出部９では、第５
図に示すように、シフトレジスタ14へ、前記NRZI復調部
８から入力される変調コード15を順次入力する。シフト
レジスタ14からの16ビットの出力と、28ビットより成る
同期信号の内、変調データ列中に現われないパターンで
ある“1000000010000000"の16ビットパターン16を、比
較器17で比較し、各フレームの同期信号を検出する。両
者が一致すると、検出信号を18より出力する。この検出
信号を基に、復調に際し各変調コードごとに分割して復
調部11へ出力するためにシフトレジスタ10へクロックを
出力する。
シフトレジスタ10では、シリアル入力される変調コード
が14ビットそろった時点で、前記同期信号検出部９から
のクロックによって、１変調コードをパラレルに復調部
11へ出力する。
が14ビットそろった時点で、前記同期信号検出部９から
のクロックによって、１変調コードをパラレルに復調部
11へ出力する。
復調部11では、入力された変調コードに対応するデータ
８ビットをシフトレジスタ12へ出力する。
８ビットをシフトレジスタ12へ出力する。
シフトレジスタ12では、入力されたデータ８ビットを出
力端13より順次シリアル出力する。
力端13より順次シリアル出力する。
以上のように、８−14変調を行なった際に発生すること
のない前記16ビットのパターンを含む同期信号を用いる
ことにより、確実な同期検出が可能になった。
のない前記16ビットのパターンを含む同期信号を用いる
ことにより、確実な同期検出が可能になった。
発明の効果 以上説明したように、本発明によれば、８−14変調方式
を用いる際に変調コード列中に現われない16ビットパタ
ーンである“1000000010000000"を含む同期信号を記録
することにより、簡単な構成で正確に同期信号を検出す
ることが可能となり、また、エラー発生等で同期信号が
欠けた時も次の同期信号で復帰が可能となった。
を用いる際に変調コード列中に現われない16ビットパタ
ーンである“1000000010000000"を含む同期信号を記録
することにより、簡単な構成で正確に同期信号を検出す
ることが可能となり、また、エラー発生等で同期信号が
欠けた時も次の同期信号で復帰が可能となった。
第１図は、本発明における一実施例の変調，復調部のブ
ロック図、第２図は、８−14変調の変調コード列内の極
性の変化とDSVの変化の一例を示す図、第３図は、８−1
4変調方式の変調コードの選択の方法を示す図、第４図
は、本発明における一実施例のフレーム構成を示す図、
第５図は、本発明における一実施例の同期信号検出部の
ブロック図である。 ２……フレーム化部、３……変調部、４……同期信号付
加部、５……NRZI変調部、６……記録部、７……再生
部、８……NRI復調部、９……同期信号検出部、10……
シフトレジスタ、11……復調部、12……シフトレジス
タ。
ロック図、第２図は、８−14変調の変調コード列内の極
性の変化とDSVの変化の一例を示す図、第３図は、８−1
4変調方式の変調コードの選択の方法を示す図、第４図
は、本発明における一実施例のフレーム構成を示す図、
第５図は、本発明における一実施例の同期信号検出部の
ブロック図である。 ２……フレーム化部、３……変調部、４……同期信号付
加部、５……NRZI変調部、６……記録部、７……再生
部、８……NRI復調部、９……同期信号検出部、10……
シフトレジスタ、11……復調部、12……シフトレジス
タ。
Claims (1)
- 【請求項１】ビット直列のディジタルデータを８ビット
毎に分離し、前記分離した８ビットのデータを14ビット
より成る変調コードに変換するに際し、変調コードの最
終ビットを“0"とし、変調コード内でビット“1"とビッ
ト“1"の間にビット“0"を１個以上含み、変調コード内
でビット“0"の連続を最大８個とし、変調コードの両端
では、ビット“0"の連続を４個以下とするように制限を
行なうことと、変調コードの先端部、又は後端部でのビ
ット“0"の連続が３ビット以上有り、かつ前記３ビット
以上のビット“0"の連続部に、ビット“1"を挟んで連な
るパターン内でビット“0"の連続が７個以上とならない
ように制限を行なうことと、各変調コードのCDS（Codew
ord Digital Sum）を求め、CDS＝０である変調コード
は、前記８ビットのデータと１対１に対応させ、CDS≠
０の変調コードは、CDSの符号が異なり、かつ、CDSの絶
対値も異なる２つの変調コードを一組として前記８ビッ
トのデータに対応させることと、前記８ビットのデータ
に対応させた２つの変調コードを選択的に使用すること
により直流成分を除去するようにした８−14変調方式を
用いて変調を行なった変調コード列の同期単位に対し
て、この変調コード列中のどの16ビットを抽出しても一
致することがないパターンである“1000000010000000"
を含むＮビット（Ｎ≧16）パターンを同期信号として記
録することを特徴とする同期信号記録方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104229A JPH0731884B2 (ja) | 1985-05-16 | 1985-05-16 | 同期信号記録方法 |
| DE8686102361T DE3682412D1 (de) | 1985-02-25 | 1986-02-24 | Digitales datenaufzeichnungs- und -wiedergabeverfahren. |
| EP86102361A EP0193153B1 (en) | 1985-02-25 | 1986-02-24 | Digital data recording and reproducing method |
| US06/832,774 US4731678A (en) | 1985-02-25 | 1986-02-25 | Digital data recording and reproducing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104229A JPH0731884B2 (ja) | 1985-05-16 | 1985-05-16 | 同期信号記録方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61261873A JPS61261873A (ja) | 1986-11-19 |
| JPH0731884B2 true JPH0731884B2 (ja) | 1995-04-10 |
Family
ID=14375131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60104229A Expired - Lifetime JPH0731884B2 (ja) | 1985-02-25 | 1985-05-16 | 同期信号記録方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731884B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01269280A (ja) * | 1988-04-20 | 1989-10-26 | Sony Corp | 光デイスク装置 |
| JP2978181B2 (ja) * | 1988-09-30 | 1999-11-15 | 日本電気ホームエレクトロニクス株式会社 | Ｎｔｍ変調方式 |
| JP2731189B2 (ja) * | 1988-11-10 | 1998-03-25 | 日本電信電話株式会社 | 符号化・復号化装置 |
| JP2954083B2 (ja) | 1997-05-01 | 1999-09-27 | 株式会社東芝 | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 |
-
1985
- 1985-05-16 JP JP60104229A patent/JPH0731884B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61261873A (ja) | 1986-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191944B1 (ko) | 기록 매체 및 그 신호 기록 장치와 신호 재생 장치 | |
| EP0347934B1 (en) | Data recording and/or reproducing method and data recording medium | |
| US5666338A (en) | Recording medium formatted for error correction and density recording and an apparatus for recording information thereon and/or recording information therefrom | |
| EP0234957B1 (en) | Sync signal detection apparatus | |
| US4858235A (en) | Information storage apparatus | |
| JPH0731884B2 (ja) | 同期信号記録方法 | |
| JPH01208769A (ja) | バーストエラー訂正装置 | |
| US4516163A (en) | Digital information signal recording system | |
| JPH0477991B2 (ja) | ||
| EP0553530B1 (en) | Information recording/reproducing apparatus using an optical recording medium | |
| JP2746610B2 (ja) | デイジタル信号の伝送方法 | |
| GB2117603A (en) | Method and apparatus for digital magnetic recording and reproduction of data | |
| JP2868744B2 (ja) | データ記録方法、記録装置、再生装置及び再生方法 | |
| JP2578754B2 (ja) | デイジタルデ−タ記録方法 | |
| JPH0578110B2 (ja) | ||
| JPS59210502A (ja) | 記録再生装置 | |
| JP3135567B2 (ja) | Ｎｒｚ２進入力信号評価回路および方法 | |
| KR0148183B1 (ko) | Sd-vcr의 iti섹터 신호검출방법 및 그 장치 | |
| KR940000681B1 (ko) | 디지탈 신호의 에러 정정회로 | |
| JPS60195783A (ja) | デジタル復調装置 | |
| JPH0519783B2 (ja) | ||
| JPH0877719A (ja) | 光ディスク記録または再生方法及び光ディスク記録または再生装置及び光ディスク | |
| JPS6297442A (ja) | Ｍ２変調信号同期化装置 | |
| JPS6292178A (ja) | 誤り検出方法 | |
| JPH01317277A (ja) | 同期保護回路 |