JPH11220888A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート転流型ターンオフサイリスタの持つ高
いオフ電圧上昇率耐量を有効に活用して、大容量化、小
型化、低コスト化、高信頼度化を同時に実現するインバ
ータ装置を提供する。 【解決手段】 直流電圧回路１に接続されたＧＣＴ２
ａ、２ｂの直列接続体と、各ＧＣＴ２ａ、２ｂに逆並列
接続されたフリーホイールダイオード３ａ、３ｂと、直
流電圧回路１の電位Ｐの端子とＧＣＴ２ａのアノード端
子との間に挿入されたアノードリアクトル４と、このア
ノードリアクトル４に並列接続されたリセットダイオー
ド５とリセット抵抗６との直列接続体と、リセットダイ
オード５とリセット抵抗６との接続点と直流電圧回路１
の電位Ｎの端子との間に接続されたクランプコンデンサ
７とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、臨界オフ電圧上昇
率が規定されない、あるいは極めて高い、例えば、１ｋ
Ｖ／μｓを超える臨界オフ電圧上昇率を有する自己消弧
型半導体素子、例えばゲート転流型ターンオフサイリス
タ等を適用した大容量インバータ装置に関する。

【０００２】

【従来の技術】従来の大容量インバータ装置を構成する
ために適用された自己消弧型半導体素子は例えばＧＴＯ
（ゲートターンオフサイリスタ）、ＩＧＢＴ（絶縁ゲー
ト型バイポーラトランジスタ）などが挙げられる。ＧＴ
Ｏは現在６インチシリコンウエハーの適用により６ｋ
Ｖ、６ｋＡの最大定格を持つ。以下このＧＴＯを６イン
チＧＴＯと略す。一般にＧＴＯは臨界オフ電圧上昇率と
臨界オン電流上昇率が規定されているため、並列スナバ
回路と直列スナバ回路、即ちスナバコンデンサとアノー
ドリアクトルを必要とする。例えば６インチＧＴＯは臨
界オフ電圧上昇率１ｋＶ／μｓ、臨界オン電流上昇率５
００Ａ／μｓであるため、インバータ装置の性能として
最大遮断電流６ｋＡと直流電圧３ｋＶが要求される場合
には、特別なスナバ回路が用いられない場合には、最低
６μＦのスナバコンデンサと６μＨのアノードリアクト
ルが必要である。また、ＧＴＯに印加される最大オフ電
圧を抑制するためには電圧クランプ回路が必要である。
図２２に最も簡素化されたスナバ回路と電圧クランプ回
路とを有するＧＴＯインバータの一例を示す。これ
は「"A snubber configuration for both power transi
stors and GTO PWM inverters", Conf. Rec. 1984 IEEE
Power Electron. Specialist Conf. (PESC), pp.42-5
3」に記載されている。図２２のクランプコンデンサ７
はスナバコンデンサ１７の数倍の静電容量を必要とす
る。これは上アームのＧＴＯ１８ａのオフ電圧上昇率が
スナバコンデンサ１７のみで決まるのに対して、下アー
ムのＧＴＯ１８ｂのそれはスナバコンデンサ１７とクラ
ンプコンデンサ７との直列合成静電容量によって決ま
る。このため、２つのＧＴＯ１８ａ、１８ｂのオフ電圧
上昇率による責務を等しくするためには、クランプコン
デンサ７の静電容量をスナバコンデンサ１７に比較して
大きい値を選ぶ必要があるためである。

【０００３】一方、ＩＧＢＴは現在４.５ｋＶ、１.５ｋ
Ａの最大定格を持つ。従って、６インチＧＴＯをこのＩ
ＧＢＴによって置換するためには、複数のＩＧＢＴを直
列あるいは並列接続する必要がある。ＩＧＢＴでは臨界
オフ電圧上昇率、臨界オン電流上昇率は規定されないた
め、通常スナバコンデンサやアノードリアクトルは省略
できる。ただし、ターンオフ損失を抑制するために、つ
まり最大オフ電圧を抑制するためにインバータ内の浮遊
インダクタンスの低減が必要である。この低減努力によ
り、ターンオン動作においては非常に高いオン電流上昇
率がＩＧＢＴに印加されることになる。この高いオン電
流上昇率は、相対のＩＧＢＴに逆並列接続されるフリー
ホイールダイオードの逆回復電流を増加させるため、Ｉ
ＧＢＴのターンオン損失を増加させるだけでなくフリー
ホイールダイオードのターンオフ損失をも増加させるこ
とになる。このスイッチング損失のトレードオフは、Ｉ
ＧＢＴの大容量化が進むにつれて困難さを増している。

【０００４】また、最近になってゲート転流型ターンオ
フサイリスタが開発された。以下ＧＣＴと略す。現在の
最大定格は４.５ｋＶ、４.０ｋＡであり、ウエハー口径
は４インチである。これはゲート回路からＧＣＴに導通
しているオン電流とほぼ同じ値でかつ急峻なゲートオフ
電流を流すことにより、非常に短い時間でのターンオフ
動作が可能である。この典型的なターンオフ波形は「"
ＧＣＴサイリスタの開発",平成９年電気学会全国大会」
に示されている。これを図２３示す。図２３においてＩ
Ｇはゲートオフ電流、ＩＴはＧＣＴ電流、ＶＤはＧＣＴ
電圧、ＶＤＳＰは電流下降時間に発生するスパイク電圧
の最大値、ＶＤＭは電流下降時間以降に発生するオフ電
圧の最大値である。このようにターンオフ時間が非常に
短いため製品毎のスイッチングばらつき時間を非常に小
さくできる。

【０００５】また、原理上ＧＣＴは主電流を全てゲート
ドライブ回路に転流させる、ターンオフゲイン１近傍で
ターンオフ動作が可能である。従って、従来のＧＴＯが
持つ臨界オフ電圧上昇率の規定はＧＣＴに対しては意味
を持たなくなり、これはスナバコンデンサが原理上不要
になることを意味している。また、ターンオン時にもＧ
ＣＴにハイゲートオン電流を流すことにより、オン電流
上昇率に対する耐量の大幅な向上が期待できる。さら
に、ＧＣＴとフリーホイールダイオードとを同一ウエハ
ー上に構成する、即ち逆導通型ＧＣＴが開発され、それ
によるＩＧＢＴの置換が試みられている。例えば「The
Integrated Gate-Commutated Thyristor :A New High-E
fficiency, High-Power Switch for Series or Snubber
less Operation", POWER CONVERSION. JUNE 1997 PROCE
EDINGS pp.597-604」にこの一例が示されている。これ
によれば図２４に示すように、３相インバータは逆導通
ＧＣＴ２０ａから２０ｆによる半導体パッケージ６個
と、唯１つのアノードリアクトル４、リセットダイオー
ド５、リセット抵抗６により構成できる。この逆導通Ｇ
ＣＴの現在の最大定格は４.５ｋＶ、３ｋＡであり、従
って６インチＧＴＯをこの逆導通ＧＣＴによって置換す
るためにはＩＧＢＴと同様に複数の逆導通ＧＣＴを直列
接続あるいは並列接続する必要がある。

【０００６】

【発明が解決しようとする課題】市場からはインバータ
装置の更なる大容量化、小型化、低コスト化、高信頼度
化の要求が存在するが、例えば６インチＧＴＯは比較的
大きなスナバコンデンサとアノードリアクトルとを必要
とし、さらには大容量のクランプコンデンサからなる電
圧クランプ回路をも必要とする。このため、更なるＧＴ
Ｏの定格の増加はインバータ装置の大容量化を達成する
が同時に、装置の大型化、またコストの著しい増加を招
くという問題がある。

【０００７】また、ＩＧＢＴを用いたインバータ装置の
大容量化は直列接続あるいは並列接続を必要とするた
め、部品点数の増加によるコストの増加、信頼性低下な
どの問題が生じる。さらに、ＩＧＢＴはターンオフ損失
とターンオン損失の適切なトレードオフ関係を見い出す
ことが非常に難しいという問題もある。

【０００８】一方、逆導通ＧＣＴはフリーホイールダイ
オードをＧＣＴと同一ウエハー上に構成しているため
に、インバータ装置の小型化、高信頼度化に対する利点
はある。しかしながら、スイッチング周波数を６インチ
ＧＴＯと同じ値と仮定すれば、同一パッケージから約２
倍の損失が発生することから、大容量化を達成するため
には冷却フィンおよびパッケージが持つ熱抵抗の大幅な
低減を必要とする。従って、素子定格の大幅な改善が達
成されない限り、スイッチング周波数を低減しなければ
ならず、その場合、インバータ装置の制御性能は低下し
てしまうという問題がある。また、逆導通ＧＣＴを用い
たインバータ装置の従来例では、アノードリアクトルを
３相共通に用いているが、例えばある相のスイッチング
動作によりリセットダイオードが導通している間に他の
相がターンオン動作を開始すると、ＧＣＴの臨界オン電
流上昇率を超えた電流がＧＣＴあるいはフリーホイール
ダイオードに流れるため、ＩＧＢＴの場合と同様に、Ｇ
ＣＴのターンオン損失の増加とフリーホイールダイオー
ドのターンオフ損失が増加する。つまり、本来のアノー
ドリアクトルが持っている、オン電流上昇率抑制回路と
しての機能を失うという問題がある。特に、オン電流上
昇率はインバータ装置の直流電圧の増加により大きくな
るため、大容量化に際してこの問題は顕著となる。

【０００９】また、ＧＣＴの大容量化、特に電流定格の
向上については電流下降時間の短縮によるターンオフ損
失の抑制が必要となる。つまり、図２３に示すスパイク
電圧が増加することが考えられる。このスパイク電圧が
発生する近傍では、そのスパイク電圧とＧＣＴ電流との
積、つまり瞬時ターンオフ損失が最大値を示すため、そ
の臨界値を超えるとＧＣＴが熱破壊を起こす問題があ
る。

【００１０】従って本発明の目的は、高いオフ電圧上昇
率耐量を有する自己消弧型半導体素子を有効に活用し
て、大容量化、小型化、低コスト化、高信頼度化を同時
に実現するインバータ装置を提供することにある。

【００１１】

【課題を解決するための手段】請求項１に係るインバー
タ装置は、２つの電位Ｐ、Ｎを有する直流電圧回路と、
前記電位Ｐもしくは電位Ｎを出力することができる２レ
ベルインバータブリッジを有するインバータ装置におい
て、前記２レベルインバータブリッジは、前記直流電圧
回路の電位Ｐの端子と電位Ｎの端子との間に接続された
第１および第２の自己消弧型半導体素子の直列接続体
と、前記第１および第２の自己消弧型半導体素子の各々
に逆並列接続された第１および第２のフリーホイールダ
イオードと、前記直流電圧回路の電位Ｐの端子と前記第
１の自己消弧型半導体素子のアノード端子との間もしく
は前記直流電圧回路の電位Ｎの端子と前記第２の自己消
弧型半導体素子のカソード端子との間のいずれか一方に
挿入されたアノードリアクトルと、前記アノードリアク
トルに並列接続されたリセットダイオードとリセット抵
抗とから構成された直列接続体と、前記リセットダイオ
ードと前記リセット抵抗との接続点と前記直流電圧回路
の電位Ｎの端子もしくは電位Ｐの端子との間のいずれか
一方に接続され前記リセット抵抗を介して前記直流電圧
回路へ放電できるクランプコンデンサと、前記第１の自
己消弧型半導体素子と第２の自己消弧型半導体素子との
接続点に設けられた出力端子とを備え、前記第１および
第２の自己消弧型半導体素子を当該素子の主電極間に存
在する寄生静電容量によって抑制されるオフ電圧上昇率
が当該素子の臨界オフ電圧上昇率以下となる自己消弧型
半導体素子としたものである。

【００１２】また、請求項２に係るインバータ装置は、
請求項１において、そのアノードリアクトルをヒューズ
としたものである。

【００１３】また、請求項３に係るインバータ装置は、
請求項１または２において、その第１および第２の自己
消弧型半導体素子のターンオフ時の電流下降時間に前記
第１および第２の自己消弧型半導体素子に印加される電
圧の最大値が前記電流下降時間以降に印加される電圧の
最大値を超える条件を満足する場合、前記第１および第
２の自己消弧型半導体素子の各々に並列に電圧クランプ
要素を接続したものである。

【００１４】また、請求項４に係るインバータ装置は、
請求項１ないし３のいずれかにおいて、その第１および
第２の自己消弧型半導体素子と第１および第２のフリー
ホイールダイオードとは第１の圧接構造体により非導電
体を介することなくその通電方向に圧接して共締めされ
ており、リセットダイオードとリセット抵抗とは第２の
圧接構造体により通電方向に圧接して共締めされてお
り、前記第１および第２の自己消弧型半導体素子と第１
および第２のフリーホイールダイオードとは互いに同一
の口径とし、前記リセットダイオードは前記第１および
第２のフリーホイールダイオードより小さい口径とした
ものである。

【００１５】また、請求項５に係るインバータ装置は、
請求項４において、その第１の圧接構造体に共締めされ
る素子は、第１のフリーホイールダイオード、第１の自
己消弧型半導体素子、第２の自己消弧型半導体素子、第
２のフリーホイールダイオードの順序で、かつ、前記各
素子のアノード端子の向きが全て同一となるように配列
されているものである。

【００１６】請求項６に係るインバータ装置は、２つの
電位Ｐ、Ｎおよびその中間の電位Ｃを有する直流電圧回
路と、前記電位Ｐ、電位Ｃもしくは電位Ｎを出力するこ
とができる３レベルインバータブリッジを有するインバ
ータ装置において、前記３レベルインバータブリッジ
は、前記直流電圧回路の電位Ｐの端子と電位Ｎの端子と
の間に接続された第１から第４の自己消弧型半導体素子
の直列接続体と、前記第１から第４の自己消弧型半導体
素子の各々に逆並列接続された第１から第４のフリーホ
イールダイオードと、前記直流電圧回路の電位Ｃの端子
と前記第２の自己消弧型半導体素子のアノード端子との
間に接続された第１のクランプダイオードと、前記第３
の自己消弧型半導体素子のカソード端子と前記直流電圧
回路の電位Ｃの端子との間に接続された第２のクランプ
ダイオードと、前記直流電圧回路の電位Ｐの端子と前記
第１の自己消弧型半導体素子のアノード端子との間に挿
入された第１のアノードリアクトルと、前記第１のアノ
ードリアクトルに並列接続された第１のリセットダイオ
ードと第１のリセット抵抗とから構成された直列接続体
と、前記第１のリセットダイオードと第１のリセット抵
抗との接続点と前記直流電圧回路の電位Ｃの端子との間
に接続され前記第１のリセット抵抗を介して前記直流電
圧回路へ放電できる第１のクランプコンデンサと、前記
第４の自己消弧型半導体素子のカソード端子と前記直流
電圧回路の電位Ｎの端子との間に挿入された第２のアノ
ードリアクトルと、前記第２のアノードリアクトルに並
列接続された第２のリセットダイオードと第２のリセッ
ト抵抗とから構成された直列接続体と、前記第２のリセ
ットダイオードと第２のリセット抵抗との接続点と前記
直流電圧回路の電位Ｃの端子との間に接続され前記第２
のリセット抵抗を介して前記直流電圧回路へ放電できる
第２のクランプコンデンサと、前記第２の自己消弧型半
導体素子と第３の自己消弧型半導体素子との接続点に設
けられた出力端子とを備え、前記第１から第４の自己消
弧型半導体素子を当該素子の主電極間に存在する寄生容
量によって抑制されるオフ電圧上昇率が、当該素子の臨
界オフ電圧上昇率以下となる自己消弧型半導体素子とし
たものである。

【００１７】また、請求項７に係るインバータ装置は、
請求項６において、その第１と第２のアノードリアクト
ルの各々をヒューズとしたものである。

【００１８】また、請求項８に係るインバータ装置は、
請求項６または７において、そのターンオフ時の電流下
降時間に印加される電圧の最大値が前記電流下降時間以
降に印加される電圧の最大値を超える条件を満足する第
１から第４の自己消弧型半導体素子に並列に電圧クラン
プ要素を接続したものである。

【００１９】また、請求項９に係るインバータ装置は、
請求項６ないし８のいずれかにおいて、その第１から第
４の自己消弧型半導体素子と第１から第４のフリーホイ
ールダイオードと第１および第２のクランプダイオード
とは第１の圧接構造体により非導電体を介することなく
その通電方向に圧接して共締めされており、第１および
第２のリセットダイオードと第１および第２のリセット
抵抗とは第２の圧接構造体により通電方向に圧接して共
締めされており、前記第１から第４の自己消弧型半導体
素子と第１から第４のフリーホイールダイオードと第１
および第２のクランプダイオードとは互いに同一の口径
とし、前記第１および第２のリセットダイオードは互い
に同一の口径でかつ前記第１から第４のフリーホイール
ダイオードより小さい口径としたものである。

【００２０】また、請求項１０に係るインバータ装置
は、請求項９において、その第１の圧接構造体に共締め
される素子は、第１の自己消弧型半導体素子、第１のフ
リーホイールダイオード、第２のフリーホイールダイオ
ード、第２の自己消弧型半導体素子、第１のクランプダ
イオード、第２のクランプダイオード、第３の自己消弧
型半導体素子、第３のフリーホイールダイオード、第４
のフリーホイールダイオード、第４の自己消弧型半導体
素子の順序で、かつ、前記各素子のアノード端子の向き
が全て同一となるように配列されているものである。

【００２１】また、請求項１１に係るインバータ装置
は、請求項９または１０において、その第１のクランプ
コンデンサと第２のクランプコンデンサは１つのパッケ
ージに収納されたものである。

【００２２】請求項１２に係るインバータ装置は、２つ
の電位Ｐ、Ｎおよびその中間の電位Ｃを有する直流電圧
回路と、前記電位Ｐ、電位Ｃもしくは電位Ｎを出力する
ことができる３レベルインバータブリッジを有するイン
バータ装置において、前記３レベルインバータブリッジ
は、前記直流電圧回路の電位Ｐの端子と電位Ｎの端子と
の間に接続された第１から第４の自己消弧型半導体素子
の直列接続体と、前記第１から第４の自己消弧型半導体
素子の各々に逆並列接続された第１から第４のフリーホ
イールダイオードと、前記直流電圧回路の電位Ｃの端子
と前記第２の自己消弧型半導体素子のアノード端子との
間に接続された第１のクランプダイオードと、前記第３
の自己消弧型半導体素子のカソード端子と前記直流電圧
回路の電位Ｃの端子との間に接続された第２のクランプ
ダイオードと、前記直流電圧回路の電位Ｐの端子と前記
第１の自己消弧型半導体素子のアノード端子との間に挿
入された第１のアノードリアクトルと、前記第１のアノ
ードリアクトルに並列接続された第１のリセットダイオ
ードと第１のリセット抵抗とから構成された直列接続体
と、前記第１のリセットダイオードと第１のリセット抵
抗との接続点と前記直流電圧回路の電位Ｃの端子との間
に接続され前記第１のリセット抵抗を介して前記直流電
圧回路へ放電できる第１のクランプコンデンサと、前記
第４の自己消弧型半導体素子のカソード端子と前記直流
電圧回路の電位Ｎの端子との間に挿入された第２のアノ
ードリアクトルと、前記第２のアノードリアクトルに並
列接続された第２のリセットダイオードと第２のリセッ
ト抵抗とから構成された直列接続体と、前記第２のリセ
ットダイオードと第２のリセット抵抗との接続点と前記
直流電圧回路の電位Ｃの端子との間に接続され前記第２
のリセット抵抗を介して前記直流電圧回路へ放電できる
第２のクランプコンデンサと、前記第１のリセットダイ
オードと第１のリセット抵抗との接続点と前記第３の自
己消弧型半導体素子のアノード端子との間に接続された
第１のバイパスダイオードと、前記第２のリセットダイ
オードと第２のリセット抵抗との接続点と前記第２の自
己消弧型半導体素子のカソード端子との間に接続された
第２のバイパスダイオードと、前記第２の自己消弧型半
導体素子と第３の自己消弧型半導体素子との接続点に設
けられた出力端子とを備え、前記第１から第４の自己消
弧型半導体素子を当該素子の主電極間に存在する寄生容
量によって抑制されるオフ電圧上昇率が、当該素子の臨
界オフ電圧上昇率以下となる自己消弧型半導体素子とし
たものである。

【００２３】また、請求項１３に係るインバータ装置
は、請求項１２において、その第１と第２のアノードリ
アクトルの各々をヒューズとしたものである。

【００２４】また、請求項１４に係るインバータ装置
は、請求項１２または１３において、そのターンオフ時
の電流下降時間に印加される電圧の最大値が前記電流下
降時間以降に印加される電圧の最大値を超える条件を満
足する第１から第４の自己消弧型半導体素子に並列に電
圧クランプ要素を接続したものである。

【００２５】また、請求項１５に係るインバータ装置
は、請求項１２ないし１４のいずれかにおいて、その第
１から第４の自己消弧型半導体素子と第１から第４のフ
リーホイールダイオードと第１および第２のクランプダ
イオードとは第１の圧接構造体により非導電体を介する
ことなくその通電方向に圧接して共締めされており、第
１および第２のリセットダイオードと第１および第２の
バイパスダイオードと第１および第２のリセット抵抗と
は第２の圧接構造体により通電方向に圧接して共締めさ
れており、前記第１から第４の自己消弧型半導体素子と
第１から第４のフリーホイールダイオードと第１および
第２のクランプダイオードとは互いに同一の口径とし、
前記第１および第２のリセットダイオードと第１および
第２のバイパスダイオードとは互いに同一の口径でかつ
前記第１から第４のフリーホイールダイオードより小さ
い口径としたものである。

【００２６】また、請求項１６に係るインバータ装置
は、請求項１５おいて、その第１の圧接構造体に共締め
される素子は、第１の自己消弧型半導体素子、第１のフ
リーホイールダイオード、第２のフリーホイールダイオ
ード、第２の自己消弧型半導体素子、第１のクランプダ
イオード、第２のクランプダイオード、第３の自己消弧
型半導体素子、第３のフリーホイールダイオード、第４
のフリーホイールダイオード、第４の自己消弧型半導体
素子の順序で、かつ、前記各素子のアノード端子の向き
が全て同一となるように配列されているものである。

【００２７】また、請求項１７に係るインバータ装置
は、請求項１５または１６において、その第１のバイパ
スダイオードおよび第２のバイパスダイオードは、それ
ぞれ第１および第２のリセットダイオードに適用されて
いるものと同一のダイオードを２個直列接続してなるも
のである。

【００２８】また、請求項１８に係るインバータ装置
は、請求項１５ないし１７のいずれかにおいて、その第
１のクランプコンデンサと第２のクランプコンデンサと
は１つのパッケージに収納されたものである。

【００２９】また、請求項１９に係るインバータ装置
は、請求項１ないし１８のいずれかにおいて、その自己
消弧型半導体素子を、主電流を全てゲート回路へ転流さ
せてターンオフするゲート転流型ターンオフサイリスタ
としたものである。

【００３０】

【発明の実施の形態】以下、この発明によるインバータ
装置を複数の図を用いて説明する。

【００３１】実施の形態１．この発明によるインバータ
装置の実施の形態１を図を用いて説明する。図１はこの
発明によるインバータ装置の実施の形態１における２レ
ベルインバータブリッジを示す回路構成図、図２はその
具体的な簡易構造図である。まず、図１の回路構成図に
おいて、１は電位Ｐと電位Ｎ（電位差Ｅ（Ｖ））を持つ
直流電圧回路、２ａ、２ｂは自己消弧型半導体素子とし
てのＧＣＴ、３ａ、３ｂはフリーホイールダイオード、
４はアノードリアクトル、５はリセットダイオード、６
はリセット抵抗、７はクランプコンデンサ、ＯＵＴは図
示されていない負荷に接続される出力端子である。図２
の簡易構造図において、ＧＣＴ２ａ、２ｂとフリーホイ
ールダイオード３ａ、３ｂは分離され、かつ互いに口径
の等しい半導体パッケージである。また、リセットダイ
オード５はフリーホイールダイオード３ａ、３ｂの口径
より小さい口径の半導体パッケージ、リセット抵抗６は
水冷抵抗器、８ａから８ｇは導電体である冷却フィン、
９はＧＣＴ２ａ、２ｂとフリーホイールダイオード３
ａ、３ｂの半導体パッケージと冷却フィン８ａから８ｅ
とをその通電方向に圧接して共締めするための第１の圧
接構造体、１０はリセットダイオード５とリセット抵抗
６と冷却フィン８ｆ、８ｇとをその通電方向に圧接して
共締めするための第２の圧接構造体である。１１ａから
１１ｈは電気的接続手段であり、例えば幅広な銅ブスバ
ーなどである。なお、図１、図２に記載した１２ａ、１
２ｂはツェナーダイオードなどの電圧クランプ要素であ
るが、これについての説明は後述する。

【００３２】４個の半導体パッケージを図２に示すよう
に配列すると、第１の圧接構造体９により、絶縁物（非
導電体）を介することなく冷却フィン８ａから８ｅとの
共締めが可能となる。また近年、薄膜抵抗体を冷却フィ
ンで挟み込んだ被圧接構造を持つ水冷抵抗器が開発され
ている。このような抵抗器をリセット抵抗６に適用する
ことにより、第２の圧接構造体１０によりリセットダイ
オード５とリセット抵抗６と冷却フィン８ｆ、８ｇとの
共締めが可能となる。

【００３３】次に回路動作について図３から図５および
図７を用いて説明する。まず、ＧＣＴ２ａのスイッチン
グ動作について図３、図４を用いて説明する。ＧＣＴ２
ａがスイッチングする場合は電流値Ｉ（Ａ）を持つ負荷
電流について、ＧＣＴ２ａとフリーホイールダイオード
３ｂとの転流動作を考慮すれば良い。なお、これら動作
を説明するための回路図では、見易いよう各図（ａ）に
のみ回路要素の符号を付し、他の図ではこの付記を省略
している。

【００３４】図３（ａ）に示すＧＣＴ２ａのオン状態か
らターンオフ動作を開始した直後の負荷電流は、図３
（ｂ）に示すようにリセットダイオード５→クランプコ
ンデンサ７→フリーホイールダイオード３ｂにバイパス
される。この時のＧＣＴ２ａの電流変化率、即ちバイパ
ス経路への転流速度をｄｉ１／ｄｔ（Ａ／ｓ）、クラン
プコンデンサ７の静電容量をＣ（Ｆ）、ＧＣＴ２ａのア
ノード端子からカソード端子までのバイパス経路内に存
在する浮遊インダクタンスをＬ１（Ｈ）、フリーホイー
ルダイオード３ｂ、リセットダイオード５の電流変化率
ｄｉ１／ｄｔに対する順回復電圧（過渡オン電圧）を各
々ＶＦ（Ｖ）、ＶＲ（Ｖ）とすれば、ＧＣＴ２ａに印加
されるスパイク電圧の最大値ＶＤＳＰ１（Ｖ）は式１で
表現できる。

【００３５】

【数１】

【００３６】この後、図３（ｃ）に示すようにＧＣＴ２
ａの電流がゼロ（Ａ）になると、負荷電流はすべてフリ
ーホイールダイオード３ｂに転流する。また、アノード
リアクトル４の蓄積エネルギーはクランプコンデンサ７
に回収される。リセット抵抗６の抵抗値とクランプコン
デンサ７の静電容量で決まる時定数が、クランプコンデ
ンサ７の静電容量とアノードリアクトル４のインダクタ
ンスとで決まる共振周期に比べて長い場合は、アノード
リアクトル４の蓄積エネルギーを回収した後のクランプ
コンデンサ７の最大充電電圧（最大オフ電圧）ＶＤＭ１
は近似的に式２で表現できる。なお、アノードリアクト
ル４のインダクタンスはＬ（Ｈ）とする。

【００３７】

【数２】

【００３８】なお、式２ではＧＣＴ２ａの電流がＩ
（Ａ）からゼロ（Ａ）に変化する時間において、クラン
プコンデンサ７に充電された電圧をＶｃ（Ｖ）とした。
アノードリアクトル４の電流がゼロ（Ａ）になればＧＣ
Ｔ２ａのターンオフ動作は終了する。クランプコンデン
サ７は図３（ｄ）に示すように、直流電圧回路１に対し
てリセット抵抗６を介して電圧がＥ（Ｖ）になるまで放
電される。

【００３９】ここで注目すべき点は、フリーホイールダ
イオード３ｂとリセットダイオード５の順回復電圧ＶＦ
とＶＲである。ターンオフ損失を抑制し、高信頼度なタ
ーンオフ動作を保証するためには、スパイク電圧の低減
は必要不可欠である。スパイク電圧を低減するために
は、前述したバイパス経路内に存在する浮遊インダクタ
ンスを低減することも然ることながら、これら２つのダ
イオードの順回復電圧を低減する必要がある。この順回
復電圧は、一般に電流変化率の増加により大きくなる。
また、素子の口径が大きい程大きくなる。現在、６イン
チのダイオードの順回復電圧は電流変化率１ｋＡ／μｓ
に対して約７０Ｖ程度である。また、４インチのダイオ
ードの順回復電圧は同条件で約４０Ｖ程度である。ま
た、現有素子で最も大きいものを想定すれば、フリーホ
イールダイオード３ｂの口径はＧＣＴ２ａと同じ６イン
チがある。一方、同一圧接構造体内の半導体パッケージ
の口径を揃えることは、均一な圧接力の伝達を保証、即
ち素子表面の均一な温度分布を保証するために必要不可
欠な条件である。従って、ＧＣＴ２ａと共締めされるフ
リーホイールダイオード３ｂについては、ＧＣＴ２ａの
口径にあわせる必要があるが、ターンオフ損失を低減す
る観点からリセットダイオード５に適用するダイオード
の口径は、フリーホイールダイオード３ｂに適用するダ
イオードの口径とは異なる小さいものを選定する。

【００４０】次に、図４（ａ）に示すＧＣＴ２ａのオフ
状態からターンオン動作を開始した直後は、図４（ｂ）
に示すように、まずフリーホイールダイオード３ｂを導
通している負荷電流の値まで直流電圧回路１から電流が
供給される。また、その電流には図４（ｃ）に示すよう
に、フリーホイールダイオード３ｂの逆回復電流の最大
値が重畳される。この期間、アノードリアクトル４には
電圧Ｅ（Ｖ）が印加され続け、ＧＣＴ２ａのオン電流上
昇率は、直流電圧回路１の電圧Ｅ（Ｖ）とアノードリア
クトル４のインダクタンスＬ（Ｈ）で決まるオン電流上
昇率ｄｉ２／ｄｔ＝Ｅ／Ｌ（Ａ／ｓ）に常に抑制され
る。ダイオードの逆回復電流の最大値は、一般に導通電
流（ここでは負荷電流）の大きさと電流変化率（ここで
はｄｉ２／ｄｔ）に大きく依存する。図１に示す回路に
おいては、電流変化率ｄｉ２／ｄｔの大きさは他相の影
響を全く受けずに一定の値に抑制可能であるため、ＧＣ
Ｔ２ａで発生するターンオン損失やフリーホイールダイ
オード３ｂで発生するターンオフ損失が予想以上に増加
することはない。フリーホイールダイオード３ｂのオフ
状態が確立すれば、図４（ｄ）に示すように、アノード
リアクトル４に過剰に蓄積されたフリーホイールダイオ
ード３ｂの逆回復電流によるエネルギーは、クランプコ
ンデンサ７に回収される。アノードリアクトル４の電流
が負荷電流Ｉに等しくなれば、ＧＣＴ２ａのターンオン
動作は終了する。そして、図４（ｅ）に示すように、ク
ランプコンデンサ７は直流電圧回路１に対してリセット
抵抗６を介して電圧Ｅになるまで放電される。

【００４１】次に、ＧＣＴ２ｂのスイッチング動作につ
いて図５、図７を用いて説明する。ＧＣＴ２ｂがスイッ
チングする場合は電流値Ｉを持つ負荷電流についてＧＣ
Ｔ２ｂとフリーホイールダイオード３ａとの転流動作を
考慮すれば良い。

【００４２】図５（ａ）に示すＧＣＴ２ｂのオン状態か
らターンオフ動作を開始した直後の負荷電流は、図５
（ｂ）に示すように、フリーホイールダイオード３ａ→
リセットダイオード５→クランプコンデンサ７にバイパ
スされる。この時のＧＣＴ２ｂの電流変化率、即ちバイ
パス経路への転流速度をｄｉ１／ｄｔ、クランプコンデ
ンサ７の静電容量をＣ（Ｆ）、ＧＣＴ２ｂのアノード端
子からカソード端子までのバイパス経路内に存在する浮
遊インダクタンスをＬ２（Ｈ）、フリーホイールダイオ
ード３ａ、リセットダイオード５の電流変化率ｄｉ１／
ｄｔに対する順回復電圧（過渡オン電圧）を各々ＶＦ
（Ｖ）、ＶＲ（Ｖ）とすれば、ＧＣＴ２ａに印加される
スパイク電圧ＶＤＳＰ２の最大値は式３で表現できる。

【００４３】

【数３】

【００４４】ここで注目すべき点は、ＧＣＴ２ａとＧＣ
Ｔ２ｂのターンオフ動作開始直後のバイパス経路内に存
在する浮遊インダクタンスの大きさである。図６（ａ）
にはＧＣＴ２ａの、図６（ｂ）にはＧＣＴ２ｂのターン
オフ直後のバイパス経路を太線で示している。図から、
両バイパス経路が占める空間が同一ないし対称となる。
このように半導体パッケージの配列が唯一図２に示す場
合にのみ、ＧＣＴ２ａとＧＣＴ２ｂのターンオフ動作開
始直後のバイパス経路内の浮遊インダクタンスＬ１とＬ
２とが等しくなる。この配列により、スパイク電圧によ
ってＧＣＴ２ａとＧＣＴ２ｂに生じるターンオフ損失を
等しくできる、つまり熱的責務を等しくできることにな
る。

【００４５】図５（ｃ）に示すようにＧＣＴ２ｂの電流
がゼロ（Ａ）になれば、負荷電流はすべてフリーホイー
ルダイオード３ａに転流する。また、アノードリアクト
ル４の蓄積エネルギーはクランプコンデンサ７に回収さ
れる。この動作は図３（ｃ）と同様である。アノードリ
アクトル４の電流がゼロ（Ａ）になると、ＧＣＴ２ｂの
ターンオフ動作は終了する。クランプコンデンサ７は、
図５（ｄ）に示すように、直流電圧回路１に対してリセ
ット抵抗６を介して電圧Ｅ（Ｖ）になるまで放電され
る。

【００４６】次に、図７（ａ）に示すＧＣＴ２ｂのオフ
状態からターンオン動作を開始した直後は、図７（ｂ）
に示すように、フリーホイールダイオード３ａを導通し
ている負荷電流の値まで直流電圧回路１から電流が供給
される。また、その電流には図７（ｃ）に示すように、
フリーホイールダイオード３ａの逆回復電流の最大値が
重畳される。この期間はアノードリアクトル４には電圧
Ｅ（Ｖ）が印加され続け、ＧＣＴ２ｂのオン電流上昇率
は直流電圧回路１の電圧Ｅ（Ｖ）とアノードリアクトル
４のインダクタンスＬ（Ｈ）で決まるオン電流上昇率ｄ
ｉ２／ｄｔ＝Ｅ／Ｌ（Ａ／ｓ）に常に抑制される。前述
したように、図１に示す回路においては、電流変化率ｄ
ｉ２／ｄｔの大きさは他相の影響を全く受けずに一定の
値に抑制可能であるため、ＧＣＴ２ｂで発生するターン
オン損失やフリーホイールダイオード３ａで発生するタ
ーンオフ損失が予想以上に増加することはない。フリー
ホイールダイオード３ａのオフ状態が確立すれば、図７
（ｄ）に示すように、アノードリアクトル４に過剰に蓄
積されたフリーホイールダイオード３ａの逆回復電流に
よるエネルギーはクランプコンデンサ７に回収される。
アノードリアクトル４の電流が負荷電流Ｉ（Ａ）に等し
くなれば、ＧＣＴ２ｂのターンオン動作は終了する。ク
ランプコンデンサ７は、図７（ｅ）に示すように、直流
電圧回路１に対してリセット抵抗６を介して電圧Ｅ
（Ｖ）になるまで放電される。

【００４７】実施の形態２．２レベルインバータブリッ
ジを構成するＧＣＴ２ａ、２ｂの大容量化、特に電流定
格の改善が進むと、例えばＧＣＴ２ａがターンオフ動作
を開始した後、バイパス経路にバイパスされる際の電流
上昇率ｄｉ１／ｄｔが大きくなることが予想される。な
ぜならば、ＧＣＴ２ａの大容量化はスイッチング損失、
特にターンオフ損失の抑制を達成することが課題とな
り、それには電流上昇率ｄｉ１／ｄｔを大きくすること
により可能なかぎり理想的なスイッチング動作に近付け
る必要があるからである。しかし、その場合には、電流
上昇率ｄｉ１／ｄｔによって発生するスパイク電圧ＶＤ
ＳＰ１が増加することが考えられる。このスパイク電圧
ＶＤＳＰ１は、当然のことながら前述したバイパス経路
の浮遊インダクタンスＬ１の軽減、あるいはフリーホイ
ールダイオード３ｂ、リセットダイオード５の順回復電
圧（過渡オン電圧）特性の改善により低減されるべきで
はあるが、物理的制約によりその低減度合には限界があ
る。

【００４８】ただし、ＶＤＳＰ１は非常に短い時間、具
体的には１μｓ程度であることを鑑みれば、図１、図２
に示すように、ＧＣＴ２ａと並列に電圧クランプ要素を
接続することにより、ＶＤＳＰ１は抑制することができ
る。ここでは、一般的な電圧クランプ要素であるツェナ
ーダイオード１２ａを、ＧＣＴ２ａと並列に接続した場
合を想定する。一般にツェナーダイオード１２ａは通常
熱容量が小さいので、比較的短い時間に発生するスイッ
チング損失しか許容できない。従って、ＧＣＴ２ａの高
信頼度なスイッチング動作を保証するためには、ツェナ
ーダイオード１２ａが電圧を抑制する際に発生する損失
を可能な限り低減する必要がある。前述したＧＣＴ２ａ
に印加される最大オフ電圧ＶＤＭ１は、式２に示すよう
にアノードリアクトル４のインダクタンスＬ（Ｈ）と、
クランプコンデンサ７の静電容量Ｃ（Ｆ）と、遮断電
流、即ち負荷電流の大きさＩ（Ａ）に殆ど支配される。
この最大オフ電圧ＶＤＭ１は、リセット抵抗６の抵抗値
とクランプコンデンサ７の静電容量によって決まる時定
数に従って減少するために、ＶＤＳＰ１よりはるかに長
い時間、最大オフ電圧ＶＤＭ１近傍の電圧がＧＣＴ２ａ
に印加される。この電圧をもツェナーダイオード１２ａ
で抑制することは、無意味な損失を増加させるだけでな
く、ツェナーダイオード１２ａの信頼性、即ちＧＣＴ２
ａのターンオフ動作の信頼性を下げることになる。従っ
て、ＶＤＳＰ１がＶＤＭ１よりも大きくなるような条件
の場合に限ってツェナーダイオード１２ａをＧＣＴ２ａ
と並列接続することが、インバータ装置の高信頼度化を
考慮した場合の最適な解決策となる。当然のことなが
ら、ツェナーダイオード１２ａの降伏電圧は最大オフ電
圧ＶＤＭ１以上に設定すべきである。以上、ＧＣＴ２ａ
について説明したが、図２に示す構造を採用することに
よりＧＣＴ２ａとＧＣＴ２ｂの印加電圧は等しくなるた
め、前述した説明はＧＣＴ２ｂとツェナーダイオード１
２ｂについても全てあてはまる。

【００４９】実施の形態３．図１におけるＧＣＴ２ａ、
２ｂの臨界電流上昇率が約２ｋＡ／μｓ程度、もしくは
それ以上許容できる場合には、直流電圧回路１の電圧Ｅ
が４ｋＶ程度であればアノードリアクトル４のインダク
タンスを２μＨ以下に低減できることになる。また、大
容量インバータ用のヒューズの内部インダクタンスが約
１．５μＨ程度であるため、巻線型コイルによるアノー
ドリアクトルは不要となり、ヒューズの内部インダクタ
ンスと必要であればその接続ブスバーの浮遊インダクタ
ンスとの合成インダクタンスにより代替可能となる。

【００５０】実施の形態４．この発明によるインバータ
装置の実施の形態４を図を用いて説明する。図８はこの
発明によるインバータ装置の実施の形態４における３レ
ベルインバータブリッジを示す回路構成図、図９はその
具体的な簡易構造図である。まず、図８の回路構成図に
おいて、１３は電位Ｐ、電位Ｃおよび電位Ｎ（電位Ｐと
電位Ｃ、電位Ｃと電位Ｎの電位差Ｅ（Ｖ））を持つ直流
電圧回路、２ａから２ｄは自己消弧型半導体素子として
のＧＣＴ、３ａから３ｄはフリーホイールダイオード、
１４ａ、１４ｂはクランプダイオード、４ａ、４ｂはア
ノードリアクトル、５ａ、５ｂはリセットダイオード、
６ａ、６ｂはリセット抵抗、７ａ、７ｂはクランプコン
デンサ、ＯＵＴは図示されていない負荷に接続される出
力端子である。図９の簡易構造図において、ＧＣＴ２ａ
から２ｄとフリーホイールダイオード３ａから３ｄとク
ランプダイオード１４ａ、１４ｂは分離され、かつ互い
に口径の等しい半導体パッケージである。また、リセッ
トダイオード５ａ、５ｂはフリーホイールダイオード３
ａから３ｄ、あるいはクランプダイオード１４ａ、１４
ｂの口径より小さい口径の半導体パッケージ、リセット
抵抗６ａ、６ｂは水冷抵抗器、８ａから８ｏは導電体で
ある冷却フィン、９はＧＣＴ２ａから２ｄとフリーホイ
ールダイオード３ａから３ｄとクランプダイオード１４
ａ、１４ｂとの１０個の半導体パッケージと冷却フィン
８ａから８ｋとをその通電方向に圧接して共締めするた
めの第１の圧接構造体、１０はリセットダイオード５
ａ、５ｂとリセット抵抗６ａ、６ｂと冷却フィン８ｌか
ら８ｏと絶縁物１５ａ、１５ｂをその通電方向に圧接し
て共締めするための第２の圧接構造体である。１１ａか
ら１１ｏは電気的接続手段であり、例えば幅広な銅ブス
バーなどである。なお図８、図９に記載した１２ａから
１２ｄは例えばツェナーダイオードなどの電圧クランプ
要素であるが、これについての説明は後述する。

【００５１】１０個の半導体パッケージを図９に示すよ
うに配列することにより、第１の圧接構造体９により絶
縁物（非導電体）を介することなく冷却フィン８ａから
８ｋとの共締めが可能となる。また近年、薄膜抵抗体を
冷却フィンで挟み込んだ被圧接構造を持つ水冷抵抗器が
開発されている。このような抵抗器をリセット抵抗６
ａ、６ｂに適用することにより、第２の圧接構造体１０
によりリセットダイオード５ａ、５ｂとリセット抵抗６
ａ、６ｂと冷却フィン８ｌから８ｏと絶縁物１５ａ、１
５ｂとの共締めが可能となる。

【００５２】次に、回路動作について図１０から図１３
を用いて説明する。３レベルインバータの回路動作につ
いては、ＧＣＴ２ａとＧＣＴ２ｃに関する動作と、ＧＣ
Ｔ２ｂとＧＣＴ２ｄに関する動作とは全く対称となる。
そこで、ここではＧＣＴ２ａとＧＣＴ２ｃに関する回路
動作を説明し、ＧＣＴ２ｂとＧＣＴ２ｄに関する回路動
作の説明は省略する。まず、ＧＣＴ２ａのスイッチング
動作について図１０、図１１を用いて説明する。ＧＣＴ
２ａがスイッチングする場合は電流値Ｉ（Ａ）を持つ負
荷電流についてＧＣＴ２ａ、２ｂとクランプダイオード
１４ａ、ＧＣＴ２ｂとの転流動作を考慮すれば良い。

【００５３】図１０（ａ）に示すＧＣＴ２ａ、２ｂのオ
ン状態からＧＣＴ２ａがターンオフ動作を開始した直後
の負荷電流は、図１０（ｂ）に示すように、リセットダ
イオード５ａ→クランプコンデンサ７ａ→クランプダイ
オード１４ａにバイパスされる。この時のＧＣＴ２ａの
電流変化率、即ちバイパス経路への転流速度をｄｉ１／
ｄｔ（Ａ／ｓ）、クランプコンデンサ７ａの静電容量を
Ｃ（Ｆ）、ＧＣＴ２ａのアノード端子からカソード端子
までのバイパス経路内に存在する浮遊インダクタンスを
Ｌ３（Ｈ）、クランプダイオード１４ａ、リセットダイ
オード５ａの電流変化率ｄｉ１／ｄｔに対する順回復電
圧（過渡オン電圧）を各々ＶＣ（Ｖ）、ＶＲ（Ｖ）とす
れば、ＧＣＴ２ａに印加されるスパイク電圧の最大値Ｖ
ＤＳＰ３（Ｖ）は式４で表現できる。

【００５４】

【数４】

【００５５】その後、図１０（ｃ）に示すようにＧＣＴ
２ａの電流がゼロになれば、負荷電流はすべてクランプ
ダイオード１４ａに転流する。また、アノードリアクト
ル４ａの蓄積エネルギーは、クランプコンデンサ７ａに
回収される。リセット抵抗６ａの抵抗値とクランプコン
デンサ７ａの静電容量で決まる時定数が、クランプコン
デンサ７ａの静電容量Ｃとアノードリアクトル４ａのイ
ンダクタンスＬとで決まる共振周期に比べて長い場合
は、アノードリアクトル４ａの蓄積エネルギーを回収し
た後のクランプコンデンサ７ａの最大充電電圧（最大オ
フ電圧）ＶＤＭ２（Ｖ）は近似的に式５で表現できる。

【００５６】

【数５】

【００５７】なお、この式では、ＧＣＴ２ａの電流がＩ
（Ａ）からゼロ（Ａ）に変化する期間に、クランプコン
デンサ７ａに充電された電圧をＶｃ（Ｖ）とした。アノ
ードリアクトル４ａの電流がゼロ（Ａ）になると、ＧＣ
Ｔ２ａのターンオフ動作は終了する。その後、クランプ
コンデンサ７ａは、図１０（ｄ）に示すように、直流電
圧回路１３に対してリセット抵抗６ａを介して電圧Ｅ
（Ｖ）になるまで放電される。

【００５８】ここで注目すべき点は、クランプダイオー
ド１４ａとリセットダイオード５ａの順回復電圧ＶＣと
ＶＲである。ターンオフ損失を抑制し高信頼度なターン
オフ動作を保証するためには、スパイク電圧の低減は必
要不可欠である。スパイク電圧を低減するためには、バ
イパス経路内に存在する浮遊インダクタンスを低減する
ことも然ることながら、これら２つのダイオードの順回
復電圧を低減する必要がある。この順回復電圧は一般に
電流変化率の増加により大きくなり、また口径が大きい
程大きくなる。現在６インチのダイオードの順回復電圧
は１ｋＡ／μｓに対して約７０Ｖ程度である。また、４
インチのダイオードの順回復電圧は同条件で約４０Ｖ程
度である。また、現有素子で最も大きいものを想定すれ
ば、クランプダイオード１４ａの口径は、フリーホイー
ルダイオード３ａやＧＣＴ２ａと同じ６インチがある。
一方、同一圧接構造体内の半導体パッケージの口径を揃
えることは、均一な圧接力の伝達を保証する、即ち素子
表面の均一な温度分布を保証するために必要不可欠な条
件である。従って、ＧＣＴ２ａ、フリーホイールダイオ
ード３ａと共締めされるクランプダイオード１４ａにつ
いては、ＧＣＴ２ａの口径にあわせる必要があるが、タ
ーンオフ損失を低減する観点からリセットダイオード５
ａに適用するダイオードは、クランプダイオード１４ａ
に適用するダイオードとは異なる小さいものを選定す
る。

【００５９】次に、図１１（ａ）に示すＧＣＴ２ａのオ
フ状態からターンオン動作を開始した直後は、図１１
（ｂ）に示すように、クランプダイオード１４ａを導通
している負荷電流の値まで直流電圧回路１３から電流が
供給される。また、その電流には図１１（ｃ）に示すよ
うに、クランプダイオード１４ａの逆回復電流の最大値
が重畳される。なお、この期間は、アノードリアクトル
４ａには電圧Ｅ（Ｖ）が印加され続け、ＧＣＴ２ａのオ
ン電流上昇率ｄｉ２／ｄｔは、直流電圧回路１３の電圧
Ｅ（Ｖ）とアノードリアクトル４ａのインダクタンスＬ
（Ｈ）で決まるオン電流上昇率ｄｉ２／ｄｔ＝Ｅ／Ｌ
（Ａ／ｓ）に常に抑制される。ダイオードの逆回復電流
の最大値は、一般に導通電流（ここでは負荷電流）の大
きさと電流変化率（ここではｄｉ２／ｄｔ）に大きく依
存する。図８に示す回路においては、電流変化率の大き
さは他相の影響を全く受けずに一定の値に抑制可能であ
るため、ＧＣＴ２ａで発生するターンオン損失やクラン
プダイオード１４ａで発生するターンオフ損失が予想以
上に増加することはない。クランプダイオード１４ａの
オフ状態が確立すると、図１１（ｄ）に示すように、ア
ノードリアクトル４ａに過剰に蓄積されたクランプダイ
オード１４ａの逆回復電流によるエネルギーはクランプ
コンデンサ７ａに回収される。アノードリアクトル４ａ
の電流が負荷電流Ｉ（Ａ）に等しくなれば、ＧＣＴ２ａ
のターンオン動作は終了する。クランプコンデンサ７ａ
は、図１１（ｅ）に示すように、直流電圧回路１３に対
してリセット抵抗６ａを介して電圧Ｅ（Ｖ）になるまで
放電される。

【００６０】次に、ＧＣＴ２ｃのスイッチング動作につ
いて図１２、図１３を用いて説明する。ＧＣＴ２ｃがス
イッチングする場合は、電流値Ｉ（Ａ）の負荷電流につ
いてＧＣＴ２ｃ、クランプダイオード１４ｂとフリーホ
イールダイオード３ａ、３ｂとの転流動作を考慮すれば
良い。

【００６１】図１２（ａ）に示すＧＣＴ２ｃ、クランプ
ダイオード１４ｂのオン状態からＧＣＴ２ｃがターンオ
フ動作を開始した直後の負荷電流は、図１２（ｂ）に示
すように、フリーホイールダイオード３ｂ→フリーホイ
ールダイオード３ａ→リセットダイオード５ａ→クラン
プコンデンサ７ａにバイパスされる。この時のＧＣＴ２
ｃの電流変化率、即ちバイパス経路への転流速度をｄｉ
１／ｄｔ（Ａ／ｓ）、クランプコンデンサ７ａの静電容
量をＣ（Ｆ）、ＧＣＴ２ｃのアノード端子からクランプ
ダイオード１４ｂのカソード端子までのバイパス経路内
に存在する浮遊インダクタンスをＬ４（Ｈ）、フリーホ
イールダイオード３ａ、３ｂ、クランプダイオード１４
ｂ、リセットダイオード５ａの、電流変化率ｄｉ１／ｄ
ｔに対する順回復電圧（過渡オン電圧）を各々ＶＦ
（Ｖ）、ＶＣ（Ｖ）、ＶＲ（Ｖ）とすれば、ＧＣＴ２ｃ
に印加されるスパイク電圧の最大値ＶＤＳＰ４は式６で
表現できる。

【００６２】

【数６】

【００６３】ここで注目すべき点は、半導体パッケージ
の配列において、フリーホイールダイオード３ａ、３ｂ
が直列に接続され、ＧＣＴ２ｃとクランプダイオード１
４ｂが直列に接続されている図９に示す場合には、ＧＣ
Ｔ２ｃのターンオフ動作開始直後のバイパス経路内の浮
遊インダクタンスＬ４が極めて小さくなることである。
この配列により、スパイク電圧によってＧＣＴ２ｃに生
じるターンオフ損失を低減できる、つまり熱的責務を軽
減できることになる。しかしながら、負荷電流の大きさ
が同じであると仮定すれば、ＧＣＴ２ａのスパイク電圧
ＶＤＳＰ３に比較してＧＣＴ２ｃのスパイク電圧ＶＤＳ
Ｐ４は、少なくともフリーホイールダイオード３ａ、３
ｂの順回復電圧の和以上は大きくなる。

【００６４】この後、図１２（ｃ）に示すようにＧＣＴ
２ｃの電流がゼロ（Ａ）になると、負荷電流はリセット
ダイオード５ａからアノードリアクトル４ａへ転流す
る。この転流は、クランプコンデンサ７ａの充電電圧と
直流電圧回路１３の電圧Ｅ（Ｖ）との差電圧により行な
われるため、アノードリアクトル４ａに蓄積された負荷
電流によるエネルギーと同じエネルギーがクランプコン
デンサ７ａに蓄積される。従って、クランプコンデンサ
７ａの最大充電電圧（最大オフ電圧）はＶＤＭ２
（Ｖ）、つまりＧＣＴ２ａのそれと等しくなる。アノー
ドリアクトル４ａの電流が、負荷電流Ｉ（Ａ）に等しく
なればターンオフ動作は終了する。クランプコンデンサ
７ａは、図１２（ｄ）に示すように直流電圧回路１３に
対してリセット抵抗６ａを介して電圧Ｅ（Ｖ）になるま
で放電される。

【００６５】次に、図１３（ａ）に示すＧＣＴ２ｃのオ
フ状態からターンオン動作を開始した直後は、図１３
（ｂ）に示すように、フリーホイールダイオード３ａ、
３ｂを導通している負荷電流の値まで直流電圧回路１３
から電流が供給される。また、その電流には図１３
（ｃ）に示すように、フリーホイールダイオード３ａ、
３ｂの逆回復電流の最大値が重畳される。この期間は、
アノードリアクトル４ａには電圧Ｅが印加され続け、Ｇ
ＣＴ２ｃのオン電流上昇率ｄｉ２／ｄｔはオン直流電圧
回路１３の電圧Ｅ（Ｖ）とアノードリアクトル４ａのイ
ンダクタンスＬ（Ｈ）で決まるオン電流上昇率ｄｉ２／
ｄｔ＝Ｅ／Ｌ（Ａ／ｓ）に常に抑制される。前述したよ
うに、図８に示す回路においては、電流変化率の大きさ
は他相の影響を全く受けずに一定の値に抑制可能である
ため、ＧＣＴ２ｃで発生するターンオン損失やフリーホ
イールダイオード３ａ、３ｂで発生するターンオフ損失
が予想以上に増加することはない。フリーホイールダイ
オード３ａ、３ｂのオフ状態が確立すれば、図１３
（ｄ）に示すように、アノードリアクトル４ａに過剰に
蓄積されたフリーホイールダイオード３ａ、３ｂの逆回
復電流によるエネルギーはクランプコンデンサ７ａに回
収される。アノードリアクトル４ａの電流がゼロ（Ａ）
になれば、ＧＣＴ２ｃのターンオン動作は終了する。ク
ランプコンデンサ７ａは、図１３（ｅ）に示すように直
流電圧回路１３に対してリセット抵抗６ａを介して電圧
Ｅ（Ｖ）になるまで放電される。

【００６６】実施の形態５．この発明によるインバータ
装置の実施の形態５を図を用いて説明する。図１４は、
この発明によるインバータ装置の実施の形態５における
３レベルインバータブリッジを示す回路構成図、図１５
はその具体的な簡易構造図である。まず、図１４の回路
構成図において、図８と異る箇所のみ説明する。１６ａ
から１６ｄはバイパスダイオードであり、それぞれ出力
端子とクランプコンデンサ７ａの高電位側、出力端子と
クランプコンデンサ７ｂの低電位側との間に接続されて
いる。また、図１５の簡易構造図において、図９と異る
個所のみ説明する。８ｐから８ｕは導電体である冷却フ
ィン、１５ｃ、１５ｄは絶縁物、１０はリセットダイオ
ード５ａ、５ｂとバイパスダイオード１６ａから１６ｄ
とリセット抵抗６ａ、６ｂと冷却フィン８ｌから８ｕと
絶縁物１５ａから１５ｄとを通電方向に圧接して共締め
するための第２の圧接構造体である。また１１ｐ、１１
ｑは電気的接続手段である。

【００６７】次に、バイパスダイオード１６ａ、１６ｂ
あるいは１６ｃ、１６ｄについてそれぞれ直列接続して
いる必要性について説明する。例えばＧＣＴ２ａ、２ｂ
が共にオン状態の時、出力端子の電位は電位Ｐに等し
い。この時、バイパスダイオード１６ａ、１６ｂには殆
ど逆阻止電圧は印加されない。一方、バイパスダイオー
ド１６ｄのカソード端子とバイパスダイオード１６ｃの
アノード端子との間には、直流電圧回路１３の電位Ｐと
電位Ｎとの電位差２Ｅ（Ｖ）が逆阻止電圧として印加さ
れる。従って、バイパスダイオード１６ｃ、１６ｄは、
２Ｅ（Ｖ）以上の耐圧を持つダイオード１つに置換でき
ることは言うまでもない。

【００６８】ところで、本発明の課題のひとつは、最大
定格の臨界オフ電圧上昇率が規定されない自己消弧型半
導体素子を適用したインバータ装置を、極力低コストで
実現することである。現在、６インチＧＣＴに見合う電
圧定格を持ち、かつ口径の小さいダイオードはリセット
ダイオード５ａ、５ｂとして適用できるものが最大であ
り、その耐圧は直流電圧Ｅ（Ｖ）に対して適当である。
今後、ＧＣＴがさらに高耐圧化された場合には、同時に
リセットダイオード５ａ、５ｂの耐圧をもＧＣＴのそれ
にあわせて改善することが必要である。しかしながら、
電圧２Ｅ（Ｖ）の耐圧を有するダイオードの実現は、常
に追加的な開発コストを要求することを意味する。従っ
て、実用的な見地から判断すると、バイパスダイオード
１６ａ、１６ｂもしくは１６ｃ、１６ｄは、それぞれリ
セットダイオード５ａもしくは５ｂと同じ定格のダイオ
ードを直列接続して用いることがコスト的に有利であ
る。また、必然的にそれらは同一パッケージとなるた
め、図１５に示すように第２の圧接構造体１０による共
締めを容易に実現でき、それにより均一な圧接力の伝達
を可能とする。

【００６９】次に、バイパスダイオード１６ａから１６
ｄを用いた場合の回路動作について、実施の形態４との
相違点に着目して説明する。それはＧＣＴ２ｂあるいは
ＧＣＴ２ｃのターンオフ動作にのみ現れるため、以下Ｇ
ＣＴ２ｃのターンオフ動作を図１６を用いて詳細に説明
する。

【００７０】図１６（ａ）に示すＧＣＴ２ｃ、クランプ
ダイオード１４ｂのオン状態からＧＣＴ２ｃがターンオ
フした直後の負荷電流は、図１６（ｂ）に示すように、
フリーホイールダイオード３ｂ→フリーホイールダイオ
ード３ａ→リセットダイオード５ａ→クランプコンデン
サ７ａにバイパスされると同時に、バイパスダイオード
１６ａ→バイパスダイオード１６ｂ→クランプコンデン
サ７ａにバイパスされる。このように、ＧＣＴ２ｃによ
ってターンオフされる電流は２つのバイパス経路のイン
ピーダンス比に従って分流するのであるが、バイパスダ
イオード１６ａ、１６ｂの効果をより明確にするため
に、ここではＧＣＴ２ｃによってターンオフされる電流
は全て後者のバイパス経路に流れるものと仮定する。こ
の時のＧＣＴ２ｃの電流変化率、即ち後者のバイパス経
路への転流速度をｄｉ１／ｄｔ（Ａ／ｓ）、クランプコ
ンデンサ７ａの静電容量をＣ（Ｆ）、ＧＣＴ２ｃのアノ
ード端子からクランプダイオード１４ｂのカソード端子
までのバイパス経路内に存在する浮遊インダクタンスを
Ｌ５（Ｈ）、バイパスダイオード１６ａ、１６ｂの電流
変化率ｄｉ１／ｄｔに対する順回復電圧（過渡オン電
圧）を各々ＶＢ（＝ＶＲ）（Ｖ）とすれば、ＧＣＴ２ｃ
に印加されるスパイク電圧の最大値ＶＤＳＰ５（Ｖ）は
式７で表現できる。

【００７１】

【数７】

【００７２】ここで注目すべき点は、実施の形態５にお
いてＧＣＴ２ｃに印加されるスパイク電圧ＶＤＳＰ５
は、実施の形態４において印加されるスパイク電圧ＶＤ
ＳＰ４に比べて低減できることである。また、ＧＣＴ２
ａのバイパス経路の浮遊インダクタンスＬ３と、ＧＣＴ
２ｃのバイパス経路の浮遊インダクタンスＬ５が等しい
と仮定すれば、両者のスパイク電圧の差は、もはやバイ
パスダイオード１６ａまたは１６ｂの順回復電圧まで縮
小される。実際には、ＧＣＴ２ｃによってターンオフさ
れる電流は前述した２つのバイパス経路に分流するた
め、各バイパス経路にかかる電流上昇率はｄｉ１／ｄｔ
より低減されることから、ＧＣＴ２ｃに印加されるスパ
イク電圧はさらに低減される。また、一般に電流が流れ
る空間の拡大により、その空間によって生じる浮遊イン
ダクタンスが増加することは明らかである。例えば図１
５のように第１と第２の圧接構造体９、１０を配置すれ
ば、図１７に示すＧＣＴ２ｃのターンオフ動作における
バイパスダイオード１６ａ、１６ｂを介したバイパス経
路の空間は、図１８に示すＧＣＴ２ａのターンオフ動作
におけるバイパス経路の空間より小さく構成できる。従
って、ＧＣＴ２ｃのバイパス経路の浮遊インダクタンス
Ｌ５は、ＧＣＴ２ａのバイパス経路の浮遊インダクタン
スＬ３に比較して小さくなる。これらの条件により、Ｇ
ＣＴ２ａとＧＣＴ２ｃのスパイク電圧の差を極力無くす
ることができる、つまりターンオフ責務を同等にするこ
とができる。

【００７３】実施の形態６．３レベルインバータブリッ
ジを構成するＧＣＴ２ａからＧＣＴ２ｄの大容量化、特
に電流定格の改善が進むと、例えばＧＣＴ２ａがターン
オフした電流が、バイパス経路にバイパスされる際のオ
ン電流上昇率ｄｉ１／ｄｔが大きくなる。従って、オン
電流上昇率ｄｉ１／ｄｔにより発生するスパイク電圧Ｖ
ＤＳＰ３が増加することが考えられる。図９、図１５に
示すように、実施の形態２で述べたごとく電圧クランプ
要素である、例えばツェナーダイオード１２ａをＧＣＴ
２ａに並列接続することにより、効果的にＶＤＳＰ３を
抑制することができる。また、ＶＤＳＰ３がクランプコ
ンデンサ７ａの最大充電電圧（最大オフ電圧）ＶＤＭ２
よりも大きくなる場合に限り、ツェナーダイオード２ａ
をＧＣＴ２ａに並列接続することがインバータ装置の高
信頼度化を考慮した場合には最適な解決策となる。当然
のことながら、ツェナーダイオード１２ａの降伏電圧は
最大オフ電圧ＶＤＭ２以上に設定すべきである。

【００７４】さらに、図９、図１５に示した３レベルイ
ンバータブリッジにおいては、ＧＣＴ２ａとＧＣＴ２
ｄ、もしくはＧＣＴ２ｃとＧＣＴ２ｂの組合せについて
は印加電圧波形は等しくなる。また、ＧＣＴ２ａとＧＣ
Ｔ２ｃに印加されるクランプコンデンサ７ａの最大充電
電圧（最大オフ電圧）は同じ値になるが、スパイク電圧
は異る場合があり得る。またスパイク電圧と最大充電電
圧（最大オフ電圧）との大小関係は図９と図１５の構造
の違いによって逆転する可能性がある。従って、３レベ
ルインバータブリッジを構成するＧＣＴ２ａからＧＣＴ
２ｄに、電圧クランプ要素であるツェナーダイオード１
２ａから１２ｄを接続する場合には、例えばＧＣＴ２ａ
とＧＣＴ２ｄに限りツェナーダイオード１２ａ、１２ｂ
を接続すれば良い場合、あるいはＧＣＴ２ｂとＧＣＴ２
ｃに限りツェナーダイオード１２ｂ、１２ｃを接続すれ
ば良い場合が考えられる。このような構成要素の限定
は、インバータ装置の低コスト化を考慮した場合には最
適な解決策となる。

【００７５】実施の形態７．図８、１４におけるＧＣＴ
２ａ、２ｂ、２ｃ、２ｄの臨界オン電流上昇率が、約２
ｋＡ／μｓ程度もしくはそれ以上許容できる場合には、
直流電圧回路１３の電位Ｐと電位Ｃあるいは電位Ｃと電
位Ｎとの電位差Ｅが４ｋＶ程度であれば、アノードリア
クトル４ａ、４ｂのインダクタンスを２μＨ以下に低減
できる。また、大容量インバータ用のヒューズの内部イ
ンダクタンスが約１.５μＨ程度であるため巻線型コイ
ルによるアノードリアクトルは不要となり、ヒューズの
内部インダクタンスと、必要であればその接続ブスバー
の浮遊インダクタンスとの合成インダクタンスにより代
替可能となる。

【００７６】実施の形態８．図９および図１５の簡易構
造図において、第１と第２の圧接構造体９、１０を図示
するごとく配置すれば、クランプコンデンサ７ａ、７ｂ
は非常に接近した位置となる。従って、第１と第２の圧
接構造体９、１０を図示するごとく配置した場合に限っ
て、クランプコンデンサ７ａ、７ｂを一体構造化でき
る。この一体化されたクランプコンデンサ７ｃを、図９
に示す簡易構造体において適用した実施例を図１９に示
す。

【００７７】実施の形態９．図２０に示す２レベルイン
バータブリッジの回路構成図は、、先の実施の形態１の
図１で説明したものと等価の回路であり、また、図２１
は図２０の回路の具体的な簡易構造図である。この図２
０、２１の回路動作は先の図１、２のそれと全く同一で
あるので、説明は省略する。図１の回路と図２０の回路
とのいずれを選択するかは、例えば、回路部品や周辺機
器の具体的諸元など本発明の主題とは関係のない要素に
よりなされるものである。

【００７８】実施の形態１０．簡易構造体を示す図２、
図９、図１５、図２１においては、あくまで本発明の主
旨を明確にするための一例を挙げたに過ぎず、他の図示
しない付属部品により本発明の詳細が補われることは明
かである。例えば、冷却フィンにつながる水管などはそ
の一例である。その水冷系統が２つの主たる第１と第２
の圧接構造体９、１０の採用により集中化、簡素化でき
ることは明らかである。このような付属部品に対し、本
発明を説明するために幾つかの実施の形態に示した構造
図が、前述したような効果をもたらすことはあっても、
本発明の主旨とは離れているために省略している。

【００７９】また、明らかに本発明に対して数多くの変
形および変更が、前述した内容に基づいて可能である。
例えば、バイパスダイオードを構成する、直列接続され
た２つのダイオードに対して電圧バランス回路、具体的
にはＲＣ回路などを追加的に接続することなどがその変
形例である。

【００８０】実施の形態１１．以上、臨界オフ電圧上昇
率が規定されない自己消弧型半導体素子、換言すれば、
当該素子の主電極間に存在する寄生静電容量によって抑
制されるオフ電圧上昇率が当該素子の実質的な臨界オフ
電圧上昇率以下となる自己消弧型半導体素子としてＧＣ
Ｔを例に挙げて説明したが、前述した考え方は、その他
のオフ臨界電圧上昇率が規定されない自己消弧型半導体
素子、例えばＩＧＢＴなどへの適用は十分に可能であ
る。但し、本発明の課題は、６インチＧＴＯインバータ
の小型化、低コスト化、高信頼度化あるいは更なる大容
量化について、実現可能な代替方法の提供にある。具体
的には、６インチＧＴＯと同等以上の定格を持つ６イン
チＧＣＴを適用したインバータ装置の提供にある。従っ
て、ＩＧＢＴへの適用は可能であるが、むしろシリコン
半導体素子ではなくシリコンカーバイド半導体素子がＧ
ＣＴなどに取って代わって実用化される場合において、
ここで示した考え方が有効となる。

【００８１】

【発明の効果】以上説明したように、本発明による請求
項１に記載のインバータ装置によれば、所定のアノード
リアクトルとその電圧クランプ回路が２レベルインバー
タブリッジに接続される構成であることから、自己消弧
型半導体素子のターンオン動作により生じるオン電流上
昇率が常に所望の値に抑制され、またアノードリアクト
ルに誘起される電圧が所望の値に抑制されるため、イン
バータ装置を高信頼度化できる。また、スイッチング損
失の低減をも図ることができるため、インバータ装置を
高効率化できる。

【００８２】また、本発明による請求項２に記載のイン
バータ装置によれば、２レベルインバータブリッジに接
続されたヒューズによりアノードリアクトルが代替さ
れ、コイルによるアノードリアクトルを省略できること
から、構成部品を低減でき、インバータ装置を低コスト
化できる。

【００８３】また、本発明による請求項３に記載のイン
バータ装置によれば、２レベルインバータブリッジを構
成する自己消弧型半導体素子と並列に電圧クランプ要素
を接続することにより、大電流を遮断する場合に発生す
る過大なスパイク電圧を抑制するため、自己消弧型半導
体素子のターンオフ損失が軽減されるとともに、接合温
度の過大な上昇からの熱破壊を未然に防止することがで
きることから、インバータ装置を高信頼度化できる。

【００８４】また、本発明による請求項４に記載のイン
バータ装置によれば、２レベルインバータブリッジを唯
２つの圧接構造体により共締めする構成としたので、イ
ンバータ装置を小型化できる。

【００８５】また、本発明による請求項５に記載のイン
バータ装置によれば、２レベルインバータブリッジを構
成する各素子を所定の順序により配列し、その構成の対
称性から自己消弧型半導体素子のターンオフ動作により
生じるスパイク電圧を等しくするため、自己消弧型半導
体素子の電圧定格に対する利用率を向上できインバータ
装置を大容量化できる。

【００８６】また、本発明による請求項６に記載のイン
バータ装置によれば、所定のアノードリアクトルとその
電圧クランプ回路が、３レベルインバータブリッジに接
続される構成であることから、自己消弧型半導体素子の
ターンオン動作により生じるオン電流上昇率が常に所望
の値に抑制され、またアノードリアクトルに誘起される
電圧が所望の値に抑制されるため、インバータ装置を高
信頼度化できる。また、スイッチング損失の低減をも図
ることができるため、インバータ装置を高効率化でき
る。

【００８７】また、本発明による請求項７に記載のイン
バータ装置によれば、３レベルインバータブリッジに接
続されたヒューズによりアノードリアクトルが代替さ
れ、コイルによるアノードリアクトルを省略できること
から、構成部品を低減でき、インバータ装置を低コスト
化できる。

【００８８】また、本発明による請求項８に記載のイン
バータ装置によれば、３レベルインバータブリッジを構
成する自己消弧型半導体素子と並列に電圧クランプ要素
を接続することにより、大電流を遮断する場合に発生す
る過大なスパイク電圧を抑制するため、自己消弧型半導
体素子のターンオフ損失が軽減されるとともに、接合温
度の過大な上昇からの熱破壊を未然に防止することがで
きることから、インバータ装置を高信頼度化できる。

【００８９】また、本発明による請求項９に記載のイン
バータ装置によれば、３レベルインバータブリッジを唯
２つの圧接構造体により共締めする構成としたので、イ
ンバータ装置を小型化できる。

【００９０】また、本発明による請求項１０に記載のイ
ンバータ装置によれば、３レベルインバータブリッジを
構成する各素子を所定の順序により配列し、その構成の
対称性から自己消弧型半導体素子のターンオフ動作によ
り生じるスパイク電圧を等しくするため、自己消弧型半
導体素子の電圧定格に対する利用率を向上できインバー
タ装置を大容量化できる。

【００９１】また、本発明による請求項１１に記載のイ
ンバータ装置によれば、３レベルインバータブリッジの
２つのクランプコンデンサを、１つのパッケージに収納
して構成部品点数を低減するため、製造の際の作業工程
を簡素化できると同時に、インバータ装置を小型化でき
る。

【００９２】また、本発明による請求項１２に記載のイ
ンバータ装置によれば、所定のバイパスダイオードを用
い、自己消弧型半導体素子のターンオフ動作により生じ
るスパイク電圧が抑制するため、スイッチング損失を低
減でき、自己消弧型半導体素子の遮断性能を向上できる
ため、インバータ装置を大容量化かつ高効率化できる。

【００９３】また、本発明による請求項１３に記載のイ
ンバータ装置によれば、３レベルインバータブリッジに
接続されたヒューズによりアノードリアクトルが代替さ
れ、コイルによるアノードリアクトルを省略できること
から、構成部品を低減でき、インバータ装置を低コスト
化できる。

【００９４】また、本発明による請求項１４に記載のイ
ンバータ装置によれば、３レベルインバータブリッジを
構成する自己消弧型半導体素子と並列に電圧クランプ要
素を接続することにより、大電流を遮断する場合に発生
する過大なスパイク電圧を抑制するため、自己消弧型半
導体素子のターンオフ損失が軽減されるとともに、接合
温度の過大な上昇からの熱破壊を未然に防止することが
できることから、インバータ装置を高信頼度化できる。

【００９５】また、本発明による請求項１５に記載のイ
ンバータ装置によれば、３レベルインバータブリッジを
バイパスダイオードを含めて唯２つの圧接構造体により
共締めする構成としたので、インバータ装置を小型化で
きる。

【００９６】また、本発明による請求項１６に記載のイ
ンバータ装置によれば、３レベルインバータブリッジを
構成する各素子を所定の順序により配列し、その構成の
対称性から自己消弧型半導体素子のターンオフ動作によ
り生じるスパイク電圧を等しくするため、自己消弧型半
導体素子の電圧定格に対する利用率を向上できインバー
タ装置を大容量化できる。

【００９７】また、本発明による請求項１７に記載のイ
ンバータ装置によれば、バイパスダイオードをリセット
ダイオードと同じダイオードの直列接続により構成し、
特別な定格を持つ高耐圧ダイオードを製造する必要性を
無くするため、ダイオードをフリーホイールダイオード
とその他のダイオードの２仕様に統一でき、インバータ
装置を低コスト化できる。

【００９８】また、本発明による請求項１８に記載のイ
ンバータ装置によれば、３レベルインバータブリッジの
２つのクランプコンデンサを、１つのパッケージに収納
して構成部品点数を低減するため、製造の際の作業工程
を簡素化できると同時にインバータ装置を小型化でき
る。

【００９９】また、本発明による請求項１９に記載のイ
ンバータ装置によれば、自己消弧型半導体素子をゲート
転流型ターンオフサイリスタとしたので、当該ゲート転
流型ターンオフサイリスタの持つ高いオフ電圧上昇率耐
量を最大限に活用した小型で信頼性の高いインバータ装
置を実現することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１におけるインバータ装
置における２レベルインバータブリッジの回路構成を示
す図である。

【図２】 図１の２レベルインバータブリッジの簡易構
造を示す図である。

【図３】 図１の２レベルインバータブリッジの回路動
作を示す図である。

【図４】 図１の２レベルインバータブリッジの回路動
作を示す図である。

【図５】 図１の２レベルインバータブリッジの回路動
作を示す図である。

【図６】 図１の２レベルインバータブリッジのバイパ
ス経路を示す図である。

【図７】 図１の２レベルインバータブリッジの回路動
作を示す図である。

【図８】 本発明の実施の形態４におけるインバータ装
置における３レベルインバータブリッジの回路構成を示
す図である。

【図９】 図８の３レベルインバータブリッジの簡易構
造を示す図である。

【図１０】 図８の３レベルインバータブリッジの回路
動作を示す図である。

【図１１】 図８の３レベルインバータブリッジの回路
動作を示す図である。

【図１２】 図８の３レベルインバータブリッジの回路
動作を示す図である。

【図１３】 図８の３レベルインバータブリッジの回路
動作を示す図である。

【図１４】 本発明の実施の形態５におけるインバータ
装置における３レベルインバータブリッジの回路構成を
示す図である。

【図１５】 図１４の３レベルインバータブリッジの簡
易構造を示す図である。

【図１６】 図１４の３レベルインバータブリッジの回
路動作を示す図である。

【図１７】 図１４の３レベルインバータブリッジのバ
イパス経路を示す図である。

【図１８】 図１４の３レベルインバータブリッジのバ
イパス経路を示す図である。

【図１９】 本発明の実施の形態８における３レベルイ
ンバータブリッジの簡易構造を示す図である。

【図２０】 本発明の実施の形態９における２レベルイ
ンバータブリッジの回路構成を示す図である。

【図２１】 図２０の２レベルインバータブリッジの簡
易構造を示す図である。

【図２２】 従来のＧＴＯインバータの回路構成を示す
図である。

【図２３】 ＧＣＴのターンオフ波形を示す図である。

【図２４】 逆導通ＧＣＴによる３相インバータの回路
構成を示す図である。

【符号の説明】

１ 直流電圧回路、２ ＧＣＴ、３ フリーホイールダ
イオード、４ アノードリアクトル、５ リセットダイ
オード、６ リセット抵抗、７ クランプコンデンサ、
９ 第１の圧接構造体、１０ 第２の圧接構造体、１１
電気的接続手段、１２ ツェナーダイオード、１３
直流電圧回路、１４ クランプダイオード、１６ バイ
パスダイオード、Ｐ、Ｎ、Ｃ 直流電圧回路の各端子電
位、ＯＵＴ 出力端子。

Claims (19)

【特許請求の範囲】
1. 【請求項１】 ２つの電位Ｐ、Ｎを有する直流電圧回路
   と、前記電位Ｐもしくは電位Ｎを出力することができる
   ２レベルインバータブリッジを有するインバータ装置に
   おいて、前記２レベルインバータブリッジは、前記直流
   電圧回路の電位Ｐの端子と電位Ｎの端子との間に接続さ
   れた第１および第２の自己消弧型半導体素子の直列接続
   体と、前記第１および第２の自己消弧型半導体素子の各
   々に逆並列接続された第１および第２のフリーホイール
   ダイオードと、前記直流電圧回路の電位Ｐの端子と前記
   第１の自己消弧型半導体素子のアノード端子との間もし
   くは前記直流電圧回路の電位Ｎの端子と前記第２の自己
   消弧型半導体素子のカソード端子との間のいずれか一方
   に挿入されたアノードリアクトルと、前記アノードリア
   クトルに並列接続されたリセットダイオードとリセット
   抵抗とから構成された直列接続体と、前記リセットダイ
   オードと前記リセット抵抗との接続点と前記直流電圧回
   路の電位Ｎの端子もしくは電位Ｐの端子との間のいずれ
   か一方に接続され前記リセット抵抗を介して前記直流電
   圧回路へ放電できるクランプコンデンサと、前記第１の
   自己消弧型半導体素子と第２の自己消弧型半導体素子と
   の接続点に設けられた出力端子とを備え、前記第１およ
   び第２の自己消弧型半導体素子を当該素子の主電極間に
   存在する寄生静電容量によって抑制されるオフ電圧上昇
   率が当該素子の臨界オフ電圧上昇率以下となる自己消弧
   型半導体素子としたことを特徴とするインバータ装置。
2. 【請求項２】 アノードリアクトルをヒューズとしたこ
   とを特徴とする請求項１に記載のインバータ装置。
3. 【請求項３】 第１および第２の自己消弧型半導体素子
   のターンオフ時の電流下降時間に前記第１および第２の
   自己消弧型半導体素子に印加される電圧の最大値が前記
   電流下降時間以降に印加される電圧の最大値を超える条
   件を満足する場合、前記第１および第２の自己消弧型半
   導体素子の各々に並列に電圧クランプ要素を接続したこ
   とを特徴とする請求項１または２に記載のインバータ装
   置。
4. 【請求項４】 第１および第２の自己消弧型半導体素子
   と第１および第２のフリーホイールダイオードとは第１
   の圧接構造体により非導電体を介することなくその通電
   方向に圧接して共締めされており、リセットダイオード
   とリセット抵抗とは第２の圧接構造体により通電方向に
   圧接して共締めされており、前記第１および第２の自己
   消弧型半導体素子と第１および第２のフリーホイールダ
   イオードとは互いに同一の口径とし、前記リセットダイ
   オードは前記第１および第２のフリーホイールダイオー
   ドより小さい口径としたことを特徴とする請求項１ない
   し３のいずれかに記載のインバータ装置。
5. 【請求項５】 第１の圧接構造体に共締めされる素子
   は、第１のフリーホイールダイオード、第１の自己消弧
   型半導体素子、第２の自己消弧型半導体素子、第２のフ
   リーホイールダイオードの順序で、かつ、前記各素子の
   アノード端子の向きが全て同一となるように配列されて
   いることを特徴とする請求項４に記載のインバータ装
   置。
6. 【請求項６】 ２つの電位Ｐ、Ｎおよびその中間の電位
   Ｃを有する直流電圧回路と、前記電位Ｐ、電位Ｃもしく
   は電位Ｎを出力することができる３レベルインバータブ
   リッジを有するインバータ装置において、前記３レベル
   インバータブリッジは、前記直流電圧回路の電位Ｐの端
   子と電位Ｎの端子との間に接続された第１から第４の自
   己消弧型半導体素子の直列接続体と、前記第１から第４
   の自己消弧型半導体素子の各々に逆並列接続された第１
   から第４のフリーホイールダイオードと、前記直流電圧
   回路の電位Ｃの端子と前記第２の自己消弧型半導体素子
   のアノード端子との間に接続された第１のクランプダイ
   オードと、前記第３の自己消弧型半導体素子のカソード
   端子と前記直流電圧回路の電位Ｃの端子との間に接続さ
   れた第２のクランプダイオードと、前記直流電圧回路の
   電位Ｐの端子と前記第１の自己消弧型半導体素子のアノ
   ード端子との間に挿入された第１のアノードリアクトル
   と、前記第１のアノードリアクトルに並列接続された第
   １のリセットダイオードと第１のリセット抵抗とから構
   成された直列接続体と、前記第１のリセットダイオード
   と第１のリセット抵抗との接続点と前記直流電圧回路の
   電位Ｃの端子との間に接続され前記第１のリセット抵抗
   を介して前記直流電圧回路へ放電できる第１のクランプ
   コンデンサと、前記第４の自己消弧型半導体素子のカソ
   ード端子と前記直流電圧回路の電位Ｎの端子との間に挿
   入された第２のアノードリアクトルと、前記第２のアノ
   ードリアクトルに並列接続された第２のリセットダイオ
   ードと第２のリセット抵抗とから構成された直列接続体
   と、前記第２のリセットダイオードと第２のリセット抵
   抗との接続点と前記直流電圧回路の電位Ｃの端子との間
   に接続され前記第２のリセット抵抗を介して前記直流電
   圧回路へ放電できる第２のクランプコンデンサと、前記
   第２の自己消弧型半導体素子と第３の自己消弧型半導体
   素子との接続点に設けられた出力端子とを備え、前記第
   １から第４の自己消弧型半導体素子を当該素子の主電極
   間に存在する寄生容量によって抑制されるオフ電圧上昇
   率が、当該素子の臨界オフ電圧上昇率以下となる自己消
   弧型半導体素子としたことを特徴とするインバータ装
   置。
7. 【請求項７】 第１と第２のアノードリアクトルの各々
   をヒューズとしたことを特徴とする請求項６に記載のイ
   ンバータ装置。
8. 【請求項８】 ターンオフ時の電流下降時間に印加され
   る電圧の最大値が前記電流下降時間以降に印加される電
   圧の最大値を超える条件を満足する第１から第４の自己
   消弧型半導体素子に並列に電圧クランプ要素を接続した
   ことを特徴とする請求項６または７に記載のインバータ
   装置。
9. 【請求項９】 第１から第４の自己消弧型半導体素子と
   第１から第４のフリーホイールダイオードと第１および
   第２のクランプダイオードとは第１の圧接構造体により
   非導電体を介することなくその通電方向に圧接して共締
   めされており、第１および第２のリセットダイオードと
   第１および第２のリセット抵抗とは第２の圧接構造体に
   より通電方向に圧接して共締めされており、前記第１か
   ら第４の自己消弧型半導体素子と第１から第４のフリー
   ホイールダイオードと第１および第２のクランプダイオ
   ードとは互いに同一の口径とし、前記第１および第２の
   リセットダイオードは互いに同一の口径でかつ前記第１
   から第４のフリーホイールダイオードより小さい口径と
   したことを特徴とする請求項６ないし８のいずれかに記
   載のインバータ装置。
10. 【請求項１０】 第１の圧接構造体に共締めされる素子
    は、第１の自己消弧型半導体素子、第１のフリーホイー
    ルダイオード、第２のフリーホイールダイオード、第２
    の自己消弧型半導体素子、第１のクランプダイオード、
    第２のクランプダイオード、第３の自己消弧型半導体素
    子、第３のフリーホイールダイオード、第４のフリーホ
    イールダイオード、第４の自己消弧型半導体素子の順序
    で、かつ、前記各素子のアノード端子の向きが全て同一
    となるように配列されていることを特徴とする請求項９
    に記載のインバータ装置。
11. 【請求項１１】 第１のクランプコンデンサと第２のク
    ランプコンデンサは１つのパッケージに収納されたこと
    を特徴とする請求項９または１０に記載のインバータ装
    置。
12. 【請求項１２】 ２つの電位Ｐ、Ｎおよびその中間の電
    位Ｃを有する直流電圧回路と、前記電位Ｐ、電位Ｃもし
    くは電位Ｎを出力することができる３レベルインバータ
    ブリッジを有するインバータ装置において、前記３レベ
    ルインバータブリッジは、前記直流電圧回路の電位Ｐの
    端子と電位Ｎの端子との間に接続された第１から第４の
    自己消弧型半導体素子の直列接続体と、前記第１から第
    ４の自己消弧型半導体素子の各々に逆並列接続された第
    １から第４のフリーホイールダイオードと、前記直流電
    圧回路の電位Ｃの端子と前記第２の自己消弧型半導体素
    子のアノード端子との間に接続された第１のクランプダ
    イオードと、前記第３の自己消弧型半導体素子のカソー
    ド端子と前記直流電圧回路の電位Ｃの端子との間に接続
    された第２のクランプダイオードと、前記直流電圧回路
    の電位Ｐの端子と前記第１の自己消弧型半導体素子のア
    ノード端子との間に挿入された第１のアノードリアクト
    ルと、前記第１のアノードリアクトルに並列接続された
    第１のリセットダイオードと第１のリセット抵抗とから
    構成された直列接続体と、前記第１のリセットダイオー
    ドと第１のリセット抵抗との接続点と前記直流電圧回路
    の電位Ｃの端子との間に接続され前記第１のリセット抵
    抗を介して前記直流電圧回路へ放電できる第１のクラン
    プコンデンサと、前記第４の自己消弧型半導体素子のカ
    ソード端子と前記直流電圧回路の電位Ｎの端子との間に
    挿入された第２のアノードリアクトルと、前記第２のア
    ノードリアクトルに並列接続された第２のリセットダイ
    オードと第２のリセット抵抗とから構成された直列接続
    体と、前記第２のリセットダイオードと第２のリセット
    抵抗との接続点と前記直流電圧回路の電位Ｃの端子との
    間に接続され前記第２のリセット抵抗を介して前記直流
    電圧回路へ放電できる第２のクランプコンデンサと、前
    記第１のリセットダイオードと第１のリセット抵抗との
    接続点と前記第３の自己消弧型半導体素子のアノード端
    子との間に接続された第１のバイパスダイオードと、前
    記第２のリセットダイオードと第２のリセット抵抗との
    接続点と前記第２の自己消弧型半導体素子のカソード端
    子との間に接続された第２のバイパスダイオードと、前
    記第２の自己消弧型半導体素子と第３の自己消弧型半導
    体素子との接続点に設けられた出力端子とを備え、前記
    第１から第４の自己消弧型半導体素子を当該素子の主電
    極間に存在する寄生容量によって抑制されるオフ電圧上
    昇率が、当該素子の臨界オフ電圧上昇率以下となる自己
    消弧型半導体素子としたことを特徴とするインバータ装
    置。
13. 【請求項１３】 第１と第２のアノードリアクトルの各
    々をヒューズとしたことを特徴とする請求項１２に記載
    のインバータ装置。
14. 【請求項１４】 ターンオフ時の電流下降時間に印加さ
    れる電圧の最大値が前記電流下降時間以降に印加される
    電圧の最大値を超える条件を満足する第１から第４の自
    己消弧型半導体素子に並列に電圧クランプ要素を接続し
    たことを特徴とする請求項１２または１３に記載のイン
    バータ装置。
15. 【請求項１５】 第１から第４の自己消弧型半導体素子
    と第１から第４のフリーホイールダイオードと第１およ
    び第２のクランプダイオードとは第１の圧接構造体によ
    り非導電体を介することなくその通電方向に圧接して共
    締めされており、第１および第２のリセットダイオード
    と第１および第２のバイパスダイオードと第１および第
    ２のリセット抵抗とは第２の圧接構造体により通電方向
    に圧接して共締めされており、前記第１から第４の自己
    消弧型半導体素子と第１から第４のフリーホイールダイ
    オードと第１および第２のクランプダイオードとは互い
    に同一の口径とし、前記第１および第２のリセットダイ
    オードと第１および第２のバイパスダイオードとは互い
    に同一の口径でかつ前記第１から第４のフリーホイール
    ダイオードより小さい口径としたことを特徴とする請求
    項１２ないし１４のいずれかに記載のインバータ装置。
16. 【請求項１６】 第１の圧接構造体に共締めされる素子
    は、第１の自己消弧型半導体素子、第１のフリーホイー
    ルダイオード、第２のフリーホイールダイオード、第２
    の自己消弧型半導体素子、第１のクランプダイオード、
    第２のクランプダイオード、第３の自己消弧型半導体素
    子、第３のフリーホイールダイオード、第４のフリーホ
    イールダイオード、第４の自己消弧型半導体素子の順序
    で、かつ、前記各素子のアノード端子の向きが全て同一
    となるように配列されていることを特徴とする請求項１
    ５に記載のインバータ装置。
17. 【請求項１７】 第１のバイパスダイオードおよび第２
    のバイパスダイオードは、それぞれ第１および第２のリ
    セットダイオードに適用されているものと同一のダイオ
    ードを２個直列接続してなるものであることを特徴とす
    る請求項１５または１６に記載のインバータ装置。
18. 【請求項１８】 第１のクランプコンデンサと第２のク
    ランプコンデンサとは１つのパッケージに収納されたこ
    とを特徴とする請求項１５ないし１７のいずれかに記載
    のインバータ装置。
19. 【請求項１９】 自己消弧型半導体素子を、主電流を全
    てゲート回路へ転流させてターンオフするゲート転流型
    ターンオフサイリスタとしたことを特徴とする請求項１
    ないし１８のいずれかに記載のインバータ装置。