JPH07297551A - 薄膜多層配線基板 - Google Patents

薄膜多層配線基板

Info

Publication number
JPH07297551A
JPH07297551A JP8317794A JP8317794A JPH07297551A JP H07297551 A JPH07297551 A JP H07297551A JP 8317794 A JP8317794 A JP 8317794A JP 8317794 A JP8317794 A JP 8317794A JP H07297551 A JPH07297551 A JP H07297551A
Authority
JP
Japan
Prior art keywords
wiring board
film multilayer
multilayer wiring
hole
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8317794A
Other languages
English (en)
Inventor
Ryuji Watanabe
隆二 渡辺
Yukio Ogoshi
幸夫 大越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8317794A priority Critical patent/JPH07297551A/ja
Publication of JPH07297551A publication Critical patent/JPH07297551A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】テーパ角が5度以下(ストレート形状に近い)
のビアスタッド接続による高密度の薄膜多層配線実装基
板の提供。 【構成】有機絶縁層を介して二層以上の金属配線層から
なる薄膜多層配線基板の前記金属配線層がビアホールに
より接続された薄膜多層配線基板において、前記ビアホ
ール7は、穴上径と穴底径の差が±10%以内、また
は、ビアホール壁面の穴の軸に対するテーパ角(θ)が
5度以下で、かつ、前記ビアホール内は前記金属配線層
と同種の金属が無電解めっきにより充填されている薄膜
多層配線基板。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子計算機等に用いる薄
膜多層配線基板とその製法に関するものである。
【0002】
【従来の技術】電子計算機の演算速度の高速化に伴い、
これに使用される実装用のモジュール基板の信号伝送速
度が重要な課題となっている。
【0003】従来、こうしたモジュール基板には、主と
してWやMoなどの配線層をセラミックの積層焼結法に
より形成した厚膜基板が用いられてきた。しかし、信号
伝送の高速化を図るため、最近ではセラミック基板上に
誘電率の低いポリイミドを層間絶縁膜とし、高導電性の
Cu,Al,Au等を導体層とした多層薄膜配線基板が
注目されている。
【0004】しかし、近年、計算機の高性能化はますま
す進み、実装ゲート数の増大も顕著であり、これに対応
するためには薄膜配線方式における配線層数の増大が必
要でる。
【0005】薄膜多層配線技術についてはいくつか報告
されているが、一般に逐次積層方式が採用されている。
つまり、セラミック基板やSi基板上にCu,Alなど
の導体層を形成し、ビアホールおよび絶縁層のパターン
をフォトリソグラフィ技術によって形成し、層間を電気
的接続するものである。
【0006】上記に層間接続には、直径100μm以下
のビアホールやスルーホールの形成技術が必要とされて
いる。また、薄膜配線にはライン幅やスペース幅が20
〜50μmと云うファインパターンが要求されており、
例えば、150〜500μmの接続パッド間に上記の配
線を2〜5本敷設すると云うものである。この場合、ビ
アホール径としては、おおよそ20〜30μmが要求さ
れる。
【0007】
【発明が解決しようとする課題】しかし、上記のような
ビアホールを現状のドリルによる穴穿け技術によれば約
70μmが限界である。
【0008】上記のような微細穴加工の好適な手法とし
ては、近年、レーザ加工法,ドライエッチング法が注目
されつつある。これらはいずれも微細加工性に優れてい
るが、加工形状に差異が見られる。
【0009】エキシマレーザ法は、微小ビアホールやス
ルーホール形成用として優れた加工法であることが知ら
れている(特開昭60−261685号公報)。しか
し、多層配線基板の絶縁層の穴加工においては、図2の
模式図で示すように、穴の内壁が穴の軸に対し約5〜1
5度のテーパ状になり、先端(底部)が先細りの穴にな
ると云う問題がある。このようなテーパ状(上穴径に対
して底穴径が細い)になるとビアホール抵抗値が大きく
なると云う欠点がある。
【0010】また、所定の底穴径を確保しようとする
と、上穴径はおのずと大きくなるので、その分各層表面
に形成される配線のパターンエリアが小さくなり、高密
度配線パターンの設計を阻害する。
【0011】本発明の目的は、薄膜多層配線基板の有機
絶縁層に直径100μm以下(望ましくは30μm以
下)の微小ビアホールを形成し配線層間を接続した薄膜
多層配線基板とその製法を提供することにある。
【0012】
【課題を解決するための手段】本発明者らは前記微細配
線パターンを有する薄膜多層配線基板の層間接続用のビ
アホールについて検討し、微細配線を構成し得る構成並
びにその製法を明らかにした。即ち、本発明の要旨は、
有機絶縁層を介して二層以上の金属配線層からなる薄膜
多層配線基板の前記金属配線層がビアホールにより接続
された薄膜多層配線基板において、前記ビアホールは、
穴上径と穴底径の差が±10%以内、または、ビアホー
ル壁面の穴の軸に対するテーパ角(θ)が5度以下で、
かつ、前記ビアホール内は前記金属配線層と同種の金属
が無電解めっきにより充填されていることを特徴とする
薄膜多層配線基板にある。
【0013】前記ビアホール内は無電解金属めっきによ
り充填された、いわゆるビアスタッド接続構造を有す
る。上記ビアスタッドとは、学術用語ではないが、プリ
ント回路プロセス技術ではしばしば用いられている。ス
タッドとは「鋲、釘、あるいは栓」を意味し、ビアホー
ル内を鋲のようなもので完全に埋めた(充填した)もの
を云う。
【0014】次に、本発明の薄膜多層配線基板における
ビアホール加工および化学金属めっきによるビアホール
接続法(層間接続法)について具体的に説明する。
【0015】本発明のビアスタッド接続構造の薄膜多層
基板の一例を図1に示す。セラミックス(またはガラス
エポキシ)基板1上に設けた絶縁層(ポリイミド)2に
ビアホールを形成し、該ビアホール内に無電解金属めっ
きにより充填してビアスタッド3を形成し、これにより
金属配線層4を接続しながら絶縁層2と金属配線層4と
の薄膜層を逐次積層した薄膜多層配線基板である。
【0016】図3は上記の逐次積層プロセスの主な工程
の概略を示すフロー図で、絶縁層2として、例えば、ポ
リイミドシートを用い、これに金属配線パターンの形成
とビアスタッド接続を逐次繰り返すことによって多層化
を行なうものである。なお、図3は2層の金属配線層を
ビアスタッド接続する場合を示す。
【0017】また、絶縁層としては、上記の様なシート
に限定されず、ポリイミド前駆体ワニスをコーティング
し加熱硬化させた膜であってもよい。ポリイミド絶縁層
にドライエッチング法(酸素ガスプラズマ)により金
属、例えば銅のランドを終点とするビアホールを形成
し、次いで、化学銅のパターンめっきを行って、銅ラン
ド上に銅ビアスタッドを成長させる。
【0018】本発明において、無電解金属めっきを用い
る理由は、穴あけしたビアホール内を金属で完全に充填
するためである。電気めっきでは、こうした配線パター
ンを逐次形成しながら多層化を図る方法は、配線パター
ンにめっき用の共通電極を形成することが容易でなく、
作業性の上からも問題がある。
【0019】なお、前記無電解めっきとしては、銅化学
めっきが好ましい。
【0020】
【作用】図3に示した一連のプロセスにより形成された
薄膜多層配線基板は、図4の断面写真のスケッチ図に示
すように、ビアホールがストレート状の穴を有する。ま
た、ビアホール内は化学めっき銅により十分充填され
る。
【0021】なお、プラズマ生成が可能なエッチングガ
ス圧力を極力低く制御することにより、よりストレート
性を向上することができる。酸素プラズマによるビアホ
ールの形成結果によれば、図7に示すようにエッチング
ガス圧としてはプラズマ生成可能な最小圧力以上であれ
ばよいが、実用性を考慮したとき1〜5Paが好まし
い。
【0022】本発明の薄膜多層配線基板は、ビアホール
接続性も良好で、表1に示すように100μm以下の小
径ビアホールに対しても接続率が高く、また、図5に示
すように、ビアスタッド抵抗も小さい。
【0023】また、ビアスタッドの断面を観察したとこ
ろ、めっき終点となる上部まで水平にめっき銅が生長し
て平坦性がよい。この平坦性は、次の配線層を形成する
上でフォトリソグラフィのパターン精度がよいばかりで
なく、垂直ビアスタッド接続が可能である。つまり、水
平に生長したビアスタッド面に次の層の接続用配線ラン
ドを形成し、更に、その直上に次の層のビアスタッドを
乗せると云う構造が容易となり層間を接続する配線長さ
を極力短縮することが可能で、信号の伝送速度の向上に
寄与する。
【0024】また、ビアスタッドはめっき金属で十分充
填されているので、表1に示すようにヒートサイクル試
験(室温⇔300℃)に対しても接続の信頼性が優れ、
高温放置試験(300℃,100時間)における特性変
化も、殆ど見受けられない。
【0025】
【表1】
【0026】
【実施例】
〔実施例1〕以下、本発明の実施例を図面により詳細に
説明する。
【0027】図6に、銅/ポリイミド薄膜多層配線基板
のビアホール接続の製造工程の一実施例を示す。図は両
面銅張りポリイミド配線シートを用い、各層を逐次接続
して多層化した場合の各工程の模式断面図を示したもの
である。
【0028】厚さ6mmのガラスセラミックの基板1上
にCr/Cu/Cr(Cr:500Å厚さ、Cu:5μ
m厚さ)からなる第一配線層となるCr/Cu/Cr導
体膜をAr中スパッタリングにより形成した(図a)。
【0029】次いで、Cr/Cu/Cr導体膜上にポジ
型レジストのパターンを形成し、ウエットエッチングし
て金属配線層4を形成した(図b)。
【0030】次に、金属配線層4のパターン上に絶縁層
2として厚さ20μmのポリイミド系接着シートを貼
り、250℃,15kg/cm2で加圧し接着した(図
c)。
【0031】次に、ドライエッチング用マスクとして、
厚さ2000ÅのAl膜をスパッタリングにより形成し
た(図d)。
【0032】次いで、穴穿け用のパターンをフォトエッ
チング法により形成し、引き続き、圧力3Pa,RF出
力500Wの酸素ガスプラズマによる平行平板型ドライ
エッチング装置によりビアホール7を形成した(図
e)。このビアホール7の加工には約80分要したが、
更に、そのまま20〜25分エッチングを続行すると、
ビアホール底のランド面のCr層(500Å)が除去さ
れ、Cu面が現われる。
【0033】ビアホール底のランド面をCuとしたこと
により、特に、前処理等を施すことなく、直接化学銅め
っきを生長させることができる(通称パターンめっき法
と呼ばれる)。これによって、ビアスタッド3が形成さ
れる(図f)。
【0034】ちなみに、直径30μm×高さ25μmの
ビアスタッドの形成に要する化学銅めっき時間は約5時
間であった。本発明によるポリイミドのドライエッチン
グ加工速度は0.2〜0.3μm/分であった。
【0035】〔実施例2〕図7は、厚さ20μmのポリ
イミドシートに酸素ガスプラズマドライエッチングによ
りビアホール7を形成した場合のテーパ角(θ)と酸素
ガス分圧(Pa)との関係を示す。高周波(RF)出力
を500W、酸素流量を25ml/分と条件を固定し、
ドライエッチングした。
【0036】その結果、酸素分圧が1〜5Paではテー
パ角が5〜0度を示すが、10Paでは5度を超え、加
工穴のストレート性が低下する。
【0037】〔実施例3〕図8は本発明による大型計算
機用の薄膜多層配線基板の断面概略を示す。本実施例は
セラミック基板上に、ポリイミド/銅からなる薄膜配線
層を上記ドライエッチング法によりビアスタッド接続し
た大型計算機用の薄膜配線実装基板の一例である。
【0038】
【発明の効果】本発明による薄膜多層配線基板は、微小
ビアスタッドの形成により、実装の高密度化と配線長の
短縮による信号伝送の高速化を図ることができる。
【0039】本発明の薄膜多層配線基板は、大型計算
機、ワークステーション、民生用カメラ、ビデオなどの
電子機器用の実装用薄膜配線基板として用いることがで
きる。
【図面の簡単な説明】
【図1】本発明の薄膜多層配線基板の模式断面図であ
る。
【図2】レーザによる穴加工を説明する模式断面図であ
る。
【図3】本発明のビアスタッド形成プロセスの各工程に
おける模式断面図である。
【図4】本発明のドライエッチング法によるビアスタッ
ド断面写真のスケッチ図である。
【図5】ビアスタッド径と抵抗値との関係を示すグラフ
図である。
【図6】本発明のビアスタッド形成の一工程を示す模式
断面図である。
【図7】本発明の酸素プラズマの酸素ガス圧とビアホー
ル内壁面テーパ角との関係を示すグラフである。
【図8】本発明のビアスタッド接続型の大型計算機用薄
膜多層実装基板の模式断面図である。
【符号の説明】
1…基板、2…絶縁層、3…ビアスタッド、4…金属配
線層、5…接続用スルホール、6…レーザマスク、7…
ビアホール、8…ドライエッチング用マスク、9…LS
I、10…はんだボール。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/522

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 有機絶縁層を介して二層以上の金属配線
    層からなる薄膜多層配線基板の前記金属配線層がビアホ
    ールにより接続された薄膜多層配線基板において、前記
    ビアホールは、穴上径と穴底径の差が±10%以内、ま
    たは、ビアホール壁面の穴の軸に対するテーパ角が5度
    以下で、かつ、前記ビアホール内は前記金属配線層と同
    種の金属が無電解めっきにより充填されていることを特
    徴とする薄膜多層配線基板。
  2. 【請求項2】 前記有機絶縁層がポリイミドである請求
    項1に記載の薄膜多層配線基板。
  3. 【請求項3】 前記薄膜多層配線基板が銅張りポリイミ
    ドシートを2層以上積層接着したものである請求項1に
    記載の薄膜多層配線基板。
  4. 【請求項4】 前記金属配線層およびビアスタッドがC
    u,Au,Niの一種以上の無電解めっき層で形成され
    ている請求項1,2または3に記載の薄膜多層配線基
    板。
  5. 【請求項5】 有機絶縁層を介して二層以上の金属配線
    層からなる薄膜多層配線基板の前記金属配線層をビアホ
    ールめっきにより充填,接続する薄膜多層配線基板の製
    法において、前記ビアホールをドライエッチング法によ
    リ形成後、直ち無電解めっきによりビアホール内に金属
    を充填することを特徴とする薄膜多層配線基板の製法。
  6. 【請求項6】 前記ビアホールが、O2,CF4またはこ
    れらの混合ガスのプラズマによるドライエッチング法に
    より形成する請求項5に記載の薄膜多層配線基板の製
    法。
  7. 【請求項7】 前記O2,CF4もしくはこれらの混合ガ
    スの圧力が1〜5Paである請求項6に記載の薄膜多層
    配線基板の製法。
JP8317794A 1994-04-21 1994-04-21 薄膜多層配線基板 Pending JPH07297551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8317794A JPH07297551A (ja) 1994-04-21 1994-04-21 薄膜多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8317794A JPH07297551A (ja) 1994-04-21 1994-04-21 薄膜多層配線基板

Publications (1)

Publication Number Publication Date
JPH07297551A true JPH07297551A (ja) 1995-11-10

Family

ID=13795017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8317794A Pending JPH07297551A (ja) 1994-04-21 1994-04-21 薄膜多層配線基板

Country Status (1)

Country Link
JP (1) JPH07297551A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068647A (ko) * 2001-02-21 2002-08-28 주식회사 피앤아이 인쇄회로기판 쓰루홀의 벽면 구조 및 psga 스터드의벽면 구조
KR100627072B1 (ko) * 2005-07-23 2006-09-25 삼성테크윈 주식회사 스루우 홀 구조 형성 방법 및 스루우 홀 구조
JP2009239163A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068647A (ko) * 2001-02-21 2002-08-28 주식회사 피앤아이 인쇄회로기판 쓰루홀의 벽면 구조 및 psga 스터드의벽면 구조
KR100627072B1 (ko) * 2005-07-23 2006-09-25 삼성테크윈 주식회사 스루우 홀 구조 형성 방법 및 스루우 홀 구조
JP2009239163A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 配線基板

Similar Documents

Publication Publication Date Title
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
JP4202641B2 (ja) 回路基板及びその製造方法
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
JP3014310B2 (ja) 積層配線基板の構造と製作方法
US8069560B2 (en) Method of manufacturing multilayer wiring board
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
JPH0716094B2 (ja) 配線板の製造法
US5127986A (en) High power, high density interconnect method and apparatus for integrated circuits
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
US20030178388A1 (en) Inverted micro-vias
JPH07297551A (ja) 薄膜多層配線基板
JPH11135946A (ja) 多層配線基板とその製造方法
JPH08111584A (ja) シート積層多層配線基板の製造方法
JP2004193295A (ja) 多層配線基板およびその製造方法
JPH08213757A (ja) 配線板の製造法
JPH1168316A (ja) プリント配線板の製造方法
JPH0964536A (ja) 薄膜配線基板およびその作製方法
JPH07226589A (ja) 薄膜多層配線基板の製造方法
JPH09306955A (ja) フィルムキャリアおよびその製造方法
JP2001094224A (ja) プリント配線板およびプリント配線板の製造方法
JP2001332855A (ja) 多層配線基板の製造方法
JPH1168326A (ja) 多層配線基板の製造方法
JPH0529768A (ja) 多層配線構造体
JPS6163088A (ja) スル−ホ−ル配線板の製造方法
JPH02142198A (ja) セラミック多層配線板の製造方法