JP2009239163A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2009239163A
JP2009239163A JP2008085883A JP2008085883A JP2009239163A JP 2009239163 A JP2009239163 A JP 2009239163A JP 2008085883 A JP2008085883 A JP 2008085883A JP 2008085883 A JP2008085883 A JP 2008085883A JP 2009239163 A JP2009239163 A JP 2009239163A
Authority
JP
Japan
Prior art keywords
opening
layer
resist layer
wiring board
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008085883A
Other languages
English (en)
Inventor
Yuki Ito
由貴 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008085883A priority Critical patent/JP2009239163A/ja
Publication of JP2009239163A publication Critical patent/JP2009239163A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】コア層の少なくとも一方の主面上において導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されてなる、いわゆる樹脂製配線基板において、外部接続端子とのコンタクトエラーを防止する構造体を提供する。
【解決手段】コア層の少なくとも一方の主面において、導体層と樹脂絶縁層とがそれぞれ少なくとも一層積層され、最表面においてレジスト層18が形成されてなる配線基板において、前記レジスト層18に、前記導体層の表面が露出するようにして開口部18aを形成し、前記開口部18aの壁面の少なくとも一部を、前記レジスト層18の膜面に対して垂直とする。
【選択図】図6

Description

本発明は、配線基板に関し、特にコア層とこのコア層上に積層された樹脂絶縁層とを含む樹脂製配線基板に関する。
近年、コア層の少なくとも一方の主面上において導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されてなる配線基板、いわゆる樹脂製配線基板を用い、この上に半導体素子を搭載して半導体パッケージを製造することが盛んに行われている。
前記半導体素子は、前記配線基板の主面上の半導体素子搭載領域のパッド上に形成されたはんだバンプを介して電気的に接続する。上記はんだバンプは、前記配線基板の前記主面上にはんだペーストを印刷し、リフローして半球状に形成する。その後、前記配線基板をはんだバンプ平坦化装置の支持治具上にセットし、押圧治具の平坦な押圧面ではんだバンプを押圧することによって、前記はんだバンプの頂部を押し潰して平坦化する。
一方、前記配線基板の裏面側には、ソケットに挿入して、電気的に接続したりするための外部接続端子と接触する金属端子パッドが形成されている。なお、このような配線基板はランドグリッドアレイ(LGA)と呼ばれている。また、前記配線基板の裏面側には、ベース基板と電気的に接続するための外部接続端子が形成されている場合がある。なお、この場合、外部接続端子の形態に依存して、前記配線基板は、ボールグリッドアレイ(BGA)あるいはピングリッドアレイ(PGA)などに分類される。
前記外部接続端子は、前記配線基板の前記裏面側に形成されているレジスト層を適当なマスクを介して露光及び現像することにより、前記レジスト層に開口部を形成して金属端子パッドを露出させた後、前記開口部に挿入することによって前記金属端子パッドと電気的に接続する。
従来においては、例えば特許文献1に記載するように、前記レジスト層に対する露光は、単一の光源を用い、この光源から発せられた光を凸レンズ等で絞った後、照射させることによって実施していた。
特開2007−227654号
しかしながら、従来のように単一の光源を用いた場合では、前記レジスト層の厚さ方向において均一に露光処理を行うことができず、後に現像処理を施すことによって得られる開口部は、その壁面が厚さ方向に沿って外方から内方に向けて傾斜する、すなわち前記開口部の直径が上方(露光側)から下方へ向けて減少するように傾斜した、いわゆるすり鉢状となる。
この結果、上記開口部の下側に露出する上記金属端子パッドの面積は、実際の露光面積よりも小さくなってしまい、上記外部接続端子を前記開口部内に挿入した際の、前記金属端子パッドとの実質的な接触面積が減少してしまうという問題があった。したがって、特にランドグリッドアレイ(LGA)構造の配線基板においては、上記外部接続端子であるピンと上記開口部との僅かな位置ずれ等が存在することによって、前記外部接続端子と前記金属端子パッドとのコンタクトエラーが生じる場合があった。
また、ボールグリッドアレイ(BGA)においても、上記開口部がすり鉢状になっていることに起因して、上記外部接続端子である半田ボールが上記開口部底部まで入らず、この場合においても、上記外部接続端子と上記金属端子パッドとのコンタクトエラーが生じるという問題があった。
本発明は、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されてなる、いわゆる樹脂製配線基板において、外部接続端子とのコンタクトエラーを防止することを目的とする。
上記目的を達成すべく、本発明は、
コア層の少なくとも一方の主面において、導体層と樹脂絶縁層とがそれぞれ少なくとも一層積層され、最表面においてレジスト層が形成されてなる配線基板において、
前記レジスト層には、前記導体層の表面が露出するようにして形成された開口部が形成され、前記開口部の壁面の少なくとも一部は、前記レジスト層の膜面に対して垂直であることを特徴とする、配線基板に関する。
本発明によれば、配線基板の最表面、例えば裏面側に形成されたレジスト層において、少なくとも一部の壁面が前記レジスト層の膜面に対して垂直となるようにして開口部を形成しているので、前記開口部の底部において露出する導体層、例えば金属端子パッドの露出面積が、従来の開口部の直径が上方(露光側)から下方へ向けて減少するように傾斜した、いわゆるすり鉢状の開口部の底部に露出する導体層、例えば金属端子パッドの露出面積と比較して増大する。
したがって、外部接続端子を前記開口部内に挿入した際の、前記金属端子パッドとの実質的な接触面積を増大させることができるので、特にランドグリッドアレイ(LGA)構造の配線基板においては、上記外部接続端子であるピンと上記開口部との僅かな位置ずれ等に起因した、前記外部接続端子と前記金属端子パッドとのコンタクトエラーを抑制することができる。
また、ボールグリッドアレイ(BGA)においても、上記外部接続端子である半田ボールが上記開口部底部まで入るようになるので、上記外部接続端子と上記金属端子パッドとのコンタクトエラーを抑制することができるようになる。
なお、本発明の一態様において、前記開口部における前記壁面の相対向する部分を、前記レジスト層の前記膜面に対して垂直とすることができる。この場合、前記開口部の底部に露出する導体層の面積をさらに増大させることができるので、上述した外部接続端子とのコンタクトエラーをより効果的に抑制することができる。
また、本発明の他の態様において、前記開口部における前記壁面の相対向する部分を、前記レジスト層の前記膜面に対してテーパ状とすることができる。この場合、特に上記外部接続端子として半田ボールを使用するような場合、前記半田ボールが前記テーパ状の壁面に沿って前記開口部内に容易に流れ込むようになるので、前記開口部底面に露出した導体層と前記半田ボールとのコンタクトを容易に取ることができる。
また、前記開口部における前記壁面が前記レジスト層の膜面に対して垂直であると、前記開口部の端部において欠けが生じやすくなる。しかしながら、本態様では、前記開口部の前記壁面を部分的にテーパ状としているので、上述した開口部の欠けを防止できるようになる。
さらに、本態様においても、前記開口部底面に露出した前記導体層の面積を増大させることができるので、上記半田ボール等の外部接続端子と前記導体層とのコンタクトをより確実に行うことができ、これらの間に生じるコンタクトエラーを抑制することができる。
なお、本発明において、“開口部の壁面がレジスト層の膜面に対して垂直である”とは、前記壁面の、前記開口部底部からの立ち上がり角度が85度以上95度以下である場合を意味する。すなわち、前記開口部の製造上の設計マージン等の問題から、完全な垂直90度に対してプラスマイナスに5度の範囲までを垂直と規定するものである。
以上説明したように、本発明によれば、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されてなる、いわゆる樹脂製配線基板において、外部接続端子とのコンタクトエラーを防止することができる。
以下、図面を参照しながら本発明の実施形態について説明する。
(配線基板)
最初に、本発明の方法に使用する配線基板の構成について説明する。但し、以下に示す配線基板はあくまでも例示であって、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されてなるような樹脂製配線基板であれば特に限定されるものではない。
図1及び2は、本実施形態における配線基板の平面図であり、図1は、前記配線基板を上側から見た場合に状態を示し、図2は、前記配線基板を下側から見た場合の状態を示している。また、図3は、図1及び2に示す前記配線基板をI−I線に沿って切った場合の断面の一部を拡大して示す図であり、図4は、図1及び2に示す前記配線基板をII−II線に沿って切った場合の断面の一部を拡大して示す図である。
図1〜4に示す配線基板1は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに金属配線7aをなすコア導体層M1,M11(単に導体層ともいう)がそれぞれ形成される。これらコア導体層M1,M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層または接地層として用いられるものである。
他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
また、コア導体層M1,M11の上層には、熱硬化性樹脂組成物6にて構成された第1のビア層(ビルドアップ層:絶縁層)V1,V11がそれぞれ形成されている。さらに、その表面にはそれぞれ金属配線7bをなす第1の導体層M2,M12がCuメッキにより形成されている。なお、コア導体層M1,M11と第1の導体層M2,M12とは、それぞれビア34により層間接続がなされている。同様に、第1の導体層M2,M12の上層には、熱硬化性樹脂組成物6を用いた第2のビア層(ビルドアップ層:絶縁層)V2,V12がそれぞれ形成されている。
第2のビア層V2及びV12上には、それぞれ金属端子パッド10,17を有する第2の導体層M3,M13が形成されている。これら第1の導体層M2,M12と第2の導体層M3,M13とは、それぞれビア34により層間接続がなされている。ビア34は、ビアホール34hとその内周面に設けられたビア導体34sと、底面側にてビア導体34sと導通するように設けられたビアパッド34pと、ビアパッド34pと反対側にてビア導体34hの開口周縁から外向きに張り出すビアランド34lとを有している。
以上のように、板状コア2の第1の主面MP1上には、コア導体層M1、第1のビア層V1、第1の導体層M2および第2のビア層V2が順次に積層され、第1の配線積層部L1を形成している。また、板状コア2の第2の主面MP2上においては、コア導体層M11、第1のビア層V11、第1の導体層M12および第2のビア層V12が順次に積層され、第2の配線積層部L2を形成している。そして、第1の主表面CP1上には複数の金属パッド10が形成されており、第2の主表面CP2上には、複数の金属パッド17が形成されている。
なお、金属パッド10は、後に形成するはんだバンプを介して図示しない半導体素子をフリップチップ接続するためのパッド(FCパッド)であり、半導体素子搭載領域を構成する。図1に示すように、金属パッド10は、配線基板1の略中央部において形成され、矩形状に配列されている。
また、金属パッド17は、配線基板1をマザーボードに接続するための裏面ランド(LGAパッド)として利用されるものであって、配線基板1の略中心部を除く外周領域に形成され、前記略中央部を囲むようにして矩形状に配列されている。
さらに、第1の主表面CP1上には開口部8aを有するソルダーレジスト層8が形成されており、金属パッド10は開口部8aを介してソルダーレジスト層8から露出している。また、第2の主表面CP2上にも開口部18aを有するソルダーレジスト層18が形成されており、金属パッド17は開口部18aを介してソルダーレジスト層18から露出している。
また、開口部8a内には、たとえばSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなど実質的にPbを含有しないはんだからなる、はんだバンプ11が金属パッド10と電気的に接続するようにして形成されている。さらに、ピングリッドアレイ(PGA)又は、ボールグリッドアレイ(BGA)構造の配線基板の場合は、開口部18a内には図示しないはんだボールやピン等が金属パッド17と電気的に接続するようにして形成されている。但し、開口部18aは、本発明に従って、壁面の少なくとも一部が、ソルダーレジスト層18の膜面に対して垂直であることが要求される。なお、開口部18aの具体的な形状及び形成方法等については、以下に詳述する。
なお、図1〜4から明らかなように、本実施形態における配線基板1は矩形の略板形状を呈しており、その大きさは、例えば約35mm×約35mm×約1mmとすることができる。
(ソルダーレジスト層18の開口部18a)
次に、本発明の特徴であるソルダーレジスト層における開口部の形状について、図1〜4に示す配線基板1と関連させて説明する。
図5は、図1に示す配線基板1の、ソルダーレジスト層18における開口部18aの形状を示す平面図であり、図6は、開口部18aのA−A線に沿って切った場合の断面図であり、図7は、開口部18aのB−B線に沿って切った場合の断面図である。なお、図5〜7では、開口部18aの形状の特徴を明確にすべく、図3及び4に示す配線基板1の上下位置を反転させ、ソルダーレジスト層18が最上層に位置するような形態を想定している。
図5〜7から明らかなように、ソルダーレジスト層18に形成された開口部18aにおいて、互いに対向する壁面18a−1が、ソルダーレジスト層18の膜面に対して垂直となっており、互いに対向する壁面18a−2が、ソルダーレジスト層18の膜面に対して開口部上方から下方に向うにつれて開口径が減少するようなテーパ状となっている。また、開口部18aの底部には第2の導体層M13の一部を構成する金属パッド17が露出している。
本態様では、図6に示すように、開口部18aの互いに対向する壁面18a−1が、ソルダーレジスト層18の膜面に対して垂直となっている。一方、図7に示すように、開口部18aの互いに対向する壁面18a−2が、ソルダーレジスト層18の膜面に対してテーパ状となっている。したがって、開口部18aの、壁面18a−1の対向方向、すなわちA−A線に沿った方向における金属パッド17の露出度合いは、壁面18a−2の対向方向、すなわちB−B線に沿った方向における金属パッド17の露出度合いよりも大きくなる。
結果として、従来のように、ソルダーレジスト層の開口部の壁面が全体としてテーパ状となっている場合に比較して、本態様における開口部18aにおいては、上述のように対向する壁面18a−1同士がソルダーレジスト層18の膜面に対して垂直となっているので、開口部底部における金属パッド17の露出面積を増大させることができるようになる。したがって、外部接続端子を開口部18a内に挿入した際の、金属パッド17との実質的な接触面積を増大させることができるので、特にランドグリッドアレイ(LGA)構造の配線基板においては、上記外部接続端子であるピンと開口部18aとの僅かな位置ずれ等に起因した、前記外部接続端子と金属パッド17とのコンタクトエラーを抑制することができる。
また、ボールグリッドアレイ(BGA)においても、上記外部接続端子である半田ボールが開口部18a底部まで入るようになるので、上記外部接続端子と金属パッド17とのコンタクトエラーを抑制することができるようになる。
なお、上述したように、開口部18aの壁面18a−1がソルダーレジスト層18の膜面に垂直であるとは、壁面18a−1の、開口部18a底部からの立ち上がり角度θ1が85度以上95度以下である場合を意味する。すなわち、開口部18aの製造上の設計マージン等の問題から、完全な垂直90度に対してプラスマイナスに5度の範囲までを垂直と規定するものである。
また、本態様においては、開口部18aにおける相対向する壁面18a−2を、ソルダーレジスト層18の膜面に対してテーパ状としているので、特に上記外部接続端子として半田ボールを使用するような場合、前記半田ボールがテーパ状の壁面18a−2に沿って開口部18a内に容易に流れ込むようになるので、開口部18a底面に露出した金属パッド17と前記半田ボールとのコンタクトを容易に取ることができる。
また、開口部18aにおける壁面がソルダーレジスト層18の膜面に対して垂直であると、開口部18aの端部において欠けが生じやすくなる。しかしながら、本態様では、開口部18aの壁面18a−2をテーパ状としているので、上述した開口部18aの欠けを防止できるようになる。
なお、開口部18aの壁面18a−2の傾斜度合いは、壁面18a−2の、開口部18a底部からの立ち上がり角度θ2が75度以上85度未満であることが好ましい。立ち上がり角度θ2が75度よりも小さくなると、壁面18a−2の傾斜度合いが大きくなり、開口部18aの底部における金属パッド17の露出面積を十分に拡大することができず、上述した外部接続端子と金属パッド17とのコンタクトエラーを十分に抑制することができない場合がある。
また、特に図示しないが、開口部18aの壁面を総てソルダーレジスト層18の膜面に対して垂直とすることができる。この場合、開口部18aの底部における金属パッド17の露出面積をより増大させることができるようになる。但し、図5〜6に示す態様に比較して、開口部18aの欠けや半田ボールの開口部18a内への導入が困難となる場合がある。
なお、例えば、上述した従来例の特開2007−227654号等においては、外部接続端子を挿入するソルダーレジスト層の開口部は、その壁面が前記ソルダーレジスト層の膜面に対して垂直であるように描かれているが、かかる記載は便宜上のものであって、以下に説明する開口部の形成方法による相違から、実際には、前記開口部の前記壁面は、前記ソルダーレジスト層の膜面に対して傾斜し、テーパ状となっている。
(ソルダーレジスト層18の開口部18aの形成方法)
図8は、本態様におけるソルダーレジスト層18における開口部18aの形成方法を説明するための概略図であり、図9は、従来のソルダーレジスト層18における開口部の形成方法を説明するための概略図である。
図8に示すように、上記態様に示すような、ソルダーレジスト層18に対して垂直な壁面18a−1を有する開口部18aを形成するに際しては、図示しない2つの光源を用い、これらの光源から同時に光OL1及びOL2を発射し、凸レンズLE1及びLE2でビーム径を絞った後、ソルダーレジスト層18の開口部18aを形成すべき箇所に互いに重畳するようにして照射する。
すると、ソルダーレジスト層18の厚さ方向において、均一に露光処理を行うことができるようになり、その後の現像処理を介することによって、ソルダーレジスト層18には、上述したような垂直な壁面18a−1を有する開口部18aが形成されるようになる。
一方、従来においては、図9に示すように、図示しない単一の光源を用い、この光源からの光OLのみを凸レンズLEで絞った後、ソルダーレジスト層18の開口部を形成すべき箇所に照射するようにしている。したがって、ソルダーレジスト層18の厚さ方向において均一に露光処理を行うことができず、後に現像処理を施すことによって得られる開口部は、テーパ状の壁面18a−2のみから形成されるようになる。結果として、最終的に得られる開口部の形状は、すり鉢状となり、底面から露出する導体層、すなわち金属パッドの面積が減少するので、外部接続端子とのコンタクトエラーが生じやすくなる。
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
実施形態における配線基板の平面図である。 同じく、実施形態における配線基板の平面図である。 図1及び2に示す配線基板をI−I線に沿って切った場合の断面の一部を拡大して示す図である。 図1及び2に示す配線基板をII−II線に沿って切った場合の断面の一部を拡大して示す図である。 図1に示す配線基板の、ソルダーレジスト層における開口部の形状を示す平面図である。 図5に示す開口部のA−A線に沿って切った場合の断面図である。 図5に示す開口部のB−B線に沿って切った場合の断面図である。 図5〜7に示す開口部の形成方法を説明するための概略図である。 従来のソルダーレジスト層における開口部の形成方法を説明するための概略図である。
符号の説明
1 配線基板、
17 金属端子
18 ソルダーレジスト層
18a 開口部
18a−1 開口部におけるソルダーレジスト層の膜面に垂直な壁面
18a−2 開口部におけるテーパ状の壁面

Claims (3)

  1. コア層の少なくとも一方の主面において、導体層と樹脂絶縁層とがそれぞれ少なくとも一層積層され、最表面においてレジスト層が形成されてなる配線基板において、
    前記レジスト層には、前記導体層の表面が露出するようにして形成された開口部が形成され、前記開口部の壁面の少なくとも一部は、前記レジスト層の膜面に対して垂直であることを特徴とする、配線基板。
  2. 前記開口部における前記壁面の相対向する部分が、前記レジスト層の前記膜面に対して垂直であることを特徴とする、請求項1に記載の配線基板。
  3. 前記開口部における前記壁面の相対向する部分が、前記レジスト層の前記膜面に対してテーパ状であることを特徴とする、請求項1又は2に記載の配線基板。
JP2008085883A 2008-03-28 2008-03-28 配線基板 Pending JP2009239163A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008085883A JP2009239163A (ja) 2008-03-28 2008-03-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008085883A JP2009239163A (ja) 2008-03-28 2008-03-28 配線基板

Publications (1)

Publication Number Publication Date
JP2009239163A true JP2009239163A (ja) 2009-10-15

Family

ID=41252731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008085883A Pending JP2009239163A (ja) 2008-03-28 2008-03-28 配線基板

Country Status (1)

Country Link
JP (1) JP2009239163A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297551A (ja) * 1994-04-21 1995-11-10 Hitachi Ltd 薄膜多層配線基板
JP2000077830A (ja) * 1998-09-03 2000-03-14 Ibiden Co Ltd 電子部品の半田実装部におけるソルダーレジスト
JP2003152311A (ja) * 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297551A (ja) * 1994-04-21 1995-11-10 Hitachi Ltd 薄膜多層配線基板
JP2000077830A (ja) * 1998-09-03 2000-03-14 Ibiden Co Ltd 電子部品の半田実装部におけるソルダーレジスト
JP2003152311A (ja) * 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法

Similar Documents

Publication Publication Date Title
US8800142B2 (en) Package substrate unit and method for manufacturing package substrate unit
JP6608108B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US8911242B2 (en) Electrical component having an array of electrical contacts
US11121107B2 (en) Interconnect substrate having columnar electrodes
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
US20060231935A1 (en) BGA type semiconductor package featuring additional flat electrode teminals, and method for manufacturing the same
JP2010278139A (ja) 半導体装置及びその製造方法
TWI454198B (zh) 配線基板製造方法
KR101355732B1 (ko) 배선기판 제조방법
JP2011171427A (ja) 積層型半導体装置
JP2009054969A (ja) 配線基板及びその製造方法
US8125081B2 (en) Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these
US9101058B2 (en) IC package and assembly
JP2009239163A (ja) 配線基板
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP7015721B2 (ja) 配線基板、電子装置
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2010129716A (ja) 半導体装置及び半導体装置の接続確認方法
TWI818445B (zh) 一種封裝基板和柵格陣列封裝體及其製備方法
JP5399539B2 (ja) 配線基板及びその製造方法
JP2010153751A (ja) 半導体パッケージ
JP5775010B2 (ja) 配線基板
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2018200944A (ja) 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111117

A02 Decision of refusal

Effective date: 20120417

Free format text: JAPANESE INTERMEDIATE CODE: A02