JPH07283665A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH07283665A JPH07283665A JP6075537A JP7553794A JPH07283665A JP H07283665 A JPH07283665 A JP H07283665A JP 6075537 A JP6075537 A JP 6075537A JP 7553794 A JP7553794 A JP 7553794A JP H07283665 A JPH07283665 A JP H07283665A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- input
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 スルーレートを改善し、入力信号の電位範囲
の広い増幅回路を得る。 【構成】 入出力回路１１と定電流回路３１とは第１の
差動増幅器を構成し、入出力回路１２と定電流回路３２
とは第２の差動増幅器を構成する。入力端子１，２は第
１及び第２の差動増幅器のいずれにも接続されている。
第１及び第２の差動増幅器の出力は、電流合成回路２１
乃至２４によって合成され、電流電圧変換回路９１に与
えられる。クランプ回路５１は、入力端子１，２に与え
られる入力信号がＶa 以上になった場合、第１の差動増
幅器の動作を停止させる。クランプ回路５２は、入力端
子１，２に与えられる入力信号がＶa 以下になった場
合、第２の差動増幅器の動作を停止させる。 【効果】 第１及び第２の増幅器が、それぞれ排他的に
動作して出力端子に出力を与える。
の広い増幅回路を得る。 【構成】 入出力回路１１と定電流回路３１とは第１の
差動増幅器を構成し、入出力回路１２と定電流回路３２
とは第２の差動増幅器を構成する。入力端子１，２は第
１及び第２の差動増幅器のいずれにも接続されている。
第１及び第２の差動増幅器の出力は、電流合成回路２１
乃至２４によって合成され、電流電圧変換回路９１に与
えられる。クランプ回路５１は、入力端子１，２に与え
られる入力信号がＶa 以上になった場合、第１の差動増
幅器の動作を停止させる。クランプ回路５２は、入力端
子１，２に与えられる入力信号がＶa 以下になった場
合、第２の差動増幅器の動作を停止させる。 【効果】 第１及び第２の増幅器が、それぞれ排他的に
動作して出力端子に出力を与える。
Description
【０００１】
【産業上の利用分野】この発明は、入力信号の電位範囲
の広い増幅回路に関するものである。
の広い増幅回路に関するものである。
【０００２】
【従来の技術】図１７は、従来の増幅回路の一例である
演算増幅器（以下、オペアンプと称す）３０００を示す
回路図である。このオペアンプ３０００は、非反転入力
端子１及び反転入力端子２に与えられた入力信号を処理
して、出力端子３に出力信号を与える。
演算増幅器（以下、オペアンプと称す）３０００を示す
回路図である。このオペアンプ３０００は、非反転入力
端子１及び反転入力端子２に与えられた入力信号を処理
して、出力端子３に出力信号を与える。
【０００３】このオペアンプ３０００の入力端子１，２
へ入力することのできる入力信号の電位範囲は、電位点
４の電位Ｖccや電位点５の電位ＧＮＤ（＝０）のみなら
ず、トランジスタ３０２の飽和電圧Ｖsat 、及びトラン
ジスタ１０１，１０２のベース・エミッタ間電圧ＶBEに
よって制限される。
へ入力することのできる入力信号の電位範囲は、電位点
４の電位Ｖccや電位点５の電位ＧＮＤ（＝０）のみなら
ず、トランジスタ３０２の飽和電圧Ｖsat 、及びトラン
ジスタ１０１，１０２のベース・エミッタ間電圧ＶBEに
よって制限される。
【０００４】即ち、入力信号の電位範囲の上限は｛Ｖcc
−（Ｖsat ＋ＶBE）｝に制限されてしまう。
−（Ｖsat ＋ＶBE）｝に制限されてしまう。
【０００５】
【発明が解決しようとする課題】従来の増幅回路の一例
であるオペアンプは以上のように構成されているため、
その入力信号の電位範囲がオペアンプを構成するトラン
ジスタの飽和電圧や、ベース・エミッタ間電圧によって
制限されてしまうという問題点があった。
であるオペアンプは以上のように構成されているため、
その入力信号の電位範囲がオペアンプを構成するトラン
ジスタの飽和電圧や、ベース・エミッタ間電圧によって
制限されてしまうという問題点があった。
【０００６】近年では電源電圧Ｖccは低く要求される傾
向にあり、その一方でトランジスタの飽和電圧Ｖsat
や、ベース・エミッタ間電圧ＶBEを大きく低下させるこ
とはできない。従って入力信号の電位範囲のダイナミッ
クレンジは、電源電圧Ｖccの低下に伴って悪化する。
向にあり、その一方でトランジスタの飽和電圧Ｖsat
や、ベース・エミッタ間電圧ＶBEを大きく低下させるこ
とはできない。従って入力信号の電位範囲のダイナミッ
クレンジは、電源電圧Ｖccの低下に伴って悪化する。
【０００７】この発明は、上記のような問題点を解決す
るためになされたもので、出力電圧が変化し得る最大速
度（以下「スルーレート」という）を悪化させることな
く、入力信号の電位範囲の広い増幅回路を得ることを目
的とする。
るためになされたもので、出力電圧が変化し得る最大速
度（以下「スルーレート」という）を悪化させることな
く、入力信号の電位範囲の広い増幅回路を得ることを目
的とする。
【０００８】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、（ａ）それぞれ第１及び第２信号が与
えられる第１及び第２入力端子と、（ｂ）前記第１及び
第２信号の大きさに基づいてそれぞれ出力され、互いの
電流値の和が一定の第１定電流に等しい、第１及び第２
電流を出力する第１差動増幅器と、（ｃ）前記第１及び
第２信号の大きさに基づいてそれぞれ出力され、互いの
電流値の和が一定の第２定電流に等しい、第３及び第４
電流を出力する第２差動増幅器と、（ｄ）それぞれ前記
第１及び第２差動増幅器の動作を制御する第１及び第２
制限回路と、（ｅ）前記第２電流と前記第３電流の和か
ら、前記第１電流と前記第４電流の和を引いた電流が与
えられる出力端子とを備え、前記第１及び第２差動増幅
器は前記第１及び第２制限回路によって排他的に動作す
る増幅回路である。
にかかるものは、（ａ）それぞれ第１及び第２信号が与
えられる第１及び第２入力端子と、（ｂ）前記第１及び
第２信号の大きさに基づいてそれぞれ出力され、互いの
電流値の和が一定の第１定電流に等しい、第１及び第２
電流を出力する第１差動増幅器と、（ｃ）前記第１及び
第２信号の大きさに基づいてそれぞれ出力され、互いの
電流値の和が一定の第２定電流に等しい、第３及び第４
電流を出力する第２差動増幅器と、（ｄ）それぞれ前記
第１及び第２差動増幅器の動作を制御する第１及び第２
制限回路と、（ｅ）前記第２電流と前記第３電流の和か
ら、前記第１電流と前記第４電流の和を引いた電流が与
えられる出力端子とを備え、前記第１及び第２差動増幅
器は前記第１及び第２制限回路によって排他的に動作す
る増幅回路である。
【０００９】この発明のうち請求項２にかかるものは、
請求項１記載の増幅回路であって、前記第１制限回路は
前記第１及び第２入力信号が境界電位以上になった場合
に前記第１差動増幅器の動作を停止させ、前記第２制限
回路は前記第１及び第２入力信号が前記境界電位以下に
なった場合に前記第２差動増幅器の動作を停止させる。
請求項１記載の増幅回路であって、前記第１制限回路は
前記第１及び第２入力信号が境界電位以上になった場合
に前記第１差動増幅器の動作を停止させ、前記第２制限
回路は前記第１及び第２入力信号が前記境界電位以下に
なった場合に前記第２差動増幅器の動作を停止させる。
【００１０】この発明のうち請求項３にかかるものは、
請求項２記載の増幅回路であって、前記第１差動増幅器
は（ｂ−１）前記第１定電流を流す第１定電流回路を有
し、前記第２差動増幅器は（ｃ−１）前記第２定電流を
流す第２定電流回路を有する。
請求項２記載の増幅回路であって、前記第１差動増幅器
は（ｂ−１）前記第１定電流を流す第１定電流回路を有
し、前記第２差動増幅器は（ｃ−１）前記第２定電流を
流す第２定電流回路を有する。
【００１１】この発明のうち請求項４にかかるものは、
請求項３記載の増幅回路であって、前記第１差動増幅器
は（ｂ−２）（ｂ−２−１）前記第１定電流回路から前
記第１定電流を供給される第１電流供給端と、（ｂ−２
−２）前記第１及び第２信号がそれぞれ与えられる第１
及び第２入力端と、（ｂ−２−３）前記第１及び第２電
流をそれぞれ出力する第１及び第２出力端とを含む第１
入出力回路を更に有する。前記第１制限回路は（ｄ−１
−１）制御電極と、前記第１及び第２入力信号が前記境
界電位以上になった場合に前記第１定電流を前記第１電
流供給端から引き抜く第１及び第２の電流電極とを含む
第１引き抜きトランジスタと、（ｄ−１−２）前記第１
引き抜きトランジスタの前記制御電極を前記境界電位に
保つ第１電圧源とを有する。前記第２差動増幅器は（ｃ
−２）（ｃ−２−１）前記第２定電流回路から前記第２
定電流を供給される第２電流供給端と、（ｃ−２−２）
前記第１及び第２信号がそれぞれ与えられる第３及び第
４入力端と、（ｃ−２−３）前記第３及び第４電流をそ
れぞれ出力する第３及び第４出力端とを含む第２入出力
回路を更に有する。前記第２制限回路は（ｄ−２−１）
制御電極と、前記第１及び第２入力信号が前記境界電位
以下になった場合に前記第１定電流を前記第１電流供給
端から引き抜く第１及び第２の電流電極とを含む第２引
き抜きトランジスタと、（ｄ−２−２）前記第２引き抜
きトランジスタの前記制御電極を前記境界電位に保つ第
２電圧源とを有する。
請求項３記載の増幅回路であって、前記第１差動増幅器
は（ｂ−２）（ｂ−２−１）前記第１定電流回路から前
記第１定電流を供給される第１電流供給端と、（ｂ−２
−２）前記第１及び第２信号がそれぞれ与えられる第１
及び第２入力端と、（ｂ−２−３）前記第１及び第２電
流をそれぞれ出力する第１及び第２出力端とを含む第１
入出力回路を更に有する。前記第１制限回路は（ｄ−１
−１）制御電極と、前記第１及び第２入力信号が前記境
界電位以上になった場合に前記第１定電流を前記第１電
流供給端から引き抜く第１及び第２の電流電極とを含む
第１引き抜きトランジスタと、（ｄ−１−２）前記第１
引き抜きトランジスタの前記制御電極を前記境界電位に
保つ第１電圧源とを有する。前記第２差動増幅器は（ｃ
−２）（ｃ−２−１）前記第２定電流回路から前記第２
定電流を供給される第２電流供給端と、（ｃ−２−２）
前記第１及び第２信号がそれぞれ与えられる第３及び第
４入力端と、（ｃ−２−３）前記第３及び第４電流をそ
れぞれ出力する第３及び第４出力端とを含む第２入出力
回路を更に有する。前記第２制限回路は（ｄ−２−１）
制御電極と、前記第１及び第２入力信号が前記境界電位
以下になった場合に前記第１定電流を前記第１電流供給
端から引き抜く第１及び第２の電流電極とを含む第２引
き抜きトランジスタと、（ｄ−２−２）前記第２引き抜
きトランジスタの前記制御電極を前記境界電位に保つ第
２電圧源とを有する。
【００１２】この発明のうち請求項５にかかるものは、
請求項４記載の増幅回路であって、前記第１及び第２引
き抜きトランジスタのそれぞれの前記制御電極が互いに
直接に接続される。
請求項４記載の増幅回路であって、前記第１及び第２引
き抜きトランジスタのそれぞれの前記制御電極が互いに
直接に接続される。
【００１３】この発明のうち請求項６にかかるものは、
請求項１記載の増幅回路であって、前記第１差動増幅器
は（ｂ−１）（ｂ−１−１）前記第１定電流を供給され
る第１電流供給端と、（ｂ−１−２）前記第１及び第２
入力端子にそれぞれ接続される第１及び第２入力端と、
（ｂ−１−３）前記第１及び第２電流をそれぞれ出力す
る第１及び第２出力端とを含む第１入出力回路と、（ｂ
−２）前記第１入力端と前記第１入力端子との間に介在
する第１ボルテージフォロワ回路と、（ｂ−３）前記第
２入力端と前記第２入力端子との間に介在する第２ボル
テージフォロワ回路とを有する。前記第２差動増幅器は
（ｃ−１）（ｃ−１−１）前記第２定電流を供給される
第２電流供給端と、（ｃ−１−２）前記第１及び第２入
力端子にそれぞれ接続される第３及び第４入力端と、
（ｃ−１−３）前記第３及び第４電流をそれぞれ出力す
る第３及び第４出力端とを含む第２入出力回路と、（ｃ
−２）前記第３入力端と前記第１入力端子との間に介在
する第３ボルテージフォロワ回路と、（ｃ−３）前記第
４入力端と前記第２入力端子との間に介在する第４ボル
テージフォロワ回路とを有する。前記第１制限回路は前
記第１及び第２入力信号が前記境界電位以下になった場
合に前記第１及び第２ボルテージフォロワ回路を停止さ
せて前記第１差動増幅器の動作を停止させ、前記第２制
限回路は前記第１及び第２入力信号が前記境界電位以上
になった場合に前記第３及び第４ボルテージフォロワ回
路を停止させて前記第２差動増幅器の動作を停止させ
る。
請求項１記載の増幅回路であって、前記第１差動増幅器
は（ｂ−１）（ｂ−１−１）前記第１定電流を供給され
る第１電流供給端と、（ｂ−１−２）前記第１及び第２
入力端子にそれぞれ接続される第１及び第２入力端と、
（ｂ−１−３）前記第１及び第２電流をそれぞれ出力す
る第１及び第２出力端とを含む第１入出力回路と、（ｂ
−２）前記第１入力端と前記第１入力端子との間に介在
する第１ボルテージフォロワ回路と、（ｂ−３）前記第
２入力端と前記第２入力端子との間に介在する第２ボル
テージフォロワ回路とを有する。前記第２差動増幅器は
（ｃ−１）（ｃ−１−１）前記第２定電流を供給される
第２電流供給端と、（ｃ−１−２）前記第１及び第２入
力端子にそれぞれ接続される第３及び第４入力端と、
（ｃ−１−３）前記第３及び第４電流をそれぞれ出力す
る第３及び第４出力端とを含む第２入出力回路と、（ｃ
−２）前記第３入力端と前記第１入力端子との間に介在
する第３ボルテージフォロワ回路と、（ｃ−３）前記第
４入力端と前記第２入力端子との間に介在する第４ボル
テージフォロワ回路とを有する。前記第１制限回路は前
記第１及び第２入力信号が前記境界電位以下になった場
合に前記第１及び第２ボルテージフォロワ回路を停止さ
せて前記第１差動増幅器の動作を停止させ、前記第２制
限回路は前記第１及び第２入力信号が前記境界電位以上
になった場合に前記第３及び第４ボルテージフォロワ回
路を停止させて前記第２差動増幅器の動作を停止させ
る。
【００１４】この発明のうち請求項７にかかるものは、
請求項６記載の増幅回路であって、前記第１ボルテージ
フォロワ回路は（ｂ−２−１）第１電流電極と、前記第
１入力端に接続され、自身の前記第１電流電極との間に
一定の第１エミッタフォロワ用電流が流れる第２電流電
極と、前記第１入力端子に接続された制御電極とを含む
第１エミッタフォロワ用トランジスタを有する。前記第
２ボルテージフォロワ回路は（ｂ−３−１）第１電流電
極と、前記第２入力端に接続され、自身の前記第１電流
電極との間に一定の第２エミッタフォロワ用電流が流れ
る第２電流電極と、前記第２入力端子に接続された制御
電極とを含む第２エミッタフォロワ用トランジスタを有
する。前記第３ボルテージフォロワ回路は（ｃ−２−
１）第１電流電極と、前記第１入力端に接続され、自身
の前記第１電流電極との間に一定の第３エミッタフォロ
ワ用電流が流れる第２電流電極と、前記第１入力端子に
接続された制御電極とを含む第３エミッタフォロワ用ト
ランジスタを有する。前記第４ボルテージフォロワ回路
は（ｃ−３−１）第１電流電極と、前記第２入力端に接
続され、自身の前記第１電流電極との間に一定の第４エ
ミッタフォロワ用トランジスタ電流が流れる第２電流電
極と、前記第２入力端子に接続された制御電極とを含む
第４エミッタフォロワ用トランジスタを有する。前記第
１制限回路は（ｄ−１−１）制御電極と、前記第１及び
第２入力信号が前記境界電位以上になった場合に第１エ
ミッタフォロワ用電流を引き抜く第１及び第２の電流電
極とを含み、前記第１エミッタフォロワ用トランジスタ
と同一仕様に設計された第１引き抜きトランジスタと、
（ｄ−１−２）制御電極と、前記第１及び第２入力信号
が前記境界電位以上になった場合に第２エミッタフォロ
ワ用電流を引き抜く第１及び第２の電流電極とを含み、
前記第２エミッタフォロワ用トランジスタと同一仕様に
設計された第２引き抜きトランジスタと、（ｄ−１−
３）前記第１及び第２引き抜きトランジスタの前記制御
電極を前記境界電位に保つ第１電圧源とを有する。前記
第２制限回路は（ｄ−２−１）制御電極と、前記第１及
び第２入力信号が前記境界電位以上になった場合に第３
エミッタフォロワ用電流を引き抜く第１及び第２の電流
電極とを含み、前記第３エミッタフォロワ用トランジス
タと同一仕様に設計された第３引き抜きトランジスタと
（ｄ−２−２）制御電極と、前記第１及び第２入力信号
が前記境界電位以上になった場合に第４エミッタフォロ
ワ用電流を引き抜く第１及び第２の電流電極とを含み、
前記第４エミッタフォロワ用トランジスタと同一仕様に
設計された第４引き抜きトランジスタと（ｄ−２−３）
前記第３及び第４引き抜きトランジスタの前記制御電極
を前記境界電位に保つ第２電圧源とを有する。
請求項６記載の増幅回路であって、前記第１ボルテージ
フォロワ回路は（ｂ−２−１）第１電流電極と、前記第
１入力端に接続され、自身の前記第１電流電極との間に
一定の第１エミッタフォロワ用電流が流れる第２電流電
極と、前記第１入力端子に接続された制御電極とを含む
第１エミッタフォロワ用トランジスタを有する。前記第
２ボルテージフォロワ回路は（ｂ−３−１）第１電流電
極と、前記第２入力端に接続され、自身の前記第１電流
電極との間に一定の第２エミッタフォロワ用電流が流れ
る第２電流電極と、前記第２入力端子に接続された制御
電極とを含む第２エミッタフォロワ用トランジスタを有
する。前記第３ボルテージフォロワ回路は（ｃ−２−
１）第１電流電極と、前記第１入力端に接続され、自身
の前記第１電流電極との間に一定の第３エミッタフォロ
ワ用電流が流れる第２電流電極と、前記第１入力端子に
接続された制御電極とを含む第３エミッタフォロワ用ト
ランジスタを有する。前記第４ボルテージフォロワ回路
は（ｃ−３−１）第１電流電極と、前記第２入力端に接
続され、自身の前記第１電流電極との間に一定の第４エ
ミッタフォロワ用トランジスタ電流が流れる第２電流電
極と、前記第２入力端子に接続された制御電極とを含む
第４エミッタフォロワ用トランジスタを有する。前記第
１制限回路は（ｄ−１−１）制御電極と、前記第１及び
第２入力信号が前記境界電位以上になった場合に第１エ
ミッタフォロワ用電流を引き抜く第１及び第２の電流電
極とを含み、前記第１エミッタフォロワ用トランジスタ
と同一仕様に設計された第１引き抜きトランジスタと、
（ｄ−１−２）制御電極と、前記第１及び第２入力信号
が前記境界電位以上になった場合に第２エミッタフォロ
ワ用電流を引き抜く第１及び第２の電流電極とを含み、
前記第２エミッタフォロワ用トランジスタと同一仕様に
設計された第２引き抜きトランジスタと、（ｄ−１−
３）前記第１及び第２引き抜きトランジスタの前記制御
電極を前記境界電位に保つ第１電圧源とを有する。前記
第２制限回路は（ｄ−２−１）制御電極と、前記第１及
び第２入力信号が前記境界電位以上になった場合に第３
エミッタフォロワ用電流を引き抜く第１及び第２の電流
電極とを含み、前記第３エミッタフォロワ用トランジス
タと同一仕様に設計された第３引き抜きトランジスタと
（ｄ−２−２）制御電極と、前記第１及び第２入力信号
が前記境界電位以上になった場合に第４エミッタフォロ
ワ用電流を引き抜く第１及び第２の電流電極とを含み、
前記第４エミッタフォロワ用トランジスタと同一仕様に
設計された第４引き抜きトランジスタと（ｄ−２−３）
前記第３及び第４引き抜きトランジスタの前記制御電極
を前記境界電位に保つ第２電圧源とを有する。
【００１５】この発明のうち請求項８にかかるものは、
請求項７記載の増幅回路であって、前記第１及び第２信
号は電位の態様を以て前記第１及び第２入力端子に与え
られ、（ｆ）前記第１エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第１電流補償回
路と、（ｇ）前記第２エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第２電流補償回
路と、（ｈ）前記第３エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第３電流補償回
路と、（ｉ）前記第４エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第４電流補償回
路と、（ｊ）前記第１引き抜きトランジスタに前記第１
エミッタフォロワ用電流が流れた場合に前記第１電流補
償回路に流れる電流を引き抜いて、前記第１電流補償回
路の動作を停止させる第１制御回路と、（ｋ）前記第２
引き抜きトランジスタに前記第２エミッタフォロワ用電
流が流れた場合に前記第２電流補償回路に流れる電流を
引き抜いて、前記第２電流補償回路の動作を停止させる
第２制御回路と、（ｌ）前記第３引き抜きトランジスタ
に前記第３エミッタフォロワ用電流が流れた場合に前記
第３電流補償回路に流れる電流を引き抜いて、前記第３
電流補償回路の動作を停止させる第３制御回路と、
（ｍ）前記第４引き抜きトランジスタに前記第４エミッ
タフォロワ用電流が流れた場合に前記第４電流補償回路
に流れる電流を引き抜いて、前記第４電流補償回路の動
作を停止させる第４制御回路とを更に備える。
請求項７記載の増幅回路であって、前記第１及び第２信
号は電位の態様を以て前記第１及び第２入力端子に与え
られ、（ｆ）前記第１エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第１電流補償回
路と、（ｇ）前記第２エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第２電流補償回
路と、（ｈ）前記第３エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第３電流補償回
路と、（ｉ）前記第４エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第４電流補償回
路と、（ｊ）前記第１引き抜きトランジスタに前記第１
エミッタフォロワ用電流が流れた場合に前記第１電流補
償回路に流れる電流を引き抜いて、前記第１電流補償回
路の動作を停止させる第１制御回路と、（ｋ）前記第２
引き抜きトランジスタに前記第２エミッタフォロワ用電
流が流れた場合に前記第２電流補償回路に流れる電流を
引き抜いて、前記第２電流補償回路の動作を停止させる
第２制御回路と、（ｌ）前記第３引き抜きトランジスタ
に前記第３エミッタフォロワ用電流が流れた場合に前記
第３電流補償回路に流れる電流を引き抜いて、前記第３
電流補償回路の動作を停止させる第３制御回路と、
（ｍ）前記第４引き抜きトランジスタに前記第４エミッ
タフォロワ用電流が流れた場合に前記第４電流補償回路
に流れる電流を引き抜いて、前記第４電流補償回路の動
作を停止させる第４制御回路とを更に備える。
【００１６】この発明のうち請求項９にかかるものは、
請求項７記載の増幅回路であって、前記第１乃至第４引
き抜きトランジスタのそれぞれの前記制御電極が全て直
接に接続される。
請求項７記載の増幅回路であって、前記第１乃至第４引
き抜きトランジスタのそれぞれの前記制御電極が全て直
接に接続される。
【００１７】この発明のうち請求項１０にかかるもの
は、（ａ）それぞれ第１及び第２信号が与えられる第１
及び第２入力端子と、（ｂ）（ｂ−１）（ｂ−１−１）
それぞれ前記第１及び第２信号が与えられる第１及び第
２入力端と、（ｂ−１−２）前記第１及び第２電流の和
が供給される第１電流供給端と、（ｂ−１−３）前記第
１及び第２信号の大きさに基づいて互いの電流値の和が
一定に保たれる第１及び第２電流をそれぞれ出力する第
１及び第２出力端とを含む第１入出力回路と、（ｂ−
２）前記第１電流供給端に接続され、一定の第１定電流
を供給する第１定電流回路とを有し、第１値を含み、前
記第１値よりも高い第２値を含まず、前記第１値よりも
低い第３値を含む第１範囲に、前記第１及び第２信号の
少なくともいずれか一方が収まる場合においてのみ動作
する第１差動増幅器と、（ｃ）（ｃ−１）（ｃ−１−
１）それぞれ前記第１及び第２信号が与えられる第３及
び第４入力端と、（ｃ−１−２）前記第３及び第４電流
の和が供給される第２電流供給端と、（ｃ−１−３）前
記第１及び第２信号の大きさに基づいて互いの電流値の
和が一定に保たれる第３及び第４電流をそれぞれ出力す
る第３及び第４出力端とを含む第２入出力回路と、（ｃ
−２）前記第２電流供給端に接続され、一定の第２定電
流を供給する第２定電流回路とを有し、前記第３値を含
まず、前記第１及び第２値を含む第２範囲に、前記第１
及び第２信号の少なくともいずれか一方が収まる場合に
おいてのみ動作する第２差動増幅器と、（ｄ）前記第２
電流と前記第３電流の和から、前記第１電流と前記第４
電流の和を引いた電流が与えられる出力端子と、（ｅ）
前記第１の増幅器が動作していない場合において前記第
１定電流と等しい電流を前記第２の電流供給端に与える
第１の電流合成回路と、（ｆ）前記第２の増幅器が動作
していない場合において前記第２定電流と等しい電流を
前記第１の電流供給端に与える第２の電流合成回路とを
備える増幅回路である。
は、（ａ）それぞれ第１及び第２信号が与えられる第１
及び第２入力端子と、（ｂ）（ｂ−１）（ｂ−１−１）
それぞれ前記第１及び第２信号が与えられる第１及び第
２入力端と、（ｂ−１−２）前記第１及び第２電流の和
が供給される第１電流供給端と、（ｂ−１−３）前記第
１及び第２信号の大きさに基づいて互いの電流値の和が
一定に保たれる第１及び第２電流をそれぞれ出力する第
１及び第２出力端とを含む第１入出力回路と、（ｂ−
２）前記第１電流供給端に接続され、一定の第１定電流
を供給する第１定電流回路とを有し、第１値を含み、前
記第１値よりも高い第２値を含まず、前記第１値よりも
低い第３値を含む第１範囲に、前記第１及び第２信号の
少なくともいずれか一方が収まる場合においてのみ動作
する第１差動増幅器と、（ｃ）（ｃ−１）（ｃ−１−
１）それぞれ前記第１及び第２信号が与えられる第３及
び第４入力端と、（ｃ−１−２）前記第３及び第４電流
の和が供給される第２電流供給端と、（ｃ−１−３）前
記第１及び第２信号の大きさに基づいて互いの電流値の
和が一定に保たれる第３及び第４電流をそれぞれ出力す
る第３及び第４出力端とを含む第２入出力回路と、（ｃ
−２）前記第２電流供給端に接続され、一定の第２定電
流を供給する第２定電流回路とを有し、前記第３値を含
まず、前記第１及び第２値を含む第２範囲に、前記第１
及び第２信号の少なくともいずれか一方が収まる場合に
おいてのみ動作する第２差動増幅器と、（ｄ）前記第２
電流と前記第３電流の和から、前記第１電流と前記第４
電流の和を引いた電流が与えられる出力端子と、（ｅ）
前記第１の増幅器が動作していない場合において前記第
１定電流と等しい電流を前記第２の電流供給端に与える
第１の電流合成回路と、（ｆ）前記第２の増幅器が動作
していない場合において前記第２定電流と等しい電流を
前記第１の電流供給端に与える第２の電流合成回路とを
備える増幅回路である。
【００１８】この発明のうち請求項１１にかかるもの
は、請求項１０記載の増幅回路であって、（ｇ）前記第
１及び第２信号が前記第１範囲を逸脱した場合に前記第
１定電流を前記第１電流供給端から引き抜いて前記第１
差動増幅器の動作を停止させる第１制限回路と、（ｈ）
前記第１及び第２信号が前記第２範囲を逸脱した場合に
前記第２定電流を前記第２電流供給端から引き抜いて前
記第２差動増幅器の動作を停止させる第２制限回路とを
更に備え、前記第１電流合成回路は前記第１制限回路に
流れる電流を前記第２電流供給端に与え、前記第２電流
合成回路は前記第２制限回路に流れる電流を前記第１電
流供給端に与える。
は、請求項１０記載の増幅回路であって、（ｇ）前記第
１及び第２信号が前記第１範囲を逸脱した場合に前記第
１定電流を前記第１電流供給端から引き抜いて前記第１
差動増幅器の動作を停止させる第１制限回路と、（ｈ）
前記第１及び第２信号が前記第２範囲を逸脱した場合に
前記第２定電流を前記第２電流供給端から引き抜いて前
記第２差動増幅器の動作を停止させる第２制限回路とを
更に備え、前記第１電流合成回路は前記第１制限回路に
流れる電流を前記第２電流供給端に与え、前記第２電流
合成回路は前記第２制限回路に流れる電流を前記第１電
流供給端に与える。
【００１９】この発明のうち請求項１２にかかるもの
は、請求項１１記載の増幅回路であって、前記第１制限
回路は（ｇ−１）前記第１電流供給端から引き抜かれた
前記第１定電流が流れる第１及び第２電流電極と、制御
電極とを含む第１引き抜きトランジスタと、（ｇ−２）
前記第１引き抜きトランジスタの前記制御電極を前記第
２値の電位に設定する第１の電圧源とを有する。前記第
２制限回路は（ｈ−１）前記第２電流供給端から引き抜
かれた前記第２定電流が流れる第１及び第２電流電極
と、制御電極とを含む第２引き抜きトランジスタと、
（ｈ−２）前記第２引き抜きトランジスタの前記制御電
極を前記第３値の電位に設定する第２の電圧源とを有す
る。
は、請求項１１記載の増幅回路であって、前記第１制限
回路は（ｇ−１）前記第１電流供給端から引き抜かれた
前記第１定電流が流れる第１及び第２電流電極と、制御
電極とを含む第１引き抜きトランジスタと、（ｇ−２）
前記第１引き抜きトランジスタの前記制御電極を前記第
２値の電位に設定する第１の電圧源とを有する。前記第
２制限回路は（ｈ−１）前記第２電流供給端から引き抜
かれた前記第２定電流が流れる第１及び第２電流電極
と、制御電極とを含む第２引き抜きトランジスタと、
（ｈ−２）前記第２引き抜きトランジスタの前記制御電
極を前記第３値の電位に設定する第２の電圧源とを有す
る。
【００２０】この発明のうち請求項１３にかかるもの
は、請求項１２記載の増幅回路であって、前記第１入出
力回路は（ｂ−１−４）前記第１出力端に接続された第
１電流電極と、前記第１電流供給端に接続された第２電
流電極と、前記第１入力端に接続された制御電極とを備
え、前記第１引き抜きトランジスタと同一仕様に設計さ
れた第１入力トランジスタと、（ｂ−１−５）前記第２
出力端に接続された第１電流電極と、前記第１電流供給
端に接続された第２電流電極と、前記第２入力端に接続
された制御電極とを備え、前記第１引き抜きトランジス
タ及び前記第１入力トランジスタと同一仕様に設計され
た第２入力トランジスタとを更に有する。前記第２入出
力回路は（ｃ−１−４）前記第３出力端に接続された第
１電流電極と、前記第２電流供給端に接続された第２電
流電極と、前記第３入力端に接続された制御電極とを備
え、前記第２引き抜きトランジスタと同一仕様に設計さ
れた第３入力トランジスタと、（ｃ−１−５）前記第４
出力端に接続された第１電流電極と、前記第２電流供給
端に接続された第２電流電極と、前記第４入力端に接続
された制御電極とを備え、前記第２引き抜きトランジス
タ及び前記第２入力トランジスタと同一仕様に設計され
た第４入力トランジスタとを更に有する。
は、請求項１２記載の増幅回路であって、前記第１入出
力回路は（ｂ−１−４）前記第１出力端に接続された第
１電流電極と、前記第１電流供給端に接続された第２電
流電極と、前記第１入力端に接続された制御電極とを備
え、前記第１引き抜きトランジスタと同一仕様に設計さ
れた第１入力トランジスタと、（ｂ−１−５）前記第２
出力端に接続された第１電流電極と、前記第１電流供給
端に接続された第２電流電極と、前記第２入力端に接続
された制御電極とを備え、前記第１引き抜きトランジス
タ及び前記第１入力トランジスタと同一仕様に設計され
た第２入力トランジスタとを更に有する。前記第２入出
力回路は（ｃ−１−４）前記第３出力端に接続された第
１電流電極と、前記第２電流供給端に接続された第２電
流電極と、前記第３入力端に接続された制御電極とを備
え、前記第２引き抜きトランジスタと同一仕様に設計さ
れた第３入力トランジスタと、（ｃ−１−５）前記第４
出力端に接続された第１電流電極と、前記第２電流供給
端に接続された第２電流電極と、前記第４入力端に接続
された制御電極とを備え、前記第２引き抜きトランジス
タ及び前記第２入力トランジスタと同一仕様に設計され
た第４入力トランジスタとを更に有する。
【００２１】この発明のうち請求項１４にかかるもの
は、請求項１３記載の増幅回路であって、前記第１及び
第２信号は電位の態様を以て前記第１及び第２入力端子
に与えられ、（ｉ）前記第１入出力回路の前記第１及び
第２入力端に流れる電流を供給する第１電流補償回路
と、（ｊ）前記第２入出力回路の前記第３及び第４入力
端に流れる電流を供給する第２電流補償回路とを更に備
える。前記第１の電流合成回路は（ｅ−１）前記第１引
き抜きトランジスタに前記第１定電流が流れた場合に前
記第１電流補償回路に流れる電流を引き抜いて、前記第
１電流補償回路の動作を停止させる第１制御回路を有す
る。前記第２の電流合成回路は（ｆ−１）前記第２引き
抜きトランジスタに前記第２定電流が流れた場合に前記
第２電流補償回路に流れる電流を引き抜いて、前記第２
電流補償回路の動作を停止させる第２制御回路を有す
る。
は、請求項１３記載の増幅回路であって、前記第１及び
第２信号は電位の態様を以て前記第１及び第２入力端子
に与えられ、（ｉ）前記第１入出力回路の前記第１及び
第２入力端に流れる電流を供給する第１電流補償回路
と、（ｊ）前記第２入出力回路の前記第３及び第４入力
端に流れる電流を供給する第２電流補償回路とを更に備
える。前記第１の電流合成回路は（ｅ−１）前記第１引
き抜きトランジスタに前記第１定電流が流れた場合に前
記第１電流補償回路に流れる電流を引き抜いて、前記第
１電流補償回路の動作を停止させる第１制御回路を有す
る。前記第２の電流合成回路は（ｆ−１）前記第２引き
抜きトランジスタに前記第２定電流が流れた場合に前記
第２電流補償回路に流れる電流を引き抜いて、前記第２
電流補償回路の動作を停止させる第２制御回路を有す
る。
【００２２】この発明のうち請求項１５にかかるもの
は、請求項１０記載の増幅回路であって、前記第１入出
力回路は（ｂ−３）前記第１入力端と前記第１入力端子
との間に介在する第１ボルテージフォロワ回路と、（ｂ
−４）前記第２入力端と前記第２入力端子との間に介在
する第２ボルテージフォロワ回路とを更に有する。前記
第２入出力回路は（ｃ−３）前記第３入力端と前記第１
入力端子との間に介在する第３ボルテージフォロワ回路
と、（ｃ−４）前記第４入力端と前記第２入力端子との
間に介在する第４ボルテージフォロワ回路とを更に有す
る。前記増幅回路は（ｇ）前記第１及び第２信号が前記
第１範囲を逸脱した場合に前記第１及び第２ボルテージ
フォロワ回路の動作を停止させて前記第１差動増幅器の
動作を停止させる第１制限回路と、（ｈ）前記第１及び
第２信号が前記第２範囲を逸脱した場合に前記第３及び
第４ボルテージフォロワ回路の動作を停止させて前記第
２差動増幅器の動作を停止させる第２制限回路とを更に
備える。前記第１電流合成回路は前記第１制限回路に流
れる電流を前記第２電流供給端に与え、前記第２電流合
成回路は前記第２制限回路に流れる電流を前記第１電流
供給端に与える。
は、請求項１０記載の増幅回路であって、前記第１入出
力回路は（ｂ−３）前記第１入力端と前記第１入力端子
との間に介在する第１ボルテージフォロワ回路と、（ｂ
−４）前記第２入力端と前記第２入力端子との間に介在
する第２ボルテージフォロワ回路とを更に有する。前記
第２入出力回路は（ｃ−３）前記第３入力端と前記第１
入力端子との間に介在する第３ボルテージフォロワ回路
と、（ｃ−４）前記第４入力端と前記第２入力端子との
間に介在する第４ボルテージフォロワ回路とを更に有す
る。前記増幅回路は（ｇ）前記第１及び第２信号が前記
第１範囲を逸脱した場合に前記第１及び第２ボルテージ
フォロワ回路の動作を停止させて前記第１差動増幅器の
動作を停止させる第１制限回路と、（ｈ）前記第１及び
第２信号が前記第２範囲を逸脱した場合に前記第３及び
第４ボルテージフォロワ回路の動作を停止させて前記第
２差動増幅器の動作を停止させる第２制限回路とを更に
備える。前記第１電流合成回路は前記第１制限回路に流
れる電流を前記第２電流供給端に与え、前記第２電流合
成回路は前記第２制限回路に流れる電流を前記第１電流
供給端に与える。
【００２３】この発明のうち請求項１６にかかるもの
は、請求項１５記載の増幅回路であって、前記第１ボル
テージフォロワ回路は（ｂ−３−１）第１電流電極と、
前記第１入力端に接続され、自身の前記第１電流電極と
の間に一定の第１エミッタフォロワ用電流が流れる第２
電流電極と、前記第１入力端子に接続された制御電極と
を含む第１エミッタフォロワ用トランジスタを有する。
前記第２ボルテージフォロワ回路は（ｂ−４−１）第１
電流電極と、前記第２入力端に接続され、自身の前記第
１電流電極との間に一定の第２エミッタフォロワ用電流
が流れる第２電流電極と、前記第２入力端子に接続され
た制御電極とを含む第２エミッタフォロワ用トランジス
タを有する。前記第３ボルテージフォロワ回路は（ｃ−
３−１）第１電流電極と、前記第１入力端に接続され、
自身の前記第１電流電極との間に一定の第３エミッタフ
ォロワ用電流が流れる第２電流電極と、前記第１入力端
子に接続された制御電極とを含む第３エミッタフォロワ
用トランジスタを有する。前記第４ボルテージフォロワ
回路は（ｃ−４−１）第１電流電極と、前記第２入力端
に接続され、自身の前記第１電流電極との間に一定の第
４エミッタフォロワ用トランジスタ電流が流れる第２電
流電極と、前記第２入力端子に接続された制御電極とを
含む第４エミッタフォロワ用トランジスタを有する。前
記第１制限回路は（ｇ−１）制御電極と、前記第１及び
第２入力信号が前記第２値以上になった場合に第１エミ
ッタフォロワ用電流を引き抜く第１及び第２の電流電極
とを含み、前記第１エミッタフォロワ用トランジスタと
同一仕様に設計された第１引き抜きトランジスタと、
（ｇ−２）制御電極と、前記第１及び第２入力信号が前
記第２値以上になった場合に第２エミッタフォロワ用電
流を引き抜く第１及び第２の電流電極とを含み、前記第
２エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第２引き抜きトランジスタと、（ｇ−３）前記第１
及び第２引き抜きトランジスタの前記制御電極を前記第
２値に保つ第１電圧源とを有する。前記第２制限回路は
（ｈ−１）制御電極と、前記第１及び第２入力信号が前
記第３値以下になった場合に第３エミッタフォロワ用電
流を引き抜く第１及び第２の電流電極とを含み、前記第
３エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第３引き抜きトランジスタと、（ｈ−２）制御電極
と、前記第１及び第２入力信号が前記第３値以下になっ
た場合に第４エミッタフォロワ用電流を引き抜く第１及
び第２の電流電極とを含み、前記第４エミッタフォロワ
用トランジスタと同一仕様に設計された第４引き抜きト
ランジスタと（ｈ−３）前記第３及び第４引き抜きトラ
ンジスタの前記制御電極を前記第３値に保つ第２電圧源
とを有する。
は、請求項１５記載の増幅回路であって、前記第１ボル
テージフォロワ回路は（ｂ−３−１）第１電流電極と、
前記第１入力端に接続され、自身の前記第１電流電極と
の間に一定の第１エミッタフォロワ用電流が流れる第２
電流電極と、前記第１入力端子に接続された制御電極と
を含む第１エミッタフォロワ用トランジスタを有する。
前記第２ボルテージフォロワ回路は（ｂ−４−１）第１
電流電極と、前記第２入力端に接続され、自身の前記第
１電流電極との間に一定の第２エミッタフォロワ用電流
が流れる第２電流電極と、前記第２入力端子に接続され
た制御電極とを含む第２エミッタフォロワ用トランジス
タを有する。前記第３ボルテージフォロワ回路は（ｃ−
３−１）第１電流電極と、前記第１入力端に接続され、
自身の前記第１電流電極との間に一定の第３エミッタフ
ォロワ用電流が流れる第２電流電極と、前記第１入力端
子に接続された制御電極とを含む第３エミッタフォロワ
用トランジスタを有する。前記第４ボルテージフォロワ
回路は（ｃ−４−１）第１電流電極と、前記第２入力端
に接続され、自身の前記第１電流電極との間に一定の第
４エミッタフォロワ用トランジスタ電流が流れる第２電
流電極と、前記第２入力端子に接続された制御電極とを
含む第４エミッタフォロワ用トランジスタを有する。前
記第１制限回路は（ｇ−１）制御電極と、前記第１及び
第２入力信号が前記第２値以上になった場合に第１エミ
ッタフォロワ用電流を引き抜く第１及び第２の電流電極
とを含み、前記第１エミッタフォロワ用トランジスタと
同一仕様に設計された第１引き抜きトランジスタと、
（ｇ−２）制御電極と、前記第１及び第２入力信号が前
記第２値以上になった場合に第２エミッタフォロワ用電
流を引き抜く第１及び第２の電流電極とを含み、前記第
２エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第２引き抜きトランジスタと、（ｇ−３）前記第１
及び第２引き抜きトランジスタの前記制御電極を前記第
２値に保つ第１電圧源とを有する。前記第２制限回路は
（ｈ−１）制御電極と、前記第１及び第２入力信号が前
記第３値以下になった場合に第３エミッタフォロワ用電
流を引き抜く第１及び第２の電流電極とを含み、前記第
３エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第３引き抜きトランジスタと、（ｈ−２）制御電極
と、前記第１及び第２入力信号が前記第３値以下になっ
た場合に第４エミッタフォロワ用電流を引き抜く第１及
び第２の電流電極とを含み、前記第４エミッタフォロワ
用トランジスタと同一仕様に設計された第４引き抜きト
ランジスタと（ｈ−３）前記第３及び第４引き抜きトラ
ンジスタの前記制御電極を前記第３値に保つ第２電圧源
とを有する。
【００２４】この発明のうち請求項１７にかかるもの
は、請求項１６記載の増幅回路であって、前記第１及び
第２信号は電位の態様を以て前記第１及び第２入力端子
に与えられ、（ｉ）前記第１エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第１電流
補償回路と、（ｊ）前記第２エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第２電流
補償回路と、（ｋ）前記第３エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第３電流
補償回路と、（ｌ）前記第４エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第４電流
補償回路と、（ｍ）前記第１引き抜きトランジスタに前
記第１エミッタフォロワ用電流が流れた場合に前記第１
電流補償回路に流れる電流を引き抜いて、前記第１電流
補償回路の動作を停止させる第１制御回路と、（ｎ）前
記第２引き抜きトランジスタに前記第２エミッタフォロ
ワ用電流が流れた場合に前記第２電流補償回路に流れる
電流を引き抜いて、前記第２電流補償回路の動作を停止
させる第２制御回路と、（ｏ）前記第３引き抜きトラン
ジスタに前記第３エミッタフォロワ用電流が流れた場合
に前記第３電流補償回路に流れる電流を引き抜いて、前
記第３電流補償回路の動作を停止させる第３制御回路
と、（ｐ）前記第４引き抜きトランジスタに前記第４エ
ミッタフォロワ用電流が流れた場合に前記第４電流補償
回路に流れる電流を引き抜いて、前記第４電流補償回路
の動作を停止させる第４制御回路とを更に備える。
は、請求項１６記載の増幅回路であって、前記第１及び
第２信号は電位の態様を以て前記第１及び第２入力端子
に与えられ、（ｉ）前記第１エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第１電流
補償回路と、（ｊ）前記第２エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第２電流
補償回路と、（ｋ）前記第３エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第３電流
補償回路と、（ｌ）前記第４エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第４電流
補償回路と、（ｍ）前記第１引き抜きトランジスタに前
記第１エミッタフォロワ用電流が流れた場合に前記第１
電流補償回路に流れる電流を引き抜いて、前記第１電流
補償回路の動作を停止させる第１制御回路と、（ｎ）前
記第２引き抜きトランジスタに前記第２エミッタフォロ
ワ用電流が流れた場合に前記第２電流補償回路に流れる
電流を引き抜いて、前記第２電流補償回路の動作を停止
させる第２制御回路と、（ｏ）前記第３引き抜きトラン
ジスタに前記第３エミッタフォロワ用電流が流れた場合
に前記第３電流補償回路に流れる電流を引き抜いて、前
記第３電流補償回路の動作を停止させる第３制御回路
と、（ｐ）前記第４引き抜きトランジスタに前記第４エ
ミッタフォロワ用電流が流れた場合に前記第４電流補償
回路に流れる電流を引き抜いて、前記第４電流補償回路
の動作を停止させる第４制御回路とを更に備える。
【００２５】なお、ここで「同一仕様」とはトランジス
タの第２電流電極と制御電極との間の電圧、即ちベース
・エミッタ間電圧ＶBEが等しいことのみを指し、それ以
上の仕様の同一性を要求するような限定を行うものでは
ない。
タの第２電流電極と制御電極との間の電圧、即ちベース
・エミッタ間電圧ＶBEが等しいことのみを指し、それ以
上の仕様の同一性を要求するような限定を行うものでは
ない。
【００２６】
【作用】この発明のうち請求項１にかかる増幅回路にお
いては、第１差動増幅器及び第２差動増幅器が排他的に
動作する。そして、第１及び第２電流の和が第１定電流
に等しく、第３及び第４電流の和が第２定電流に等し
い。一方、第２電流と第３電流の和から、第１電流と第
４電流の和を引いた値が出力端子に与えられる。従っ
て、第１差動増幅器が動作していない場合には第２定電
流のみが出力端子に与えられる電流（出力電流）を規定
する。逆に第２差動増幅器が動作していない場合には第
１定電流のみが出力端子に与えられる電流を規定する。
いては、第１差動増幅器及び第２差動増幅器が排他的に
動作する。そして、第１及び第２電流の和が第１定電流
に等しく、第３及び第４電流の和が第２定電流に等し
い。一方、第２電流と第３電流の和から、第１電流と第
４電流の和を引いた値が出力端子に与えられる。従っ
て、第１差動増幅器が動作していない場合には第２定電
流のみが出力端子に与えられる電流（出力電流）を規定
する。逆に第２差動増幅器が動作していない場合には第
１定電流のみが出力端子に与えられる電流を規定する。
【００２７】この発明のうち請求項２にかかる増幅回路
においては、第１及び第２制限回路が所定の境界電位に
よって第１及び第２差動増幅器を排他的に動作させる。
においては、第１及び第２制限回路が所定の境界電位に
よって第１及び第２差動増幅器を排他的に動作させる。
【００２８】この発明のうち請求項３にかかる増幅回路
においては、第１及び第２定電流回路が第１及び第２定
電流を流す。
においては、第１及び第２定電流回路が第１及び第２定
電流を流す。
【００２９】この発明のうち請求項４にかかる増幅回路
においては、第１差動増幅器を停止すべき場合には、第
１制限回路が、その有する第１引き抜きトランジスタに
よって、第１差動増幅器の有する第１定電流回路の流す
電流を引き抜く。このため第１入出力回路には第１定電
流が供給されなくなる。同様にして、第２差動増幅器を
停止すべき場合には、第２制限回路が、その有する第２
引き抜きトランジスタによって、第２差動増幅器の有す
る第２定電流回路の流す電流を引き抜く。このため第２
入出力回路には第２定電流が供給されなくなる。
においては、第１差動増幅器を停止すべき場合には、第
１制限回路が、その有する第１引き抜きトランジスタに
よって、第１差動増幅器の有する第１定電流回路の流す
電流を引き抜く。このため第１入出力回路には第１定電
流が供給されなくなる。同様にして、第２差動増幅器を
停止すべき場合には、第２制限回路が、その有する第２
引き抜きトランジスタによって、第２差動増幅器の有す
る第２定電流回路の流す電流を引き抜く。このため第２
入出力回路には第２定電流が供給されなくなる。
【００３０】この発明のうち請求項５にかかる増幅回路
においては、第１及び第２引き抜きトランジスタのそれ
ぞれの制御電極の電位が同一にされる。
においては、第１及び第２引き抜きトランジスタのそれ
ぞれの制御電極の電位が同一にされる。
【００３１】この発明のうち請求項６にかかる増幅回路
においては、第１入力回路の第１及び第２入力端にはそ
れぞれ第１及び第２ボルテージフォロワ回路が設けら
れ、第２入力回路の第３及び第４入力端にはそれぞれ第
３及び第４ボルテージフォロワ回路が設けられるので、
第１乃至第４入力端に流れる電流よりも小さな電流のみ
が第１及び第２入力端に流れる。第１差動増幅器を停止
すべき場合には、第１制限回路が、その有する第１及び
第２引き抜きトランジスタによって、第１差動増幅器の
有する第１及び第２ボルテージフォロワ回路の動作を停
止する。同様にして、第２差動増幅器を停止すべき場合
には、第２制限回路が、その有する第３及び第４引き抜
きトランジスタによって、第２差動増幅器の有する第３
及び第４ボルテージフォロワ回路の動作を停止する。
においては、第１入力回路の第１及び第２入力端にはそ
れぞれ第１及び第２ボルテージフォロワ回路が設けら
れ、第２入力回路の第３及び第４入力端にはそれぞれ第
３及び第４ボルテージフォロワ回路が設けられるので、
第１乃至第４入力端に流れる電流よりも小さな電流のみ
が第１及び第２入力端に流れる。第１差動増幅器を停止
すべき場合には、第１制限回路が、その有する第１及び
第２引き抜きトランジスタによって、第１差動増幅器の
有する第１及び第２ボルテージフォロワ回路の動作を停
止する。同様にして、第２差動増幅器を停止すべき場合
には、第２制限回路が、その有する第３及び第４引き抜
きトランジスタによって、第２差動増幅器の有する第３
及び第４ボルテージフォロワ回路の動作を停止する。
【００３２】この発明のうち請求項７にかかる増幅回路
においては、第１差動増幅器を停止すべき場合には第１
制限回路がその有する第１及び第２引き抜きトランジス
タによって、第１及び第２エミッタフォロワ用トランジ
スタにそれぞれ供給されていた第１及び第２エミッタフ
ォロワ用電流を引き抜く。同様にして第２差動増幅器を
停止すべき場合には第２制限回路がその有する第３及び
第４引き抜きトランジスタによって、第３及び第４エミ
ッタフォロワ用トランジスタにそれぞれ供給されていた
第３及び第４エミッタフォロワ用電流を引き抜く。
においては、第１差動増幅器を停止すべき場合には第１
制限回路がその有する第１及び第２引き抜きトランジス
タによって、第１及び第２エミッタフォロワ用トランジ
スタにそれぞれ供給されていた第１及び第２エミッタフ
ォロワ用電流を引き抜く。同様にして第２差動増幅器を
停止すべき場合には第２制限回路がその有する第３及び
第４引き抜きトランジスタによって、第３及び第４エミ
ッタフォロワ用トランジスタにそれぞれ供給されていた
第３及び第４エミッタフォロワ用電流を引き抜く。
【００３３】この発明のうち請求項８にかかる増幅回路
においては、第１乃至第４電流補償回路が、第１乃至第
４エミッタフォロワ用トランジスタの制御電極に流れる
電流をそれぞれ補償する。更に、第１乃至第４制御回路
が、第１乃至第４電流補償回路の動作を制御する。
においては、第１乃至第４電流補償回路が、第１乃至第
４エミッタフォロワ用トランジスタの制御電極に流れる
電流をそれぞれ補償する。更に、第１乃至第４制御回路
が、第１乃至第４電流補償回路の動作を制御する。
【００３４】この発明のうち請求項９にかかる増幅回路
においては、第１及び第４引き抜きトランジスタの制御
電極の電位が同一にされる。
においては、第１及び第４引き抜きトランジスタの制御
電極の電位が同一にされる。
【００３５】この発明のうち請求項１０にかかる増幅回
路においては、第１差動増幅器と第２差動増幅器とは排
他的には動作しない。一方のみが動作する場合もあれ
ば、両方が動作する場合もある。第１電流合成回路は第
１差動増幅器が動作していないときに、第１定電流を第
２差動増幅器に供給する。同様に、第２電流合成回路は
第２差動増幅器が動作していないときに、第２定電流を
第１差動増幅器に供給する。
路においては、第１差動増幅器と第２差動増幅器とは排
他的には動作しない。一方のみが動作する場合もあれ
ば、両方が動作する場合もある。第１電流合成回路は第
１差動増幅器が動作していないときに、第１定電流を第
２差動増幅器に供給する。同様に、第２電流合成回路は
第２差動増幅器が動作していないときに、第２定電流を
第１差動増幅器に供給する。
【００３６】この発明のうち請求項１１にかかる増幅回
路においては、第１差動増幅器を停止すべき場合には、
第１制限回路が第１電流供給端から第１定電流を引き抜
く。その一方で第１電流合成回路は、第１制限回路に流
れる電流を第２電流供給端に与える。同様にして、第２
差動増幅器を停止すべき場合には、第２制限回路が第２
電流供給端から第２定電流を引き抜く。その一方で第２
電流合成回路は、第２制限回路に流れる電流を第１電流
供給端に与える。
路においては、第１差動増幅器を停止すべき場合には、
第１制限回路が第１電流供給端から第１定電流を引き抜
く。その一方で第１電流合成回路は、第１制限回路に流
れる電流を第２電流供給端に与える。同様にして、第２
差動増幅器を停止すべき場合には、第２制限回路が第２
電流供給端から第２定電流を引き抜く。その一方で第２
電流合成回路は、第２制限回路に流れる電流を第１電流
供給端に与える。
【００３７】この発明のうち請求項１２にかかる増幅回
路においては、第１差動増幅器を停止すべき場合には、
第１制限回路がその有する第１引き抜きトランジスタに
よって、第１定電流を引き抜く。同様にして、第２差動
増幅器を停止すべき場合には、第２制限回路がその有す
る第２引き抜きトランジスタによって、第２定電流を引
き抜く。また、第１及び第２電圧源が第２値及び第３値
を規定する。
路においては、第１差動増幅器を停止すべき場合には、
第１制限回路がその有する第１引き抜きトランジスタに
よって、第１定電流を引き抜く。同様にして、第２差動
増幅器を停止すべき場合には、第２制限回路がその有す
る第２引き抜きトランジスタによって、第２定電流を引
き抜く。また、第１及び第２電圧源が第２値及び第３値
を規定する。
【００３８】この発明のうち請求項１３にかかる増幅回
路においては、第１入出力回路を構成する第１及び第２
入力トランジスタが、いずれも第１引き抜きトランジス
タとベース・エミッタ間電圧が等しく設計されている。
同様にして、第２入出力回路を構成する第３及び第４入
力トランジスタが、いずれも第２引き抜きトランジスタ
とベース・エミッタ間電圧が等しく設計されている。し
かも、第１及び第２入力トランジスタとはベース・エミ
ッタ間電圧が等しく設計されている。
路においては、第１入出力回路を構成する第１及び第２
入力トランジスタが、いずれも第１引き抜きトランジス
タとベース・エミッタ間電圧が等しく設計されている。
同様にして、第２入出力回路を構成する第３及び第４入
力トランジスタが、いずれも第２引き抜きトランジスタ
とベース・エミッタ間電圧が等しく設計されている。し
かも、第１及び第２入力トランジスタとはベース・エミ
ッタ間電圧が等しく設計されている。
【００３９】この発明のうち請求項１４にかかる増幅回
路においては、第１電流補償回路が、第１及び第２入力
端に流れる電流を補償する。第１制限回路は第１電流補
償回路の動作を制御する。同様にして第２電流補償回路
が、第３及び第４入力端に流れる電流を補償する。第２
制限回路は第２電流補償回路の動作を制御する。
路においては、第１電流補償回路が、第１及び第２入力
端に流れる電流を補償する。第１制限回路は第１電流補
償回路の動作を制御する。同様にして第２電流補償回路
が、第３及び第４入力端に流れる電流を補償する。第２
制限回路は第２電流補償回路の動作を制御する。
【００４０】この発明のうち請求項１５にかかる増幅回
路においては、第１入力回路の第１及び第２入力端には
それぞれ第１及び第２ボルテージフォロワ回路が設けら
れ、第２入力回路の第３及び第４入力端にはそれぞれ第
３及び第４ボルテージフォロワ回路が設けられるので、
第１乃至第４入力端に流れる電流よりも小さな電流のみ
が第１及び第２入力端に流れる。第１差動増幅器を停止
すべき場合には、第１制限回路が第１差動増幅器の有す
る第１及び第２ボルテージフォロワ回路の動作を停止す
る。同様にして、第２差動増幅器を停止すべき場合に
は、第２制限回路が第２差動増幅器の有する第３及び第
４ボルテージフォロワ回路の動作を停止する。
路においては、第１入力回路の第１及び第２入力端には
それぞれ第１及び第２ボルテージフォロワ回路が設けら
れ、第２入力回路の第３及び第４入力端にはそれぞれ第
３及び第４ボルテージフォロワ回路が設けられるので、
第１乃至第４入力端に流れる電流よりも小さな電流のみ
が第１及び第２入力端に流れる。第１差動増幅器を停止
すべき場合には、第１制限回路が第１差動増幅器の有す
る第１及び第２ボルテージフォロワ回路の動作を停止す
る。同様にして、第２差動増幅器を停止すべき場合に
は、第２制限回路が第２差動増幅器の有する第３及び第
４ボルテージフォロワ回路の動作を停止する。
【００４１】この発明のうち請求項１６にかかる増幅回
路においては、第１差動増幅器を停止すべき場合には第
１制限回路がその有する第１及び第２引き抜きトランジ
スタによって、第１及び第２エミッタフォロワ用トラン
ジスタにそれぞれ供給されていた第１及び第２エミッタ
フォロワ用電流を引き抜く。同様にして第２差動増幅器
を停止すべき場合には第２制限回路がその有する第３及
び第４引き抜きトランジスタによって、第３及び第４エ
ミッタフォロワ用トランジスタにそれぞれ供給されてい
た第３及び第４エミッタフォロワ用電流を引き抜く。
路においては、第１差動増幅器を停止すべき場合には第
１制限回路がその有する第１及び第２引き抜きトランジ
スタによって、第１及び第２エミッタフォロワ用トラン
ジスタにそれぞれ供給されていた第１及び第２エミッタ
フォロワ用電流を引き抜く。同様にして第２差動増幅器
を停止すべき場合には第２制限回路がその有する第３及
び第４引き抜きトランジスタによって、第３及び第４エ
ミッタフォロワ用トランジスタにそれぞれ供給されてい
た第３及び第４エミッタフォロワ用電流を引き抜く。
【００４２】この発明のうち請求項１７にかかる増幅回
路においては、第１乃至第４電流補償回路が、第１乃至
第４エミッタフォロワ用トランジスタの制御電極に流れ
る電流をそれぞれ補償する。更に、第１乃至第４制御回
路が、第１乃至第４電流補償回路の動作を制御する。
路においては、第１乃至第４電流補償回路が、第１乃至
第４エミッタフォロワ用トランジスタの制御電極に流れ
る電流をそれぞれ補償する。更に、第１乃至第４制御回
路が、第１乃至第４電流補償回路の動作を制御する。
【００４３】
【実施例】本発明は大きく分けて２つの技術から構成さ
れる。以下では３つの技術が開示される。第１の技術は
単に入力信号の電位範囲の広い増幅回路を得る為の技術
であり、第２及び第３の技術はスルーレートを悪化させ
ないための技術である。そして、本発明は第１及び第２
の技術若しくは第１及び第３の技術から構成される。
れる。以下では３つの技術が開示される。第１の技術は
単に入力信号の電位範囲の広い増幅回路を得る為の技術
であり、第２及び第３の技術はスルーレートを悪化させ
ないための技術である。そして、本発明は第１及び第２
の技術若しくは第１及び第３の技術から構成される。
【００４４】以下では理解を容易にするために、まず第
１の技術のみを説明し、その後に第２若しくは第３の技
術を加えて得られる本願発明について説明する。以下で
は、便宜上、第１の技術のみを適用した技術的思想を前
段階思想と呼び、第１及び第２の技術を備えた発明を第
１の発明と呼び、第１及び第３の技術を備えた発明を第
２の発明と呼ぶことにする。
１の技術のみを説明し、その後に第２若しくは第３の技
術を加えて得られる本願発明について説明する。以下で
は、便宜上、第１の技術のみを適用した技術的思想を前
段階思想と呼び、第１及び第２の技術を備えた発明を第
１の発明と呼び、第１及び第３の技術を備えた発明を第
２の発明と呼ぶことにする。
【００４５】Ａ．前段階思想：図１４は、この発明の第
１の技術を示す、前段階思想であるオペアンプ４０００
の回路図である。オペアンプ４０００は非反転入力端子
１、反転入力端子２、出力端子３を備える。出力端子３
は、入力端子１，２の間に印加された電圧を処理して得
られた電位を与える。
１の技術を示す、前段階思想であるオペアンプ４０００
の回路図である。オペアンプ４０００は非反転入力端子
１、反転入力端子２、出力端子３を備える。出力端子３
は、入力端子１，２の間に印加された電圧を処理して得
られた電位を与える。
【００４６】電位がＶcc（＞０）である電位点４、接地
された（電位が０（ＧＮＤ））である）電位点５の間に
は、入出力回路１１，１２、電流合成回路２１乃至２
４、定電流回路３１，３２、クランプ回路５１，５２が
設けられている。
された（電位が０（ＧＮＤ））である）電位点５の間に
は、入出力回路１１，１２、電流合成回路２１乃至２
４、定電流回路３１，３２、クランプ回路５１，５２が
設けられている。
【００４７】また、電流電圧変換回路９１が電流合成回
路２２，２４の出力端と、出力端子３との間に設けられ
ており、電流合成回路２２，２４の出力する電流を電圧
に変換する。電流電圧変換回路９１の入力端と出力端と
の間にはコンデンサ９２が接続されている。
路２２，２４の出力端と、出力端子３との間に設けられ
ており、電流合成回路２２，２４の出力する電流を電圧
に変換する。電流電圧変換回路９１の入力端と出力端と
の間にはコンデンサ９２が接続されている。
【００４８】入出力回路１１及び定電流回路３１、入出
力回路１２及び定電流回路３２は、それぞれ対になって
第１及び第２の差動増幅器を形成している。電流合成回
路２１乃至２４はこれらの差動増幅器の出力を合成する
機能を有する。
力回路１２及び定電流回路３２は、それぞれ対になって
第１及び第２の差動増幅器を形成している。電流合成回
路２１乃至２４はこれらの差動増幅器の出力を合成する
機能を有する。
【００４９】電流合成回路２１は、トランジスタ２０２
とトランジスタ２０４とが作るカレントミラー回路で構
成されている。即ち、トランジスタ２０２のエミッタと
トランジスタ２０４のエミッタは共通して電位点５に接
続されている。またトランジスタ２０２のベースとトラ
ンジスタ２０４のベースは共通してトランジスタ２０２
のコレクタに接続されている。
とトランジスタ２０４とが作るカレントミラー回路で構
成されている。即ち、トランジスタ２０２のエミッタと
トランジスタ２０４のエミッタは共通して電位点５に接
続されている。またトランジスタ２０２のベースとトラ
ンジスタ２０４のベースは共通してトランジスタ２０２
のコレクタに接続されている。
【００５０】同様に、電流合成回路２２は、トランジス
タ２０１とトランジスタ２０３とが作るカレントミラー
回路で構成されている。即ち、トランジスタ２０１のエ
ミッタとトランジスタ２０３のエミッタは共通して電位
点５に接続されている。またトランジスタ２０１のベー
スとトランジスタ２０３のベースは共通してトランジス
タ２０１のコレクタに接続されている。
タ２０１とトランジスタ２０３とが作るカレントミラー
回路で構成されている。即ち、トランジスタ２０１のエ
ミッタとトランジスタ２０３のエミッタは共通して電位
点５に接続されている。またトランジスタ２０１のベー
スとトランジスタ２０３のベースは共通してトランジス
タ２０１のコレクタに接続されている。
【００５１】同様に、電流合成回路２３は、トランジス
タ２０５とトランジスタ２０７とが作るカレントミラー
回路で構成されている。即ち、トランジスタ２０５のエ
ミッタとトランジスタ２０７のエミッタは共通して電位
点４に接続されている。またトランジスタ２０５のベー
スとトランジスタ２０７のベースは共通してトランジス
タ２０５のコレクタに接続されている。
タ２０５とトランジスタ２０７とが作るカレントミラー
回路で構成されている。即ち、トランジスタ２０５のエ
ミッタとトランジスタ２０７のエミッタは共通して電位
点４に接続されている。またトランジスタ２０５のベー
スとトランジスタ２０７のベースは共通してトランジス
タ２０５のコレクタに接続されている。
【００５２】同様に、電流合成回路２４は、トランジス
タ２０６とトランジスタ２０８とが作るカレントミラー
回路で構成されている。即ち、トランジスタ２０６のエ
ミッタとトランジスタ２０８のエミッタは共通して電位
点４に接続されている。またトランジスタ２０６のベー
スとトランジスタ２０８のベースは共通してトランジス
タ２０６のコレクタに接続されている。
タ２０６とトランジスタ２０８とが作るカレントミラー
回路で構成されている。即ち、トランジスタ２０６のエ
ミッタとトランジスタ２０８のエミッタは共通して電位
点４に接続されている。またトランジスタ２０６のベー
スとトランジスタ２０８のベースは共通してトランジス
タ２０６のコレクタに接続されている。
【００５３】入出力回路１１はトランジスタ１０１，１
０２を備えている。トランジスタ１０１のコレクタには
電流合成回路２２のトランジスタ２０１のコレクタが接
続されている。また、トランジスタ１０２のコレクタに
は電流合成回路２１のトランジスタ２０２のコレクタが
接続されている。
０２を備えている。トランジスタ１０１のコレクタには
電流合成回路２２のトランジスタ２０１のコレクタが接
続されている。また、トランジスタ１０２のコレクタに
は電流合成回路２１のトランジスタ２０２のコレクタが
接続されている。
【００５４】同様に、入出力回路１２はトランジスタ１
０３，１０４を備えている。トランジスタ１０３のコレ
クタには電流合成回路２３のトランジスタ２０５のコレ
クタが接続されている。また、トランジスタ１０４のコ
レクタには電流合成回路２４のトランジスタ２０６のコ
レクタが接続されている。
０３，１０４を備えている。トランジスタ１０３のコレ
クタには電流合成回路２３のトランジスタ２０５のコレ
クタが接続されている。また、トランジスタ１０４のコ
レクタには電流合成回路２４のトランジスタ２０６のコ
レクタが接続されている。
【００５５】電流合成回路２１，２４はトランジスタ１
０４のコレクタを介して互いに接続されている。即ち電
流合成回路２１のトランジスタ２０４のコレクタは、ト
ランジスタ１０４のコレクタと接続されている。
０４のコレクタを介して互いに接続されている。即ち電
流合成回路２１のトランジスタ２０４のコレクタは、ト
ランジスタ１０４のコレクタと接続されている。
【００５６】また、電流合成回路２２，２３はトランジ
スタ１０１のコレクタを介して互いに接続されている。
即ち電流合成回路２２のトランジスタ２０１のコレクタ
は、電流合成回路２３のトランジスタ２０７のコレクタ
と共通に接続されている。
スタ１０１のコレクタを介して互いに接続されている。
即ち電流合成回路２２のトランジスタ２０１のコレクタ
は、電流合成回路２３のトランジスタ２０７のコレクタ
と共通に接続されている。
【００５７】更に、電流合成回路２２，２４は、互いに
接続されている。即ち電流合成回路２２のトランジスタ
２０３のコレクタは、電流合成回路２４のトランジスタ
２０８のコレクタと共通に接続されている。そしてトラ
ンジスタ２０３，２０８の双方のコレクタは共通して電
流電圧変換回路９１の入力端に接続される。
接続されている。即ち電流合成回路２２のトランジスタ
２０３のコレクタは、電流合成回路２４のトランジスタ
２０８のコレクタと共通に接続されている。そしてトラ
ンジスタ２０３，２０８の双方のコレクタは共通して電
流電圧変換回路９１の入力端に接続される。
【００５８】定電流回路３１は、カレントミラー回路を
成すトランジスタ３０１，３０２と、電流源３０３とを
備えている。即ち、トランジスタ３０１のエミッタとト
ランジスタ３０２のエミッタとは共通して電位点４に接
続されている。そしてトランジスタ３０１のベースとト
ランジスタ３０２のベースとは共通してトランジスタ３
０１のコレクタに接続されている。電流源３０３は、ト
ランジスタ３０１のコレクタと電位点５との間に接続さ
れている。
成すトランジスタ３０１，３０２と、電流源３０３とを
備えている。即ち、トランジスタ３０１のエミッタとト
ランジスタ３０２のエミッタとは共通して電位点４に接
続されている。そしてトランジスタ３０１のベースとト
ランジスタ３０２のベースとは共通してトランジスタ３
０１のコレクタに接続されている。電流源３０３は、ト
ランジスタ３０１のコレクタと電位点５との間に接続さ
れている。
【００５９】そして、トランジスタ３０２のコレクタ
は、入出力回路１１のトランジスタ１０１，１０２のい
ずれのエミッタにも共通して接続されている。
は、入出力回路１１のトランジスタ１０１，１０２のい
ずれのエミッタにも共通して接続されている。
【００６０】同様にして、定電流回路３２は、カレント
ミラー回路を成すトランジスタ３０４，３０５と、電流
源３０６とを備えている。即ち、トランジスタ３０４の
エミッタとトランジスタ３０５のエミッタとは共通して
電位点５に接続されている。そしてトランジスタ３０４
のベースとトランジスタ３０５のベースとは共通してト
ランジスタ３０４のコレクタに接続されている。電流源
３０６は、トランジスタ３０４のコレクタと電位点４と
の間に接続されている。
ミラー回路を成すトランジスタ３０４，３０５と、電流
源３０６とを備えている。即ち、トランジスタ３０４の
エミッタとトランジスタ３０５のエミッタとは共通して
電位点５に接続されている。そしてトランジスタ３０４
のベースとトランジスタ３０５のベースとは共通してト
ランジスタ３０４のコレクタに接続されている。電流源
３０６は、トランジスタ３０４のコレクタと電位点４と
の間に接続されている。
【００６１】そして、トランジスタ３０５のコレクタ
は、入出力回路１２のトランジスタ１０３，１０４のい
ずれのエミッタにも共通して接続されている。
は、入出力回路１２のトランジスタ１０３，１０４のい
ずれのエミッタにも共通して接続されている。
【００６２】クランプ回路５１はトランジスタ５０１
と、電圧源５０２とを備えている。電圧源５０２はその
正極が電位点４に、その負極がトランジスタ５０１のベ
ースに、それぞれ接続されている。トランジスタ５０１
のエミッタは入出力回路１１のトランジスタ１０１，１
０２のいずれのエミッタにも共通して接続されている。
トランジスタ５０１のコレクタは電位点５に接続されて
いる。
と、電圧源５０２とを備えている。電圧源５０２はその
正極が電位点４に、その負極がトランジスタ５０１のベ
ースに、それぞれ接続されている。トランジスタ５０１
のエミッタは入出力回路１１のトランジスタ１０１，１
０２のいずれのエミッタにも共通して接続されている。
トランジスタ５０１のコレクタは電位点５に接続されて
いる。
【００６３】同様に、クランプ回路５２はトランジスタ
５０３と、電圧源５０４とを備えている。電圧源５０４
はその負極が電位点５に、その正極がトランジスタ５０
３のベースに、それぞれ接続されている。トランジスタ
５０３のエミッタは入出力回路１２のトランジスタ１０
３，１０４のいずれのエミッタにも共通して接続されて
いる。トランジスタ５０３のコレクタは電位点４に接続
されている。
５０３と、電圧源５０４とを備えている。電圧源５０４
はその負極が電位点５に、その正極がトランジスタ５０
３のベースに、それぞれ接続されている。トランジスタ
５０３のエミッタは入出力回路１２のトランジスタ１０
３，１０４のいずれのエミッタにも共通して接続されて
いる。トランジスタ５０３のコレクタは電位点４に接続
されている。
【００６４】これらの構成において、トランジスタ１０
１，１０２，２０５，２０６，２０７，２０８，３０
１，３０２，５０１はＰＮＰバイポーラトランジスタで
あり、トランジスタ１０３，１０４，２０１，２０２，
２０３，２０４，３０４，３０５，５０３はＮＰＮバイ
ポーラトランジスタである。
１，１０２，２０５，２０６，２０７，２０８，３０
１，３０２，５０１はＰＮＰバイポーラトランジスタで
あり、トランジスタ１０３，１０４，２０１，２０２，
２０３，２０４，３０４，３０５，５０３はＮＰＮバイ
ポーラトランジスタである。
【００６５】次に動作について説明する。入力端子１，
２に与えられた入力信号の電位は、いずれも第１及び第
２の差動増幅器に与えられる。即ち、２つの入力信号の
いずれもが入出力回路１１，１２に与えられる。
２に与えられた入力信号の電位は、いずれも第１及び第
２の差動増幅器に与えられる。即ち、２つの入力信号の
いずれもが入出力回路１１，１２に与えられる。
【００６６】入出力回路１１はトランジスタ１０１のコ
レクタ電流Ｉ101 と、トランジスタ１０２のコレクタ電
流Ｉ102 を出力する。同様に、入出力回路１２はトラン
ジスタ１０３のコレクタ電流Ｉ103 と、トランジスタ１
０４のコレクタ電流Ｉ104 を出力する。
レクタ電流Ｉ101 と、トランジスタ１０２のコレクタ電
流Ｉ102 を出力する。同様に、入出力回路１２はトラン
ジスタ１０３のコレクタ電流Ｉ103 と、トランジスタ１
０４のコレクタ電流Ｉ104 を出力する。
【００６７】電流Ｉ102 は電流合成回路２１によって、
電流合成回路２１と電流合成回路２４を結ぶ配線に流さ
れる。よって、電流合成回路２４は、電流Ｉ102 と電流
Ｉ104 との和をトランジスタ２０８のコレクタ電流とし
て出力する。同様にして、電流Ｉ103 は電流合成回路２
３によって、電流合成回路２３と電流合成回路２２を結
ぶ配線に流され、電流合成回路２２は、電流Ｉ101 と電
流Ｉ103 との和をトランジスタ２０３のコレクタ電流と
して出力する。
電流合成回路２１と電流合成回路２４を結ぶ配線に流さ
れる。よって、電流合成回路２４は、電流Ｉ102 と電流
Ｉ104 との和をトランジスタ２０８のコレクタ電流とし
て出力する。同様にして、電流Ｉ103 は電流合成回路２
３によって、電流合成回路２３と電流合成回路２２を結
ぶ配線に流され、電流合成回路２２は、電流Ｉ101 と電
流Ｉ103 との和をトランジスタ２０３のコレクタ電流と
して出力する。
【００６８】即ち、電流合成回路２１乃至２４は、第１
の差動増幅器の出力と、第２の差動増幅器の出力とを合
成して電流電圧変換回路９１の入力端に与える機能を有
している。
の差動増幅器の出力と、第２の差動増幅器の出力とを合
成して電流電圧変換回路９１の入力端に与える機能を有
している。
【００６９】一方、クランプ回路５１，５２は、それぞ
れ第１及び第２の差動増幅器を動作させない機能を備え
る。クランプ回路５１がなければ、２つの入力信号の電
位が共に｛Ｖcc−（Ｖsat ＋ＶBE）｝以上となった場合
に第１の差動増幅器が正常に機能しない。一方、クラン
プ回路５２がなければ、２つの入力信号の電位が共に
（Ｖsat ＋ＶBE）以下となった場合に第２の差動増幅器
が正常に機能しない。そこで、２つの入力信号の電位が
共に｛Ｖcc−（Ｖsat ＋ＶBE）｝以上になれば、クラン
プ回路５１が第１の差動増幅器を動作させなくする。ま
た、２つの入力信号の電位が共に（Ｖsat ＋ＶBE）以下
になれば、クランプ回路５２が第２の差動増幅器を動作
させなくする。
れ第１及び第２の差動増幅器を動作させない機能を備え
る。クランプ回路５１がなければ、２つの入力信号の電
位が共に｛Ｖcc−（Ｖsat ＋ＶBE）｝以上となった場合
に第１の差動増幅器が正常に機能しない。一方、クラン
プ回路５２がなければ、２つの入力信号の電位が共に
（Ｖsat ＋ＶBE）以下となった場合に第２の差動増幅器
が正常に機能しない。そこで、２つの入力信号の電位が
共に｛Ｖcc−（Ｖsat ＋ＶBE）｝以上になれば、クラン
プ回路５１が第１の差動増幅器を動作させなくする。ま
た、２つの入力信号の電位が共に（Ｖsat ＋ＶBE）以下
になれば、クランプ回路５２が第２の差動増幅器を動作
させなくする。
【００７０】その一方で、第１の差動増幅器の出力と、
第２の差動増幅器の出力とは電流合成回路２１乃至２４
によって合成されるので、全体としてオペアンプ４００
０の入力信号の電位の範囲は、改善される。以下クラン
プ回路５１，５２の動作を詳細に説明する。
第２の差動増幅器の出力とは電流合成回路２１乃至２４
によって合成されるので、全体としてオペアンプ４００
０の入力信号の電位の範囲は、改善される。以下クラン
プ回路５１，５２の動作を詳細に説明する。
【００７１】クランプ回路５１において、トランジスタ
５０１のベース・エミッタ間電圧は、トランジスタ１０
１，１０２のベース・エミッタ間電圧ＶBEと等しく設定
される。またトランジスタ３０２の飽和電圧Ｖsat に対
して、電圧源５０２の有する電圧は（Ｖsat ＋ＶBE）に
設定される。
５０１のベース・エミッタ間電圧は、トランジスタ１０
１，１０２のベース・エミッタ間電圧ＶBEと等しく設定
される。またトランジスタ３０２の飽和電圧Ｖsat に対
して、電圧源５０２の有する電圧は（Ｖsat ＋ＶBE）に
設定される。
【００７２】このように設定すると、入力端子１，２に
与えられた２つの入力信号の電位が共に｛Ｖcc−（Ｖsa
t ＋ＶBE）｝以上になった場合、トランジスタ５０１に
はそのベース・エミッタ間電圧がＶBEに保たれつつコレ
クタ電流が流れる。よってトランジスタ３０２のコレク
タ−エミッタ間電圧はＶsat 以下に低下することがな
く、トランジスタ３０２は飽和しない。
与えられた２つの入力信号の電位が共に｛Ｖcc−（Ｖsa
t ＋ＶBE）｝以上になった場合、トランジスタ５０１に
はそのベース・エミッタ間電圧がＶBEに保たれつつコレ
クタ電流が流れる。よってトランジスタ３０２のコレク
タ−エミッタ間電圧はＶsat 以下に低下することがな
く、トランジスタ３０２は飽和しない。
【００７３】一方、トランジスタ１０１，１０２のエミ
ッタ電位は（Ｖcc−Ｖsat ）に固定される。よって、入
力端子１，２に与えられた入力信号の電位が｛Ｖcc−
（Ｖsat ＋ＶBE）｝以上になると、トランジスタ１０
１，１０２にはベース電流が流れず、コレクタ電流Ｉ
101 ，Ｉ102 もゼロになり、第１の差動増幅器は動作し
ない。このときトランジスタ３０２のコレクタ電流Ｉ
302 はトランジスタ５０１に流れる。
ッタ電位は（Ｖcc−Ｖsat ）に固定される。よって、入
力端子１，２に与えられた入力信号の電位が｛Ｖcc−
（Ｖsat ＋ＶBE）｝以上になると、トランジスタ１０
１，１０２にはベース電流が流れず、コレクタ電流Ｉ
101 ，Ｉ102 もゼロになり、第１の差動増幅器は動作し
ない。このときトランジスタ３０２のコレクタ電流Ｉ
302 はトランジスタ５０１に流れる。
【００７４】しかし、入力信号の電位がそのような電位
である場合には第２の差動増幅器が動作し、トランジス
タ１０３，１０４のコレクタ電流Ｉ103 ，Ｉ104 が流れ
る。このため、既述した電流合成回路２１乃至２４の機
能により、電流電圧変換回路９１にはこれらの差の電流
が与えられ、入力端子１，２に与えられた電圧に対応し
た出力が得られることになる。
である場合には第２の差動増幅器が動作し、トランジス
タ１０３，１０４のコレクタ電流Ｉ103 ，Ｉ104 が流れ
る。このため、既述した電流合成回路２１乃至２４の機
能により、電流電圧変換回路９１にはこれらの差の電流
が与えられ、入力端子１，２に与えられた電圧に対応し
た出力が得られることになる。
【００７５】クランプ回路５２の動作も同様である。ト
ランジスタ５０３のベース・エミッタ間電圧は、トラン
ジスタ１０３，１０４のベース・エミッタ間電圧ＶBEと
等しく設定される。またトランジスタ３０５の飽和電圧
Ｖsat に対して、電圧源５０４の有する電圧は（Ｖsat
＋ＶBE）に設定される。
ランジスタ５０３のベース・エミッタ間電圧は、トラン
ジスタ１０３，１０４のベース・エミッタ間電圧ＶBEと
等しく設定される。またトランジスタ３０５の飽和電圧
Ｖsat に対して、電圧源５０４の有する電圧は（Ｖsat
＋ＶBE）に設定される。
【００７６】このように設定すると、入力端子１，２に
与えられた２つの入力信号の電位が共に（Ｖsat ＋ＶB
E）以下になった場合、トランジスタ５０３にはそのベ
ース・エミッタ間電圧がＶBEに保たれつつコレクタ電流
が流れる。よってトランジスタ３０５のコレクタ−エミ
ッタ間電圧はＶsat 以下に低下することがなく、トラン
ジスタ３０５は飽和しない。
与えられた２つの入力信号の電位が共に（Ｖsat ＋ＶB
E）以下になった場合、トランジスタ５０３にはそのベ
ース・エミッタ間電圧がＶBEに保たれつつコレクタ電流
が流れる。よってトランジスタ３０５のコレクタ−エミ
ッタ間電圧はＶsat 以下に低下することがなく、トラン
ジスタ３０５は飽和しない。
【００７７】一方、トランジスタ１０３，１０４のエミ
ッタ電位はＶsat に固定される。よって、入力端子１，
２に与えられた２つの入力信号の電位が共に（Ｖsat ＋
ＶBE）以下になると、トランジスタ１０３，１０４には
ベース電流が流れず、コレクタ電流Ｉ103 ，Ｉ104 もゼ
ロになり、第２の差動増幅器は動作しない。このときト
ランジスタ３０５のコレクタ電流Ｉ305 はトランジスタ
５０３に流れる。
ッタ電位はＶsat に固定される。よって、入力端子１，
２に与えられた２つの入力信号の電位が共に（Ｖsat ＋
ＶBE）以下になると、トランジスタ１０３，１０４には
ベース電流が流れず、コレクタ電流Ｉ103 ，Ｉ104 もゼ
ロになり、第２の差動増幅器は動作しない。このときト
ランジスタ３０５のコレクタ電流Ｉ305 はトランジスタ
５０３に流れる。
【００７８】しかし、入力信号の電位がそのような電位
である場合には第１の差動増幅器が動作し、トランジス
タ１０１，１０２のコレクタ電流Ｉ101 ，Ｉ102 が流れ
る。このため、既述した電流合成回路２１乃至２４の機
能により、電流電圧変換回路９１にはこれらの差の電流
が与えられ、入力端子１，２に与えられた電圧に対応し
た出力が得られることになる。
である場合には第１の差動増幅器が動作し、トランジス
タ１０１，１０２のコレクタ電流Ｉ101 ，Ｉ102 が流れ
る。このため、既述した電流合成回路２１乃至２４の機
能により、電流電圧変換回路９１にはこれらの差の電流
が与えられ、入力端子１，２に与えられた電圧に対応し
た出力が得られることになる。
【００７９】ところで、２つの入力信号の電位が共に高
く、実質的な動作が第２の差動増幅器において行われて
いる場合であっても、２つの入力信号の電位が（Ｖcc−
Ｖsat ）以上であれば、第２の入出力回路１２のトラン
ジスタ１０３，１０４が飽和する。同様に、２つの入力
信号の電位が共に低く、実質的な動作が第１の差動増幅
器において行われている場合であっても、２つの入力信
号の電位がＶsat 以下であれば、第１の入出力回路１１
のトランジスタ１０１，１０２が飽和する。
く、実質的な動作が第２の差動増幅器において行われて
いる場合であっても、２つの入力信号の電位が（Ｖcc−
Ｖsat ）以上であれば、第２の入出力回路１２のトラン
ジスタ１０３，１０４が飽和する。同様に、２つの入力
信号の電位が共に低く、実質的な動作が第１の差動増幅
器において行われている場合であっても、２つの入力信
号の電位がＶsat 以下であれば、第１の入出力回路１１
のトランジスタ１０１，１０２が飽和する。
【００８０】以上より、オペアンプ４０００の入力信号
の電位範囲は、トランジスタ１０１乃至１０４の飽和電
圧Ｖsat によってのみ制限を受ける。従って、入力信号
の電位範囲をＶsat 〜（Ｖcc−Ｖsat ）まで広げること
ができる。
の電位範囲は、トランジスタ１０１乃至１０４の飽和電
圧Ｖsat によってのみ制限を受ける。従って、入力信号
の電位範囲をＶsat 〜（Ｖcc−Ｖsat ）まで広げること
ができる。
【００８１】図１５はオペアンプ４０００をボルテージ
フォロワとして用いる場合の結線を示す回路図である。
反転入力端子２と出力端子３を直接に接続し、反転入力
端子２を基準として非反転入力端子１に入力信号Ｓinを
与える。図１６はこの場合に出力端子に現れる信号を示
す波形図である。
フォロワとして用いる場合の結線を示す回路図である。
反転入力端子２と出力端子３を直接に接続し、反転入力
端子２を基準として非反転入力端子１に入力信号Ｓinを
与える。図１６はこの場合に出力端子に現れる信号を示
す波形図である。
【００８２】入力信号Ｓinは時刻ｔ0 で立ち上がり、時
刻ｔ3 で立ち下がる矩形波である。出力信号も時刻ｔ0
で立ち上がり、時刻ｔ3 で立ち下がる。そして理想的に
は出力信号Ｓo1のように同一のスルーレートで変化する
ことが望ましい。
刻ｔ3 で立ち下がる矩形波である。出力信号も時刻ｔ0
で立ち上がり、時刻ｔ3 で立ち下がる。そして理想的に
は出力信号Ｓo1のように同一のスルーレートで変化する
ことが望ましい。
【００８３】しかし、第１の技術のみでは入力信号の電
位範囲をＶsat 〜（Ｖcc−Ｖsat ）まで広げることがで
きても、スルーレートを均一にする事はできない。理想
的な出力信号Ｓo1が電位（Ｖsat ＋ＶBE）に達する時刻
をｔ1 とすると、時刻ｔ1 までは第１の差動増幅器のみ
によって増幅動作が行われる。即ちトランジスタ１０２
にベース電流が流れ、コレクタ電流Ｉ101 ，Ｉ102 はそ
れぞれほぼ零、Ｉ302に等しくなる。
位範囲をＶsat 〜（Ｖcc−Ｖsat ）まで広げることがで
きても、スルーレートを均一にする事はできない。理想
的な出力信号Ｓo1が電位（Ｖsat ＋ＶBE）に達する時刻
をｔ1 とすると、時刻ｔ1 までは第１の差動増幅器のみ
によって増幅動作が行われる。即ちトランジスタ１０２
にベース電流が流れ、コレクタ電流Ｉ101 ，Ｉ102 はそ
れぞれほぼ零、Ｉ302に等しくなる。
【００８４】このときトランジスタ３０５のコレクタ電
流Ｉ305 はトランジスタ５０３に流れて増幅動作には寄
与しない。
流Ｉ305 はトランジスタ５０３に流れて増幅動作には寄
与しない。
【００８５】次に時刻ｔ1 を越えて第２の差動増幅器も
動作するようになると、コレクタ電流Ｉ103 ，Ｉ104 が
流れる。これらはそれぞれほぼ零、Ｉ305 に等しくな
る。従って、時刻ｔ1 の前後を問わずにＩ101 ，Ｉ103
は殆ど流れないものの、時刻ｔ1 の前後では電流電圧変
換回路９１に流れる電流Ｐinの大きさにはコレクタ電流
Ｉ305 の変化がある。時刻ｔ1 以前では電流Ｐinの大き
さはコレクタ電流Ｉ302であったが、時刻ｔ1 以降では
電流Ｐinの大きさは２つのコレクタ電流Ｉ302 ，Ｉ305
の和となる。このため、スルーレートは時刻ｔ1 以前よ
りも時刻ｔ1 以降の方が大きくなる。
動作するようになると、コレクタ電流Ｉ103 ，Ｉ104 が
流れる。これらはそれぞれほぼ零、Ｉ305 に等しくな
る。従って、時刻ｔ1 の前後を問わずにＩ101 ，Ｉ103
は殆ど流れないものの、時刻ｔ1 の前後では電流電圧変
換回路９１に流れる電流Ｐinの大きさにはコレクタ電流
Ｉ305 の変化がある。時刻ｔ1 以前では電流Ｐinの大き
さはコレクタ電流Ｉ302であったが、時刻ｔ1 以降では
電流Ｐinの大きさは２つのコレクタ電流Ｉ302 ，Ｉ305
の和となる。このため、スルーレートは時刻ｔ1 以前よ
りも時刻ｔ1 以降の方が大きくなる。
【００８６】更に理想的な出力信号Ｓo1が電位｛Ｖcc−
（Ｖsat ＋ＶBE）｝に達する時刻をｔ2 とすると、時刻
ｔ2 以降は第２の差動増幅器のみによって増幅動作が行
われる。即ち、電流Ｐinの大きさはコレクタ電流Ｉ305
にほぼ等しくなる。よって、スルーレートは再び低下す
る。
（Ｖsat ＋ＶBE）｝に達する時刻をｔ2 とすると、時刻
ｔ2 以降は第２の差動増幅器のみによって増幅動作が行
われる。即ち、電流Ｐinの大きさはコレクタ電流Ｉ305
にほぼ等しくなる。よって、スルーレートは再び低下す
る。
【００８７】同様にして理想的な出力信号Ｓo1が立ち下
がる時刻ｔ3 から、電位｛Ｖcc−（Ｖsat ＋ＶBE）｝に
達する時刻ｔ4 までは第２の差動増幅器のみによって増
幅動作が行われる。しかし、時刻ｔ4 以降においては再
びスルーレートは増大する。
がる時刻ｔ3 から、電位｛Ｖcc−（Ｖsat ＋ＶBE）｝に
達する時刻ｔ4 までは第２の差動増幅器のみによって増
幅動作が行われる。しかし、時刻ｔ4 以降においては再
びスルーレートは増大する。
【００８８】更に時刻ｔ5 において理想的な出力信号Ｓ
o1が電位（Ｖsat ＋ＶBE）に達すると、再びスルーレー
トは低下する。
o1が電位（Ｖsat ＋ＶBE）に達すると、再びスルーレー
トは低下する。
【００８９】図１６では２つのコレクタ電流Ｉ302 ，Ｉ
305 の値が等しい場合の出力信号Ｓo2の波形を示してい
る。期間Ｚ1 ，Ｚ2 はそれぞれ第１及び第２の差動増幅
器が動作する期間であり、期間Ｚ3 は第１及び第２の差
動増幅器の何れもが動作する期間である。
305 の値が等しい場合の出力信号Ｓo2の波形を示してい
る。期間Ｚ1 ，Ｚ2 はそれぞれ第１及び第２の差動増幅
器が動作する期間であり、期間Ｚ3 は第１及び第２の差
動増幅器の何れもが動作する期間である。
【００９０】以上のように、第１の技術のみでは電流電
圧変換回路９１に流れる電流Ｐinの大きさが変動する事
により、スルーレートの変動が招来される。この発明で
は更に第２の技術によって常にコレクタ電流Ｉ302 ，Ｉ
305 の一方のみを電流電圧変換回路９１に与え、あるい
は第３の技術によって、常にコレクタ電流Ｉ302 ，Ｉ
305 の和を電流電圧変換回路９１に与えることによっ
て、スルーレートの変動を防止する技術を提供するもの
である。
圧変換回路９１に流れる電流Ｐinの大きさが変動する事
により、スルーレートの変動が招来される。この発明で
は更に第２の技術によって常にコレクタ電流Ｉ302 ，Ｉ
305 の一方のみを電流電圧変換回路９１に与え、あるい
は第３の技術によって、常にコレクタ電流Ｉ302 ，Ｉ
305 の和を電流電圧変換回路９１に与えることによっ
て、スルーレートの変動を防止する技術を提供するもの
である。
【００９１】Ｂ．第１の発明：第１の発明は、前述した
第１の技術に加え更に第２の技術とを備えるものであ
る。以下、第２の技術について説明する。
第１の技術に加え更に第２の技術とを備えるものであ
る。以下、第２の技術について説明する。
【００９２】第１の技術のみを用いることによって生じ
ていた問題は、スルーレートの変動である。そしてこれ
は第１及び第２の差動増幅器の何れもが動作する期間Ｚ
3 を消滅させることによって解消される。このため、第
２の技術においては第１の差動増幅器期間が動作する期
間Ｚ1 と、第２の差動増幅器が動作する期間Ｚ2 とを排
他的に設定する。これにより、第１及び第２の差動増幅
器の何れもが動作する期間Ｚ3 を消滅させることができ
る。
ていた問題は、スルーレートの変動である。そしてこれ
は第１及び第２の差動増幅器の何れもが動作する期間Ｚ
3 を消滅させることによって解消される。このため、第
２の技術においては第１の差動増幅器期間が動作する期
間Ｚ1 と、第２の差動増幅器が動作する期間Ｚ2 とを排
他的に設定する。これにより、第１及び第２の差動増幅
器の何れもが動作する期間Ｚ3 を消滅させることができ
る。
【００９３】具体的には第１の差動増幅器が動作する入
力信号の電位の範囲の下限をＶsatに保持しつつも、そ
の上限を｛Ｖcc−（Ｖsat ＋ＶBE）｝ではなく、Ｖsat
〜（Ｖcc−Ｖsat ）の間の所定の電位Ｖa とする。そし
て、第２の差動増幅器が動作する入力信号の電位の範囲
の上限を（Ｖcc−Ｖsat ）に保持しつつも、その下限を
電位Ｖa とする。これにより、電位Ｖa を境として第１
及び第２の差動増幅器の動作は排他的に切り替わり、第
１及び第２の差動増幅器の何れもが動作する期間が生じ
ることはない。
力信号の電位の範囲の下限をＶsatに保持しつつも、そ
の上限を｛Ｖcc−（Ｖsat ＋ＶBE）｝ではなく、Ｖsat
〜（Ｖcc−Ｖsat ）の間の所定の電位Ｖa とする。そし
て、第２の差動増幅器が動作する入力信号の電位の範囲
の上限を（Ｖcc−Ｖsat ）に保持しつつも、その下限を
電位Ｖa とする。これにより、電位Ｖa を境として第１
及び第２の差動増幅器の動作は排他的に切り替わり、第
１及び第２の差動増幅器の何れもが動作する期間が生じ
ることはない。
【００９４】（Ｂ−１）第１実施例：この発明の第１実
施例は第１の発明の実施例の一つであり、オペアンプ１
０００として呈示される。図１はオペアンプ１０００の
構成を示す回路図である。
施例は第１の発明の実施例の一つであり、オペアンプ１
０００として呈示される。図１はオペアンプ１０００の
構成を示す回路図である。
【００９５】前段階思想において示されたオペアンプ４
０００との相違は、クランプ回路５１の備える電圧源５
０２の負極と、クランプ回路５２の備える電圧源５０４
の正極とを直接に接続したところにある。前段階思想に
おいては電圧源５０２，５０４の有する電圧はいずれも
（Ｖsat ＋ＶBE）に設定されていた。しかし、第１の発
明においては電圧源５０２，５０４が電位点４，５の間
に直列に接続されているため、両者の有する電圧は、そ
の和がＶccに等しいように設定される。この様な設定は
トランジスタや抵抗等、オペアンプの特性を妨げない任
意の素子で構成することができる。また、電圧源５０２
の負極の電位、即ち電圧源５０４の正極の電位Ｖa はＶ
sat 〜（Ｖcc−Ｖsat ）の間の如何なる値に設定しても
良く、設計上の都合に対して柔軟に対応することができ
る。
０００との相違は、クランプ回路５１の備える電圧源５
０２の負極と、クランプ回路５２の備える電圧源５０４
の正極とを直接に接続したところにある。前段階思想に
おいては電圧源５０２，５０４の有する電圧はいずれも
（Ｖsat ＋ＶBE）に設定されていた。しかし、第１の発
明においては電圧源５０２，５０４が電位点４，５の間
に直列に接続されているため、両者の有する電圧は、そ
の和がＶccに等しいように設定される。この様な設定は
トランジスタや抵抗等、オペアンプの特性を妨げない任
意の素子で構成することができる。また、電圧源５０２
の負極の電位、即ち電圧源５０４の正極の電位Ｖa はＶ
sat 〜（Ｖcc−Ｖsat ）の間の如何なる値に設定しても
良く、設計上の都合に対して柔軟に対応することができ
る。
【００９６】図２は、図１５と同様にしてオペアンプ１
０００をボルテージフォロワとして用いて入力信号Ｓin
を与えた場合に出力端子に現れる信号を示す波形図であ
る。図２は図１６と対応している。
０００をボルテージフォロワとして用いて入力信号Ｓin
を与えた場合に出力端子に現れる信号を示す波形図であ
る。図２は図１６と対応している。
【００９７】図１６で示された場合と同様に、時刻ｔ0
で立ち上がり、時刻ｔ3 で立ち下がる矩形波を入力信号
Ｓinに用いると、理想的な出力信号Ｓo1も時刻ｔ0 で立
ち上がり、時刻ｔ3 で立ち下がる。理想的な出力信号Ｓ
o1が電位Ｖa に達するまでは、クランプ回路５２の動作
によってトランジスタ３０５のコレクタ電流Ｉ305 はト
ランジスタ５０３に流れて増幅動作には寄与しない。よ
って第１の差動増幅器のみが動作し、コレクタ電流Ｉ
302 が電流電圧変換回路９１に流れる電流Ｐinとして供
給される。
で立ち上がり、時刻ｔ3 で立ち下がる矩形波を入力信号
Ｓinに用いると、理想的な出力信号Ｓo1も時刻ｔ0 で立
ち上がり、時刻ｔ3 で立ち下がる。理想的な出力信号Ｓ
o1が電位Ｖa に達するまでは、クランプ回路５２の動作
によってトランジスタ３０５のコレクタ電流Ｉ305 はト
ランジスタ５０３に流れて増幅動作には寄与しない。よ
って第１の差動増幅器のみが動作し、コレクタ電流Ｉ
302 が電流電圧変換回路９１に流れる電流Ｐinとして供
給される。
【００９８】一方、理想的な出力信号Ｓo1が電位Ｖa に
達する時刻ｔ6 以降においては、クランプ回路５１の動
作によってトランジスタ３０２のコレクタ電流Ｉ302 は
トランジスタ５０１に流れて増幅動作には寄与しない。
よって第２の差動増幅器のみが動作し、コレクタ電流Ｉ
305 が電流電圧変換回路９１に流れる電流Ｐinとして供
給される。従って、コレクタ電流Ｉ302 ，Ｉ305 の値を
等しくしておくことによって出力信号Ｓo2のスルーレー
トが変化する事を回避することができる。
達する時刻ｔ6 以降においては、クランプ回路５１の動
作によってトランジスタ３０２のコレクタ電流Ｉ302 は
トランジスタ５０１に流れて増幅動作には寄与しない。
よって第２の差動増幅器のみが動作し、コレクタ電流Ｉ
305 が電流電圧変換回路９１に流れる電流Ｐinとして供
給される。従って、コレクタ電流Ｉ302 ，Ｉ305 の値を
等しくしておくことによって出力信号Ｓo2のスルーレー
トが変化する事を回避することができる。
【００９９】更に、理想的な出力信号Ｓo1が立ち下がる
時刻ｔ3 において出力信号Ｓo2も立ち下がるが、そのス
ルーレートはコレクタ電流Ｉ305 によって決定される。
そして理想的な出力信号Ｓo1が電位Ｖa に達する時刻ｔ
7 以降においては、出力信号Ｓo2のスルーレートはコレ
クタ電流Ｉ302 によって決定されるが、既述のようにコ
レクタ電流Ｉ302 ，Ｉ305 の値を等しくしておくことに
よって出力信号Ｓo2のスルーレートが変化する事を回避
することができる。
時刻ｔ3 において出力信号Ｓo2も立ち下がるが、そのス
ルーレートはコレクタ電流Ｉ305 によって決定される。
そして理想的な出力信号Ｓo1が電位Ｖa に達する時刻ｔ
7 以降においては、出力信号Ｓo2のスルーレートはコレ
クタ電流Ｉ302 によって決定されるが、既述のようにコ
レクタ電流Ｉ302 ，Ｉ305 の値を等しくしておくことに
よって出力信号Ｓo2のスルーレートが変化する事を回避
することができる。
【０１００】勿論意図的にコレクタ電流Ｉ302 ，Ｉ305
の値を異ならせて、入力信号の大きさに応じてスルーレ
ートを制御する事も可能である。
の値を異ならせて、入力信号の大きさに応じてスルーレ
ートを制御する事も可能である。
【０１０１】この様に第１の発明によれば、スルーレー
トを悪化させることなく、入力信号の電位範囲の広い増
幅回路を得ることができる。
トを悪化させることなく、入力信号の電位範囲の広い増
幅回路を得ることができる。
【０１０２】（Ｂ−２）第２実施例：この発明の第２実
施例は第１の発明の実施例の一つであり、オペアンプ１
００１として呈示される。図３はオペアンプ１００１の
構成を示す回路図である。オペアンプ１００１はオペア
ンプ１０００に、ベース電流補償回路４１，４２と、こ
れらの動作の制御を行う制御回路６１，６２を付加した
構成を有する。
施例は第１の発明の実施例の一つであり、オペアンプ１
００１として呈示される。図３はオペアンプ１００１の
構成を示す回路図である。オペアンプ１００１はオペア
ンプ１０００に、ベース電流補償回路４１，４２と、こ
れらの動作の制御を行う制御回路６１，６２を付加した
構成を有する。
【０１０３】ベース電流補償回路４１は、電位点４と電
位点５の間に設けられ、トランジスタ４０１乃至４０５
から構成されている。トランジスタ４０１のエミッタは
電位点４に接続され、そのベースは定電流回路３１のト
ランジスタ３０１，３０２のベースに共通して接続され
ている。トランジスタ４０２のコレクタは電位点５に接
続され、そのエミッタはトランジスタ４０１のコレクタ
に接続されている。
位点５の間に設けられ、トランジスタ４０１乃至４０５
から構成されている。トランジスタ４０１のエミッタは
電位点４に接続され、そのベースは定電流回路３１のト
ランジスタ３０１，３０２のベースに共通して接続され
ている。トランジスタ４０２のコレクタは電位点５に接
続され、そのエミッタはトランジスタ４０１のコレクタ
に接続されている。
【０１０４】トランジスタ４０３乃至４０５はカレント
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点５に接続され、またこれらのト
ランジスタのベース及びトランジスタ４０３のコレクタ
は、トランジスタ４０２のベースに共通して接続されて
いる。
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点５に接続され、またこれらのト
ランジスタのベース及びトランジスタ４０３のコレクタ
は、トランジスタ４０２のベースに共通して接続されて
いる。
【０１０５】同様にして、ベース電流補償回路４２は、
電位点４と電位点５の間に設けられ、トランジスタ４０
６乃至４１０から構成されている。トランジスタ４０６
のエミッタは電位点５に接続され、そのベースは定電流
回路３２のトランジスタ３０４，３０５のベースに共通
して接続されている。トランジスタ４０７のコレクタは
電位点４に接続され、そのエミッタはトランジスタ４０
６のコレクタに接続されている。
電位点４と電位点５の間に設けられ、トランジスタ４０
６乃至４１０から構成されている。トランジスタ４０６
のエミッタは電位点５に接続され、そのベースは定電流
回路３２のトランジスタ３０４，３０５のベースに共通
して接続されている。トランジスタ４０７のコレクタは
電位点４に接続され、そのエミッタはトランジスタ４０
６のコレクタに接続されている。
【０１０６】トランジスタ４０８乃至４１０はカレント
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点４に接続され、またこれらのト
ランジスタのベース及びトランジスタ４０８のコレクタ
は、トランジスタ４０７のベースに共通して接続されて
いる。
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点４に接続され、またこれらのト
ランジスタのベース及びトランジスタ４０８のコレクタ
は、トランジスタ４０７のベースに共通して接続されて
いる。
【０１０７】ベース電流補償回路４１のトランジスタ４
０４，４０５のそれぞれのコレクタは、入出力回路１１
のトランジスタ１０１，１０２のそれぞれのベースに接
続されている。即ち、それぞれが入力端子１，２に接続
されている。トランジスタ４０１，４０２をそれぞれト
ランジスタ３０２，１０１（１０２）と同じ仕様に設計
することは容易であり、ベース電流補償回路４１は、ト
ランジスタ１０１，１０２のそれぞれのベース電流補償
を行うことができる。
０４，４０５のそれぞれのコレクタは、入出力回路１１
のトランジスタ１０１，１０２のそれぞれのベースに接
続されている。即ち、それぞれが入力端子１，２に接続
されている。トランジスタ４０１，４０２をそれぞれト
ランジスタ３０２，１０１（１０２）と同じ仕様に設計
することは容易であり、ベース電流補償回路４１は、ト
ランジスタ１０１，１０２のそれぞれのベース電流補償
を行うことができる。
【０１０８】同様にして、ベース電流補償回路４２のト
ランジスタ４０９，４１０のそれぞれのコレクタは、入
出力回路１１のトランジスタ１０３，１０４のそれぞれ
のベースに接続されている。即ち、それぞれが入力端子
２，１に接続されている。トランジスタ４０６，４０７
をそれぞれトランジスタ３０５，１０３（１０４）と同
じ仕様に設計ることは容易であり、ベース電流補償回路
４２は、トランジスタ１０３，１０４のそれぞれのベー
ス電流補償を行う。
ランジスタ４０９，４１０のそれぞれのコレクタは、入
出力回路１１のトランジスタ１０３，１０４のそれぞれ
のベースに接続されている。即ち、それぞれが入力端子
２，１に接続されている。トランジスタ４０６，４０７
をそれぞれトランジスタ３０５，１０３（１０４）と同
じ仕様に設計ることは容易であり、ベース電流補償回路
４２は、トランジスタ１０３，１０４のそれぞれのベー
ス電流補償を行う。
【０１０９】結局、オペアンプ１００１の実質的な動作
が第１の差動増幅器で行われるか、第２の差動増幅器で
行われるかを問わず、入力信号の入力電流を小さくする
ことができる。
が第１の差動増幅器で行われるか、第２の差動増幅器で
行われるかを問わず、入力信号の入力電流を小さくする
ことができる。
【０１１０】ところで入力信号の電位がＶa より大きく
なった場合、トランジスタ１０１，１０２のベース電流
は流れなくなる。このままでは第１の差動増幅器が実質
的に動作しないのに、ベース電流補償回路４１が流すベ
ース補償電流が入力端子１，２に流れることになり、望
ましくない。入力信号の電位がＶa より小さくなった場
合についても、第２の差動増幅器が実質的に動作しない
のに、ベース電流補償回路４２が流すベース補償電流が
入力端子１，２に流れることになり、望ましくない。そ
こでこのような状況下では、制御回路６１，６２がそれ
ぞれベース電流補償回路４１，４２の動作を行われない
ようにする。
なった場合、トランジスタ１０１，１０２のベース電流
は流れなくなる。このままでは第１の差動増幅器が実質
的に動作しないのに、ベース電流補償回路４１が流すベ
ース補償電流が入力端子１，２に流れることになり、望
ましくない。入力信号の電位がＶa より小さくなった場
合についても、第２の差動増幅器が実質的に動作しない
のに、ベース電流補償回路４２が流すベース補償電流が
入力端子１，２に流れることになり、望ましくない。そ
こでこのような状況下では、制御回路６１，６２がそれ
ぞれベース電流補償回路４１，４２の動作を行われない
ようにする。
【０１１１】制御回路６１は、カレントミラー回路を構
成する２つのトランジスタ６０１，６０２からなる。ト
ランジスタ６０１，６０２のエミッタは共通して電位点
５に接続され、ベースは共通してトランジスタ６０１の
コレクタに接続される。
成する２つのトランジスタ６０１，６０２からなる。ト
ランジスタ６０１，６０２のエミッタは共通して電位点
５に接続され、ベースは共通してトランジスタ６０１の
コレクタに接続される。
【０１１２】トランジスタ６０１のコレクタがクランプ
回路５１のトランジスタ５０１のコレクタに接続されて
いる一方、トランジスタ６０２のコレクタはベース電流
補償回路４１のトランジスタ４０１のコレクタに接続さ
れている。入力信号の電位がＶa 以上になると、トラン
ジスタ５０１にコレクタ電流が流れるので、トランジス
タ４０２のベース電流は流れなくなる。その結果、トラ
ンジスタ４０４，４０５のコレクタ電流、即ちトランジ
スタ１０１，１０２のベース補償電流も流れず、入力端
子１，２には電流が流れにくくなる。
回路５１のトランジスタ５０１のコレクタに接続されて
いる一方、トランジスタ６０２のコレクタはベース電流
補償回路４１のトランジスタ４０１のコレクタに接続さ
れている。入力信号の電位がＶa 以上になると、トラン
ジスタ５０１にコレクタ電流が流れるので、トランジス
タ４０２のベース電流は流れなくなる。その結果、トラ
ンジスタ４０４，４０５のコレクタ電流、即ちトランジ
スタ１０１，１０２のベース補償電流も流れず、入力端
子１，２には電流が流れにくくなる。
【０１１３】制御回路６２は、カレントミラー回路を構
成する２つのトランジスタ６０３，６０４からなる。ト
ランジスタ６０３，６０４のエミッタは共通して電位点
４に接続され、ベースは共通してトランジスタ６０３の
コレクタに接続される。
成する２つのトランジスタ６０３，６０４からなる。ト
ランジスタ６０３，６０４のエミッタは共通して電位点
４に接続され、ベースは共通してトランジスタ６０３の
コレクタに接続される。
【０１１４】トランジスタ６０３のコレクタがクランプ
回路５２のトランジスタ５０３のコレクタに接続されて
いる一方、トランジスタ６０４のコレクタはベース電流
補償回路４２のトランジスタ４０６のコレクタに接続さ
れている。入力信号の電位がＶa 以下になると、トラン
ジスタ５０３にコレクタ電流が流れるので、トランジス
タ４０７のベース電流は流れなくなる。その結果、トラ
ンジスタ４０９，４１０のコレクタ電流、即ちトランジ
スタ１０３，１０４のベース補償電流も流れず、入力端
子１，２には電流が流れにくくなる。
回路５２のトランジスタ５０３のコレクタに接続されて
いる一方、トランジスタ６０４のコレクタはベース電流
補償回路４２のトランジスタ４０６のコレクタに接続さ
れている。入力信号の電位がＶa 以下になると、トラン
ジスタ５０３にコレクタ電流が流れるので、トランジス
タ４０７のベース電流は流れなくなる。その結果、トラ
ンジスタ４０９，４１０のコレクタ電流、即ちトランジ
スタ１０３，１０４のベース補償電流も流れず、入力端
子１，２には電流が流れにくくなる。
【０１１５】以上のように、第２実施例では第１実施例
の効果を得ることができ、更に入力端子１，２に流れる
電流を抑制するという効果を得ることができる。
の効果を得ることができ、更に入力端子１，２に流れる
電流を抑制するという効果を得ることができる。
【０１１６】（Ｂ−３）第３実施例：この発明の第３実
施例は第１の発明の実施例の一つであり、オペアンプ１
００２として呈示される。図４はオペアンプ１００２の
構成を示す回路図である。オペアンプ１００２はオペア
ンプ１０００において、ボルテージフォロワ回路として
エミッタフォロワ回路７１乃至７４を設けたものであ
る。これに起因してクランプ回路５１，５２が、それぞ
れクランプ回路５３，５４に置換されている。
施例は第１の発明の実施例の一つであり、オペアンプ１
００２として呈示される。図４はオペアンプ１００２の
構成を示す回路図である。オペアンプ１００２はオペア
ンプ１０００において、ボルテージフォロワ回路として
エミッタフォロワ回路７１乃至７４を設けたものであ
る。これに起因してクランプ回路５１，５２が、それぞ
れクランプ回路５３，５４に置換されている。
【０１１７】エミッタフォロワ回路７１，７２は入出力
回路１１と入力端子１，２の間に設けられる。同様に、
エミッタフォロワ回路７３，７４は入出力回路１２と入
力端子１，２の間に設けられる。即ち、エミッタフォロ
ワ回路７１，７２は入出力回路１１の前段として機能
し、エミッタフォロワ回路７３，７４は入出力回路１２
の前段として機能する。エミッタフォロワ回路７１，７
２は入出力回路１１、定電流回路３１と共に第１の差動
増幅器を構成し、エミッタフォロワ回路７３，７４は入
出力回路１２、定電流回路３２と共に第２の差動増幅器
を構成する。
回路１１と入力端子１，２の間に設けられる。同様に、
エミッタフォロワ回路７３，７４は入出力回路１２と入
力端子１，２の間に設けられる。即ち、エミッタフォロ
ワ回路７１，７２は入出力回路１１の前段として機能
し、エミッタフォロワ回路７３，７４は入出力回路１２
の前段として機能する。エミッタフォロワ回路７１，７
２は入出力回路１１、定電流回路３１と共に第１の差動
増幅器を構成し、エミッタフォロワ回路７３，７４は入
出力回路１２、定電流回路３２と共に第２の差動増幅器
を構成する。
【０１１８】エミッタフォロワ回路７１は、電位点４，
５の間において直列に接続された２つのトランジスタ７
０１，７０２から構成されている。即ち、トランジスタ
７０１のコレクタは電位点４に、トランジスタ７０２の
エミッタは電位点５に、それぞれ接続されている。ま
た、トランジスタ７０１のエミッタとトランジスタ７０
２のコレクタは共通して入出力回路１１のトランジスタ
１０１のベースに接続されている。
５の間において直列に接続された２つのトランジスタ７
０１，７０２から構成されている。即ち、トランジスタ
７０１のコレクタは電位点４に、トランジスタ７０２の
エミッタは電位点５に、それぞれ接続されている。ま
た、トランジスタ７０１のエミッタとトランジスタ７０
２のコレクタは共通して入出力回路１１のトランジスタ
１０１のベースに接続されている。
【０１１９】トランジスタ７０２のベースは定電流回路
３２のトランジスタ３０４，３０５のベースと共通に接
続されており、トランジスタ７０１のベースは入力端子
１に接続されている。従って、エミッタフォロワ回路７
１はトランジスタ１０１に前置されたエミッタフォロワ
回路として機能する。
３２のトランジスタ３０４，３０５のベースと共通に接
続されており、トランジスタ７０１のベースは入力端子
１に接続されている。従って、エミッタフォロワ回路７
１はトランジスタ１０１に前置されたエミッタフォロワ
回路として機能する。
【０１２０】同様に、エミッタフォロワ回路７２は、電
位点４，５の間において直列に接続された２つのトラン
ジスタ７０３，７０４から構成されている。即ち、トラ
ンジスタ７０３のコレクタは電位点４に、トランジスタ
７０４のエミッタは電位点５に、それぞれ接続されてい
る。また、トランジスタ７０３のエミッタとトランジス
タ７０４のコレクタは共通して入出力回路１１のトラン
ジスタ１０２のベースに接続されている。
位点４，５の間において直列に接続された２つのトラン
ジスタ７０３，７０４から構成されている。即ち、トラ
ンジスタ７０３のコレクタは電位点４に、トランジスタ
７０４のエミッタは電位点５に、それぞれ接続されてい
る。また、トランジスタ７０３のエミッタとトランジス
タ７０４のコレクタは共通して入出力回路１１のトラン
ジスタ１０２のベースに接続されている。
【０１２１】トランジスタ７０４のベースは定電流回路
３２のトランジスタ３０４，３０５のベースと共通に接
続されており、トランジスタ７０３のベースは入力端子
２に接続されている。従って、エミッタフォロワ回路７
２はトランジスタ１０２に前置されたエミッタフォロワ
回路として機能する。
３２のトランジスタ３０４，３０５のベースと共通に接
続されており、トランジスタ７０３のベースは入力端子
２に接続されている。従って、エミッタフォロワ回路７
２はトランジスタ１０２に前置されたエミッタフォロワ
回路として機能する。
【０１２２】また、エミッタフォロワ回路７３は、電位
点４，５の間において直列に接続された２つのトランジ
スタ７０５，７０６から構成されている。即ち、トラン
ジスタ７０５のコレクタは電位点５に、トランジスタ７
０６のエミッタは電位点４に、それぞれ接続されてい
る。また、トランジスタ７０５のエミッタとトランジス
タ７０６のコレクタは共通して入出力回路１２のトラン
ジスタ１０３のベースに接続されている。
点４，５の間において直列に接続された２つのトランジ
スタ７０５，７０６から構成されている。即ち、トラン
ジスタ７０５のコレクタは電位点５に、トランジスタ７
０６のエミッタは電位点４に、それぞれ接続されてい
る。また、トランジスタ７０５のエミッタとトランジス
タ７０６のコレクタは共通して入出力回路１２のトラン
ジスタ１０３のベースに接続されている。
【０１２３】トランジスタ７０６のベースは定電流回路
３１のトランジスタ３０１，３０２のベースと共通に接
続されており、トランジスタ７０５のベースは入力端子
２に接続されている。従って、エミッタフォロワ回路７
３はトランジスタ１０３に前置されたエミッタフォロワ
回路として機能する。
３１のトランジスタ３０１，３０２のベースと共通に接
続されており、トランジスタ７０５のベースは入力端子
２に接続されている。従って、エミッタフォロワ回路７
３はトランジスタ１０３に前置されたエミッタフォロワ
回路として機能する。
【０１２４】同様に、エミッタフォロワ回路７４は、電
位点４，５の間において直列に接続された２つのトラン
ジスタ７０７，７０８から構成されている。即ち、トラ
ンジスタ７０７のコレクタは電位点５に、トランジスタ
７０８のエミッタは電位点４に、それぞれ接続されてい
る。また、トランジスタ７０７のエミッタとトランジス
タ７０８のコレクタは共通して入出力回路１２のトラン
ジスタ１０４のベースに接続されている。
位点４，５の間において直列に接続された２つのトラン
ジスタ７０７，７０８から構成されている。即ち、トラ
ンジスタ７０７のコレクタは電位点５に、トランジスタ
７０８のエミッタは電位点４に、それぞれ接続されてい
る。また、トランジスタ７０７のエミッタとトランジス
タ７０８のコレクタは共通して入出力回路１２のトラン
ジスタ１０４のベースに接続されている。
【０１２５】トランジスタ７０８のベースは定電流回路
３１のトランジスタ３０１，３０２のベースと共通に接
続されており、トランジスタ７０７のベースは入力端子
１に接続されている。従って、エミッタフォロワ回路７
４はトランジスタ１０４に前置されたエミッタフォロワ
回路として機能する。
３１のトランジスタ３０１，３０２のベースと共通に接
続されており、トランジスタ７０７のベースは入力端子
１に接続されている。従って、エミッタフォロワ回路７
４はトランジスタ１０４に前置されたエミッタフォロワ
回路として機能する。
【０１２６】以上の構成において、トランジスタ７０１
〜７０４はＮＰＮトランジスタで、トランジスタ７０５
〜７０８はＰＮＰトランジスタである。
〜７０４はＮＰＮトランジスタで、トランジスタ７０５
〜７０８はＰＮＰトランジスタである。
【０１２７】それぞれがトランジスタ１０１，１０２に
前置されたエミッタフォロワ回路７１，７２の存在によ
り、またそれぞれがトランジスタ１０３，１０４に前置
されたエミッタフォロワ回路７３，７４の存在により、
第１実施例で示されたオペアンプ１０００と比較して、
入力端子１，２に流れる電流は少なくすることができ
る。
前置されたエミッタフォロワ回路７１，７２の存在によ
り、またそれぞれがトランジスタ１０３，１０４に前置
されたエミッタフォロワ回路７３，７４の存在により、
第１実施例で示されたオペアンプ１０００と比較して、
入力端子１，２に流れる電流は少なくすることができ
る。
【０１２８】しかも、エミッタフォロワ回路７１のトラ
ンジスタ７０１及びエミッタフォロワ回路７２のトラン
ジスタ７０３のベース・エミッタ間電圧を、トランジス
タ１０１，１０２のベース・エミッタ間電圧ＶBEと等し
く設定すれば、定電流回路３１のトランジスタ３０２は
入力信号の電位が（Ｖcc−Ｖsat ）となるまで飽和しな
い。従って、第１の差動増幅器の動作に関しては、入力
信号の電位範囲の上限は（Ｖcc−Ｖsat ）となる。同様
に、エミッタフォロワ回路７３のトランジスタ７０５及
びエミッタフォロワ回路７４のトランジスタ７０７のベ
ース・エミッタ間電圧を、トランジスタ１０３，１０４
のベース・エミッタ間電圧ＶBEと等しく設定すれば、定
電流回路３２のトランジスタ３０５は入力信号の電位が
Ｖsat となるまで飽和しない。従って、第２の差動増幅
器の動作に関しては、入力信号の電位範囲の下限はＶsa
t となる。
ンジスタ７０１及びエミッタフォロワ回路７２のトラン
ジスタ７０３のベース・エミッタ間電圧を、トランジス
タ１０１，１０２のベース・エミッタ間電圧ＶBEと等し
く設定すれば、定電流回路３１のトランジスタ３０２は
入力信号の電位が（Ｖcc−Ｖsat ）となるまで飽和しな
い。従って、第１の差動増幅器の動作に関しては、入力
信号の電位範囲の上限は（Ｖcc−Ｖsat ）となる。同様
に、エミッタフォロワ回路７３のトランジスタ７０５及
びエミッタフォロワ回路７４のトランジスタ７０７のベ
ース・エミッタ間電圧を、トランジスタ１０３，１０４
のベース・エミッタ間電圧ＶBEと等しく設定すれば、定
電流回路３２のトランジスタ３０５は入力信号の電位が
Ｖsat となるまで飽和しない。従って、第２の差動増幅
器の動作に関しては、入力信号の電位範囲の下限はＶsa
t となる。
【０１２９】しかし第１乃至第２実施例とは異なり、第
１の差動増幅器においては入力信号の電位範囲の下限
が、また第２の差動増幅器においては入力信号の電位範
囲の上限が、それぞれ問題となる。
１の差動増幅器においては入力信号の電位範囲の下限
が、また第２の差動増幅器においては入力信号の電位範
囲の上限が、それぞれ問題となる。
【０１３０】第１の差動増幅器に関しては、エミッタフ
ォロワ回路７１のトランジスタ７０２及びエミッタフォ
ロワ回路７２のトランジスタ７０４のベース・エミッタ
間電圧をトランジスタ１０１，１０２，７０１，７０３
と等しくＶBEとすると、入力信号の電位が（Ｖsat ＋Ｖ
BE）以下になったとき、トランジスタ７０２，７０４は
飽和してしまう可能性がある。また、第２の差動増幅器
に関しては、エミッタフォロワ回路７３のトランジスタ
７０６及びエミッタフォロワ回路７４のトランジスタ７
０８のベース・エミッタ間電圧をトランジスタ１０３，
１０４，７０５，７０７と等しくＶBEとすると、入力信
号の電位が｛Ｖcc−（Ｖsat ＋ＶBE）｝以上になったと
き、トランジスタ７０６，７０８は飽和してしまう可能
性がある。従って、このままでは従来の技術と同じ入力
信号の電位範囲しか得られなくなってしまう。
ォロワ回路７１のトランジスタ７０２及びエミッタフォ
ロワ回路７２のトランジスタ７０４のベース・エミッタ
間電圧をトランジスタ１０１，１０２，７０１，７０３
と等しくＶBEとすると、入力信号の電位が（Ｖsat ＋Ｖ
BE）以下になったとき、トランジスタ７０２，７０４は
飽和してしまう可能性がある。また、第２の差動増幅器
に関しては、エミッタフォロワ回路７３のトランジスタ
７０６及びエミッタフォロワ回路７４のトランジスタ７
０８のベース・エミッタ間電圧をトランジスタ１０３，
１０４，７０５，７０７と等しくＶBEとすると、入力信
号の電位が｛Ｖcc−（Ｖsat ＋ＶBE）｝以上になったと
き、トランジスタ７０６，７０８は飽和してしまう可能
性がある。従って、このままでは従来の技術と同じ入力
信号の電位範囲しか得られなくなってしまう。
【０１３１】そのためクランプ回路５１の代わりにクラ
ンプ回路５３を、クランプ回路５２の代わりにクランプ
回路５４をそれぞれ設け、トランジスタ７０２，７０
４，７０６，７０８の飽和を回避している。クランプ回
路５３は、第１実施例で説明したクランプ回路５２と類
似の構成を有し、またクランプ回路５４は、第１実施例
で説明したクランプ回路５１と類似の構成を有してい
る。
ンプ回路５３を、クランプ回路５２の代わりにクランプ
回路５４をそれぞれ設け、トランジスタ７０２，７０
４，７０６，７０８の飽和を回避している。クランプ回
路５３は、第１実施例で説明したクランプ回路５２と類
似の構成を有し、またクランプ回路５４は、第１実施例
で説明したクランプ回路５１と類似の構成を有してい
る。
【０１３２】即ち、クランプ回路５３は電圧源５０４
と、２つのトランジスタ５０３ａ，５０３ｂとからな
る。電圧源５０４の負極は電位点５に接続され、その正
極はトランジスタ５０３ａ，５０３ｂの両方のベースに
共通して接続されている。またトランジスタ５０３ａ，
５０３ｂの両方のコレクタは共通して電位点４に接続さ
れている。トランジスタ５０３ａのエミッタはエミッタ
フォロワ回路７１のトランジスタ７０１のエミッタに接
続されており、トランジスタ５０３ｂのエミッタはエミ
ッタフォロワ回路７２のトランジスタ７０３のエミッタ
に接続されている。従って、トランジスタ５０３ａ，５
０３ｂのエミッタは、それぞれ入出力回路１１のトラン
ジスタ１０１，１０２にも接続されていることになる。
と、２つのトランジスタ５０３ａ，５０３ｂとからな
る。電圧源５０４の負極は電位点５に接続され、その正
極はトランジスタ５０３ａ，５０３ｂの両方のベースに
共通して接続されている。またトランジスタ５０３ａ，
５０３ｂの両方のコレクタは共通して電位点４に接続さ
れている。トランジスタ５０３ａのエミッタはエミッタ
フォロワ回路７１のトランジスタ７０１のエミッタに接
続されており、トランジスタ５０３ｂのエミッタはエミ
ッタフォロワ回路７２のトランジスタ７０３のエミッタ
に接続されている。従って、トランジスタ５０３ａ，５
０３ｂのエミッタは、それぞれ入出力回路１１のトラン
ジスタ１０１，１０２にも接続されていることになる。
【０１３３】クランプ回路５２と同様に、トランジスタ
５０３ａ，５０３ｂのベース・エミッタ間電圧はトラン
ジスタ７０２，７０４のベース・エミッタ間電圧ＶBEと
等しく設定される。
５０３ａ，５０３ｂのベース・エミッタ間電圧はトラン
ジスタ７０２，７０４のベース・エミッタ間電圧ＶBEと
等しく設定される。
【０１３４】また、クランプ回路５４は電圧源５０２
と、２つのトランジスタ５０１ａ，５０１ｂとからな
る。電圧源５０２の正極は電位点４に接続され、その負
極はトランジスタ５０１ａ，５０１ｂの両方のベースに
共通して接続されている。またトランジスタ５０１ａ，
５０１ｂの両方のコレクタは共通して電位点５に接続さ
れている。トランジスタ５０１ａのエミッタはエミッタ
フォロワ回路７３のトランジスタ７０５のエミッタに接
続されており、トランジスタ５０１ｂのエミッタはエミ
ッタフォロワ回路７４のトランジスタ７０７のエミッタ
に接続されている。従って、トランジスタ５０１ａ，５
０１ｂのエミッタは、それぞれ入出力回路１２のトラン
ジスタ１０３，１０４にも接続されていることになる。
と、２つのトランジスタ５０１ａ，５０１ｂとからな
る。電圧源５０２の正極は電位点４に接続され、その負
極はトランジスタ５０１ａ，５０１ｂの両方のベースに
共通して接続されている。またトランジスタ５０１ａ，
５０１ｂの両方のコレクタは共通して電位点５に接続さ
れている。トランジスタ５０１ａのエミッタはエミッタ
フォロワ回路７３のトランジスタ７０５のエミッタに接
続されており、トランジスタ５０１ｂのエミッタはエミ
ッタフォロワ回路７４のトランジスタ７０７のエミッタ
に接続されている。従って、トランジスタ５０１ａ，５
０１ｂのエミッタは、それぞれ入出力回路１２のトラン
ジスタ１０３，１０４にも接続されていることになる。
【０１３５】クランプ回路５１と同様に、トランジスタ
５０１ａ，５０１ｂのベース・エミッタ間電圧はトラン
ジスタ７０６，７０８のベース・エミッタ間電圧ＶBEと
等しく設定される。そして電圧源５０４の正極と電圧源
５０２の負極とは直接に接続されて電位Ｖa を規定す
る。
５０１ａ，５０１ｂのベース・エミッタ間電圧はトラン
ジスタ７０６，７０８のベース・エミッタ間電圧ＶBEと
等しく設定される。そして電圧源５０４の正極と電圧源
５０２の負極とは直接に接続されて電位Ｖa を規定す
る。
【０１３６】以上の構成において、トランジスタ５０１
ａ，５０１ｂはＰＮＰトランジスタで、トランジスタ５
０３ａ，５０３ｂはＮＰＮトランジスタである。
ａ，５０１ｂはＰＮＰトランジスタで、トランジスタ５
０３ａ，５０３ｂはＮＰＮトランジスタである。
【０１３７】この場合、入力信号の電位が（Ｖsat ＋Ｖ
BE）以下になったとき、第１の差動増幅器に前置される
トランジスタ７０２，７０４のコレクタ電流はそれぞれ
トランジスタ５０３ａ，５０３ｂに流れることになる。
よって入出力回路１１のトランジスタ１０１，１０２に
流れるコレクタ電流は、入力端子１，２に加えられる入
力信号の電位に依存せずに一定の値をとる。そして、入
力信号はエミッタフォロワ回路７３，７４を介して、第
２の差動増幅器において処理されることになる。
BE）以下になったとき、第１の差動増幅器に前置される
トランジスタ７０２，７０４のコレクタ電流はそれぞれ
トランジスタ５０３ａ，５０３ｂに流れることになる。
よって入出力回路１１のトランジスタ１０１，１０２に
流れるコレクタ電流は、入力端子１，２に加えられる入
力信号の電位に依存せずに一定の値をとる。そして、入
力信号はエミッタフォロワ回路７３，７４を介して、第
２の差動増幅器において処理されることになる。
【０１３８】また、入力信号の電位が｛Ｖcc−（Ｖsat
＋ＶBE）｝以上になったとき、第２の差動増幅器に前置
されるトランジスタ７０６，７０８のコレクタ電流はそ
れぞれトランジスタ５０１ａ，５０１ｂに流れることに
なる。よって入出力回路１２のトランジスタ１０３，１
０４に流れるコレクタ電流は、入力端子１，２に加えら
れる入力信号の電位に依存せずに一定の値をとる。そし
て、入力信号はエミッタフォロワ回路７１，７２を介し
て、第１の差動増幅器において処理されることになる。
＋ＶBE）｝以上になったとき、第２の差動増幅器に前置
されるトランジスタ７０６，７０８のコレクタ電流はそ
れぞれトランジスタ５０１ａ，５０１ｂに流れることに
なる。よって入出力回路１２のトランジスタ１０３，１
０４に流れるコレクタ電流は、入力端子１，２に加えら
れる入力信号の電位に依存せずに一定の値をとる。そし
て、入力信号はエミッタフォロワ回路７１，７２を介し
て、第１の差動増幅器において処理されることになる。
【０１３９】以上のことから、オペアンプ１００２の入
力信号の電位範囲は、低電位側は第２の差動増幅器を構
成するトランジスタ３０５の飽和電圧によって、また高
電位側は第１の差動増幅器を構成するトランジスタ３０
２の飽和電圧によってしか制限を受けないこととなる。
従ってＶsat 〜（Ｖcc−Ｖsat ）まで入力信号の電位範
囲を広げることができる。しかも、第１及び第２の差動
増幅器にはエミッタフォロワ回路が備えられているの
で、入力端子１，２に流れる電流を抑制することができ
る。勿論電位Ｖa が電圧源５０２，５０４によって規定
されているので第１実施例と同様にスルーレートを改善
するという効果を有している。
力信号の電位範囲は、低電位側は第２の差動増幅器を構
成するトランジスタ３０５の飽和電圧によって、また高
電位側は第１の差動増幅器を構成するトランジスタ３０
２の飽和電圧によってしか制限を受けないこととなる。
従ってＶsat 〜（Ｖcc−Ｖsat ）まで入力信号の電位範
囲を広げることができる。しかも、第１及び第２の差動
増幅器にはエミッタフォロワ回路が備えられているの
で、入力端子１，２に流れる電流を抑制することができ
る。勿論電位Ｖa が電圧源５０２，５０４によって規定
されているので第１実施例と同様にスルーレートを改善
するという効果を有している。
【０１４０】（Ｂ−４）第４実施例：この発明の第４実
施例は第１の発明の実施例の一つであり、オペアンプ１
００３として呈示される。図５はオペアンプ１００３の
構成を示す回路図である。第３実施例で説明したオペア
ンプ１００２を改善し、入力端子１，２に流れる電流を
更に抑制できるようにしたものである。つまり第１及び
第２の差動増幅器にエミッタフォロワ回路を前置するの
みならず、このエミッタフォロワ回路を構成するトラン
ジスタに対し、第２実施例の様にベース電流補償回路を
設けたものである。
施例は第１の発明の実施例の一つであり、オペアンプ１
００３として呈示される。図５はオペアンプ１００３の
構成を示す回路図である。第３実施例で説明したオペア
ンプ１００２を改善し、入力端子１，２に流れる電流を
更に抑制できるようにしたものである。つまり第１及び
第２の差動増幅器にエミッタフォロワ回路を前置するの
みならず、このエミッタフォロワ回路を構成するトラン
ジスタに対し、第２実施例の様にベース電流補償回路を
設けたものである。
【０１４１】まず、第１の差動増幅器に関して説明す
る。入出力回路１１に前置されたエミッタフォロワ回路
７１，７２に対し、それぞれベース電流補償回路４３，
４４が設けられている。また、ベース電流補償回路４
３，４４に対し、これらの動作を制御する制御回路６
３，６４がそれぞれ設けられている。
る。入出力回路１１に前置されたエミッタフォロワ回路
７１，７２に対し、それぞれベース電流補償回路４３，
４４が設けられている。また、ベース電流補償回路４
３，４４に対し、これらの動作を制御する制御回路６
３，６４がそれぞれ設けられている。
【０１４２】ベース電流補償回路４３，４４は、第２実
施例で示されたベース電流補償回路４２と類似の構造を
備えている。ベース電流補償回路４３は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４２のトラ
ンジスタ４０６乃至４０９にそれぞれ対応するトランジ
スタ４０６ａ乃至４０９ａから構成されている。ベース
電流補償回路４３においては、ベース電流補償回路４２
のトランジスタ４１０に対応するトランジスタは備えら
れていない。トランジスタ４１０の機能に対応して別途
ベース電流補償回路４４が設けられているからである。
同様にして、ベース電流補償回路４４は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４２のトラ
ンジスタ４０６乃至４０９にそれぞれ対応するトランジ
スタ４０６ｂ乃至４０９ｂから構成されている。ベース
電流補償回路４４に関し、ベース電流補償回路４２のト
ランジスタ４１０の機能に対応するのはベース電流補償
回路４３である。
施例で示されたベース電流補償回路４２と類似の構造を
備えている。ベース電流補償回路４３は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４２のトラ
ンジスタ４０６乃至４０９にそれぞれ対応するトランジ
スタ４０６ａ乃至４０９ａから構成されている。ベース
電流補償回路４３においては、ベース電流補償回路４２
のトランジスタ４１０に対応するトランジスタは備えら
れていない。トランジスタ４１０の機能に対応して別途
ベース電流補償回路４４が設けられているからである。
同様にして、ベース電流補償回路４４は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４２のトラ
ンジスタ４０６乃至４０９にそれぞれ対応するトランジ
スタ４０６ｂ乃至４０９ｂから構成されている。ベース
電流補償回路４４に関し、ベース電流補償回路４２のト
ランジスタ４１０の機能に対応するのはベース電流補償
回路４３である。
【０１４３】ベース電流補償回路４２と同様に、ベース
電流補償回路４３，４４は入力端子１，２に接続されて
いる。入力端子１，２はそれぞれエミッタフォロワ回路
７１のトランジスタ７０１、エミッタフォロワ回路７２
のトランジスタ７０３のベースに接続されているので、
ベース電流補償回路４３，４４はそれぞれトランジスタ
７０１，７０３のベース電流を補償する機能を有する。
電流補償回路４３，４４は入力端子１，２に接続されて
いる。入力端子１，２はそれぞれエミッタフォロワ回路
７１のトランジスタ７０１、エミッタフォロワ回路７２
のトランジスタ７０３のベースに接続されているので、
ベース電流補償回路４３，４４はそれぞれトランジスタ
７０１，７０３のベース電流を補償する機能を有する。
【０１４４】制御回路６３，６４は制御回路６２と同様
の構成を備えている。トランジスタ６０３に対応してト
ランジスタ６０３ａ，６０３ｂが、トランジスタ６０４
に対応してトランジスタ６０４ａ，６０４ｂが、それぞ
れ制御回路６３，６４に設けられている。そして制御回
路６３，６４は、入力信号の電位が（Ｖsat ＋ＶBE）よ
り小さくなった場合に、ベース電流補償回路４３，４４
が動作しないように制御する。
の構成を備えている。トランジスタ６０３に対応してト
ランジスタ６０３ａ，６０３ｂが、トランジスタ６０４
に対応してトランジスタ６０４ａ，６０４ｂが、それぞ
れ制御回路６３，６４に設けられている。そして制御回
路６３，６４は、入力信号の電位が（Ｖsat ＋ＶBE）よ
り小さくなった場合に、ベース電流補償回路４３，４４
が動作しないように制御する。
【０１４５】第２の差動増幅器に関しても同様に説明さ
れる。入出力回路１２に前置されたエミッタフォロワ回
路７３，７４に対し、それぞれベース電流補償回路４
５，４６が設けられている。また、ベース電流補償回路
４５，４６に対し、これらの動作を制御する制御回路６
５，６６がそれぞれ設けられている。
れる。入出力回路１２に前置されたエミッタフォロワ回
路７３，７４に対し、それぞれベース電流補償回路４
５，４６が設けられている。また、ベース電流補償回路
４５，４６に対し、これらの動作を制御する制御回路６
５，６６がそれぞれ設けられている。
【０１４６】ベース電流補償回路４５，４６は、第２実
施例で示されたベース電流補償回路４１と類似の構造を
備えている。ベース電流補償回路４５は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４１のトラ
ンジスタ４０１乃至４０４にそれぞれ対応するトランジ
スタ４０１ａ乃至４０４ａから構成されている。ベース
電流補償回路４５に関して、ベース電流補償回路４１の
トランジスタ４０５の機能はベース電流補償回路４６が
行う。また、ベース電流補償回路４６は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４１のトラ
ンジスタ４０１乃至４０４にそれぞれ対応するトランジ
スタ４０１ｂ乃至４０４ｂから構成されている。ベース
電流補償回路４６に関して、ベース電流補償回路４１の
トランジスタ４０５の機能に対応するのはベース電流補
償回路４５である。
施例で示されたベース電流補償回路４１と類似の構造を
備えている。ベース電流補償回路４５は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４１のトラ
ンジスタ４０１乃至４０４にそれぞれ対応するトランジ
スタ４０１ａ乃至４０４ａから構成されている。ベース
電流補償回路４５に関して、ベース電流補償回路４１の
トランジスタ４０５の機能はベース電流補償回路４６が
行う。また、ベース電流補償回路４６は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４１のトラ
ンジスタ４０１乃至４０４にそれぞれ対応するトランジ
スタ４０１ｂ乃至４０４ｂから構成されている。ベース
電流補償回路４６に関して、ベース電流補償回路４１の
トランジスタ４０５の機能に対応するのはベース電流補
償回路４５である。
【０１４７】ベース電流補償回路４５，４６はそれぞれ
エミッタフォロワ回路７３のトランジスタ７０５、エミ
ッタフォロワ回路７４のトランジスタ７０７のベース電
流を補償する機能を有している。
エミッタフォロワ回路７３のトランジスタ７０５、エミ
ッタフォロワ回路７４のトランジスタ７０７のベース電
流を補償する機能を有している。
【０１４８】制御回路６５，６６は制御回路６１と同様
の構成を備えている。トランジスタ６０１に対応してト
ランジスタ６０１ａ，６０１ｂが、トランジスタ６０２
に対応してトランジスタ６０２ａ，６０２ｂが、それぞ
れ制御回路６５，６６に設けられている。そして制御回
路６５，６６は、入力信号の電位が｛Ｖcc−（Ｖsat＋
ＶBE）｝より大きくなった場合に、ベース電流補償回路
４５，４６が動作しないように制御する。
の構成を備えている。トランジスタ６０１に対応してト
ランジスタ６０１ａ，６０１ｂが、トランジスタ６０２
に対応してトランジスタ６０２ａ，６０２ｂが、それぞ
れ制御回路６５，６６に設けられている。そして制御回
路６５，６６は、入力信号の電位が｛Ｖcc−（Ｖsat＋
ＶBE）｝より大きくなった場合に、ベース電流補償回路
４５，４６が動作しないように制御する。
【０１４９】以上の説明から分かるように、第４実施例
は第２及び第３実施例の構成を併せた構成を備えてお
り、従ってオペアンプ１００３は、第２実施例及び第３
実施例のそれぞれで示されたオペアンプ１００１，１０
０２と同じ入力信号の電位範囲を備え、スルーレートを
悪化させることなく、かつ入力端子１，２に流れる電流
を一層抑制することができるという効果がある。
は第２及び第３実施例の構成を併せた構成を備えてお
り、従ってオペアンプ１００３は、第２実施例及び第３
実施例のそれぞれで示されたオペアンプ１００１，１０
０２と同じ入力信号の電位範囲を備え、スルーレートを
悪化させることなく、かつ入力端子１，２に流れる電流
を一層抑制することができるという効果がある。
【０１５０】Ｃ．第２の発明：第２の発明は、前述した
第１の及び第３の技術とを備えるものである。以下、第
３の技術について説明する。
第１の及び第３の技術とを備えるものである。以下、第
３の技術について説明する。
【０１５１】第１の技術のみを用いることによって生じ
ていた問題は、スルーレートの変動である。そしてこれ
は電流電圧変換回路９１に与えられる電流が、常にコレ
クタ電流Ｉ302 ，Ｉ305 の両方によって規定されるよう
にすることによって解消される。具体的には、入力信号
の電位が（Ｖsat ＋ＶBE）以下となり第２の差動増幅器
が動作しなくなった場合、コレクタ電流Ｉ305 を入出力
回路１１に与える。これによれば見かけ上定電流回路３
１の与える電流がコレクタ電流Ｉ302 から（Ｉ302 ＋Ｉ
305 ）に増加したことになる。同様にして入力信号の電
位が｛Ｖcc−（Ｖsat ＋ＶBE）｝以上となり第１の差動
増幅器が動作しなくなった場合、コレクタ電流Ｉ302 を
入出力回路１２に与える。従って見かけ上定電流回路３
２の与える電流がコレクタ電流Ｉ305 から（Ｉ302 ＋Ｉ
305 ）に増加したことになる。
ていた問題は、スルーレートの変動である。そしてこれ
は電流電圧変換回路９１に与えられる電流が、常にコレ
クタ電流Ｉ302 ，Ｉ305 の両方によって規定されるよう
にすることによって解消される。具体的には、入力信号
の電位が（Ｖsat ＋ＶBE）以下となり第２の差動増幅器
が動作しなくなった場合、コレクタ電流Ｉ305 を入出力
回路１１に与える。これによれば見かけ上定電流回路３
１の与える電流がコレクタ電流Ｉ302 から（Ｉ302 ＋Ｉ
305 ）に増加したことになる。同様にして入力信号の電
位が｛Ｖcc−（Ｖsat ＋ＶBE）｝以上となり第１の差動
増幅器が動作しなくなった場合、コレクタ電流Ｉ302 を
入出力回路１２に与える。従って見かけ上定電流回路３
２の与える電流がコレクタ電流Ｉ305 から（Ｉ302 ＋Ｉ
305 ）に増加したことになる。
【０１５２】（Ｃ−１）第５実施例：この発明の第５実
施例は第２の発明の実施例の一つであり、オペアンプ２
０００として呈示される。図６はオペアンプ２０００の
構成を示す回路図である。オペアンプ２０００は第１実
施例のオペアンプ１０００とは異なり、クランプ回路５
１，５２を直接には結線していない。但し、前段階思想
で開示されたオペアンプ４０００に対し、第２実施例で
開示された制御回路６１，６２を増設した構成を有して
いる。但し、第５実施例では制御回路６１，６２は電流
合成回路として機能しているので、以下では電流合成回
路６１，６２と呼称する。
施例は第２の発明の実施例の一つであり、オペアンプ２
０００として呈示される。図６はオペアンプ２０００の
構成を示す回路図である。オペアンプ２０００は第１実
施例のオペアンプ１０００とは異なり、クランプ回路５
１，５２を直接には結線していない。但し、前段階思想
で開示されたオペアンプ４０００に対し、第２実施例で
開示された制御回路６１，６２を増設した構成を有して
いる。但し、第５実施例では制御回路６１，６２は電流
合成回路として機能しているので、以下では電流合成回
路６１，６２と呼称する。
【０１５３】トランジスタ６０２のコレクタはクランプ
回路５１の有するトランジスタ５０１のコレクタに接続
されており、電流合成回路６１はクランプ回路５１と電
位点５との間に介在する格好で設けられている。
回路５１の有するトランジスタ５０１のコレクタに接続
されており、電流合成回路６１はクランプ回路５１と電
位点５との間に介在する格好で設けられている。
【０１５４】一方、トランジスタ６０１のコレクタは入
出力回路１２の有する２つのトランジスタ１０３，１０
４のエミッタに共通して接続される。従って、電流合成
回路６１は定電流回路３２と共に、入出力回路１２へと
電流を供給する事ができる。
出力回路１２の有する２つのトランジスタ１０３，１０
４のエミッタに共通して接続される。従って、電流合成
回路６１は定電流回路３２と共に、入出力回路１２へと
電流を供給する事ができる。
【０１５５】トランジスタ６０３のコレクタはクランプ
回路５２の有するトランジスタ５０３のコレクタに接続
されており、電流合成回路６２はクランプ回路５２と電
位点４との間に介在する格好で設けられている。
回路５２の有するトランジスタ５０３のコレクタに接続
されており、電流合成回路６２はクランプ回路５２と電
位点４との間に介在する格好で設けられている。
【０１５６】一方、トランジスタ６０４のコレクタは入
出力回路１１の有する２つのトランジスタ１０１，１０
２のエミッタに共通して接続される。従って、電流合成
回路６２は定電流回路３１と共に、入出力回路１１へと
電流を供給する事ができる。
出力回路１１の有する２つのトランジスタ１０１，１０
２のエミッタに共通して接続される。従って、電流合成
回路６２は定電流回路３１と共に、入出力回路１１へと
電流を供給する事ができる。
【０１５７】今、オペアンプ２０００を図１５に示すよ
うにボルテージフォロワとして用いた場合を考えると、
入力電圧が（Ｖsat ＋ＶBE）よりも小さい場合には定電
流回路３１の供給する電流Ｉ302 はクランプ回路５１に
のみ流れて、第１の差動増幅器は動作しない。しかし、
クランプ回路５１に流れた電流は電流合成回路６１によ
って入出力回路１２に与えられ、第２の差動増幅器は電
流（Ｉ302 ＋Ｉ305 ）を基にして動作する。
うにボルテージフォロワとして用いた場合を考えると、
入力電圧が（Ｖsat ＋ＶBE）よりも小さい場合には定電
流回路３１の供給する電流Ｉ302 はクランプ回路５１に
のみ流れて、第１の差動増幅器は動作しない。しかし、
クランプ回路５１に流れた電流は電流合成回路６１によ
って入出力回路１２に与えられ、第２の差動増幅器は電
流（Ｉ302 ＋Ｉ305 ）を基にして動作する。
【０１５８】また、入力電圧が（Ｖsat ＋ＶBE）よりも
大きく、｛Ｖcc−（Ｖsat ＋ＶBE）｝よりも小さい場合
には、前段階思想で説明されたように、第１及び第２の
差動増幅器の何れもが動作するので、電流電圧変換回路
９１には電流（Ｉ302 ＋Ｉ305 ）が流れる。
大きく、｛Ｖcc−（Ｖsat ＋ＶBE）｝よりも小さい場合
には、前段階思想で説明されたように、第１及び第２の
差動増幅器の何れもが動作するので、電流電圧変換回路
９１には電流（Ｉ302 ＋Ｉ305 ）が流れる。
【０１５９】更に、入力電圧が｛Ｖcc−（Ｖsat ＋ＶB
E）｝よりも大きい場合には、定電流回路３２の供給す
る電流Ｉ305 はクランプ回路５２にのみ流れて、第２の
差動増幅器は動作しない。しかし、クランプ回路５２に
流れた電流は電流合成回路６２によって入出力回路１１
に与えられ、第１の差動増幅器は電流（Ｉ302 ＋
Ｉ305）を基にして動作する。
E）｝よりも大きい場合には、定電流回路３２の供給す
る電流Ｉ305 はクランプ回路５２にのみ流れて、第２の
差動増幅器は動作しない。しかし、クランプ回路５２に
流れた電流は電流合成回路６２によって入出力回路１１
に与えられ、第１の差動増幅器は電流（Ｉ302 ＋
Ｉ305）を基にして動作する。
【０１６０】従って、結局何れの場合においても電流電
圧変換回路９１には電流（Ｉ302 ＋Ｉ305 ）が流れるの
で、出力信号のスルーレートは一定となる。しかも、流
れる電流は第１の発明の場合よりも大きいのでスルーレ
ートも大きくなる。
圧変換回路９１には電流（Ｉ302 ＋Ｉ305 ）が流れるの
で、出力信号のスルーレートは一定となる。しかも、流
れる電流は第１の発明の場合よりも大きいのでスルーレ
ートも大きくなる。
【０１６１】図７は、図１５と同様にしてオペアンプ２
０００をボルテージフォロワとして用いて入力信号Ｓin
を与えた場合に出力端子に現れる信号を示す波形図であ
る。図７は図１６と対応している。
０００をボルテージフォロワとして用いて入力信号Ｓin
を与えた場合に出力端子に現れる信号を示す波形図であ
る。図７は図１６と対応している。
【０１６２】図１６で示された場合と同様に、時刻ｔ0
で立ち上がり、時刻ｔ3 で立ち下がる矩形波を入力信号
Ｓinに用いると、理想的な出力信号Ｓo1も時刻ｔ0 で立
ち上がり、時刻ｔ3 で立ち下がる。また、第１及び第２
の差動増幅器が動作する期間Ｚ1 ，Ｚ2 は前段階思想と
同様であり、時刻ｔ1 〜時刻ｔ2 及び時刻ｔ4 〜ｔ5に
おいては何れの差動増幅器も動作している（期間
Ｚ3 ）。
で立ち上がり、時刻ｔ3 で立ち下がる矩形波を入力信号
Ｓinに用いると、理想的な出力信号Ｓo1も時刻ｔ0 で立
ち上がり、時刻ｔ3 で立ち下がる。また、第１及び第２
の差動増幅器が動作する期間Ｚ1 ，Ｚ2 は前段階思想と
同様であり、時刻ｔ1 〜時刻ｔ2 及び時刻ｔ4 〜ｔ5に
おいては何れの差動増幅器も動作している（期間
Ｚ3 ）。
【０１６３】既に前段階思想において説明されたよう
に、期間Ｚ3 においては電流電圧変換回路９１には電流
（Ｉ302 ＋Ｉ305 ）が流れる。しかし第１の差動増幅器
が動作する期間Ｚ1 のうち、第２の差動増幅器が動作し
ない期間Ｚ10においても上述のように第１の差動増幅器
には電流（Ｉ302 ＋Ｉ305 ）が流れるので、電流Ｐinも
（Ｉ302 ＋Ｉ305 ）の大きさとなる。同様に、第２の差
動増幅器が動作する期間Ｚ2 のうち、第１の差動増幅器
が動作しない期間Ｚ20においても電流Ｐinは（Ｉ302 ＋
Ｉ305 ）の大きさとなる。
に、期間Ｚ3 においては電流電圧変換回路９１には電流
（Ｉ302 ＋Ｉ305 ）が流れる。しかし第１の差動増幅器
が動作する期間Ｚ1 のうち、第２の差動増幅器が動作し
ない期間Ｚ10においても上述のように第１の差動増幅器
には電流（Ｉ302 ＋Ｉ305 ）が流れるので、電流Ｐinも
（Ｉ302 ＋Ｉ305 ）の大きさとなる。同様に、第２の差
動増幅器が動作する期間Ｚ2 のうち、第１の差動増幅器
が動作しない期間Ｚ20においても電流Ｐinは（Ｉ302 ＋
Ｉ305 ）の大きさとなる。
【０１６４】従って、出力信号Ｓo2は図７に示されるよ
うにスルーレートの変動の無い波形を得ることができ
る。しかもそのスルーレートはＩ302 ＝Ｉ305 とした場
合には第１の発明の２倍の大きさにすることができる。
うにスルーレートの変動の無い波形を得ることができ
る。しかもそのスルーレートはＩ302 ＝Ｉ305 とした場
合には第１の発明の２倍の大きさにすることができる。
【０１６５】（Ｃ−２）第６実施例：第６実施例は第２
の発明の実施例の一つであり、オペアンプ２００１とし
て呈示される。第６実施例は第１の発明の第２実施例に
対応している。図８、図９は両方組み合わせてオペアン
プ２００１の構成を示す回路図である。図８、図９は仮
想線Ｑ1 Ｑ1 において連続する。オペアンプ２００１は
第２実施例のオペアンプ１００１とは異なり、クランプ
回路５１，５２を直接には結線していない。そして、オ
ペアンプ１００１の制御回路６１，６２をそれぞれ制御
回路６７，６８に置換した構成を有している。
の発明の実施例の一つであり、オペアンプ２００１とし
て呈示される。第６実施例は第１の発明の第２実施例に
対応している。図８、図９は両方組み合わせてオペアン
プ２００１の構成を示す回路図である。図８、図９は仮
想線Ｑ1 Ｑ1 において連続する。オペアンプ２００１は
第２実施例のオペアンプ１００１とは異なり、クランプ
回路５１，５２を直接には結線していない。そして、オ
ペアンプ１００１の制御回路６１，６２をそれぞれ制御
回路６７，６８に置換した構成を有している。
【０１６６】制御回路６７は制御回路６１にトランジス
タ６０５を追加した構成を有している。トランジスタ６
０５のベースはトランジスタ６０１，６０２のベースと
共通に接続され、また、トランジスタ６０５のエミッタ
はトランジスタ６０１，６０２のエミッタと共通に接続
されている。従ってトランジスタ６０５もトランジスタ
６０２と同様に、トランジスタ６０１に流れる電流を流
すカレントミラー回路の一つの枝を構成している。
タ６０５を追加した構成を有している。トランジスタ６
０５のベースはトランジスタ６０１，６０２のベースと
共通に接続され、また、トランジスタ６０５のエミッタ
はトランジスタ６０１，６０２のエミッタと共通に接続
されている。従ってトランジスタ６０５もトランジスタ
６０２と同様に、トランジスタ６０１に流れる電流を流
すカレントミラー回路の一つの枝を構成している。
【０１６７】第２実施例で説明されたように、クランプ
回路５１に流れる電流がトランジスタ６０１のコレクタ
に流れるので、トランジスタ１０１，１０２に電流が流
れない場合、即ち第１の差動増幅器が動作しない場合に
はトランジスタ６０５のコレクタには定電流回路３１の
与えるコレクタ電流Ｉ302 が流れる。
回路５１に流れる電流がトランジスタ６０１のコレクタ
に流れるので、トランジスタ１０１，１０２に電流が流
れない場合、即ち第１の差動増幅器が動作しない場合に
はトランジスタ６０５のコレクタには定電流回路３１の
与えるコレクタ電流Ｉ302 が流れる。
【０１６８】トランジスタ６０５のコレクタは入出力回
路１２のトランジスタ１０３，１０４のエミッタに共通
して接続されている。従って、電流合成回路６７は定電
流回路３２と共に、入出力回路１２へと電流を供給する
事ができる。
路１２のトランジスタ１０３，１０４のエミッタに共通
して接続されている。従って、電流合成回路６７は定電
流回路３２と共に、入出力回路１２へと電流を供給する
事ができる。
【０１６９】同様にして、制御回路６８は制御回路６２
にトランジスタ６０６を追加した構成を有している。ト
ランジスタ６０６のベースはトランジスタ６０３，６０
４のベースと共通に接続され、また、トランジスタ６０
６のエミッタはトランジスタ６０３，６０４のエミッタ
と共通に接続されている。従ってトランジスタ６０６も
トランジスタ６０４と同様に、トランジスタ６０３に流
れる電流を流すカレントミラー回路の一つの枝を構成し
ている。
にトランジスタ６０６を追加した構成を有している。ト
ランジスタ６０６のベースはトランジスタ６０３，６０
４のベースと共通に接続され、また、トランジスタ６０
６のエミッタはトランジスタ６０３，６０４のエミッタ
と共通に接続されている。従ってトランジスタ６０６も
トランジスタ６０４と同様に、トランジスタ６０３に流
れる電流を流すカレントミラー回路の一つの枝を構成し
ている。
【０１７０】第２実施例で説明されたように、クランプ
回路５２に流れる電流がトランジスタ６０３のコレクタ
に流れるので、トランジスタ１０３，１０４に電流が流
れない場合、即ち第２の差動増幅器が動作しない場合に
はトランジスタ６０６のコレクタには定電流回路３２の
与えるコレクタ電流Ｉ305 が流れる。
回路５２に流れる電流がトランジスタ６０３のコレクタ
に流れるので、トランジスタ１０３，１０４に電流が流
れない場合、即ち第２の差動増幅器が動作しない場合に
はトランジスタ６０６のコレクタには定電流回路３２の
与えるコレクタ電流Ｉ305 が流れる。
【０１７１】トランジスタ６０６のコレクタは入出力回
路１１のトランジスタ１０１，１０２のエミッタに共通
して接続されている。従って、電流合成回路６８は定電
流回路３１と共に、入出力回路１１へと電流を供給する
事ができる。
路１１のトランジスタ１０１，１０２のエミッタに共通
して接続されている。従って、電流合成回路６８は定電
流回路３１と共に、入出力回路１１へと電流を供給する
事ができる。
【０１７２】従って、第６実施例によれば、第２実施例
と同様にして入力信号の電位の範囲を大きくしつつ入力
電流を小さくする事ができ、更に第５実施例と同様にス
ルーレートを一定にする事ができる。
と同様にして入力信号の電位の範囲を大きくしつつ入力
電流を小さくする事ができ、更に第５実施例と同様にス
ルーレートを一定にする事ができる。
【０１７３】（Ｃ−３）第７実施例：第７実施例は第２
の発明の実施例の一つであり、オペアンプ２００２とし
て呈示される。第７実施例は第１の発明の第３実施例に
対応している。図１０、図１１は両方組み合わせてオペ
アンプ２００２の構成を示す回路図である。図１０、図
１１は仮想線Ｑ2 Ｑ2 において連続する。オペアンプ２
００２は第３実施例のオペアンプ１００２とは異なり、
クランプ回路５３，５４を直接には結線していない。そ
して、電流合成回路６９，７０が増設された構成を有し
ている。
の発明の実施例の一つであり、オペアンプ２００２とし
て呈示される。第７実施例は第１の発明の第３実施例に
対応している。図１０、図１１は両方組み合わせてオペ
アンプ２００２の構成を示す回路図である。図１０、図
１１は仮想線Ｑ2 Ｑ2 において連続する。オペアンプ２
００２は第３実施例のオペアンプ１００２とは異なり、
クランプ回路５３，５４を直接には結線していない。そ
して、電流合成回路６９，７０が増設された構成を有し
ている。
【０１７４】電流合成回路６９はクランプ回路５３の有
するトランジスタ５０３ｂのコレクタと電位点４との間
に介在して設けられている。電流合成回路６９は２つの
カレントミラー回路から構成されている。
するトランジスタ５０３ｂのコレクタと電位点４との間
に介在して設けられている。電流合成回路６９は２つの
カレントミラー回路から構成されている。
【０１７５】一方のカレントミラー回路は２つのＰＮＰ
トランジスタ６０３ｃ，６０４ｃから構成されており、
他方のカレントミラー回路は２つのＮＰＮトランジスタ
６０１ｃ，６０２ｃから構成されている。
トランジスタ６０３ｃ，６０４ｃから構成されており、
他方のカレントミラー回路は２つのＮＰＮトランジスタ
６０１ｃ，６０２ｃから構成されている。
【０１７６】トランジスタ６０３ｃ，６０４ｃのエミッ
タは共通して電位点４に接続され、またトランジスタ６
０３ｃ，６０４ｃのベース及びトランジスタ６０３ｃの
コレクタは共通してトランジスタ５０３ｂのコレクタに
接続されている。
タは共通して電位点４に接続され、またトランジスタ６
０３ｃ，６０４ｃのベース及びトランジスタ６０３ｃの
コレクタは共通してトランジスタ５０３ｂのコレクタに
接続されている。
【０１７７】一方、トランジスタ６０１ｃ，６０２ｃの
エミッタは共通して電位点５に接続され、またトランジ
スタ６０１ｃ，６０２ｃのベース及びトランジスタ６０
１ｃのコレクタは共通してトランジスタ６０４ｃのコレ
クタに接続されている。
エミッタは共通して電位点５に接続され、またトランジ
スタ６０１ｃ，６０２ｃのベース及びトランジスタ６０
１ｃのコレクタは共通してトランジスタ６０４ｃのコレ
クタに接続されている。
【０１７８】従って、トランジスタ５０３ｂに流れる電
流はトランジスタ６０２ｃにも流れることになる。そし
てトランジスタ６０２ｃのコレクタは、入出力回路１２
のトランジスタ１０３，１０４のエミッタに共通して接
続される。このため、電流合成回路６９は、定電流回路
３２と共に入出力回路１２へと電流を供給する事ができ
る。
流はトランジスタ６０２ｃにも流れることになる。そし
てトランジスタ６０２ｃのコレクタは、入出力回路１２
のトランジスタ１０３，１０４のエミッタに共通して接
続される。このため、電流合成回路６９は、定電流回路
３２と共に入出力回路１２へと電流を供給する事ができ
る。
【０１７９】また、電流合成回路７０はクランプ回路５
４の有するトランジスタ５０１ａのコレクタと電位点５
との間に介在して設けられている。電流合成回路７０は
２つのカレントミラー回路から構成されている。
４の有するトランジスタ５０１ａのコレクタと電位点５
との間に介在して設けられている。電流合成回路７０は
２つのカレントミラー回路から構成されている。
【０１８０】一方のカレントミラー回路は２つのＮＰＮ
トランジスタ６０１ｄ，６０２ｄから構成されており、
他方のカレントミラー回路は２つのＰＮＰトランジスタ
６０３ｄ，６０４ｄから構成されている。
トランジスタ６０１ｄ，６０２ｄから構成されており、
他方のカレントミラー回路は２つのＰＮＰトランジスタ
６０３ｄ，６０４ｄから構成されている。
【０１８１】トランジスタ６０１ｄ，６０２ｄのエミッ
タは共通して電位点５に接続され、またトランジスタ６
０１ｄ，６０２ｄのベース及びトランジスタ６０１ｄの
コレクタは共通してトランジスタ５０１ａのコレクタに
接続されている。
タは共通して電位点５に接続され、またトランジスタ６
０１ｄ，６０２ｄのベース及びトランジスタ６０１ｄの
コレクタは共通してトランジスタ５０１ａのコレクタに
接続されている。
【０１８２】一方、トランジスタ６０３ｄ，６０４ｄの
エミッタは共通して電位点４に接続され、またトランジ
スタ６０３ｄ，６０４ｄのベース及びトランジスタ６０
３ｄのコレクタは共通してトランジスタ６０２ｄのコレ
クタに接続されている。
エミッタは共通して電位点４に接続され、またトランジ
スタ６０３ｄ，６０４ｄのベース及びトランジスタ６０
３ｄのコレクタは共通してトランジスタ６０２ｄのコレ
クタに接続されている。
【０１８３】従って、トランジスタ５０１ａに流れる電
流はトランジスタ６０４ｄにも流れることになる。そし
てトランジスタ６０４ｄのコレクタは、入出力回路１１
のトランジスタ１０１，１０２のエミッタに共通して接
続される。このため、電流合成回路７０は、定電流回路
３１と共に入出力回路１１へと電流を供給する事ができ
る。
流はトランジスタ６０４ｄにも流れることになる。そし
てトランジスタ６０４ｄのコレクタは、入出力回路１１
のトランジスタ１０１，１０２のエミッタに共通して接
続される。このため、電流合成回路７０は、定電流回路
３１と共に入出力回路１１へと電流を供給する事ができ
る。
【０１８４】一方、クランプ回路５３によってエミッタ
フォロワ回路７２の動作が停止された場合に、トランジ
スタ７０４に流れる電流がトランジスタ５０３ｂ，６０
３ｃに流れ、電流合成回路６９が入出力回路１２に電流
を与える。従って電流合成回路６９のトランジスタ６０
２ｃが流す電流をＩ302 に等しくすれば、第５実施例と
同様に第１差動増幅器の動作が停止した場合（これはエ
ミッタフォロワ回路７２の動作が停止する事によって生
じる）に、第２差動増幅器の入出力回路１２には（Ｉ
305 ＋Ｉ302 ）の電流が与えられる。このように、トラ
ンジスタ６０２ｃが流す電流をＩ302 に等しくすること
は、トランジスタ７０４，６０１ｃ，６０２ｃ，６０３
ｃ，６０４ｃのトランジスタサイズの設計によって容易
に実現することができる。
フォロワ回路７２の動作が停止された場合に、トランジ
スタ７０４に流れる電流がトランジスタ５０３ｂ，６０
３ｃに流れ、電流合成回路６９が入出力回路１２に電流
を与える。従って電流合成回路６９のトランジスタ６０
２ｃが流す電流をＩ302 に等しくすれば、第５実施例と
同様に第１差動増幅器の動作が停止した場合（これはエ
ミッタフォロワ回路７２の動作が停止する事によって生
じる）に、第２差動増幅器の入出力回路１２には（Ｉ
305 ＋Ｉ302 ）の電流が与えられる。このように、トラ
ンジスタ６０２ｃが流す電流をＩ302 に等しくすること
は、トランジスタ７０４，６０１ｃ，６０２ｃ，６０３
ｃ，６０４ｃのトランジスタサイズの設計によって容易
に実現することができる。
【０１８５】同様にして、クランプ回路５４によってエ
ミッタフォロワ回路７３の動作が停止されて第２の差動
増幅器の動作が停止した場合には、トランジスタ７０６
に流れる電流がトランジスタ５０１ａ，６０１ｄに流
れ、電流合成回路７０が入出力回路１１に電流を与え
る。この電流はＩ305 に設定することができ、第１差動
増幅器の入出力回路１１には（Ｉ305 ＋Ｉ302 ）の電流
が与えられる。
ミッタフォロワ回路７３の動作が停止されて第２の差動
増幅器の動作が停止した場合には、トランジスタ７０６
に流れる電流がトランジスタ５０１ａ，６０１ｄに流
れ、電流合成回路７０が入出力回路１１に電流を与え
る。この電流はＩ305 に設定することができ、第１差動
増幅器の入出力回路１１には（Ｉ305 ＋Ｉ302 ）の電流
が与えられる。
【０１８６】従って、電流電圧変換回路９１に供給され
る電流Ｐinの値は第１及び第２差動増幅器の動作に拘ら
ずしない。結局、第５実施例と同様にしてスルーレート
を均一にする事ができ、しかも第３実施例と同様にし
て、Ｖsat 〜（Ｖcc−Ｖsat ）まで入力信号の電位範囲
を広げることができ、入力信号の電流も小さくすること
ができる。
る電流Ｐinの値は第１及び第２差動増幅器の動作に拘ら
ずしない。結局、第５実施例と同様にしてスルーレート
を均一にする事ができ、しかも第３実施例と同様にし
て、Ｖsat 〜（Ｖcc−Ｖsat ）まで入力信号の電位範囲
を広げることができ、入力信号の電流も小さくすること
ができる。
【０１８７】（Ｃ−４）第８実施例：第８実施例は第２
の発明の実施例の一つであり、オペアンプ２００３とし
て呈示される。第８実施例は第１の発明の第４実施例に
対応している。図１２、図１３は両方組み合わせてオペ
アンプ２００３の構成を示す回路図である。図１２、図
１３は仮想線Ｑ3 Ｑ3 において連続する。オペアンプ２
００３は第４実施例のオペアンプ１００３とは異なり、
クランプ回路５３，５４を直接には結線していない。そ
して、制御回路６４，６５の代わりに電流合成回路６４
１，６５１が置換されて設けられた構成を有している。
の発明の実施例の一つであり、オペアンプ２００３とし
て呈示される。第８実施例は第１の発明の第４実施例に
対応している。図１２、図１３は両方組み合わせてオペ
アンプ２００３の構成を示す回路図である。図１２、図
１３は仮想線Ｑ3 Ｑ3 において連続する。オペアンプ２
００３は第４実施例のオペアンプ１００３とは異なり、
クランプ回路５３，５４を直接には結線していない。そ
して、制御回路６４，６５の代わりに電流合成回路６４
１，６５１が置換されて設けられた構成を有している。
【０１８８】電流合成回路６４１は制御回路６４にＰＮ
Ｐトランジスタ６０５ｂと、２つのＮＰＮトランジスタ
６１１ｂ，６１２ｂとを付加した構成を有している。ト
ランジスタ６０５ｂのベースはトランジスタ６０３ｂ，
６０４ｂのベースに共通して接続されている。よって、
トランジスタ６０５ｂはトランジスタ６０４ｂと共にト
ランジスタ６０３ｂに流れる電流を与えるカレントミラ
ー回路の枝の一つとなっている。
Ｐトランジスタ６０５ｂと、２つのＮＰＮトランジスタ
６１１ｂ，６１２ｂとを付加した構成を有している。ト
ランジスタ６０５ｂのベースはトランジスタ６０３ｂ，
６０４ｂのベースに共通して接続されている。よって、
トランジスタ６０５ｂはトランジスタ６０４ｂと共にト
ランジスタ６０３ｂに流れる電流を与えるカレントミラ
ー回路の枝の一つとなっている。
【０１８９】一方、トランジスタ６１１ｂ，６１２ｂは
カレントミラー回路を構成している。即ち、両トランジ
スタのエミッタは共通して電位点５に接続され、トラン
ジスタ６１１ｂ，６１２ｂのベース及びトランジスタ６
１１ｂのコレクタはトランジスタ６０５ｂのコレクタに
共通して接続されている。したがって、トランジスタ６
０３ｂに流れた電流はトランジスタ６１２ｂにも流れ
る。
カレントミラー回路を構成している。即ち、両トランジ
スタのエミッタは共通して電位点５に接続され、トラン
ジスタ６１１ｂ，６１２ｂのベース及びトランジスタ６
１１ｂのコレクタはトランジスタ６０５ｂのコレクタに
共通して接続されている。したがって、トランジスタ６
０３ｂに流れた電流はトランジスタ６１２ｂにも流れ
る。
【０１９０】ところでトランジスタ６１２ｂのコレクタ
は入出力回路１２に接続されており、定電流回路３２と
共に入出力回路１２に電流を供給する事ができる。
は入出力回路１２に接続されており、定電流回路３２と
共に入出力回路１２に電流を供給する事ができる。
【０１９１】また電流合成回路６５１は制御回路６５に
ＮＰＮトランジスタ６０６ａと、２つのＰＮＰトランジ
スタ６１３ａ，６１４ａとを付加した構成を有してい
る。トランジスタ６０６ａのベースはトランジスタ６０
１ａ，６０２ａのベースに共通して接続されている。よ
って、トランジスタ６０６ａはトランジスタ６０２ａと
共にトランジスタ６０１ａに流れる電流を与えるカレン
トミラー回路の枝の一つとなっている。
ＮＰＮトランジスタ６０６ａと、２つのＰＮＰトランジ
スタ６１３ａ，６１４ａとを付加した構成を有してい
る。トランジスタ６０６ａのベースはトランジスタ６０
１ａ，６０２ａのベースに共通して接続されている。よ
って、トランジスタ６０６ａはトランジスタ６０２ａと
共にトランジスタ６０１ａに流れる電流を与えるカレン
トミラー回路の枝の一つとなっている。
【０１９２】一方、トランジスタ６１３ａ，６１４ａは
カレントミラー回路を構成している。即ち、両トランジ
スタのエミッタは共通して電位点４に接続され、トラン
ジスタ６１３ａ，６１４ａのベース及びトランジスタ６
１３ａのコレクタはトランジスタ６０６ａのコレクタに
共通して接続されている。したがって、トランジスタ６
０１ａに流れた電流はトランジスタ６１４ａにも流れ
る。
カレントミラー回路を構成している。即ち、両トランジ
スタのエミッタは共通して電位点４に接続され、トラン
ジスタ６１３ａ，６１４ａのベース及びトランジスタ６
１３ａのコレクタはトランジスタ６０６ａのコレクタに
共通して接続されている。したがって、トランジスタ６
０１ａに流れた電流はトランジスタ６１４ａにも流れ
る。
【０１９３】ところでトランジスタ６１４ａのコレクタ
は入出力回路１１に接続されており、定電流回路３１と
共に入出力回路１１に電流を供給する事ができる。
は入出力回路１１に接続されており、定電流回路３１と
共に入出力回路１１に電流を供給する事ができる。
【０１９４】従って第７実施例と同様にして、第１及び
第２の差動増幅器の一方が動作しない場合にも、電流電
圧変換回路９１に供給される電流Ｐinの値は変動しな
い。このため第５実施例と同様にしてスルーレートを均
一にする事ができる。しかも第４実施例と同様にして、
入力端子１，２に流れる電流を一層抑制しつつ入力信号
の電位範囲を広げることができる。
第２の差動増幅器の一方が動作しない場合にも、電流電
圧変換回路９１に供給される電流Ｐinの値は変動しな
い。このため第５実施例と同様にしてスルーレートを均
一にする事ができる。しかも第４実施例と同様にして、
入力端子１，２に流れる電流を一層抑制しつつ入力信号
の電位範囲を広げることができる。
【０１９５】Ｄ．その他：第１実施例で述べたように、
ボルテージフォロワとしてこの発明を適用することがで
きるが、この発明はボルテージフォロワに対する適用に
限定されるものではないことは各実施例の説明から明ら
かである。即ち、必ずしも出力端子３は、反転入力端子
２と接続して使用される必要はない。
ボルテージフォロワとしてこの発明を適用することがで
きるが、この発明はボルテージフォロワに対する適用に
限定されるものではないことは各実施例の説明から明ら
かである。即ち、必ずしも出力端子３は、反転入力端子
２と接続して使用される必要はない。
【０１９６】
【発明の効果】この発明のうち請求項１にかかる増幅回
路においては、第１増幅器と第２増幅器の動作が重複し
ないので、出力電流を規定するものは第１定電流と第２
定電流の何れか一方となる。従って、第１及び第２定電
流の両者が出力電流を規定する場合と、第１及び第２定
電流の何れか一方が出力電流を規定する場合との差が生
じることもない。
路においては、第１増幅器と第２増幅器の動作が重複し
ないので、出力電流を規定するものは第１定電流と第２
定電流の何れか一方となる。従って、第１及び第２定電
流の両者が出力電流を規定する場合と、第１及び第２定
電流の何れか一方が出力電流を規定する場合との差が生
じることもない。
【０１９７】この発明のうち請求項２にかかる増幅回路
においては、第１増幅器と第２増幅器の動作が境界電位
を境として増幅動作を分担するので、第１増幅器と第２
増幅器の動作が重複しない。
においては、第１増幅器と第２増幅器の動作が境界電位
を境として増幅動作を分担するので、第１増幅器と第２
増幅器の動作が重複しない。
【０１９８】この発明のうち請求項３にかかる増幅回路
においては、第１定電流回路が一定の第１定電流を流す
ので、第１及び第２電流の和を一定に保つことができ
る。よって第１及び第２電流を、第１及び第２信号の大
きさに基づいて出力する事ができる。また、第２定電流
回路が一定の第２定電流を流すので、第３及び第４電流
の和を一定に保つことができる。よって第３及び第４電
流を、第１及び第２信号の大きさに基づいて出力する事
ができる。
においては、第１定電流回路が一定の第１定電流を流す
ので、第１及び第２電流の和を一定に保つことができ
る。よって第１及び第２電流を、第１及び第２信号の大
きさに基づいて出力する事ができる。また、第２定電流
回路が一定の第２定電流を流すので、第３及び第４電流
の和を一定に保つことができる。よって第３及び第４電
流を、第１及び第２信号の大きさに基づいて出力する事
ができる。
【０１９９】この発明のうち請求項４にかかる増幅回路
においては、第１差動増幅器を停止すべき場合には第１
差動増幅器の有する第１定電流回路の流す電流が引き抜
かれる。このため第１入出力回路には第１定電流が供給
されなくなって、第１差動増幅器の動作が停止する。同
様に、第２差動増幅器を停止すべき場合には第２差動増
幅器の有する第２定電流回路の流す電流が引き抜かれ
る。このため第２入出力回路には第２定電流が供給され
なくなって、第２差動増幅器の動作が停止する。
においては、第１差動増幅器を停止すべき場合には第１
差動増幅器の有する第１定電流回路の流す電流が引き抜
かれる。このため第１入出力回路には第１定電流が供給
されなくなって、第１差動増幅器の動作が停止する。同
様に、第２差動増幅器を停止すべき場合には第２差動増
幅器の有する第２定電流回路の流す電流が引き抜かれ
る。このため第２入出力回路には第２定電流が供給され
なくなって、第２差動増幅器の動作が停止する。
【０２００】この発明のうち請求項５にかかる増幅回路
においては、第１及び第２引き抜きトランジスタのそれ
ぞれの制御電極の電位が同一にされるので、この電位を
境界電位として第１及び第２制限回路がそれぞれ第１及
び第２差動増幅器の動作／停止を制御する。
においては、第１及び第２引き抜きトランジスタのそれ
ぞれの制御電極の電位が同一にされるので、この電位を
境界電位として第１及び第２制限回路がそれぞれ第１及
び第２差動増幅器の動作／停止を制御する。
【０２０１】この発明のうち請求項６にかかる増幅回路
においては、第１差動増幅器を停止すべき場合には第１
差動増幅器の有する第１及び第２ボルテージフォロワ回
路の動作を停止し、第１差動増幅器の動作が停止する。
同様にして、第２差動増幅器を停止すべき場合には第２
差動増幅器の有する第３及び第４ボルテージフォロワ回
路の動作を停止し、第２差動増幅器の動作が停止する。
更に、第１及び第２入力端に流れる電流を抑制する事が
できる。
においては、第１差動増幅器を停止すべき場合には第１
差動増幅器の有する第１及び第２ボルテージフォロワ回
路の動作を停止し、第１差動増幅器の動作が停止する。
同様にして、第２差動増幅器を停止すべき場合には第２
差動増幅器の有する第３及び第４ボルテージフォロワ回
路の動作を停止し、第２差動増幅器の動作が停止する。
更に、第１及び第２入力端に流れる電流を抑制する事が
できる。
【０２０２】この発明のうち請求項７にかかる増幅回路
においては、第１差動増幅器を停止すべき場合には第１
及び第２引き抜きトランジスタによって、第１及び第２
エミッタフォロワ用電流を引き抜き、第１及び第２ボル
テージフォロワ回路の動作を停止する事ができる。同様
にして、第２差動増幅器を停止すべき場合には第３及び
第４引き抜きトランジスタによって、第３及び第４エミ
ッタフォロワ用電流を引き抜き、第３及び第４ボルテー
ジフォロワ回路の動作を停止する事ができる。しかも第
１乃至第４引き抜きトランジスタは、それぞれ第１乃至
第４エミッタフォロワ用トランジスタとベース・エミッ
タ間電圧が等しく設計されているので、第１及び第２電
圧源によって与えられた電位を境として、第１乃至第４
ボルテージフォロワ回路の動作／停止が制御される。
においては、第１差動増幅器を停止すべき場合には第１
及び第２引き抜きトランジスタによって、第１及び第２
エミッタフォロワ用電流を引き抜き、第１及び第２ボル
テージフォロワ回路の動作を停止する事ができる。同様
にして、第２差動増幅器を停止すべき場合には第３及び
第４引き抜きトランジスタによって、第３及び第４エミ
ッタフォロワ用電流を引き抜き、第３及び第４ボルテー
ジフォロワ回路の動作を停止する事ができる。しかも第
１乃至第４引き抜きトランジスタは、それぞれ第１乃至
第４エミッタフォロワ用トランジスタとベース・エミッ
タ間電圧が等しく設計されているので、第１及び第２電
圧源によって与えられた電位を境として、第１乃至第４
ボルテージフォロワ回路の動作／停止が制御される。
【０２０３】この発明のうち請求項８にかかる増幅回路
においては、第１乃至第４電流補償回路によって、第１
乃至第４エミッタフォロワ用トランジスタの制御電極に
流れる電流を抑制できるので、第１及び第２入力端子に
流れる電流を一層抑制することができる。更に、第１乃
至第４エミッタフォロワ用トランジスタが停止すべき場
合には、それぞれ第１乃至第４制御回路が第１乃至第４
電流補償回路を停止させる。
においては、第１乃至第４電流補償回路によって、第１
乃至第４エミッタフォロワ用トランジスタの制御電極に
流れる電流を抑制できるので、第１及び第２入力端子に
流れる電流を一層抑制することができる。更に、第１乃
至第４エミッタフォロワ用トランジスタが停止すべき場
合には、それぞれ第１乃至第４制御回路が第１乃至第４
電流補償回路を停止させる。
【０２０４】この発明のうち請求項９にかかる増幅回路
においては、第１及び第４引き抜きトランジスタの制御
電極に与えられた電位を境界電位として、第１及び第２
制限回路の動作を排他的に制御する事ができる。
においては、第１及び第４引き抜きトランジスタの制御
電極に与えられた電位を境界電位として、第１及び第２
制限回路の動作を排他的に制御する事ができる。
【０２０５】この発明のうち請求項１０にかかる増幅回
路においては、第１及び第２差動増幅器の両方が動作す
る場合は勿論、何れか一方のみが動作している場合にお
いても、出力電流を規定するものは第１定電流と第２定
電流の両方となる。従って、第１及び第２差動増幅器の
動作／停止に拘らず、出力電流を規定する電流は一定で
ある。
路においては、第１及び第２差動増幅器の両方が動作す
る場合は勿論、何れか一方のみが動作している場合にお
いても、出力電流を規定するものは第１定電流と第２定
電流の両方となる。従って、第１及び第２差動増幅器の
動作／停止に拘らず、出力電流を規定する電流は一定で
ある。
【０２０６】この発明のうち請求項１１にかかる増幅回
路においては、第１入出力回路に第１定電流が供給され
なくなる場合には、第２入出力回路に第１定電流が供給
される。同様にして、第２入出力回路に第２定電流が供
給されなくなる場合には、第１入出力回路に第２定電流
が供給される。従って、何れの場合にも、出力電流を規
定する電流は第１定電流と第２定電流の和で一定とな
る。
路においては、第１入出力回路に第１定電流が供給され
なくなる場合には、第２入出力回路に第１定電流が供給
される。同様にして、第２入出力回路に第２定電流が供
給されなくなる場合には、第１入出力回路に第２定電流
が供給される。従って、何れの場合にも、出力電流を規
定する電流は第１定電流と第２定電流の和で一定とな
る。
【０２０７】この発明のうち請求項１２にかかる増幅回
路においては、第１及び第２の電圧源が第１及び第２範
囲を規定する。また、第１及び第２引き抜きトランジス
タによって第１及び第２定電流が第１及び第２電流合成
回路に与えられる。
路においては、第１及び第２の電圧源が第１及び第２範
囲を規定する。また、第１及び第２引き抜きトランジス
タによって第１及び第２定電流が第１及び第２電流合成
回路に与えられる。
【０２０８】この発明のうち請求項１３にかかる増幅回
路においては、第２値を基準として第１入出力回路の動
作／停止が制御され、第３値を基準として第２入出力回
路の動作／停止が制御される。
路においては、第２値を基準として第１入出力回路の動
作／停止が制御され、第３値を基準として第２入出力回
路の動作／停止が制御される。
【０２０９】この発明のうち請求項１４にかかる増幅回
路においては、第１及び第２電流補償回路によって、第
１乃至第４入力端に流れる電流を抑制できるので、第１
及び第２入力端子に流れる電流を抑制することができ
る。
路においては、第１及び第２電流補償回路によって、第
１乃至第４入力端に流れる電流を抑制できるので、第１
及び第２入力端子に流れる電流を抑制することができ
る。
【０２１０】この発明のうち請求項１５にかかる増幅回
路においては、第１差動増幅器を停止すべき場合には第
１差動増幅器の有する第１及び第２ボルテージフォロワ
回路の動作を停止し、第１差動増幅器の動作が停止す
る。同様にして、第２差動増幅器を停止すべき場合には
第２差動増幅器の有する第３及び第４ボルテージフォロ
ワ回路の動作を停止し、第２差動増幅器の動作が停止す
る。更に、第１及び第２入力端に流れる電流を抑制する
事ができる。
路においては、第１差動増幅器を停止すべき場合には第
１差動増幅器の有する第１及び第２ボルテージフォロワ
回路の動作を停止し、第１差動増幅器の動作が停止す
る。同様にして、第２差動増幅器を停止すべき場合には
第２差動増幅器の有する第３及び第４ボルテージフォロ
ワ回路の動作を停止し、第２差動増幅器の動作が停止す
る。更に、第１及び第２入力端に流れる電流を抑制する
事ができる。
【０２１１】この発明のうち請求項１６にかかる増幅回
路においては、第１差動増幅器を停止すべき場合には第
１及び第２引き抜きトランジスタによって、第１及び第
２エミッタフォロワ用電流を引き抜き、第１及び第２ボ
ルテージフォロワ回路の動作を停止する事ができる。同
様にして、第２差動増幅器を停止すべき場合には第３及
び第４引き抜きトランジスタによって、第３及び第４エ
ミッタフォロワ用電流を引き抜き、第３及び第４ボルテ
ージフォロワ回路の動作を停止する事ができる。しかも
第１乃至第４引き抜きトランジスタは、それぞれ第１乃
至第４エミッタフォロワ用トランジスタとベース・エミ
ッタ間電圧が等しく設計されているので、第１及び第２
電圧源によって与えられた電位を境として、第１乃至第
４ボルテージフォロワ回路の動作／停止が制御される。
路においては、第１差動増幅器を停止すべき場合には第
１及び第２引き抜きトランジスタによって、第１及び第
２エミッタフォロワ用電流を引き抜き、第１及び第２ボ
ルテージフォロワ回路の動作を停止する事ができる。同
様にして、第２差動増幅器を停止すべき場合には第３及
び第４引き抜きトランジスタによって、第３及び第４エ
ミッタフォロワ用電流を引き抜き、第３及び第４ボルテ
ージフォロワ回路の動作を停止する事ができる。しかも
第１乃至第４引き抜きトランジスタは、それぞれ第１乃
至第４エミッタフォロワ用トランジスタとベース・エミ
ッタ間電圧が等しく設計されているので、第１及び第２
電圧源によって与えられた電位を境として、第１乃至第
４ボルテージフォロワ回路の動作／停止が制御される。
【０２１２】この発明のうち請求項１７にかかる増幅回
路においては、第１乃至第４電流補償回路によって、第
１乃至第４エミッタフォロワ用トランジスタの制御電極
に流れる電流を抑制できるので、第１及び第２入力端子
に流れる電流を一層抑制することができる。更に、第１
乃至第４エミッタフォロワ用トランジスタが停止すべき
場合には、それぞれ第１乃至第４制御回路が第１乃至第
４電流補償回路を停止させる。
路においては、第１乃至第４電流補償回路によって、第
１乃至第４エミッタフォロワ用トランジスタの制御電極
に流れる電流を抑制できるので、第１及び第２入力端子
に流れる電流を一層抑制することができる。更に、第１
乃至第４エミッタフォロワ用トランジスタが停止すべき
場合には、それぞれ第１乃至第４制御回路が第１乃至第
４電流補償回路を停止させる。
【図１】 この発明の第１実施例を示す回路図である。
【図２】 この発明の第１実施例の動作を説明する波形
図である。
図である。
【図３】 この発明の第２実施例を示す回路図である。
【図４】 この発明の第３実施例を示す回路図である。
【図５】 この発明の第４実施例を示す回路図である。
【図６】 この発明の第５実施例を示す回路図である。
【図７】 この発明の第５実施例の動作を説明する波形
図である。
図である。
【図８】 この発明の第６実施例の一部を示す回路図で
ある。
ある。
【図９】 この発明の第６実施例の一部を示す回路図で
ある。
ある。
【図１０】 この発明の第７実施例の一部を示す回路図
である。
である。
【図１１】 この発明の第７実施例の一部を示す回路図
である。
である。
【図１２】 この発明の第８実施例の一部を示す回路図
である。
である。
【図１３】 この発明の第８実施例の一部を示す回路図
である。
である。
【図１４】 この発明の前段階思想を示す回路図であ
る。
る。
【図１５】 この発明の前段階思想を示す回路図であ
る。
る。
【図１６】 この発明の前段階思想の動作を説明する回
路図である。
路図である。
【図１７】 従来の技術を示す回路図である。
１ 非反転入力端子、２ 反転入力端子、３ 出力端
子、９ 電流電圧変換回路、１１，１２ 入力回路、２
１〜２４，６１，６２，６４１，６５１ 電流合成回
路、３１，３２ 定電流回路、４１〜４６ ベース電流
補償回路、５１〜５６ クランプ回路、６１〜６８ 制
御回路、７１〜７８ エミッタフォロワ回路。
子、９ 電流電圧変換回路、１１，１２ 入力回路、２
１〜２４，６１，６２，６４１，６５１ 電流合成回
路、３１，３２ 定電流回路、４１〜４６ ベース電流
補償回路、５１〜５６ クランプ回路、６１〜６８ 制
御回路、７１〜７８ エミッタフォロワ回路。
Claims (17)
- 【請求項１】 （ａ）それぞれ第１及び第２信号が与え
られる第１及び第２入力端子と、 （ｂ）前記第１及び第２信号の大きさに基づいてそれぞ
れ出力され、互いの電流値の和が一定の第１定電流に等
しい、第１及び第２電流を出力する第１差動増幅器と、 （ｃ）前記第１及び第２信号の大きさに基づいてそれぞ
れ出力され、互いの電流値の和が一定の第２定電流に等
しい、第３及び第４電流を出力する第２差動増幅器と、 （ｄ）それぞれ前記第１及び第２差動増幅器の動作を制
御する第１及び第２制限回路と、 （ｅ）前記第２電流と前記第３電流の和から、前記第１
電流と前記第４電流の和を引いた電流が与えられる出力
端子とを備え、 前記第１及び第２差動増幅器は前記第１及び第２制限回
路によって排他的に動作する増幅回路。 - 【請求項２】 前記第１制限回路は前記第１及び第２入
力信号が境界電位以上になった場合に前記第１差動増幅
器の動作を停止させ、 前記第２制限回路は前記第１及び第２入力信号が前記境
界電位以下になった場合に前記第２差動増幅器の動作を
停止させる、請求項１記載の増幅回路。 - 【請求項３】 前記第１差動増幅器は （ｂ−１）前記第１定電流を流す第１定電流回路を有
し、 前記第２差動増幅器は （ｃ−１）前記第２定電流を流す第２定電流回路を有す
る、請求項２記載の増幅回路。 - 【請求項４】 前記第１差動増幅器は （ｂ−２）（ｂ−２−１）前記第１定電流回路から前記
第１定電流を供給される第１電流供給端と、（ｂ−２−
２）前記第１及び第２信号がそれぞれ与えられる第１及
び第２入力端と、（ｂ−２−３）前記第１及び第２電流
をそれぞれ出力する第１及び第２出力端とを含む第１入
出力回路を更に有し、 前記第１制限回路は（ｄ−１−１）制御電極と、前記第
１及び第２入力信号が前記境界電位以上になった場合に
前記第１定電流を前記第１電流供給端から引き抜く第１
及び第２の電流電極とを含む第１引き抜きトランジスタ
と、（ｄ−１−２）前記第１引き抜きトランジスタの前
記制御電極を前記境界電位に保つ第１電圧源とを有し、 前記第２差動増幅器は （ｃ−２）（ｃ−２−１）前記第２定電流回路から前記
第２定電流を供給される第２電流供給端と、（ｃ−２−
２）前記第１及び第２信号がそれぞれ与えられる第３及
び第４入力端と、（ｃ−２−３）前記第３及び第４電流
をそれぞれ出力する第３及び第４出力端とを含む第２入
出力回路を更に有し、 前記第２制限回路は（ｄ−２−１）制御電極と、前記第
１及び第２入力信号が前記境界電位以下になった場合に
前記第１定電流を前記第１電流供給端から引き抜く第１
及び第２の電流電極とを含む第２引き抜きトランジスタ
と、（ｄ−２−２）前記第２引き抜きトランジスタの前
記制御電極を前記境界電位に保つ第２電圧源とを有す
る、請求項３記載の増幅回路。 - 【請求項５】 前記第１及び第２引き抜きトランジスタ
のそれぞれの前記制御電極が互いに直接に接続される、
請求項４記載の増幅回路。 - 【請求項６】 前記第１差動増幅器は （ｂ−１）（ｂ−１−１）前記第１定電流を供給される
第１電流供給端と、（ｂ−１−２）前記第１及び第２入
力端子にそれぞれ接続される第１及び第２入力端と、
（ｂ−１−３）前記第１及び第２電流をそれぞれ出力す
る第１及び第２出力端とを含む第１入出力回路と、 （ｂ−２）前記第１入力端と前記第１入力端子との間に
介在する第１ボルテージフォロワ回路と、 （ｂ−３）前記第２入力端と前記第２入力端子との間に
介在する第２ボルテージフォロワ回路とを有し、 前記第２差動増幅器は （ｃ−１）（ｃ−１−１）前記第２定電流を供給される
第２電流供給端と、（ｃ−１−２）前記第１及び第２入
力端子にそれぞれ接続される第３及び第４入力端と、
（ｃ−１−３）前記第３及び第４電流をそれぞれ出力す
る第３及び第４出力端とを含む第２入出力回路と、 （ｃ−２）前記第３入力端と前記第１入力端子との間に
介在する第３ボルテージフォロワ回路と、 （ｃ−３）前記第４入力端と前記第２入力端子との間に
介在する第４ボルテージフォロワ回路とを有し、 前記第１制限回路は前記第１及び第２入力信号が前記境
界電位以下になった場合に前記第１及び第２ボルテージ
フォロワ回路を停止させて前記第１差動増幅器の動作を
停止させ、 前記第２制限回路は前記第１及び第２入力信号が前記境
界電位以上になった場合に前記第３及び第４ボルテージ
フォロワ回路を停止させて前記第２差動増幅器の動作を
停止させる、請求項１記載の増幅回路。 - 【請求項７】 前記第１ボルテージフォロワ回路は（ｂ
−２−１）第１電流電極と、前記第１入力端に接続さ
れ、自身の前記第１電流電極との間に一定の第１エミッ
タフォロワ用電流が流れる第２電流電極と、前記第１入
力端子に接続された制御電極とを含む第１エミッタフォ
ロワ用トランジスタを有し、 前記第２ボルテージフォロワ回路は（ｂ−３−１）第１
電流電極と、前記第２入力端に接続され、自身の前記第
１電流電極との間に一定の第２エミッタフォロワ用電流
が流れる第２電流電極と、前記第２入力端子に接続され
た制御電極とを含む第２エミッタフォロワ用トランジス
タを有し、 前記第３ボルテージフォロワ回路は（ｃ−２−１）第１
電流電極と、前記第１入力端に接続され、自身の前記第
１電流電極との間に一定の第３エミッタフォロワ用電流
が流れる第２電流電極と、前記第１入力端子に接続され
た制御電極とを含む第３エミッタフォロワ用トランジス
タを有し、 前記第４ボルテージフォロワ回路は（ｃ−３−１）第１
電流電極と、前記第２入力端に接続され、自身の前記第
１電流電極との間に一定の第４エミッタフォロワ用トラ
ンジスタ電流が流れる第２電流電極と、前記第２入力端
子に接続された制御電極とを含む第４エミッタフォロワ
用トランジスタを有し、 前記第１制限回路は（ｄ−１−１）制御電極と、前記第
１及び第２入力信号が前記境界電位以上になった場合に
第１エミッタフォロワ用電流を引き抜く第１及び第２の
電流電極とを含み、前記第１エミッタフォロワ用トラン
ジスタと同一仕様に設計された第１引き抜きトランジス
タと、（ｄ−１−２）制御電極と、前記第１及び第２入
力信号が前記境界電位以上になった場合に第２エミッタ
フォロワ用電流を引き抜く第１及び第２の電流電極とを
含み、前記第２エミッタフォロワ用トランジスタと同一
仕様に設計された第２引き抜きトランジスタと、（ｄ−
１−３）前記第１及び第２引き抜きトランジスタの前記
制御電極を前記境界電位に保つ第１電圧源とを有し、 前記第２制限回路は（ｄ−２−１）制御電極と、前記第
１及び第２入力信号が前記境界電位以上になった場合に
第３エミッタフォロワ用電流を引き抜く第１及び第２の
電流電極とを含み、前記第３エミッタフォロワ用トラン
ジスタと同一仕様に設計された第３引き抜きトランジス
タと、（ｄ−２−２）制御電極と、前記第１及び第２入
力信号が前記境界電位以上になった場合に第４エミッタ
フォロワ用電流を引き抜く第１及び第２の電流電極とを
含み、前記第４エミッタフォロワ用トランジスタと同一
仕様に設計された第４引き抜きトランジスタと、（ｄ−
２−３）前記第３及び第４引き抜きトランジスタの前記
制御電極を前記境界電位に保つ第２電圧源とを有する、
請求項６記載の増幅回路。 - 【請求項８】 前記第１及び第２信号は電位の態様を以
て前記第１及び第２入力端子に与えられ、 （ｆ）前記第１エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第１電流補償回路と、 （ｇ）前記第２エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第２電流補償回路と、 （ｈ）前記第３エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第３電流補償回路と、 （ｉ）前記第４エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第４電流補償回路と、 （ｊ）前記第１引き抜きトランジスタに前記第１エミッ
タフォロワ用電流が流れた場合に前記第１電流補償回路
に流れる電流を引き抜いて、前記第１電流補償回路の動
作を停止させる第１制御回路と、 （ｋ）前記第２引き抜きトランジスタに前記第２エミッ
タフォロワ用電流が流れた場合に前記第２電流補償回路
に流れる電流を引き抜いて、前記第２電流補償回路の動
作を停止させる第２制御回路と、 （ｌ）前記第３引き抜きトランジスタに前記第３エミッ
タフォロワ用電流が流れた場合に前記第３電流補償回路
に流れる電流を引き抜いて、前記第３電流補償回路の動
作を停止させる第３制御回路と、 （ｍ）前記第４引き抜きトランジスタに前記第４エミッ
タフォロワ用電流が流れた場合に前記第４電流補償回路
に流れる電流を引き抜いて、前記第４電流補償回路の動
作を停止させる第４制御回路とを更に備える、請求項７
記載の増幅回路。 - 【請求項９】 前記第１乃至第４引き抜きトランジスタ
のそれぞれの前記制御電極が全て直接に接続される、請
求項７記載の増幅回路。 - 【請求項１０】 （ａ）それぞれ第１及び第２信号が与
えられる第１及び第２入力端子と、 （ｂ）（ｂ−１）（ｂ−１−１）それぞれ前記第１及び
第２信号が与えられる第１及び第２入力端と、（ｂ−１
−２）前記第１及び第２電流の和が供給される第１電流
供給端と、（ｂ−１−３）前記第１及び第２信号の大き
さに基づいて互いの電流値の和が一定に保たれる第１及
び第２電流をそれぞれ出力する第１及び第２出力端とを
含む第１入出力回路と、 （ｂ−２）前記第１電流供給端に接続され、一定の第１
定電流を供給する第１定電流回路とを有し、 第１値を含み、前記第１値よりも高い第２値を含まず、
前記第１値よりも低い第３値を含む第１範囲に、前記第
１及び第２信号の少なくともいずれか一方が収まる場合
においてのみ動作する第１差動増幅器と、 （ｃ）（ｃ−１）（ｃ−１−１）それぞれ前記第１及び
第２信号が与えられる第３及び第４入力端と、（ｃ−１
−２）前記第３及び第４電流の和が供給される第２電流
供給端と、（ｃ−１−３）前記第１及び第２信号の大き
さに基づいて互いの電流値の和が一定に保たれる第３及
び第４電流をそれぞれ出力する第３及び第４出力端とを
含む第２入出力回路と、（ｃ−２）前記第２電流供給端
に接続され、一定の第２定電流を供給する第２定電流回
路とを有し、 前記第３値を含まず、前記第１及び第２値を含む第２範
囲に、前記第１及び第２信号の少なくともいずれか一方
が収まる場合においてのみ動作する第２差動増幅器と、 （ｄ）前記第２電流と前記第３電流の和から、前記第１
電流と前記第４電流の和を引いた電流が与えられる出力
端子と、 （ｅ）前記第１の増幅器が動作していない場合において
前記第１定電流と等しい電流を前記第２の電流供給端に
与える第１の電流合成回路と、 （ｆ）前記第２の増幅器が動作していない場合において
前記第２定電流と等しい電流を前記第１の電流供給端に
与える第２の電流合成回路とを備える増幅回路。 - 【請求項１１】 （ｇ）前記第１及び第２信号が前記第
１範囲を逸脱した場合に前記第１定電流を前記第１電流
供給端から引き抜いて前記第１差動増幅器の動作を停止
させる第１制限回路と、 （ｈ）前記第１及び第２信号が前記第２範囲を逸脱した
場合に前記第２定電流を前記第２電流供給端から引き抜
いて前記第２差動増幅器の動作を停止させる第２制限回
路とを更に備え、 前記第１電流合成回路は前記第１制限回路に流れる電流
を前記第２電流供給端に与え、 前記第２電流合成回路は前記第２制限回路に流れる電流
を前記第１電流供給端に与える、請求項１０記載の増幅
回路。 - 【請求項１２】 前記第１制限回路は（ｇ−１）前記第
１電流供給端から引き抜かれた前記第１定電流が流れる
第１及び第２電流電極と、制御電極とを含む第１引き抜
きトランジスタと、（ｇ−２）前記第１引き抜きトラン
ジスタの前記制御電極を前記第２値の電位に設定する第
１の電圧源とを有し、 前記第２制限回路は（ｈ−１）前記第２電流供給端から
引き抜かれた前記第２定電流が流れる第１及び第２電流
電極と、制御電極とを含む第２引き抜きトランジスタ
と、（ｈ−２）前記第２引き抜きトランジスタの前記制
御電極を前記第３値の電位に設定する第２の電圧源とを
有する、請求項１１記載の増幅回路。 - 【請求項１３】 前記第１入出力回路は（ｂ−１−４）
前記第１出力端に接続された第１電流電極と、前記第１
電流供給端に接続された第２電流電極と、前記第１入力
端に接続された制御電極とを備え、前記第１引き抜きト
ランジスタと同一仕様に設計された第１入力トランジス
タと、（ｂ−１−５）前記第２出力端に接続された第１
電流電極と、前記第１電流供給端に接続された第２電流
電極と、前記第２入力端に接続された制御電極とを備
え、前記第１引き抜きトランジスタ及び前記第１入力ト
ランジスタと同一仕様に設計された第２入力トランジス
タとを更に有し、 前記第２入出力回路は（ｃ−１−４）前記第３出力端に
接続された第１電流電極と、前記第２電流供給端に接続
された第２電流電極と、前記第３入力端に接続された制
御電極とを備え、前記第２引き抜きトランジスタと同一
仕様に設計された第３入力トランジスタと、（ｃ−１−
５）前記第４出力端に接続された第１電流電極と、前記
第２電流供給端に接続された第２電流電極と、前記第４
入力端に接続された制御電極とを備え、前記第２引き抜
きトランジスタ及び前記第２入力トランジスタと同一仕
様に設計された第４入力トランジスタとを更に有する、
請求項１２記載の増幅回路。 - 【請求項１４】 前記第１及び第２信号は電位の態様を
以て前記第１及び第２入力端子に与えられ、 （ｉ）前記第１入出力回路の前記第１及び第２入力端に
流れる電流を供給する第１電流補償回路と、 （ｊ）前記第２入出力回路の前記第３及び第４入力端に
流れる電流を供給する第２電流補償回路とを更に備え、 前記第１の電流合成回路は（ｅ−１）前記第１引き抜き
トランジスタに前記第１定電流が流れた場合に前記第１
電流補償回路に流れる電流を引き抜いて、前記第１電流
補償回路の動作を停止させる第１制御回路を有し、 前記第２の電流合成回路は（ｆ−１）前記第２引き抜き
トランジスタに前記第２定電流が流れた場合に前記第２
電流補償回路に流れる電流を引き抜いて、前記第２電流
補償回路の動作を停止させる第２制御回路を有する、請
求項１３記載の増幅回路。 - 【請求項１５】 前記第１入出力回路は（ｂ−３）前記
第１入力端と前記第１入力端子との間に介在する第１ボ
ルテージフォロワ回路と、（ｂ−４）前記第２入力端と
前記第２入力端子との間に介在する第２ボルテージフォ
ロワ回路とを更に有し、 前記第２入出力回路は（ｃ−３）前記第３入力端と前記
第１入力端子との間に介在する第３ボルテージフォロワ
回路と、（ｃ−４）前記第４入力端と前記第２入力端子
との間に介在する第４ボルテージフォロワ回路とを更に
有し、 前記増幅回路は （ｇ）前記第１及び第２信号が前記第１範囲を逸脱した
場合に前記第１及び第２ボルテージフォロワ回路の動作
を停止させて前記第１差動増幅器の動作を停止させる第
１制限回路と、 （ｈ）前記第１及び第２信号が前記第２範囲を逸脱した
場合に前記第３及び第４ボルテージフォロワ回路の動作
を停止させて前記第２差動増幅器の動作を停止させる第
２制限回路とを更に備え、 前記第１電流合成回路は前記第１制限回路に流れる電流
を前記第２電流供給端に与え、 前記第２電流合成回路は前記第２制限回路に流れる電流
を前記第１電流供給端に与える、請求項１０記載の増幅
回路。 - 【請求項１６】 前記第１ボルテージフォロワ回路は
（ｂ−３−１）第１電流電極と、前記第１入力端に接続
され、自身の前記第１電流電極との間に一定の第１エミ
ッタフォロワ用電流が流れる第２電流電極と、前記第１
入力端子に接続された制御電極とを含む第１エミッタフ
ォロワ用トランジスタを有し、 前記第２ボルテージフォロワ回路は（ｂ−４−１）第１
電流電極と、前記第２入力端に接続され、自身の前記第
１電流電極との間に一定の第２エミッタフォロワ用電流
が流れる第２電流電極と、前記第２入力端子に接続され
た制御電極とを含む第２エミッタフォロワ用トランジス
タを有し、 前記第３ボルテージフォロワ回路は（ｃ−３−１）第１
電流電極と、前記第１入力端に接続され、自身の前記第
１電流電極との間に一定の第３エミッタフォロワ用電流
が流れる第２電流電極と、前記第１入力端子に接続され
た制御電極とを含む第３エミッタフォロワ用トランジス
タを有し、 前記第４ボルテージフォロワ回路は（ｃ−４−１）第１
電流電極と、前記第２入力端に接続され、自身の前記第
１電流電極との間に一定の第４エミッタフォロワ用トラ
ンジスタ電流が流れる第２電流電極と、前記第２入力端
子に接続された制御電極とを含む第４エミッタフォロワ
用トランジスタを有し、 前記第１制限回路は（ｇ−１）制御電極と、前記第１及
び第２入力信号が前記第２値以上になった場合に第１エ
ミッタフォロワ用電流を引き抜く第１及び第２の電流電
極とを含み、前記第１エミッタフォロワ用トランジスタ
と同一仕様に設計された第１引き抜きトランジスタと、
（ｇ−２）制御電極と、前記第１及び第２入力信号が前
記第２値以上になった場合に第２エミッタフォロワ用電
流を引き抜く第１及び第２の電流電極とを含み、前記第
２エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第２引き抜きトランジスタと、（ｇ−３）前記第１
及び第２引き抜きトランジスタの前記制御電極を前記第
２値に保つ第１電圧源とを有し、 前記第２制限回路は（ｈ−１）制御電極と、前記第１及
び第２入力信号が前記第３値以下になった場合に第３エ
ミッタフォロワ用電流を引き抜く第１及び第２の電流電
極とを含み、前記第３エミッタフォロワ用トランジスタ
と同一仕様に設計された第３引き抜きトランジスタと、
（ｈ−２）制御電極と、前記第１及び第２入力信号が前
記第３値以下になった場合に第４エミッタフォロワ用電
流を引き抜く第１及び第２の電流電極とを含み、前記第
４エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第４引き抜きトランジスタと、（ｈ−３）前記第３
及び第４引き抜きトランジスタの前記制御電極を前記第
３値に保つ第２電圧源とを有する、請求項１５記載の増
幅回路。 - 【請求項１７】 前記第１及び第２信号は電位の態様を
以て前記第１及び第２入力端子に与えられ、 （ｉ）前記第１エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第１電流補償回路と、 （ｊ）前記第２エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第２電流補償回路と、 （ｋ）前記第３エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第３電流補償回路と、 （ｌ）前記第４エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第４電流補償回路と、 （ｍ）前記第１引き抜きトランジスタに前記第１エミッ
タフォロワ用電流が流れた場合に前記第１電流補償回路
に流れる電流を引き抜いて、前記第１電流補償回路の動
作を停止させる第１制御回路と、 （ｎ）前記第２引き抜きトランジスタに前記第２エミッ
タフォロワ用電流が流れた場合に前記第２電流補償回路
に流れる電流を引き抜いて、前記第２電流補償回路の動
作を停止させる第２制御回路と、 （ｏ）前記第３引き抜きトランジスタに前記第３エミッ
タフォロワ用電流が流れた場合に前記第３電流補償回路
に流れる電流を引き抜いて、前記第３電流補償回路の動
作を停止させる第３制御回路と、 （ｐ）前記第４引き抜きトランジスタに前記第４エミッ
タフォロワ用電流が流れた場合に前記第４電流補償回路
に流れる電流を引き抜いて、前記第４電流補償回路の動
作を停止させる第４制御回路とを更に備える、請求項１
６記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6075537A JPH07283665A (ja) | 1994-04-14 | 1994-04-14 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6075537A JPH07283665A (ja) | 1994-04-14 | 1994-04-14 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283665A true JPH07283665A (ja) | 1995-10-27 |
Family
ID=13579065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6075537A Pending JPH07283665A (ja) | 1994-04-14 | 1994-04-14 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283665A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998000911A1 (en) * | 1996-06-28 | 1998-01-08 | Lsi Logic Corporation | Differential amplifier |
| JP2004032603A (ja) * | 2002-06-28 | 2004-01-29 | Nec Corp | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
| JP2006148364A (ja) * | 2004-11-17 | 2006-06-08 | Nec Electronics Corp | 電圧比較器 |
-
1994
- 1994-04-14 JP JP6075537A patent/JPH07283665A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998000911A1 (en) * | 1996-06-28 | 1998-01-08 | Lsi Logic Corporation | Differential amplifier |
| JP2004032603A (ja) * | 2002-06-28 | 2004-01-29 | Nec Corp | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
| JP2006148364A (ja) * | 2004-11-17 | 2006-06-08 | Nec Electronics Corp | 電圧比較器 |
| US7915948B2 (en) | 2004-11-17 | 2011-03-29 | Renesas Electronics Corporation | Current mirror circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Smith et al. | Evolution of high-speed operational amplifier architectures | |
| US5512859A (en) | Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate | |
| JP2845699B2 (ja) | 増幅回路 | |
| JPS63283307A (ja) | 信号変換回路 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US5515005A (en) | Operational amplifier | |
| JPH07283665A (ja) | 増幅回路 | |
| US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
| JPH01230110A (ja) | 電流発生器 | |
| JP2016213651A (ja) | 増幅回路 | |
| US5148118A (en) | Level shift circuit with gain enhancement | |
| US4743861A (en) | Frequency response compensation circuit | |
| JP2001007665A (ja) | 差動増幅回路 | |
| JPH01317011A (ja) | 利得制御増幅器 | |
| CA1224544A (en) | Amplifier arrangement | |
| De Langen et al. | A 1-GHz bipolar class-AB operational amplifier with multipath nested Miller compensation for 76-dB gain | |
| JPH0832367A (ja) | プッシュプル増幅器 | |
| US5812026A (en) | Differential amplifier with improved voltage gain | |
| US4593252A (en) | Enhanced transconductance amplifier | |
| US4491803A (en) | Current-limiting mechanism for a precision differential amplifier | |
| JPS5992618A (ja) | レベルシフト回路 | |
| JPH0394505A (ja) | 相補トランジスタ回路及びそれを用いた増幅器並びにｃｒｔデイスプレイ装置 | |
| JPH0537810A (ja) | 映像出力装置 | |
| JPH06507286A (ja) | 広帯域相互コンダクタンス発生器 | |
| JPH06209257A (ja) | Ｅｃｌバッファ装置 |