JPH07283665A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH07283665A JPH07283665A JP6075537A JP7553794A JPH07283665A JP H07283665 A JPH07283665 A JP H07283665A JP 6075537 A JP6075537 A JP 6075537A JP 7553794 A JP7553794 A JP 7553794A JP H07283665 A JPH07283665 A JP H07283665A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- input
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 スルーレートを改善し、入力信号の電位範囲
の広い増幅回路を得る。 【構成】 入出力回路11と定電流回路31とは第1の
差動増幅器を構成し、入出力回路12と定電流回路32
とは第2の差動増幅器を構成する。入力端子1,2は第
1及び第2の差動増幅器のいずれにも接続されている。
第1及び第2の差動増幅器の出力は、電流合成回路21
乃至24によって合成され、電流電圧変換回路91に与
えられる。クランプ回路51は、入力端子1,2に与え
られる入力信号がVa 以上になった場合、第1の差動増
幅器の動作を停止させる。クランプ回路52は、入力端
子1,2に与えられる入力信号がVa 以下になった場
合、第2の差動増幅器の動作を停止させる。 【効果】 第1及び第2の増幅器が、それぞれ排他的に
動作して出力端子に出力を与える。
の広い増幅回路を得る。 【構成】 入出力回路11と定電流回路31とは第1の
差動増幅器を構成し、入出力回路12と定電流回路32
とは第2の差動増幅器を構成する。入力端子1,2は第
1及び第2の差動増幅器のいずれにも接続されている。
第1及び第2の差動増幅器の出力は、電流合成回路21
乃至24によって合成され、電流電圧変換回路91に与
えられる。クランプ回路51は、入力端子1,2に与え
られる入力信号がVa 以上になった場合、第1の差動増
幅器の動作を停止させる。クランプ回路52は、入力端
子1,2に与えられる入力信号がVa 以下になった場
合、第2の差動増幅器の動作を停止させる。 【効果】 第1及び第2の増幅器が、それぞれ排他的に
動作して出力端子に出力を与える。
Description
【0001】
【産業上の利用分野】この発明は、入力信号の電位範囲
の広い増幅回路に関するものである。
の広い増幅回路に関するものである。
【0002】
【従来の技術】図17は、従来の増幅回路の一例である
演算増幅器(以下、オペアンプと称す)3000を示す
回路図である。このオペアンプ3000は、非反転入力
端子1及び反転入力端子2に与えられた入力信号を処理
して、出力端子3に出力信号を与える。
演算増幅器(以下、オペアンプと称す)3000を示す
回路図である。このオペアンプ3000は、非反転入力
端子1及び反転入力端子2に与えられた入力信号を処理
して、出力端子3に出力信号を与える。
【0003】このオペアンプ3000の入力端子1,2
へ入力することのできる入力信号の電位範囲は、電位点
4の電位Vccや電位点5の電位GND(=0)のみなら
ず、トランジスタ302の飽和電圧Vsat 、及びトラン
ジスタ101,102のベース・エミッタ間電圧VBEに
よって制限される。
へ入力することのできる入力信号の電位範囲は、電位点
4の電位Vccや電位点5の電位GND(=0)のみなら
ず、トランジスタ302の飽和電圧Vsat 、及びトラン
ジスタ101,102のベース・エミッタ間電圧VBEに
よって制限される。
【0004】即ち、入力信号の電位範囲の上限は{Vcc
−(Vsat +VBE)}に制限されてしまう。
−(Vsat +VBE)}に制限されてしまう。
【0005】
【発明が解決しようとする課題】従来の増幅回路の一例
であるオペアンプは以上のように構成されているため、
その入力信号の電位範囲がオペアンプを構成するトラン
ジスタの飽和電圧や、ベース・エミッタ間電圧によって
制限されてしまうという問題点があった。
であるオペアンプは以上のように構成されているため、
その入力信号の電位範囲がオペアンプを構成するトラン
ジスタの飽和電圧や、ベース・エミッタ間電圧によって
制限されてしまうという問題点があった。
【0006】近年では電源電圧Vccは低く要求される傾
向にあり、その一方でトランジスタの飽和電圧Vsat
や、ベース・エミッタ間電圧VBEを大きく低下させるこ
とはできない。従って入力信号の電位範囲のダイナミッ
クレンジは、電源電圧Vccの低下に伴って悪化する。
向にあり、その一方でトランジスタの飽和電圧Vsat
や、ベース・エミッタ間電圧VBEを大きく低下させるこ
とはできない。従って入力信号の電位範囲のダイナミッ
クレンジは、電源電圧Vccの低下に伴って悪化する。
【0007】この発明は、上記のような問題点を解決す
るためになされたもので、出力電圧が変化し得る最大速
度(以下「スルーレート」という)を悪化させることな
く、入力信号の電位範囲の広い増幅回路を得ることを目
的とする。
るためになされたもので、出力電圧が変化し得る最大速
度(以下「スルーレート」という)を悪化させることな
く、入力信号の電位範囲の広い増幅回路を得ることを目
的とする。
【0008】
【課題を解決するための手段】この発明のうち請求項1
にかかるものは、(a)それぞれ第1及び第2信号が与
えられる第1及び第2入力端子と、(b)前記第1及び
第2信号の大きさに基づいてそれぞれ出力され、互いの
電流値の和が一定の第1定電流に等しい、第1及び第2
電流を出力する第1差動増幅器と、(c)前記第1及び
第2信号の大きさに基づいてそれぞれ出力され、互いの
電流値の和が一定の第2定電流に等しい、第3及び第4
電流を出力する第2差動増幅器と、(d)それぞれ前記
第1及び第2差動増幅器の動作を制御する第1及び第2
制限回路と、(e)前記第2電流と前記第3電流の和か
ら、前記第1電流と前記第4電流の和を引いた電流が与
えられる出力端子とを備え、前記第1及び第2差動増幅
器は前記第1及び第2制限回路によって排他的に動作す
る増幅回路である。
にかかるものは、(a)それぞれ第1及び第2信号が与
えられる第1及び第2入力端子と、(b)前記第1及び
第2信号の大きさに基づいてそれぞれ出力され、互いの
電流値の和が一定の第1定電流に等しい、第1及び第2
電流を出力する第1差動増幅器と、(c)前記第1及び
第2信号の大きさに基づいてそれぞれ出力され、互いの
電流値の和が一定の第2定電流に等しい、第3及び第4
電流を出力する第2差動増幅器と、(d)それぞれ前記
第1及び第2差動増幅器の動作を制御する第1及び第2
制限回路と、(e)前記第2電流と前記第3電流の和か
ら、前記第1電流と前記第4電流の和を引いた電流が与
えられる出力端子とを備え、前記第1及び第2差動増幅
器は前記第1及び第2制限回路によって排他的に動作す
る増幅回路である。
【0009】この発明のうち請求項2にかかるものは、
請求項1記載の増幅回路であって、前記第1制限回路は
前記第1及び第2入力信号が境界電位以上になった場合
に前記第1差動増幅器の動作を停止させ、前記第2制限
回路は前記第1及び第2入力信号が前記境界電位以下に
なった場合に前記第2差動増幅器の動作を停止させる。
請求項1記載の増幅回路であって、前記第1制限回路は
前記第1及び第2入力信号が境界電位以上になった場合
に前記第1差動増幅器の動作を停止させ、前記第2制限
回路は前記第1及び第2入力信号が前記境界電位以下に
なった場合に前記第2差動増幅器の動作を停止させる。
【0010】この発明のうち請求項3にかかるものは、
請求項2記載の増幅回路であって、前記第1差動増幅器
は(b−1)前記第1定電流を流す第1定電流回路を有
し、前記第2差動増幅器は(c−1)前記第2定電流を
流す第2定電流回路を有する。
請求項2記載の増幅回路であって、前記第1差動増幅器
は(b−1)前記第1定電流を流す第1定電流回路を有
し、前記第2差動増幅器は(c−1)前記第2定電流を
流す第2定電流回路を有する。
【0011】この発明のうち請求項4にかかるものは、
請求項3記載の増幅回路であって、前記第1差動増幅器
は(b−2)(b−2−1)前記第1定電流回路から前
記第1定電流を供給される第1電流供給端と、(b−2
−2)前記第1及び第2信号がそれぞれ与えられる第1
及び第2入力端と、(b−2−3)前記第1及び第2電
流をそれぞれ出力する第1及び第2出力端とを含む第1
入出力回路を更に有する。前記第1制限回路は(d−1
−1)制御電極と、前記第1及び第2入力信号が前記境
界電位以上になった場合に前記第1定電流を前記第1電
流供給端から引き抜く第1及び第2の電流電極とを含む
第1引き抜きトランジスタと、(d−1−2)前記第1
引き抜きトランジスタの前記制御電極を前記境界電位に
保つ第1電圧源とを有する。前記第2差動増幅器は(c
−2)(c−2−1)前記第2定電流回路から前記第2
定電流を供給される第2電流供給端と、(c−2−2)
前記第1及び第2信号がそれぞれ与えられる第3及び第
4入力端と、(c−2−3)前記第3及び第4電流をそ
れぞれ出力する第3及び第4出力端とを含む第2入出力
回路を更に有する。前記第2制限回路は(d−2−1)
制御電極と、前記第1及び第2入力信号が前記境界電位
以下になった場合に前記第1定電流を前記第1電流供給
端から引き抜く第1及び第2の電流電極とを含む第2引
き抜きトランジスタと、(d−2−2)前記第2引き抜
きトランジスタの前記制御電極を前記境界電位に保つ第
2電圧源とを有する。
請求項3記載の増幅回路であって、前記第1差動増幅器
は(b−2)(b−2−1)前記第1定電流回路から前
記第1定電流を供給される第1電流供給端と、(b−2
−2)前記第1及び第2信号がそれぞれ与えられる第1
及び第2入力端と、(b−2−3)前記第1及び第2電
流をそれぞれ出力する第1及び第2出力端とを含む第1
入出力回路を更に有する。前記第1制限回路は(d−1
−1)制御電極と、前記第1及び第2入力信号が前記境
界電位以上になった場合に前記第1定電流を前記第1電
流供給端から引き抜く第1及び第2の電流電極とを含む
第1引き抜きトランジスタと、(d−1−2)前記第1
引き抜きトランジスタの前記制御電極を前記境界電位に
保つ第1電圧源とを有する。前記第2差動増幅器は(c
−2)(c−2−1)前記第2定電流回路から前記第2
定電流を供給される第2電流供給端と、(c−2−2)
前記第1及び第2信号がそれぞれ与えられる第3及び第
4入力端と、(c−2−3)前記第3及び第4電流をそ
れぞれ出力する第3及び第4出力端とを含む第2入出力
回路を更に有する。前記第2制限回路は(d−2−1)
制御電極と、前記第1及び第2入力信号が前記境界電位
以下になった場合に前記第1定電流を前記第1電流供給
端から引き抜く第1及び第2の電流電極とを含む第2引
き抜きトランジスタと、(d−2−2)前記第2引き抜
きトランジスタの前記制御電極を前記境界電位に保つ第
2電圧源とを有する。
【0012】この発明のうち請求項5にかかるものは、
請求項4記載の増幅回路であって、前記第1及び第2引
き抜きトランジスタのそれぞれの前記制御電極が互いに
直接に接続される。
請求項4記載の増幅回路であって、前記第1及び第2引
き抜きトランジスタのそれぞれの前記制御電極が互いに
直接に接続される。
【0013】この発明のうち請求項6にかかるものは、
請求項1記載の増幅回路であって、前記第1差動増幅器
は(b−1)(b−1−1)前記第1定電流を供給され
る第1電流供給端と、(b−1−2)前記第1及び第2
入力端子にそれぞれ接続される第1及び第2入力端と、
(b−1−3)前記第1及び第2電流をそれぞれ出力す
る第1及び第2出力端とを含む第1入出力回路と、(b
−2)前記第1入力端と前記第1入力端子との間に介在
する第1ボルテージフォロワ回路と、(b−3)前記第
2入力端と前記第2入力端子との間に介在する第2ボル
テージフォロワ回路とを有する。前記第2差動増幅器は
(c−1)(c−1−1)前記第2定電流を供給される
第2電流供給端と、(c−1−2)前記第1及び第2入
力端子にそれぞれ接続される第3及び第4入力端と、
(c−1−3)前記第3及び第4電流をそれぞれ出力す
る第3及び第4出力端とを含む第2入出力回路と、(c
−2)前記第3入力端と前記第1入力端子との間に介在
する第3ボルテージフォロワ回路と、(c−3)前記第
4入力端と前記第2入力端子との間に介在する第4ボル
テージフォロワ回路とを有する。前記第1制限回路は前
記第1及び第2入力信号が前記境界電位以下になった場
合に前記第1及び第2ボルテージフォロワ回路を停止さ
せて前記第1差動増幅器の動作を停止させ、前記第2制
限回路は前記第1及び第2入力信号が前記境界電位以上
になった場合に前記第3及び第4ボルテージフォロワ回
路を停止させて前記第2差動増幅器の動作を停止させ
る。
請求項1記載の増幅回路であって、前記第1差動増幅器
は(b−1)(b−1−1)前記第1定電流を供給され
る第1電流供給端と、(b−1−2)前記第1及び第2
入力端子にそれぞれ接続される第1及び第2入力端と、
(b−1−3)前記第1及び第2電流をそれぞれ出力す
る第1及び第2出力端とを含む第1入出力回路と、(b
−2)前記第1入力端と前記第1入力端子との間に介在
する第1ボルテージフォロワ回路と、(b−3)前記第
2入力端と前記第2入力端子との間に介在する第2ボル
テージフォロワ回路とを有する。前記第2差動増幅器は
(c−1)(c−1−1)前記第2定電流を供給される
第2電流供給端と、(c−1−2)前記第1及び第2入
力端子にそれぞれ接続される第3及び第4入力端と、
(c−1−3)前記第3及び第4電流をそれぞれ出力す
る第3及び第4出力端とを含む第2入出力回路と、(c
−2)前記第3入力端と前記第1入力端子との間に介在
する第3ボルテージフォロワ回路と、(c−3)前記第
4入力端と前記第2入力端子との間に介在する第4ボル
テージフォロワ回路とを有する。前記第1制限回路は前
記第1及び第2入力信号が前記境界電位以下になった場
合に前記第1及び第2ボルテージフォロワ回路を停止さ
せて前記第1差動増幅器の動作を停止させ、前記第2制
限回路は前記第1及び第2入力信号が前記境界電位以上
になった場合に前記第3及び第4ボルテージフォロワ回
路を停止させて前記第2差動増幅器の動作を停止させ
る。
【0014】この発明のうち請求項7にかかるものは、
請求項6記載の増幅回路であって、前記第1ボルテージ
フォロワ回路は(b−2−1)第1電流電極と、前記第
1入力端に接続され、自身の前記第1電流電極との間に
一定の第1エミッタフォロワ用電流が流れる第2電流電
極と、前記第1入力端子に接続された制御電極とを含む
第1エミッタフォロワ用トランジスタを有する。前記第
2ボルテージフォロワ回路は(b−3−1)第1電流電
極と、前記第2入力端に接続され、自身の前記第1電流
電極との間に一定の第2エミッタフォロワ用電流が流れ
る第2電流電極と、前記第2入力端子に接続された制御
電極とを含む第2エミッタフォロワ用トランジスタを有
する。前記第3ボルテージフォロワ回路は(c−2−
1)第1電流電極と、前記第1入力端に接続され、自身
の前記第1電流電極との間に一定の第3エミッタフォロ
ワ用電流が流れる第2電流電極と、前記第1入力端子に
接続された制御電極とを含む第3エミッタフォロワ用ト
ランジスタを有する。前記第4ボルテージフォロワ回路
は(c−3−1)第1電流電極と、前記第2入力端に接
続され、自身の前記第1電流電極との間に一定の第4エ
ミッタフォロワ用トランジスタ電流が流れる第2電流電
極と、前記第2入力端子に接続された制御電極とを含む
第4エミッタフォロワ用トランジスタを有する。前記第
1制限回路は(d−1−1)制御電極と、前記第1及び
第2入力信号が前記境界電位以上になった場合に第1エ
ミッタフォロワ用電流を引き抜く第1及び第2の電流電
極とを含み、前記第1エミッタフォロワ用トランジスタ
と同一仕様に設計された第1引き抜きトランジスタと、
(d−1−2)制御電極と、前記第1及び第2入力信号
が前記境界電位以上になった場合に第2エミッタフォロ
ワ用電流を引き抜く第1及び第2の電流電極とを含み、
前記第2エミッタフォロワ用トランジスタと同一仕様に
設計された第2引き抜きトランジスタと、(d−1−
3)前記第1及び第2引き抜きトランジスタの前記制御
電極を前記境界電位に保つ第1電圧源とを有する。前記
第2制限回路は(d−2−1)制御電極と、前記第1及
び第2入力信号が前記境界電位以上になった場合に第3
エミッタフォロワ用電流を引き抜く第1及び第2の電流
電極とを含み、前記第3エミッタフォロワ用トランジス
タと同一仕様に設計された第3引き抜きトランジスタと
(d−2−2)制御電極と、前記第1及び第2入力信号
が前記境界電位以上になった場合に第4エミッタフォロ
ワ用電流を引き抜く第1及び第2の電流電極とを含み、
前記第4エミッタフォロワ用トランジスタと同一仕様に
設計された第4引き抜きトランジスタと(d−2−3)
前記第3及び第4引き抜きトランジスタの前記制御電極
を前記境界電位に保つ第2電圧源とを有する。
請求項6記載の増幅回路であって、前記第1ボルテージ
フォロワ回路は(b−2−1)第1電流電極と、前記第
1入力端に接続され、自身の前記第1電流電極との間に
一定の第1エミッタフォロワ用電流が流れる第2電流電
極と、前記第1入力端子に接続された制御電極とを含む
第1エミッタフォロワ用トランジスタを有する。前記第
2ボルテージフォロワ回路は(b−3−1)第1電流電
極と、前記第2入力端に接続され、自身の前記第1電流
電極との間に一定の第2エミッタフォロワ用電流が流れ
る第2電流電極と、前記第2入力端子に接続された制御
電極とを含む第2エミッタフォロワ用トランジスタを有
する。前記第3ボルテージフォロワ回路は(c−2−
1)第1電流電極と、前記第1入力端に接続され、自身
の前記第1電流電極との間に一定の第3エミッタフォロ
ワ用電流が流れる第2電流電極と、前記第1入力端子に
接続された制御電極とを含む第3エミッタフォロワ用ト
ランジスタを有する。前記第4ボルテージフォロワ回路
は(c−3−1)第1電流電極と、前記第2入力端に接
続され、自身の前記第1電流電極との間に一定の第4エ
ミッタフォロワ用トランジスタ電流が流れる第2電流電
極と、前記第2入力端子に接続された制御電極とを含む
第4エミッタフォロワ用トランジスタを有する。前記第
1制限回路は(d−1−1)制御電極と、前記第1及び
第2入力信号が前記境界電位以上になった場合に第1エ
ミッタフォロワ用電流を引き抜く第1及び第2の電流電
極とを含み、前記第1エミッタフォロワ用トランジスタ
と同一仕様に設計された第1引き抜きトランジスタと、
(d−1−2)制御電極と、前記第1及び第2入力信号
が前記境界電位以上になった場合に第2エミッタフォロ
ワ用電流を引き抜く第1及び第2の電流電極とを含み、
前記第2エミッタフォロワ用トランジスタと同一仕様に
設計された第2引き抜きトランジスタと、(d−1−
3)前記第1及び第2引き抜きトランジスタの前記制御
電極を前記境界電位に保つ第1電圧源とを有する。前記
第2制限回路は(d−2−1)制御電極と、前記第1及
び第2入力信号が前記境界電位以上になった場合に第3
エミッタフォロワ用電流を引き抜く第1及び第2の電流
電極とを含み、前記第3エミッタフォロワ用トランジス
タと同一仕様に設計された第3引き抜きトランジスタと
(d−2−2)制御電極と、前記第1及び第2入力信号
が前記境界電位以上になった場合に第4エミッタフォロ
ワ用電流を引き抜く第1及び第2の電流電極とを含み、
前記第4エミッタフォロワ用トランジスタと同一仕様に
設計された第4引き抜きトランジスタと(d−2−3)
前記第3及び第4引き抜きトランジスタの前記制御電極
を前記境界電位に保つ第2電圧源とを有する。
【0015】この発明のうち請求項8にかかるものは、
請求項7記載の増幅回路であって、前記第1及び第2信
号は電位の態様を以て前記第1及び第2入力端子に与え
られ、(f)前記第1エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第1電流補償回
路と、(g)前記第2エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第2電流補償回
路と、(h)前記第3エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第3電流補償回
路と、(i)前記第4エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第4電流補償回
路と、(j)前記第1引き抜きトランジスタに前記第1
エミッタフォロワ用電流が流れた場合に前記第1電流補
償回路に流れる電流を引き抜いて、前記第1電流補償回
路の動作を停止させる第1制御回路と、(k)前記第2
引き抜きトランジスタに前記第2エミッタフォロワ用電
流が流れた場合に前記第2電流補償回路に流れる電流を
引き抜いて、前記第2電流補償回路の動作を停止させる
第2制御回路と、(l)前記第3引き抜きトランジスタ
に前記第3エミッタフォロワ用電流が流れた場合に前記
第3電流補償回路に流れる電流を引き抜いて、前記第3
電流補償回路の動作を停止させる第3制御回路と、
(m)前記第4引き抜きトランジスタに前記第4エミッ
タフォロワ用電流が流れた場合に前記第4電流補償回路
に流れる電流を引き抜いて、前記第4電流補償回路の動
作を停止させる第4制御回路とを更に備える。
請求項7記載の増幅回路であって、前記第1及び第2信
号は電位の態様を以て前記第1及び第2入力端子に与え
られ、(f)前記第1エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第1電流補償回
路と、(g)前記第2エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第2電流補償回
路と、(h)前記第3エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第3電流補償回
路と、(i)前記第4エミッタフォロワ用トランジスタ
の前記制御電極に流れる電流を供給する第4電流補償回
路と、(j)前記第1引き抜きトランジスタに前記第1
エミッタフォロワ用電流が流れた場合に前記第1電流補
償回路に流れる電流を引き抜いて、前記第1電流補償回
路の動作を停止させる第1制御回路と、(k)前記第2
引き抜きトランジスタに前記第2エミッタフォロワ用電
流が流れた場合に前記第2電流補償回路に流れる電流を
引き抜いて、前記第2電流補償回路の動作を停止させる
第2制御回路と、(l)前記第3引き抜きトランジスタ
に前記第3エミッタフォロワ用電流が流れた場合に前記
第3電流補償回路に流れる電流を引き抜いて、前記第3
電流補償回路の動作を停止させる第3制御回路と、
(m)前記第4引き抜きトランジスタに前記第4エミッ
タフォロワ用電流が流れた場合に前記第4電流補償回路
に流れる電流を引き抜いて、前記第4電流補償回路の動
作を停止させる第4制御回路とを更に備える。
【0016】この発明のうち請求項9にかかるものは、
請求項7記載の増幅回路であって、前記第1乃至第4引
き抜きトランジスタのそれぞれの前記制御電極が全て直
接に接続される。
請求項7記載の増幅回路であって、前記第1乃至第4引
き抜きトランジスタのそれぞれの前記制御電極が全て直
接に接続される。
【0017】この発明のうち請求項10にかかるもの
は、(a)それぞれ第1及び第2信号が与えられる第1
及び第2入力端子と、(b)(b−1)(b−1−1)
それぞれ前記第1及び第2信号が与えられる第1及び第
2入力端と、(b−1−2)前記第1及び第2電流の和
が供給される第1電流供給端と、(b−1−3)前記第
1及び第2信号の大きさに基づいて互いの電流値の和が
一定に保たれる第1及び第2電流をそれぞれ出力する第
1及び第2出力端とを含む第1入出力回路と、(b−
2)前記第1電流供給端に接続され、一定の第1定電流
を供給する第1定電流回路とを有し、第1値を含み、前
記第1値よりも高い第2値を含まず、前記第1値よりも
低い第3値を含む第1範囲に、前記第1及び第2信号の
少なくともいずれか一方が収まる場合においてのみ動作
する第1差動増幅器と、(c)(c−1)(c−1−
1)それぞれ前記第1及び第2信号が与えられる第3及
び第4入力端と、(c−1−2)前記第3及び第4電流
の和が供給される第2電流供給端と、(c−1−3)前
記第1及び第2信号の大きさに基づいて互いの電流値の
和が一定に保たれる第3及び第4電流をそれぞれ出力す
る第3及び第4出力端とを含む第2入出力回路と、(c
−2)前記第2電流供給端に接続され、一定の第2定電
流を供給する第2定電流回路とを有し、前記第3値を含
まず、前記第1及び第2値を含む第2範囲に、前記第1
及び第2信号の少なくともいずれか一方が収まる場合に
おいてのみ動作する第2差動増幅器と、(d)前記第2
電流と前記第3電流の和から、前記第1電流と前記第4
電流の和を引いた電流が与えられる出力端子と、(e)
前記第1の増幅器が動作していない場合において前記第
1定電流と等しい電流を前記第2の電流供給端に与える
第1の電流合成回路と、(f)前記第2の増幅器が動作
していない場合において前記第2定電流と等しい電流を
前記第1の電流供給端に与える第2の電流合成回路とを
備える増幅回路である。
は、(a)それぞれ第1及び第2信号が与えられる第1
及び第2入力端子と、(b)(b−1)(b−1−1)
それぞれ前記第1及び第2信号が与えられる第1及び第
2入力端と、(b−1−2)前記第1及び第2電流の和
が供給される第1電流供給端と、(b−1−3)前記第
1及び第2信号の大きさに基づいて互いの電流値の和が
一定に保たれる第1及び第2電流をそれぞれ出力する第
1及び第2出力端とを含む第1入出力回路と、(b−
2)前記第1電流供給端に接続され、一定の第1定電流
を供給する第1定電流回路とを有し、第1値を含み、前
記第1値よりも高い第2値を含まず、前記第1値よりも
低い第3値を含む第1範囲に、前記第1及び第2信号の
少なくともいずれか一方が収まる場合においてのみ動作
する第1差動増幅器と、(c)(c−1)(c−1−
1)それぞれ前記第1及び第2信号が与えられる第3及
び第4入力端と、(c−1−2)前記第3及び第4電流
の和が供給される第2電流供給端と、(c−1−3)前
記第1及び第2信号の大きさに基づいて互いの電流値の
和が一定に保たれる第3及び第4電流をそれぞれ出力す
る第3及び第4出力端とを含む第2入出力回路と、(c
−2)前記第2電流供給端に接続され、一定の第2定電
流を供給する第2定電流回路とを有し、前記第3値を含
まず、前記第1及び第2値を含む第2範囲に、前記第1
及び第2信号の少なくともいずれか一方が収まる場合に
おいてのみ動作する第2差動増幅器と、(d)前記第2
電流と前記第3電流の和から、前記第1電流と前記第4
電流の和を引いた電流が与えられる出力端子と、(e)
前記第1の増幅器が動作していない場合において前記第
1定電流と等しい電流を前記第2の電流供給端に与える
第1の電流合成回路と、(f)前記第2の増幅器が動作
していない場合において前記第2定電流と等しい電流を
前記第1の電流供給端に与える第2の電流合成回路とを
備える増幅回路である。
【0018】この発明のうち請求項11にかかるもの
は、請求項10記載の増幅回路であって、(g)前記第
1及び第2信号が前記第1範囲を逸脱した場合に前記第
1定電流を前記第1電流供給端から引き抜いて前記第1
差動増幅器の動作を停止させる第1制限回路と、(h)
前記第1及び第2信号が前記第2範囲を逸脱した場合に
前記第2定電流を前記第2電流供給端から引き抜いて前
記第2差動増幅器の動作を停止させる第2制限回路とを
更に備え、前記第1電流合成回路は前記第1制限回路に
流れる電流を前記第2電流供給端に与え、前記第2電流
合成回路は前記第2制限回路に流れる電流を前記第1電
流供給端に与える。
は、請求項10記載の増幅回路であって、(g)前記第
1及び第2信号が前記第1範囲を逸脱した場合に前記第
1定電流を前記第1電流供給端から引き抜いて前記第1
差動増幅器の動作を停止させる第1制限回路と、(h)
前記第1及び第2信号が前記第2範囲を逸脱した場合に
前記第2定電流を前記第2電流供給端から引き抜いて前
記第2差動増幅器の動作を停止させる第2制限回路とを
更に備え、前記第1電流合成回路は前記第1制限回路に
流れる電流を前記第2電流供給端に与え、前記第2電流
合成回路は前記第2制限回路に流れる電流を前記第1電
流供給端に与える。
【0019】この発明のうち請求項12にかかるもの
は、請求項11記載の増幅回路であって、前記第1制限
回路は(g−1)前記第1電流供給端から引き抜かれた
前記第1定電流が流れる第1及び第2電流電極と、制御
電極とを含む第1引き抜きトランジスタと、(g−2)
前記第1引き抜きトランジスタの前記制御電極を前記第
2値の電位に設定する第1の電圧源とを有する。前記第
2制限回路は(h−1)前記第2電流供給端から引き抜
かれた前記第2定電流が流れる第1及び第2電流電極
と、制御電極とを含む第2引き抜きトランジスタと、
(h−2)前記第2引き抜きトランジスタの前記制御電
極を前記第3値の電位に設定する第2の電圧源とを有す
る。
は、請求項11記載の増幅回路であって、前記第1制限
回路は(g−1)前記第1電流供給端から引き抜かれた
前記第1定電流が流れる第1及び第2電流電極と、制御
電極とを含む第1引き抜きトランジスタと、(g−2)
前記第1引き抜きトランジスタの前記制御電極を前記第
2値の電位に設定する第1の電圧源とを有する。前記第
2制限回路は(h−1)前記第2電流供給端から引き抜
かれた前記第2定電流が流れる第1及び第2電流電極
と、制御電極とを含む第2引き抜きトランジスタと、
(h−2)前記第2引き抜きトランジスタの前記制御電
極を前記第3値の電位に設定する第2の電圧源とを有す
る。
【0020】この発明のうち請求項13にかかるもの
は、請求項12記載の増幅回路であって、前記第1入出
力回路は(b−1−4)前記第1出力端に接続された第
1電流電極と、前記第1電流供給端に接続された第2電
流電極と、前記第1入力端に接続された制御電極とを備
え、前記第1引き抜きトランジスタと同一仕様に設計さ
れた第1入力トランジスタと、(b−1−5)前記第2
出力端に接続された第1電流電極と、前記第1電流供給
端に接続された第2電流電極と、前記第2入力端に接続
された制御電極とを備え、前記第1引き抜きトランジス
タ及び前記第1入力トランジスタと同一仕様に設計され
た第2入力トランジスタとを更に有する。前記第2入出
力回路は(c−1−4)前記第3出力端に接続された第
1電流電極と、前記第2電流供給端に接続された第2電
流電極と、前記第3入力端に接続された制御電極とを備
え、前記第2引き抜きトランジスタと同一仕様に設計さ
れた第3入力トランジスタと、(c−1−5)前記第4
出力端に接続された第1電流電極と、前記第2電流供給
端に接続された第2電流電極と、前記第4入力端に接続
された制御電極とを備え、前記第2引き抜きトランジス
タ及び前記第2入力トランジスタと同一仕様に設計され
た第4入力トランジスタとを更に有する。
は、請求項12記載の増幅回路であって、前記第1入出
力回路は(b−1−4)前記第1出力端に接続された第
1電流電極と、前記第1電流供給端に接続された第2電
流電極と、前記第1入力端に接続された制御電極とを備
え、前記第1引き抜きトランジスタと同一仕様に設計さ
れた第1入力トランジスタと、(b−1−5)前記第2
出力端に接続された第1電流電極と、前記第1電流供給
端に接続された第2電流電極と、前記第2入力端に接続
された制御電極とを備え、前記第1引き抜きトランジス
タ及び前記第1入力トランジスタと同一仕様に設計され
た第2入力トランジスタとを更に有する。前記第2入出
力回路は(c−1−4)前記第3出力端に接続された第
1電流電極と、前記第2電流供給端に接続された第2電
流電極と、前記第3入力端に接続された制御電極とを備
え、前記第2引き抜きトランジスタと同一仕様に設計さ
れた第3入力トランジスタと、(c−1−5)前記第4
出力端に接続された第1電流電極と、前記第2電流供給
端に接続された第2電流電極と、前記第4入力端に接続
された制御電極とを備え、前記第2引き抜きトランジス
タ及び前記第2入力トランジスタと同一仕様に設計され
た第4入力トランジスタとを更に有する。
【0021】この発明のうち請求項14にかかるもの
は、請求項13記載の増幅回路であって、前記第1及び
第2信号は電位の態様を以て前記第1及び第2入力端子
に与えられ、(i)前記第1入出力回路の前記第1及び
第2入力端に流れる電流を供給する第1電流補償回路
と、(j)前記第2入出力回路の前記第3及び第4入力
端に流れる電流を供給する第2電流補償回路とを更に備
える。前記第1の電流合成回路は(e−1)前記第1引
き抜きトランジスタに前記第1定電流が流れた場合に前
記第1電流補償回路に流れる電流を引き抜いて、前記第
1電流補償回路の動作を停止させる第1制御回路を有す
る。前記第2の電流合成回路は(f−1)前記第2引き
抜きトランジスタに前記第2定電流が流れた場合に前記
第2電流補償回路に流れる電流を引き抜いて、前記第2
電流補償回路の動作を停止させる第2制御回路を有す
る。
は、請求項13記載の増幅回路であって、前記第1及び
第2信号は電位の態様を以て前記第1及び第2入力端子
に与えられ、(i)前記第1入出力回路の前記第1及び
第2入力端に流れる電流を供給する第1電流補償回路
と、(j)前記第2入出力回路の前記第3及び第4入力
端に流れる電流を供給する第2電流補償回路とを更に備
える。前記第1の電流合成回路は(e−1)前記第1引
き抜きトランジスタに前記第1定電流が流れた場合に前
記第1電流補償回路に流れる電流を引き抜いて、前記第
1電流補償回路の動作を停止させる第1制御回路を有す
る。前記第2の電流合成回路は(f−1)前記第2引き
抜きトランジスタに前記第2定電流が流れた場合に前記
第2電流補償回路に流れる電流を引き抜いて、前記第2
電流補償回路の動作を停止させる第2制御回路を有す
る。
【0022】この発明のうち請求項15にかかるもの
は、請求項10記載の増幅回路であって、前記第1入出
力回路は(b−3)前記第1入力端と前記第1入力端子
との間に介在する第1ボルテージフォロワ回路と、(b
−4)前記第2入力端と前記第2入力端子との間に介在
する第2ボルテージフォロワ回路とを更に有する。前記
第2入出力回路は(c−3)前記第3入力端と前記第1
入力端子との間に介在する第3ボルテージフォロワ回路
と、(c−4)前記第4入力端と前記第2入力端子との
間に介在する第4ボルテージフォロワ回路とを更に有す
る。前記増幅回路は(g)前記第1及び第2信号が前記
第1範囲を逸脱した場合に前記第1及び第2ボルテージ
フォロワ回路の動作を停止させて前記第1差動増幅器の
動作を停止させる第1制限回路と、(h)前記第1及び
第2信号が前記第2範囲を逸脱した場合に前記第3及び
第4ボルテージフォロワ回路の動作を停止させて前記第
2差動増幅器の動作を停止させる第2制限回路とを更に
備える。前記第1電流合成回路は前記第1制限回路に流
れる電流を前記第2電流供給端に与え、前記第2電流合
成回路は前記第2制限回路に流れる電流を前記第1電流
供給端に与える。
は、請求項10記載の増幅回路であって、前記第1入出
力回路は(b−3)前記第1入力端と前記第1入力端子
との間に介在する第1ボルテージフォロワ回路と、(b
−4)前記第2入力端と前記第2入力端子との間に介在
する第2ボルテージフォロワ回路とを更に有する。前記
第2入出力回路は(c−3)前記第3入力端と前記第1
入力端子との間に介在する第3ボルテージフォロワ回路
と、(c−4)前記第4入力端と前記第2入力端子との
間に介在する第4ボルテージフォロワ回路とを更に有す
る。前記増幅回路は(g)前記第1及び第2信号が前記
第1範囲を逸脱した場合に前記第1及び第2ボルテージ
フォロワ回路の動作を停止させて前記第1差動増幅器の
動作を停止させる第1制限回路と、(h)前記第1及び
第2信号が前記第2範囲を逸脱した場合に前記第3及び
第4ボルテージフォロワ回路の動作を停止させて前記第
2差動増幅器の動作を停止させる第2制限回路とを更に
備える。前記第1電流合成回路は前記第1制限回路に流
れる電流を前記第2電流供給端に与え、前記第2電流合
成回路は前記第2制限回路に流れる電流を前記第1電流
供給端に与える。
【0023】この発明のうち請求項16にかかるもの
は、請求項15記載の増幅回路であって、前記第1ボル
テージフォロワ回路は(b−3−1)第1電流電極と、
前記第1入力端に接続され、自身の前記第1電流電極と
の間に一定の第1エミッタフォロワ用電流が流れる第2
電流電極と、前記第1入力端子に接続された制御電極と
を含む第1エミッタフォロワ用トランジスタを有する。
前記第2ボルテージフォロワ回路は(b−4−1)第1
電流電極と、前記第2入力端に接続され、自身の前記第
1電流電極との間に一定の第2エミッタフォロワ用電流
が流れる第2電流電極と、前記第2入力端子に接続され
た制御電極とを含む第2エミッタフォロワ用トランジス
タを有する。前記第3ボルテージフォロワ回路は(c−
3−1)第1電流電極と、前記第1入力端に接続され、
自身の前記第1電流電極との間に一定の第3エミッタフ
ォロワ用電流が流れる第2電流電極と、前記第1入力端
子に接続された制御電極とを含む第3エミッタフォロワ
用トランジスタを有する。前記第4ボルテージフォロワ
回路は(c−4−1)第1電流電極と、前記第2入力端
に接続され、自身の前記第1電流電極との間に一定の第
4エミッタフォロワ用トランジスタ電流が流れる第2電
流電極と、前記第2入力端子に接続された制御電極とを
含む第4エミッタフォロワ用トランジスタを有する。前
記第1制限回路は(g−1)制御電極と、前記第1及び
第2入力信号が前記第2値以上になった場合に第1エミ
ッタフォロワ用電流を引き抜く第1及び第2の電流電極
とを含み、前記第1エミッタフォロワ用トランジスタと
同一仕様に設計された第1引き抜きトランジスタと、
(g−2)制御電極と、前記第1及び第2入力信号が前
記第2値以上になった場合に第2エミッタフォロワ用電
流を引き抜く第1及び第2の電流電極とを含み、前記第
2エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第2引き抜きトランジスタと、(g−3)前記第1
及び第2引き抜きトランジスタの前記制御電極を前記第
2値に保つ第1電圧源とを有する。前記第2制限回路は
(h−1)制御電極と、前記第1及び第2入力信号が前
記第3値以下になった場合に第3エミッタフォロワ用電
流を引き抜く第1及び第2の電流電極とを含み、前記第
3エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第3引き抜きトランジスタと、(h−2)制御電極
と、前記第1及び第2入力信号が前記第3値以下になっ
た場合に第4エミッタフォロワ用電流を引き抜く第1及
び第2の電流電極とを含み、前記第4エミッタフォロワ
用トランジスタと同一仕様に設計された第4引き抜きト
ランジスタと(h−3)前記第3及び第4引き抜きトラ
ンジスタの前記制御電極を前記第3値に保つ第2電圧源
とを有する。
は、請求項15記載の増幅回路であって、前記第1ボル
テージフォロワ回路は(b−3−1)第1電流電極と、
前記第1入力端に接続され、自身の前記第1電流電極と
の間に一定の第1エミッタフォロワ用電流が流れる第2
電流電極と、前記第1入力端子に接続された制御電極と
を含む第1エミッタフォロワ用トランジスタを有する。
前記第2ボルテージフォロワ回路は(b−4−1)第1
電流電極と、前記第2入力端に接続され、自身の前記第
1電流電極との間に一定の第2エミッタフォロワ用電流
が流れる第2電流電極と、前記第2入力端子に接続され
た制御電極とを含む第2エミッタフォロワ用トランジス
タを有する。前記第3ボルテージフォロワ回路は(c−
3−1)第1電流電極と、前記第1入力端に接続され、
自身の前記第1電流電極との間に一定の第3エミッタフ
ォロワ用電流が流れる第2電流電極と、前記第1入力端
子に接続された制御電極とを含む第3エミッタフォロワ
用トランジスタを有する。前記第4ボルテージフォロワ
回路は(c−4−1)第1電流電極と、前記第2入力端
に接続され、自身の前記第1電流電極との間に一定の第
4エミッタフォロワ用トランジスタ電流が流れる第2電
流電極と、前記第2入力端子に接続された制御電極とを
含む第4エミッタフォロワ用トランジスタを有する。前
記第1制限回路は(g−1)制御電極と、前記第1及び
第2入力信号が前記第2値以上になった場合に第1エミ
ッタフォロワ用電流を引き抜く第1及び第2の電流電極
とを含み、前記第1エミッタフォロワ用トランジスタと
同一仕様に設計された第1引き抜きトランジスタと、
(g−2)制御電極と、前記第1及び第2入力信号が前
記第2値以上になった場合に第2エミッタフォロワ用電
流を引き抜く第1及び第2の電流電極とを含み、前記第
2エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第2引き抜きトランジスタと、(g−3)前記第1
及び第2引き抜きトランジスタの前記制御電極を前記第
2値に保つ第1電圧源とを有する。前記第2制限回路は
(h−1)制御電極と、前記第1及び第2入力信号が前
記第3値以下になった場合に第3エミッタフォロワ用電
流を引き抜く第1及び第2の電流電極とを含み、前記第
3エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第3引き抜きトランジスタと、(h−2)制御電極
と、前記第1及び第2入力信号が前記第3値以下になっ
た場合に第4エミッタフォロワ用電流を引き抜く第1及
び第2の電流電極とを含み、前記第4エミッタフォロワ
用トランジスタと同一仕様に設計された第4引き抜きト
ランジスタと(h−3)前記第3及び第4引き抜きトラ
ンジスタの前記制御電極を前記第3値に保つ第2電圧源
とを有する。
【0024】この発明のうち請求項17にかかるもの
は、請求項16記載の増幅回路であって、前記第1及び
第2信号は電位の態様を以て前記第1及び第2入力端子
に与えられ、(i)前記第1エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第1電流
補償回路と、(j)前記第2エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第2電流
補償回路と、(k)前記第3エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第3電流
補償回路と、(l)前記第4エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第4電流
補償回路と、(m)前記第1引き抜きトランジスタに前
記第1エミッタフォロワ用電流が流れた場合に前記第1
電流補償回路に流れる電流を引き抜いて、前記第1電流
補償回路の動作を停止させる第1制御回路と、(n)前
記第2引き抜きトランジスタに前記第2エミッタフォロ
ワ用電流が流れた場合に前記第2電流補償回路に流れる
電流を引き抜いて、前記第2電流補償回路の動作を停止
させる第2制御回路と、(o)前記第3引き抜きトラン
ジスタに前記第3エミッタフォロワ用電流が流れた場合
に前記第3電流補償回路に流れる電流を引き抜いて、前
記第3電流補償回路の動作を停止させる第3制御回路
と、(p)前記第4引き抜きトランジスタに前記第4エ
ミッタフォロワ用電流が流れた場合に前記第4電流補償
回路に流れる電流を引き抜いて、前記第4電流補償回路
の動作を停止させる第4制御回路とを更に備える。
は、請求項16記載の増幅回路であって、前記第1及び
第2信号は電位の態様を以て前記第1及び第2入力端子
に与えられ、(i)前記第1エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第1電流
補償回路と、(j)前記第2エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第2電流
補償回路と、(k)前記第3エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第3電流
補償回路と、(l)前記第4エミッタフォロワ用トラン
ジスタの前記制御電極に流れる電流を供給する第4電流
補償回路と、(m)前記第1引き抜きトランジスタに前
記第1エミッタフォロワ用電流が流れた場合に前記第1
電流補償回路に流れる電流を引き抜いて、前記第1電流
補償回路の動作を停止させる第1制御回路と、(n)前
記第2引き抜きトランジスタに前記第2エミッタフォロ
ワ用電流が流れた場合に前記第2電流補償回路に流れる
電流を引き抜いて、前記第2電流補償回路の動作を停止
させる第2制御回路と、(o)前記第3引き抜きトラン
ジスタに前記第3エミッタフォロワ用電流が流れた場合
に前記第3電流補償回路に流れる電流を引き抜いて、前
記第3電流補償回路の動作を停止させる第3制御回路
と、(p)前記第4引き抜きトランジスタに前記第4エ
ミッタフォロワ用電流が流れた場合に前記第4電流補償
回路に流れる電流を引き抜いて、前記第4電流補償回路
の動作を停止させる第4制御回路とを更に備える。
【0025】なお、ここで「同一仕様」とはトランジス
タの第2電流電極と制御電極との間の電圧、即ちベース
・エミッタ間電圧VBEが等しいことのみを指し、それ以
上の仕様の同一性を要求するような限定を行うものでは
ない。
タの第2電流電極と制御電極との間の電圧、即ちベース
・エミッタ間電圧VBEが等しいことのみを指し、それ以
上の仕様の同一性を要求するような限定を行うものでは
ない。
【0026】
【作用】この発明のうち請求項1にかかる増幅回路にお
いては、第1差動増幅器及び第2差動増幅器が排他的に
動作する。そして、第1及び第2電流の和が第1定電流
に等しく、第3及び第4電流の和が第2定電流に等し
い。一方、第2電流と第3電流の和から、第1電流と第
4電流の和を引いた値が出力端子に与えられる。従っ
て、第1差動増幅器が動作していない場合には第2定電
流のみが出力端子に与えられる電流(出力電流)を規定
する。逆に第2差動増幅器が動作していない場合には第
1定電流のみが出力端子に与えられる電流を規定する。
いては、第1差動増幅器及び第2差動増幅器が排他的に
動作する。そして、第1及び第2電流の和が第1定電流
に等しく、第3及び第4電流の和が第2定電流に等し
い。一方、第2電流と第3電流の和から、第1電流と第
4電流の和を引いた値が出力端子に与えられる。従っ
て、第1差動増幅器が動作していない場合には第2定電
流のみが出力端子に与えられる電流(出力電流)を規定
する。逆に第2差動増幅器が動作していない場合には第
1定電流のみが出力端子に与えられる電流を規定する。
【0027】この発明のうち請求項2にかかる増幅回路
においては、第1及び第2制限回路が所定の境界電位に
よって第1及び第2差動増幅器を排他的に動作させる。
においては、第1及び第2制限回路が所定の境界電位に
よって第1及び第2差動増幅器を排他的に動作させる。
【0028】この発明のうち請求項3にかかる増幅回路
においては、第1及び第2定電流回路が第1及び第2定
電流を流す。
においては、第1及び第2定電流回路が第1及び第2定
電流を流す。
【0029】この発明のうち請求項4にかかる増幅回路
においては、第1差動増幅器を停止すべき場合には、第
1制限回路が、その有する第1引き抜きトランジスタに
よって、第1差動増幅器の有する第1定電流回路の流す
電流を引き抜く。このため第1入出力回路には第1定電
流が供給されなくなる。同様にして、第2差動増幅器を
停止すべき場合には、第2制限回路が、その有する第2
引き抜きトランジスタによって、第2差動増幅器の有す
る第2定電流回路の流す電流を引き抜く。このため第2
入出力回路には第2定電流が供給されなくなる。
においては、第1差動増幅器を停止すべき場合には、第
1制限回路が、その有する第1引き抜きトランジスタに
よって、第1差動増幅器の有する第1定電流回路の流す
電流を引き抜く。このため第1入出力回路には第1定電
流が供給されなくなる。同様にして、第2差動増幅器を
停止すべき場合には、第2制限回路が、その有する第2
引き抜きトランジスタによって、第2差動増幅器の有す
る第2定電流回路の流す電流を引き抜く。このため第2
入出力回路には第2定電流が供給されなくなる。
【0030】この発明のうち請求項5にかかる増幅回路
においては、第1及び第2引き抜きトランジスタのそれ
ぞれの制御電極の電位が同一にされる。
においては、第1及び第2引き抜きトランジスタのそれ
ぞれの制御電極の電位が同一にされる。
【0031】この発明のうち請求項6にかかる増幅回路
においては、第1入力回路の第1及び第2入力端にはそ
れぞれ第1及び第2ボルテージフォロワ回路が設けら
れ、第2入力回路の第3及び第4入力端にはそれぞれ第
3及び第4ボルテージフォロワ回路が設けられるので、
第1乃至第4入力端に流れる電流よりも小さな電流のみ
が第1及び第2入力端に流れる。第1差動増幅器を停止
すべき場合には、第1制限回路が、その有する第1及び
第2引き抜きトランジスタによって、第1差動増幅器の
有する第1及び第2ボルテージフォロワ回路の動作を停
止する。同様にして、第2差動増幅器を停止すべき場合
には、第2制限回路が、その有する第3及び第4引き抜
きトランジスタによって、第2差動増幅器の有する第3
及び第4ボルテージフォロワ回路の動作を停止する。
においては、第1入力回路の第1及び第2入力端にはそ
れぞれ第1及び第2ボルテージフォロワ回路が設けら
れ、第2入力回路の第3及び第4入力端にはそれぞれ第
3及び第4ボルテージフォロワ回路が設けられるので、
第1乃至第4入力端に流れる電流よりも小さな電流のみ
が第1及び第2入力端に流れる。第1差動増幅器を停止
すべき場合には、第1制限回路が、その有する第1及び
第2引き抜きトランジスタによって、第1差動増幅器の
有する第1及び第2ボルテージフォロワ回路の動作を停
止する。同様にして、第2差動増幅器を停止すべき場合
には、第2制限回路が、その有する第3及び第4引き抜
きトランジスタによって、第2差動増幅器の有する第3
及び第4ボルテージフォロワ回路の動作を停止する。
【0032】この発明のうち請求項7にかかる増幅回路
においては、第1差動増幅器を停止すべき場合には第1
制限回路がその有する第1及び第2引き抜きトランジス
タによって、第1及び第2エミッタフォロワ用トランジ
スタにそれぞれ供給されていた第1及び第2エミッタフ
ォロワ用電流を引き抜く。同様にして第2差動増幅器を
停止すべき場合には第2制限回路がその有する第3及び
第4引き抜きトランジスタによって、第3及び第4エミ
ッタフォロワ用トランジスタにそれぞれ供給されていた
第3及び第4エミッタフォロワ用電流を引き抜く。
においては、第1差動増幅器を停止すべき場合には第1
制限回路がその有する第1及び第2引き抜きトランジス
タによって、第1及び第2エミッタフォロワ用トランジ
スタにそれぞれ供給されていた第1及び第2エミッタフ
ォロワ用電流を引き抜く。同様にして第2差動増幅器を
停止すべき場合には第2制限回路がその有する第3及び
第4引き抜きトランジスタによって、第3及び第4エミ
ッタフォロワ用トランジスタにそれぞれ供給されていた
第3及び第4エミッタフォロワ用電流を引き抜く。
【0033】この発明のうち請求項8にかかる増幅回路
においては、第1乃至第4電流補償回路が、第1乃至第
4エミッタフォロワ用トランジスタの制御電極に流れる
電流をそれぞれ補償する。更に、第1乃至第4制御回路
が、第1乃至第4電流補償回路の動作を制御する。
においては、第1乃至第4電流補償回路が、第1乃至第
4エミッタフォロワ用トランジスタの制御電極に流れる
電流をそれぞれ補償する。更に、第1乃至第4制御回路
が、第1乃至第4電流補償回路の動作を制御する。
【0034】この発明のうち請求項9にかかる増幅回路
においては、第1及び第4引き抜きトランジスタの制御
電極の電位が同一にされる。
においては、第1及び第4引き抜きトランジスタの制御
電極の電位が同一にされる。
【0035】この発明のうち請求項10にかかる増幅回
路においては、第1差動増幅器と第2差動増幅器とは排
他的には動作しない。一方のみが動作する場合もあれ
ば、両方が動作する場合もある。第1電流合成回路は第
1差動増幅器が動作していないときに、第1定電流を第
2差動増幅器に供給する。同様に、第2電流合成回路は
第2差動増幅器が動作していないときに、第2定電流を
第1差動増幅器に供給する。
路においては、第1差動増幅器と第2差動増幅器とは排
他的には動作しない。一方のみが動作する場合もあれ
ば、両方が動作する場合もある。第1電流合成回路は第
1差動増幅器が動作していないときに、第1定電流を第
2差動増幅器に供給する。同様に、第2電流合成回路は
第2差動増幅器が動作していないときに、第2定電流を
第1差動増幅器に供給する。
【0036】この発明のうち請求項11にかかる増幅回
路においては、第1差動増幅器を停止すべき場合には、
第1制限回路が第1電流供給端から第1定電流を引き抜
く。その一方で第1電流合成回路は、第1制限回路に流
れる電流を第2電流供給端に与える。同様にして、第2
差動増幅器を停止すべき場合には、第2制限回路が第2
電流供給端から第2定電流を引き抜く。その一方で第2
電流合成回路は、第2制限回路に流れる電流を第1電流
供給端に与える。
路においては、第1差動増幅器を停止すべき場合には、
第1制限回路が第1電流供給端から第1定電流を引き抜
く。その一方で第1電流合成回路は、第1制限回路に流
れる電流を第2電流供給端に与える。同様にして、第2
差動増幅器を停止すべき場合には、第2制限回路が第2
電流供給端から第2定電流を引き抜く。その一方で第2
電流合成回路は、第2制限回路に流れる電流を第1電流
供給端に与える。
【0037】この発明のうち請求項12にかかる増幅回
路においては、第1差動増幅器を停止すべき場合には、
第1制限回路がその有する第1引き抜きトランジスタに
よって、第1定電流を引き抜く。同様にして、第2差動
増幅器を停止すべき場合には、第2制限回路がその有す
る第2引き抜きトランジスタによって、第2定電流を引
き抜く。また、第1及び第2電圧源が第2値及び第3値
を規定する。
路においては、第1差動増幅器を停止すべき場合には、
第1制限回路がその有する第1引き抜きトランジスタに
よって、第1定電流を引き抜く。同様にして、第2差動
増幅器を停止すべき場合には、第2制限回路がその有す
る第2引き抜きトランジスタによって、第2定電流を引
き抜く。また、第1及び第2電圧源が第2値及び第3値
を規定する。
【0038】この発明のうち請求項13にかかる増幅回
路においては、第1入出力回路を構成する第1及び第2
入力トランジスタが、いずれも第1引き抜きトランジス
タとベース・エミッタ間電圧が等しく設計されている。
同様にして、第2入出力回路を構成する第3及び第4入
力トランジスタが、いずれも第2引き抜きトランジスタ
とベース・エミッタ間電圧が等しく設計されている。し
かも、第1及び第2入力トランジスタとはベース・エミ
ッタ間電圧が等しく設計されている。
路においては、第1入出力回路を構成する第1及び第2
入力トランジスタが、いずれも第1引き抜きトランジス
タとベース・エミッタ間電圧が等しく設計されている。
同様にして、第2入出力回路を構成する第3及び第4入
力トランジスタが、いずれも第2引き抜きトランジスタ
とベース・エミッタ間電圧が等しく設計されている。し
かも、第1及び第2入力トランジスタとはベース・エミ
ッタ間電圧が等しく設計されている。
【0039】この発明のうち請求項14にかかる増幅回
路においては、第1電流補償回路が、第1及び第2入力
端に流れる電流を補償する。第1制限回路は第1電流補
償回路の動作を制御する。同様にして第2電流補償回路
が、第3及び第4入力端に流れる電流を補償する。第2
制限回路は第2電流補償回路の動作を制御する。
路においては、第1電流補償回路が、第1及び第2入力
端に流れる電流を補償する。第1制限回路は第1電流補
償回路の動作を制御する。同様にして第2電流補償回路
が、第3及び第4入力端に流れる電流を補償する。第2
制限回路は第2電流補償回路の動作を制御する。
【0040】この発明のうち請求項15にかかる増幅回
路においては、第1入力回路の第1及び第2入力端には
それぞれ第1及び第2ボルテージフォロワ回路が設けら
れ、第2入力回路の第3及び第4入力端にはそれぞれ第
3及び第4ボルテージフォロワ回路が設けられるので、
第1乃至第4入力端に流れる電流よりも小さな電流のみ
が第1及び第2入力端に流れる。第1差動増幅器を停止
すべき場合には、第1制限回路が第1差動増幅器の有す
る第1及び第2ボルテージフォロワ回路の動作を停止す
る。同様にして、第2差動増幅器を停止すべき場合に
は、第2制限回路が第2差動増幅器の有する第3及び第
4ボルテージフォロワ回路の動作を停止する。
路においては、第1入力回路の第1及び第2入力端には
それぞれ第1及び第2ボルテージフォロワ回路が設けら
れ、第2入力回路の第3及び第4入力端にはそれぞれ第
3及び第4ボルテージフォロワ回路が設けられるので、
第1乃至第4入力端に流れる電流よりも小さな電流のみ
が第1及び第2入力端に流れる。第1差動増幅器を停止
すべき場合には、第1制限回路が第1差動増幅器の有す
る第1及び第2ボルテージフォロワ回路の動作を停止す
る。同様にして、第2差動増幅器を停止すべき場合に
は、第2制限回路が第2差動増幅器の有する第3及び第
4ボルテージフォロワ回路の動作を停止する。
【0041】この発明のうち請求項16にかかる増幅回
路においては、第1差動増幅器を停止すべき場合には第
1制限回路がその有する第1及び第2引き抜きトランジ
スタによって、第1及び第2エミッタフォロワ用トラン
ジスタにそれぞれ供給されていた第1及び第2エミッタ
フォロワ用電流を引き抜く。同様にして第2差動増幅器
を停止すべき場合には第2制限回路がその有する第3及
び第4引き抜きトランジスタによって、第3及び第4エ
ミッタフォロワ用トランジスタにそれぞれ供給されてい
た第3及び第4エミッタフォロワ用電流を引き抜く。
路においては、第1差動増幅器を停止すべき場合には第
1制限回路がその有する第1及び第2引き抜きトランジ
スタによって、第1及び第2エミッタフォロワ用トラン
ジスタにそれぞれ供給されていた第1及び第2エミッタ
フォロワ用電流を引き抜く。同様にして第2差動増幅器
を停止すべき場合には第2制限回路がその有する第3及
び第4引き抜きトランジスタによって、第3及び第4エ
ミッタフォロワ用トランジスタにそれぞれ供給されてい
た第3及び第4エミッタフォロワ用電流を引き抜く。
【0042】この発明のうち請求項17にかかる増幅回
路においては、第1乃至第4電流補償回路が、第1乃至
第4エミッタフォロワ用トランジスタの制御電極に流れ
る電流をそれぞれ補償する。更に、第1乃至第4制御回
路が、第1乃至第4電流補償回路の動作を制御する。
路においては、第1乃至第4電流補償回路が、第1乃至
第4エミッタフォロワ用トランジスタの制御電極に流れ
る電流をそれぞれ補償する。更に、第1乃至第4制御回
路が、第1乃至第4電流補償回路の動作を制御する。
【0043】
【実施例】本発明は大きく分けて2つの技術から構成さ
れる。以下では3つの技術が開示される。第1の技術は
単に入力信号の電位範囲の広い増幅回路を得る為の技術
であり、第2及び第3の技術はスルーレートを悪化させ
ないための技術である。そして、本発明は第1及び第2
の技術若しくは第1及び第3の技術から構成される。
れる。以下では3つの技術が開示される。第1の技術は
単に入力信号の電位範囲の広い増幅回路を得る為の技術
であり、第2及び第3の技術はスルーレートを悪化させ
ないための技術である。そして、本発明は第1及び第2
の技術若しくは第1及び第3の技術から構成される。
【0044】以下では理解を容易にするために、まず第
1の技術のみを説明し、その後に第2若しくは第3の技
術を加えて得られる本願発明について説明する。以下で
は、便宜上、第1の技術のみを適用した技術的思想を前
段階思想と呼び、第1及び第2の技術を備えた発明を第
1の発明と呼び、第1及び第3の技術を備えた発明を第
2の発明と呼ぶことにする。
1の技術のみを説明し、その後に第2若しくは第3の技
術を加えて得られる本願発明について説明する。以下で
は、便宜上、第1の技術のみを適用した技術的思想を前
段階思想と呼び、第1及び第2の技術を備えた発明を第
1の発明と呼び、第1及び第3の技術を備えた発明を第
2の発明と呼ぶことにする。
【0045】A.前段階思想:図14は、この発明の第
1の技術を示す、前段階思想であるオペアンプ4000
の回路図である。オペアンプ4000は非反転入力端子
1、反転入力端子2、出力端子3を備える。出力端子3
は、入力端子1,2の間に印加された電圧を処理して得
られた電位を与える。
1の技術を示す、前段階思想であるオペアンプ4000
の回路図である。オペアンプ4000は非反転入力端子
1、反転入力端子2、出力端子3を備える。出力端子3
は、入力端子1,2の間に印加された電圧を処理して得
られた電位を与える。
【0046】電位がVcc(>0)である電位点4、接地
された(電位が0(GND))である)電位点5の間に
は、入出力回路11,12、電流合成回路21乃至2
4、定電流回路31,32、クランプ回路51,52が
設けられている。
された(電位が0(GND))である)電位点5の間に
は、入出力回路11,12、電流合成回路21乃至2
4、定電流回路31,32、クランプ回路51,52が
設けられている。
【0047】また、電流電圧変換回路91が電流合成回
路22,24の出力端と、出力端子3との間に設けられ
ており、電流合成回路22,24の出力する電流を電圧
に変換する。電流電圧変換回路91の入力端と出力端と
の間にはコンデンサ92が接続されている。
路22,24の出力端と、出力端子3との間に設けられ
ており、電流合成回路22,24の出力する電流を電圧
に変換する。電流電圧変換回路91の入力端と出力端と
の間にはコンデンサ92が接続されている。
【0048】入出力回路11及び定電流回路31、入出
力回路12及び定電流回路32は、それぞれ対になって
第1及び第2の差動増幅器を形成している。電流合成回
路21乃至24はこれらの差動増幅器の出力を合成する
機能を有する。
力回路12及び定電流回路32は、それぞれ対になって
第1及び第2の差動増幅器を形成している。電流合成回
路21乃至24はこれらの差動増幅器の出力を合成する
機能を有する。
【0049】電流合成回路21は、トランジスタ202
とトランジスタ204とが作るカレントミラー回路で構
成されている。即ち、トランジスタ202のエミッタと
トランジスタ204のエミッタは共通して電位点5に接
続されている。またトランジスタ202のベースとトラ
ンジスタ204のベースは共通してトランジスタ202
のコレクタに接続されている。
とトランジスタ204とが作るカレントミラー回路で構
成されている。即ち、トランジスタ202のエミッタと
トランジスタ204のエミッタは共通して電位点5に接
続されている。またトランジスタ202のベースとトラ
ンジスタ204のベースは共通してトランジスタ202
のコレクタに接続されている。
【0050】同様に、電流合成回路22は、トランジス
タ201とトランジスタ203とが作るカレントミラー
回路で構成されている。即ち、トランジスタ201のエ
ミッタとトランジスタ203のエミッタは共通して電位
点5に接続されている。またトランジスタ201のベー
スとトランジスタ203のベースは共通してトランジス
タ201のコレクタに接続されている。
タ201とトランジスタ203とが作るカレントミラー
回路で構成されている。即ち、トランジスタ201のエ
ミッタとトランジスタ203のエミッタは共通して電位
点5に接続されている。またトランジスタ201のベー
スとトランジスタ203のベースは共通してトランジス
タ201のコレクタに接続されている。
【0051】同様に、電流合成回路23は、トランジス
タ205とトランジスタ207とが作るカレントミラー
回路で構成されている。即ち、トランジスタ205のエ
ミッタとトランジスタ207のエミッタは共通して電位
点4に接続されている。またトランジスタ205のベー
スとトランジスタ207のベースは共通してトランジス
タ205のコレクタに接続されている。
タ205とトランジスタ207とが作るカレントミラー
回路で構成されている。即ち、トランジスタ205のエ
ミッタとトランジスタ207のエミッタは共通して電位
点4に接続されている。またトランジスタ205のベー
スとトランジスタ207のベースは共通してトランジス
タ205のコレクタに接続されている。
【0052】同様に、電流合成回路24は、トランジス
タ206とトランジスタ208とが作るカレントミラー
回路で構成されている。即ち、トランジスタ206のエ
ミッタとトランジスタ208のエミッタは共通して電位
点4に接続されている。またトランジスタ206のベー
スとトランジスタ208のベースは共通してトランジス
タ206のコレクタに接続されている。
タ206とトランジスタ208とが作るカレントミラー
回路で構成されている。即ち、トランジスタ206のエ
ミッタとトランジスタ208のエミッタは共通して電位
点4に接続されている。またトランジスタ206のベー
スとトランジスタ208のベースは共通してトランジス
タ206のコレクタに接続されている。
【0053】入出力回路11はトランジスタ101,1
02を備えている。トランジスタ101のコレクタには
電流合成回路22のトランジスタ201のコレクタが接
続されている。また、トランジスタ102のコレクタに
は電流合成回路21のトランジスタ202のコレクタが
接続されている。
02を備えている。トランジスタ101のコレクタには
電流合成回路22のトランジスタ201のコレクタが接
続されている。また、トランジスタ102のコレクタに
は電流合成回路21のトランジスタ202のコレクタが
接続されている。
【0054】同様に、入出力回路12はトランジスタ1
03,104を備えている。トランジスタ103のコレ
クタには電流合成回路23のトランジスタ205のコレ
クタが接続されている。また、トランジスタ104のコ
レクタには電流合成回路24のトランジスタ206のコ
レクタが接続されている。
03,104を備えている。トランジスタ103のコレ
クタには電流合成回路23のトランジスタ205のコレ
クタが接続されている。また、トランジスタ104のコ
レクタには電流合成回路24のトランジスタ206のコ
レクタが接続されている。
【0055】電流合成回路21,24はトランジスタ1
04のコレクタを介して互いに接続されている。即ち電
流合成回路21のトランジスタ204のコレクタは、ト
ランジスタ104のコレクタと接続されている。
04のコレクタを介して互いに接続されている。即ち電
流合成回路21のトランジスタ204のコレクタは、ト
ランジスタ104のコレクタと接続されている。
【0056】また、電流合成回路22,23はトランジ
スタ101のコレクタを介して互いに接続されている。
即ち電流合成回路22のトランジスタ201のコレクタ
は、電流合成回路23のトランジスタ207のコレクタ
と共通に接続されている。
スタ101のコレクタを介して互いに接続されている。
即ち電流合成回路22のトランジスタ201のコレクタ
は、電流合成回路23のトランジスタ207のコレクタ
と共通に接続されている。
【0057】更に、電流合成回路22,24は、互いに
接続されている。即ち電流合成回路22のトランジスタ
203のコレクタは、電流合成回路24のトランジスタ
208のコレクタと共通に接続されている。そしてトラ
ンジスタ203,208の双方のコレクタは共通して電
流電圧変換回路91の入力端に接続される。
接続されている。即ち電流合成回路22のトランジスタ
203のコレクタは、電流合成回路24のトランジスタ
208のコレクタと共通に接続されている。そしてトラ
ンジスタ203,208の双方のコレクタは共通して電
流電圧変換回路91の入力端に接続される。
【0058】定電流回路31は、カレントミラー回路を
成すトランジスタ301,302と、電流源303とを
備えている。即ち、トランジスタ301のエミッタとト
ランジスタ302のエミッタとは共通して電位点4に接
続されている。そしてトランジスタ301のベースとト
ランジスタ302のベースとは共通してトランジスタ3
01のコレクタに接続されている。電流源303は、ト
ランジスタ301のコレクタと電位点5との間に接続さ
れている。
成すトランジスタ301,302と、電流源303とを
備えている。即ち、トランジスタ301のエミッタとト
ランジスタ302のエミッタとは共通して電位点4に接
続されている。そしてトランジスタ301のベースとト
ランジスタ302のベースとは共通してトランジスタ3
01のコレクタに接続されている。電流源303は、ト
ランジスタ301のコレクタと電位点5との間に接続さ
れている。
【0059】そして、トランジスタ302のコレクタ
は、入出力回路11のトランジスタ101,102のい
ずれのエミッタにも共通して接続されている。
は、入出力回路11のトランジスタ101,102のい
ずれのエミッタにも共通して接続されている。
【0060】同様にして、定電流回路32は、カレント
ミラー回路を成すトランジスタ304,305と、電流
源306とを備えている。即ち、トランジスタ304の
エミッタとトランジスタ305のエミッタとは共通して
電位点5に接続されている。そしてトランジスタ304
のベースとトランジスタ305のベースとは共通してト
ランジスタ304のコレクタに接続されている。電流源
306は、トランジスタ304のコレクタと電位点4と
の間に接続されている。
ミラー回路を成すトランジスタ304,305と、電流
源306とを備えている。即ち、トランジスタ304の
エミッタとトランジスタ305のエミッタとは共通して
電位点5に接続されている。そしてトランジスタ304
のベースとトランジスタ305のベースとは共通してト
ランジスタ304のコレクタに接続されている。電流源
306は、トランジスタ304のコレクタと電位点4と
の間に接続されている。
【0061】そして、トランジスタ305のコレクタ
は、入出力回路12のトランジスタ103,104のい
ずれのエミッタにも共通して接続されている。
は、入出力回路12のトランジスタ103,104のい
ずれのエミッタにも共通して接続されている。
【0062】クランプ回路51はトランジスタ501
と、電圧源502とを備えている。電圧源502はその
正極が電位点4に、その負極がトランジスタ501のベ
ースに、それぞれ接続されている。トランジスタ501
のエミッタは入出力回路11のトランジスタ101,1
02のいずれのエミッタにも共通して接続されている。
トランジスタ501のコレクタは電位点5に接続されて
いる。
と、電圧源502とを備えている。電圧源502はその
正極が電位点4に、その負極がトランジスタ501のベ
ースに、それぞれ接続されている。トランジスタ501
のエミッタは入出力回路11のトランジスタ101,1
02のいずれのエミッタにも共通して接続されている。
トランジスタ501のコレクタは電位点5に接続されて
いる。
【0063】同様に、クランプ回路52はトランジスタ
503と、電圧源504とを備えている。電圧源504
はその負極が電位点5に、その正極がトランジスタ50
3のベースに、それぞれ接続されている。トランジスタ
503のエミッタは入出力回路12のトランジスタ10
3,104のいずれのエミッタにも共通して接続されて
いる。トランジスタ503のコレクタは電位点4に接続
されている。
503と、電圧源504とを備えている。電圧源504
はその負極が電位点5に、その正極がトランジスタ50
3のベースに、それぞれ接続されている。トランジスタ
503のエミッタは入出力回路12のトランジスタ10
3,104のいずれのエミッタにも共通して接続されて
いる。トランジスタ503のコレクタは電位点4に接続
されている。
【0064】これらの構成において、トランジスタ10
1,102,205,206,207,208,30
1,302,501はPNPバイポーラトランジスタで
あり、トランジスタ103,104,201,202,
203,204,304,305,503はNPNバイ
ポーラトランジスタである。
1,102,205,206,207,208,30
1,302,501はPNPバイポーラトランジスタで
あり、トランジスタ103,104,201,202,
203,204,304,305,503はNPNバイ
ポーラトランジスタである。
【0065】次に動作について説明する。入力端子1,
2に与えられた入力信号の電位は、いずれも第1及び第
2の差動増幅器に与えられる。即ち、2つの入力信号の
いずれもが入出力回路11,12に与えられる。
2に与えられた入力信号の電位は、いずれも第1及び第
2の差動増幅器に与えられる。即ち、2つの入力信号の
いずれもが入出力回路11,12に与えられる。
【0066】入出力回路11はトランジスタ101のコ
レクタ電流I101 と、トランジスタ102のコレクタ電
流I102 を出力する。同様に、入出力回路12はトラン
ジスタ103のコレクタ電流I103 と、トランジスタ1
04のコレクタ電流I104 を出力する。
レクタ電流I101 と、トランジスタ102のコレクタ電
流I102 を出力する。同様に、入出力回路12はトラン
ジスタ103のコレクタ電流I103 と、トランジスタ1
04のコレクタ電流I104 を出力する。
【0067】電流I102 は電流合成回路21によって、
電流合成回路21と電流合成回路24を結ぶ配線に流さ
れる。よって、電流合成回路24は、電流I102 と電流
I104 との和をトランジスタ208のコレクタ電流とし
て出力する。同様にして、電流I103 は電流合成回路2
3によって、電流合成回路23と電流合成回路22を結
ぶ配線に流され、電流合成回路22は、電流I101 と電
流I103 との和をトランジスタ203のコレクタ電流と
して出力する。
電流合成回路21と電流合成回路24を結ぶ配線に流さ
れる。よって、電流合成回路24は、電流I102 と電流
I104 との和をトランジスタ208のコレクタ電流とし
て出力する。同様にして、電流I103 は電流合成回路2
3によって、電流合成回路23と電流合成回路22を結
ぶ配線に流され、電流合成回路22は、電流I101 と電
流I103 との和をトランジスタ203のコレクタ電流と
して出力する。
【0068】即ち、電流合成回路21乃至24は、第1
の差動増幅器の出力と、第2の差動増幅器の出力とを合
成して電流電圧変換回路91の入力端に与える機能を有
している。
の差動増幅器の出力と、第2の差動増幅器の出力とを合
成して電流電圧変換回路91の入力端に与える機能を有
している。
【0069】一方、クランプ回路51,52は、それぞ
れ第1及び第2の差動増幅器を動作させない機能を備え
る。クランプ回路51がなければ、2つの入力信号の電
位が共に{Vcc−(Vsat +VBE)}以上となった場合
に第1の差動増幅器が正常に機能しない。一方、クラン
プ回路52がなければ、2つの入力信号の電位が共に
(Vsat +VBE)以下となった場合に第2の差動増幅器
が正常に機能しない。そこで、2つの入力信号の電位が
共に{Vcc−(Vsat +VBE)}以上になれば、クラン
プ回路51が第1の差動増幅器を動作させなくする。ま
た、2つの入力信号の電位が共に(Vsat +VBE)以下
になれば、クランプ回路52が第2の差動増幅器を動作
させなくする。
れ第1及び第2の差動増幅器を動作させない機能を備え
る。クランプ回路51がなければ、2つの入力信号の電
位が共に{Vcc−(Vsat +VBE)}以上となった場合
に第1の差動増幅器が正常に機能しない。一方、クラン
プ回路52がなければ、2つの入力信号の電位が共に
(Vsat +VBE)以下となった場合に第2の差動増幅器
が正常に機能しない。そこで、2つの入力信号の電位が
共に{Vcc−(Vsat +VBE)}以上になれば、クラン
プ回路51が第1の差動増幅器を動作させなくする。ま
た、2つの入力信号の電位が共に(Vsat +VBE)以下
になれば、クランプ回路52が第2の差動増幅器を動作
させなくする。
【0070】その一方で、第1の差動増幅器の出力と、
第2の差動増幅器の出力とは電流合成回路21乃至24
によって合成されるので、全体としてオペアンプ400
0の入力信号の電位の範囲は、改善される。以下クラン
プ回路51,52の動作を詳細に説明する。
第2の差動増幅器の出力とは電流合成回路21乃至24
によって合成されるので、全体としてオペアンプ400
0の入力信号の電位の範囲は、改善される。以下クラン
プ回路51,52の動作を詳細に説明する。
【0071】クランプ回路51において、トランジスタ
501のベース・エミッタ間電圧は、トランジスタ10
1,102のベース・エミッタ間電圧VBEと等しく設定
される。またトランジスタ302の飽和電圧Vsat に対
して、電圧源502の有する電圧は(Vsat +VBE)に
設定される。
501のベース・エミッタ間電圧は、トランジスタ10
1,102のベース・エミッタ間電圧VBEと等しく設定
される。またトランジスタ302の飽和電圧Vsat に対
して、電圧源502の有する電圧は(Vsat +VBE)に
設定される。
【0072】このように設定すると、入力端子1,2に
与えられた2つの入力信号の電位が共に{Vcc−(Vsa
t +VBE)}以上になった場合、トランジスタ501に
はそのベース・エミッタ間電圧がVBEに保たれつつコレ
クタ電流が流れる。よってトランジスタ302のコレク
タ−エミッタ間電圧はVsat 以下に低下することがな
く、トランジスタ302は飽和しない。
与えられた2つの入力信号の電位が共に{Vcc−(Vsa
t +VBE)}以上になった場合、トランジスタ501に
はそのベース・エミッタ間電圧がVBEに保たれつつコレ
クタ電流が流れる。よってトランジスタ302のコレク
タ−エミッタ間電圧はVsat 以下に低下することがな
く、トランジスタ302は飽和しない。
【0073】一方、トランジスタ101,102のエミ
ッタ電位は(Vcc−Vsat )に固定される。よって、入
力端子1,2に与えられた入力信号の電位が{Vcc−
(Vsat +VBE)}以上になると、トランジスタ10
1,102にはベース電流が流れず、コレクタ電流I
101 ,I102 もゼロになり、第1の差動増幅器は動作し
ない。このときトランジスタ302のコレクタ電流I
302 はトランジスタ501に流れる。
ッタ電位は(Vcc−Vsat )に固定される。よって、入
力端子1,2に与えられた入力信号の電位が{Vcc−
(Vsat +VBE)}以上になると、トランジスタ10
1,102にはベース電流が流れず、コレクタ電流I
101 ,I102 もゼロになり、第1の差動増幅器は動作し
ない。このときトランジスタ302のコレクタ電流I
302 はトランジスタ501に流れる。
【0074】しかし、入力信号の電位がそのような電位
である場合には第2の差動増幅器が動作し、トランジス
タ103,104のコレクタ電流I103 ,I104 が流れ
る。このため、既述した電流合成回路21乃至24の機
能により、電流電圧変換回路91にはこれらの差の電流
が与えられ、入力端子1,2に与えられた電圧に対応し
た出力が得られることになる。
である場合には第2の差動増幅器が動作し、トランジス
タ103,104のコレクタ電流I103 ,I104 が流れ
る。このため、既述した電流合成回路21乃至24の機
能により、電流電圧変換回路91にはこれらの差の電流
が与えられ、入力端子1,2に与えられた電圧に対応し
た出力が得られることになる。
【0075】クランプ回路52の動作も同様である。ト
ランジスタ503のベース・エミッタ間電圧は、トラン
ジスタ103,104のベース・エミッタ間電圧VBEと
等しく設定される。またトランジスタ305の飽和電圧
Vsat に対して、電圧源504の有する電圧は(Vsat
+VBE)に設定される。
ランジスタ503のベース・エミッタ間電圧は、トラン
ジスタ103,104のベース・エミッタ間電圧VBEと
等しく設定される。またトランジスタ305の飽和電圧
Vsat に対して、電圧源504の有する電圧は(Vsat
+VBE)に設定される。
【0076】このように設定すると、入力端子1,2に
与えられた2つの入力信号の電位が共に(Vsat +VB
E)以下になった場合、トランジスタ503にはそのベ
ース・エミッタ間電圧がVBEに保たれつつコレクタ電流
が流れる。よってトランジスタ305のコレクタ−エミ
ッタ間電圧はVsat 以下に低下することがなく、トラン
ジスタ305は飽和しない。
与えられた2つの入力信号の電位が共に(Vsat +VB
E)以下になった場合、トランジスタ503にはそのベ
ース・エミッタ間電圧がVBEに保たれつつコレクタ電流
が流れる。よってトランジスタ305のコレクタ−エミ
ッタ間電圧はVsat 以下に低下することがなく、トラン
ジスタ305は飽和しない。
【0077】一方、トランジスタ103,104のエミ
ッタ電位はVsat に固定される。よって、入力端子1,
2に与えられた2つの入力信号の電位が共に(Vsat +
VBE)以下になると、トランジスタ103,104には
ベース電流が流れず、コレクタ電流I103 ,I104 もゼ
ロになり、第2の差動増幅器は動作しない。このときト
ランジスタ305のコレクタ電流I305 はトランジスタ
503に流れる。
ッタ電位はVsat に固定される。よって、入力端子1,
2に与えられた2つの入力信号の電位が共に(Vsat +
VBE)以下になると、トランジスタ103,104には
ベース電流が流れず、コレクタ電流I103 ,I104 もゼ
ロになり、第2の差動増幅器は動作しない。このときト
ランジスタ305のコレクタ電流I305 はトランジスタ
503に流れる。
【0078】しかし、入力信号の電位がそのような電位
である場合には第1の差動増幅器が動作し、トランジス
タ101,102のコレクタ電流I101 ,I102 が流れ
る。このため、既述した電流合成回路21乃至24の機
能により、電流電圧変換回路91にはこれらの差の電流
が与えられ、入力端子1,2に与えられた電圧に対応し
た出力が得られることになる。
である場合には第1の差動増幅器が動作し、トランジス
タ101,102のコレクタ電流I101 ,I102 が流れ
る。このため、既述した電流合成回路21乃至24の機
能により、電流電圧変換回路91にはこれらの差の電流
が与えられ、入力端子1,2に与えられた電圧に対応し
た出力が得られることになる。
【0079】ところで、2つの入力信号の電位が共に高
く、実質的な動作が第2の差動増幅器において行われて
いる場合であっても、2つの入力信号の電位が(Vcc−
Vsat )以上であれば、第2の入出力回路12のトラン
ジスタ103,104が飽和する。同様に、2つの入力
信号の電位が共に低く、実質的な動作が第1の差動増幅
器において行われている場合であっても、2つの入力信
号の電位がVsat 以下であれば、第1の入出力回路11
のトランジスタ101,102が飽和する。
く、実質的な動作が第2の差動増幅器において行われて
いる場合であっても、2つの入力信号の電位が(Vcc−
Vsat )以上であれば、第2の入出力回路12のトラン
ジスタ103,104が飽和する。同様に、2つの入力
信号の電位が共に低く、実質的な動作が第1の差動増幅
器において行われている場合であっても、2つの入力信
号の電位がVsat 以下であれば、第1の入出力回路11
のトランジスタ101,102が飽和する。
【0080】以上より、オペアンプ4000の入力信号
の電位範囲は、トランジスタ101乃至104の飽和電
圧Vsat によってのみ制限を受ける。従って、入力信号
の電位範囲をVsat 〜(Vcc−Vsat )まで広げること
ができる。
の電位範囲は、トランジスタ101乃至104の飽和電
圧Vsat によってのみ制限を受ける。従って、入力信号
の電位範囲をVsat 〜(Vcc−Vsat )まで広げること
ができる。
【0081】図15はオペアンプ4000をボルテージ
フォロワとして用いる場合の結線を示す回路図である。
反転入力端子2と出力端子3を直接に接続し、反転入力
端子2を基準として非反転入力端子1に入力信号Sinを
与える。図16はこの場合に出力端子に現れる信号を示
す波形図である。
フォロワとして用いる場合の結線を示す回路図である。
反転入力端子2と出力端子3を直接に接続し、反転入力
端子2を基準として非反転入力端子1に入力信号Sinを
与える。図16はこの場合に出力端子に現れる信号を示
す波形図である。
【0082】入力信号Sinは時刻t0 で立ち上がり、時
刻t3 で立ち下がる矩形波である。出力信号も時刻t0
で立ち上がり、時刻t3 で立ち下がる。そして理想的に
は出力信号So1のように同一のスルーレートで変化する
ことが望ましい。
刻t3 で立ち下がる矩形波である。出力信号も時刻t0
で立ち上がり、時刻t3 で立ち下がる。そして理想的に
は出力信号So1のように同一のスルーレートで変化する
ことが望ましい。
【0083】しかし、第1の技術のみでは入力信号の電
位範囲をVsat 〜(Vcc−Vsat )まで広げることがで
きても、スルーレートを均一にする事はできない。理想
的な出力信号So1が電位(Vsat +VBE)に達する時刻
をt1 とすると、時刻t1 までは第1の差動増幅器のみ
によって増幅動作が行われる。即ちトランジスタ102
にベース電流が流れ、コレクタ電流I101 ,I102 はそ
れぞれほぼ零、I302に等しくなる。
位範囲をVsat 〜(Vcc−Vsat )まで広げることがで
きても、スルーレートを均一にする事はできない。理想
的な出力信号So1が電位(Vsat +VBE)に達する時刻
をt1 とすると、時刻t1 までは第1の差動増幅器のみ
によって増幅動作が行われる。即ちトランジスタ102
にベース電流が流れ、コレクタ電流I101 ,I102 はそ
れぞれほぼ零、I302に等しくなる。
【0084】このときトランジスタ305のコレクタ電
流I305 はトランジスタ503に流れて増幅動作には寄
与しない。
流I305 はトランジスタ503に流れて増幅動作には寄
与しない。
【0085】次に時刻t1 を越えて第2の差動増幅器も
動作するようになると、コレクタ電流I103 ,I104 が
流れる。これらはそれぞれほぼ零、I305 に等しくな
る。従って、時刻t1 の前後を問わずにI101 ,I103
は殆ど流れないものの、時刻t1 の前後では電流電圧変
換回路91に流れる電流Pinの大きさにはコレクタ電流
I305 の変化がある。時刻t1 以前では電流Pinの大き
さはコレクタ電流I302であったが、時刻t1 以降では
電流Pinの大きさは2つのコレクタ電流I302 ,I305
の和となる。このため、スルーレートは時刻t1 以前よ
りも時刻t1 以降の方が大きくなる。
動作するようになると、コレクタ電流I103 ,I104 が
流れる。これらはそれぞれほぼ零、I305 に等しくな
る。従って、時刻t1 の前後を問わずにI101 ,I103
は殆ど流れないものの、時刻t1 の前後では電流電圧変
換回路91に流れる電流Pinの大きさにはコレクタ電流
I305 の変化がある。時刻t1 以前では電流Pinの大き
さはコレクタ電流I302であったが、時刻t1 以降では
電流Pinの大きさは2つのコレクタ電流I302 ,I305
の和となる。このため、スルーレートは時刻t1 以前よ
りも時刻t1 以降の方が大きくなる。
【0086】更に理想的な出力信号So1が電位{Vcc−
(Vsat +VBE)}に達する時刻をt2 とすると、時刻
t2 以降は第2の差動増幅器のみによって増幅動作が行
われる。即ち、電流Pinの大きさはコレクタ電流I305
にほぼ等しくなる。よって、スルーレートは再び低下す
る。
(Vsat +VBE)}に達する時刻をt2 とすると、時刻
t2 以降は第2の差動増幅器のみによって増幅動作が行
われる。即ち、電流Pinの大きさはコレクタ電流I305
にほぼ等しくなる。よって、スルーレートは再び低下す
る。
【0087】同様にして理想的な出力信号So1が立ち下
がる時刻t3 から、電位{Vcc−(Vsat +VBE)}に
達する時刻t4 までは第2の差動増幅器のみによって増
幅動作が行われる。しかし、時刻t4 以降においては再
びスルーレートは増大する。
がる時刻t3 から、電位{Vcc−(Vsat +VBE)}に
達する時刻t4 までは第2の差動増幅器のみによって増
幅動作が行われる。しかし、時刻t4 以降においては再
びスルーレートは増大する。
【0088】更に時刻t5 において理想的な出力信号S
o1が電位(Vsat +VBE)に達すると、再びスルーレー
トは低下する。
o1が電位(Vsat +VBE)に達すると、再びスルーレー
トは低下する。
【0089】図16では2つのコレクタ電流I302 ,I
305 の値が等しい場合の出力信号So2の波形を示してい
る。期間Z1 ,Z2 はそれぞれ第1及び第2の差動増幅
器が動作する期間であり、期間Z3 は第1及び第2の差
動増幅器の何れもが動作する期間である。
305 の値が等しい場合の出力信号So2の波形を示してい
る。期間Z1 ,Z2 はそれぞれ第1及び第2の差動増幅
器が動作する期間であり、期間Z3 は第1及び第2の差
動増幅器の何れもが動作する期間である。
【0090】以上のように、第1の技術のみでは電流電
圧変換回路91に流れる電流Pinの大きさが変動する事
により、スルーレートの変動が招来される。この発明で
は更に第2の技術によって常にコレクタ電流I302 ,I
305 の一方のみを電流電圧変換回路91に与え、あるい
は第3の技術によって、常にコレクタ電流I302 ,I
305 の和を電流電圧変換回路91に与えることによっ
て、スルーレートの変動を防止する技術を提供するもの
である。
圧変換回路91に流れる電流Pinの大きさが変動する事
により、スルーレートの変動が招来される。この発明で
は更に第2の技術によって常にコレクタ電流I302 ,I
305 の一方のみを電流電圧変換回路91に与え、あるい
は第3の技術によって、常にコレクタ電流I302 ,I
305 の和を電流電圧変換回路91に与えることによっ
て、スルーレートの変動を防止する技術を提供するもの
である。
【0091】B.第1の発明:第1の発明は、前述した
第1の技術に加え更に第2の技術とを備えるものであ
る。以下、第2の技術について説明する。
第1の技術に加え更に第2の技術とを備えるものであ
る。以下、第2の技術について説明する。
【0092】第1の技術のみを用いることによって生じ
ていた問題は、スルーレートの変動である。そしてこれ
は第1及び第2の差動増幅器の何れもが動作する期間Z
3 を消滅させることによって解消される。このため、第
2の技術においては第1の差動増幅器期間が動作する期
間Z1 と、第2の差動増幅器が動作する期間Z2 とを排
他的に設定する。これにより、第1及び第2の差動増幅
器の何れもが動作する期間Z3 を消滅させることができ
る。
ていた問題は、スルーレートの変動である。そしてこれ
は第1及び第2の差動増幅器の何れもが動作する期間Z
3 を消滅させることによって解消される。このため、第
2の技術においては第1の差動増幅器期間が動作する期
間Z1 と、第2の差動増幅器が動作する期間Z2 とを排
他的に設定する。これにより、第1及び第2の差動増幅
器の何れもが動作する期間Z3 を消滅させることができ
る。
【0093】具体的には第1の差動増幅器が動作する入
力信号の電位の範囲の下限をVsatに保持しつつも、そ
の上限を{Vcc−(Vsat +VBE)}ではなく、Vsat
〜(Vcc−Vsat )の間の所定の電位Va とする。そし
て、第2の差動増幅器が動作する入力信号の電位の範囲
の上限を(Vcc−Vsat )に保持しつつも、その下限を
電位Va とする。これにより、電位Va を境として第1
及び第2の差動増幅器の動作は排他的に切り替わり、第
1及び第2の差動増幅器の何れもが動作する期間が生じ
ることはない。
力信号の電位の範囲の下限をVsatに保持しつつも、そ
の上限を{Vcc−(Vsat +VBE)}ではなく、Vsat
〜(Vcc−Vsat )の間の所定の電位Va とする。そし
て、第2の差動増幅器が動作する入力信号の電位の範囲
の上限を(Vcc−Vsat )に保持しつつも、その下限を
電位Va とする。これにより、電位Va を境として第1
及び第2の差動増幅器の動作は排他的に切り替わり、第
1及び第2の差動増幅器の何れもが動作する期間が生じ
ることはない。
【0094】(B−1)第1実施例:この発明の第1実
施例は第1の発明の実施例の一つであり、オペアンプ1
000として呈示される。図1はオペアンプ1000の
構成を示す回路図である。
施例は第1の発明の実施例の一つであり、オペアンプ1
000として呈示される。図1はオペアンプ1000の
構成を示す回路図である。
【0095】前段階思想において示されたオペアンプ4
000との相違は、クランプ回路51の備える電圧源5
02の負極と、クランプ回路52の備える電圧源504
の正極とを直接に接続したところにある。前段階思想に
おいては電圧源502,504の有する電圧はいずれも
(Vsat +VBE)に設定されていた。しかし、第1の発
明においては電圧源502,504が電位点4,5の間
に直列に接続されているため、両者の有する電圧は、そ
の和がVccに等しいように設定される。この様な設定は
トランジスタや抵抗等、オペアンプの特性を妨げない任
意の素子で構成することができる。また、電圧源502
の負極の電位、即ち電圧源504の正極の電位Va はV
sat 〜(Vcc−Vsat )の間の如何なる値に設定しても
良く、設計上の都合に対して柔軟に対応することができ
る。
000との相違は、クランプ回路51の備える電圧源5
02の負極と、クランプ回路52の備える電圧源504
の正極とを直接に接続したところにある。前段階思想に
おいては電圧源502,504の有する電圧はいずれも
(Vsat +VBE)に設定されていた。しかし、第1の発
明においては電圧源502,504が電位点4,5の間
に直列に接続されているため、両者の有する電圧は、そ
の和がVccに等しいように設定される。この様な設定は
トランジスタや抵抗等、オペアンプの特性を妨げない任
意の素子で構成することができる。また、電圧源502
の負極の電位、即ち電圧源504の正極の電位Va はV
sat 〜(Vcc−Vsat )の間の如何なる値に設定しても
良く、設計上の都合に対して柔軟に対応することができ
る。
【0096】図2は、図15と同様にしてオペアンプ1
000をボルテージフォロワとして用いて入力信号Sin
を与えた場合に出力端子に現れる信号を示す波形図であ
る。図2は図16と対応している。
000をボルテージフォロワとして用いて入力信号Sin
を与えた場合に出力端子に現れる信号を示す波形図であ
る。図2は図16と対応している。
【0097】図16で示された場合と同様に、時刻t0
で立ち上がり、時刻t3 で立ち下がる矩形波を入力信号
Sinに用いると、理想的な出力信号So1も時刻t0 で立
ち上がり、時刻t3 で立ち下がる。理想的な出力信号S
o1が電位Va に達するまでは、クランプ回路52の動作
によってトランジスタ305のコレクタ電流I305 はト
ランジスタ503に流れて増幅動作には寄与しない。よ
って第1の差動増幅器のみが動作し、コレクタ電流I
302 が電流電圧変換回路91に流れる電流Pinとして供
給される。
で立ち上がり、時刻t3 で立ち下がる矩形波を入力信号
Sinに用いると、理想的な出力信号So1も時刻t0 で立
ち上がり、時刻t3 で立ち下がる。理想的な出力信号S
o1が電位Va に達するまでは、クランプ回路52の動作
によってトランジスタ305のコレクタ電流I305 はト
ランジスタ503に流れて増幅動作には寄与しない。よ
って第1の差動増幅器のみが動作し、コレクタ電流I
302 が電流電圧変換回路91に流れる電流Pinとして供
給される。
【0098】一方、理想的な出力信号So1が電位Va に
達する時刻t6 以降においては、クランプ回路51の動
作によってトランジスタ302のコレクタ電流I302 は
トランジスタ501に流れて増幅動作には寄与しない。
よって第2の差動増幅器のみが動作し、コレクタ電流I
305 が電流電圧変換回路91に流れる電流Pinとして供
給される。従って、コレクタ電流I302 ,I305 の値を
等しくしておくことによって出力信号So2のスルーレー
トが変化する事を回避することができる。
達する時刻t6 以降においては、クランプ回路51の動
作によってトランジスタ302のコレクタ電流I302 は
トランジスタ501に流れて増幅動作には寄与しない。
よって第2の差動増幅器のみが動作し、コレクタ電流I
305 が電流電圧変換回路91に流れる電流Pinとして供
給される。従って、コレクタ電流I302 ,I305 の値を
等しくしておくことによって出力信号So2のスルーレー
トが変化する事を回避することができる。
【0099】更に、理想的な出力信号So1が立ち下がる
時刻t3 において出力信号So2も立ち下がるが、そのス
ルーレートはコレクタ電流I305 によって決定される。
そして理想的な出力信号So1が電位Va に達する時刻t
7 以降においては、出力信号So2のスルーレートはコレ
クタ電流I302 によって決定されるが、既述のようにコ
レクタ電流I302 ,I305 の値を等しくしておくことに
よって出力信号So2のスルーレートが変化する事を回避
することができる。
時刻t3 において出力信号So2も立ち下がるが、そのス
ルーレートはコレクタ電流I305 によって決定される。
そして理想的な出力信号So1が電位Va に達する時刻t
7 以降においては、出力信号So2のスルーレートはコレ
クタ電流I302 によって決定されるが、既述のようにコ
レクタ電流I302 ,I305 の値を等しくしておくことに
よって出力信号So2のスルーレートが変化する事を回避
することができる。
【0100】勿論意図的にコレクタ電流I302 ,I305
の値を異ならせて、入力信号の大きさに応じてスルーレ
ートを制御する事も可能である。
の値を異ならせて、入力信号の大きさに応じてスルーレ
ートを制御する事も可能である。
【0101】この様に第1の発明によれば、スルーレー
トを悪化させることなく、入力信号の電位範囲の広い増
幅回路を得ることができる。
トを悪化させることなく、入力信号の電位範囲の広い増
幅回路を得ることができる。
【0102】(B−2)第2実施例:この発明の第2実
施例は第1の発明の実施例の一つであり、オペアンプ1
001として呈示される。図3はオペアンプ1001の
構成を示す回路図である。オペアンプ1001はオペア
ンプ1000に、ベース電流補償回路41,42と、こ
れらの動作の制御を行う制御回路61,62を付加した
構成を有する。
施例は第1の発明の実施例の一つであり、オペアンプ1
001として呈示される。図3はオペアンプ1001の
構成を示す回路図である。オペアンプ1001はオペア
ンプ1000に、ベース電流補償回路41,42と、こ
れらの動作の制御を行う制御回路61,62を付加した
構成を有する。
【0103】ベース電流補償回路41は、電位点4と電
位点5の間に設けられ、トランジスタ401乃至405
から構成されている。トランジスタ401のエミッタは
電位点4に接続され、そのベースは定電流回路31のト
ランジスタ301,302のベースに共通して接続され
ている。トランジスタ402のコレクタは電位点5に接
続され、そのエミッタはトランジスタ401のコレクタ
に接続されている。
位点5の間に設けられ、トランジスタ401乃至405
から構成されている。トランジスタ401のエミッタは
電位点4に接続され、そのベースは定電流回路31のト
ランジスタ301,302のベースに共通して接続され
ている。トランジスタ402のコレクタは電位点5に接
続され、そのエミッタはトランジスタ401のコレクタ
に接続されている。
【0104】トランジスタ403乃至405はカレント
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点5に接続され、またこれらのト
ランジスタのベース及びトランジスタ403のコレクタ
は、トランジスタ402のベースに共通して接続されて
いる。
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点5に接続され、またこれらのト
ランジスタのベース及びトランジスタ403のコレクタ
は、トランジスタ402のベースに共通して接続されて
いる。
【0105】同様にして、ベース電流補償回路42は、
電位点4と電位点5の間に設けられ、トランジスタ40
6乃至410から構成されている。トランジスタ406
のエミッタは電位点5に接続され、そのベースは定電流
回路32のトランジスタ304,305のベースに共通
して接続されている。トランジスタ407のコレクタは
電位点4に接続され、そのエミッタはトランジスタ40
6のコレクタに接続されている。
電位点4と電位点5の間に設けられ、トランジスタ40
6乃至410から構成されている。トランジスタ406
のエミッタは電位点5に接続され、そのベースは定電流
回路32のトランジスタ304,305のベースに共通
して接続されている。トランジスタ407のコレクタは
電位点4に接続され、そのエミッタはトランジスタ40
6のコレクタに接続されている。
【0106】トランジスタ408乃至410はカレント
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点4に接続され、またこれらのト
ランジスタのベース及びトランジスタ408のコレクタ
は、トランジスタ407のベースに共通して接続されて
いる。
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点4に接続され、またこれらのト
ランジスタのベース及びトランジスタ408のコレクタ
は、トランジスタ407のベースに共通して接続されて
いる。
【0107】ベース電流補償回路41のトランジスタ4
04,405のそれぞれのコレクタは、入出力回路11
のトランジスタ101,102のそれぞれのベースに接
続されている。即ち、それぞれが入力端子1,2に接続
されている。トランジスタ401,402をそれぞれト
ランジスタ302,101(102)と同じ仕様に設計
することは容易であり、ベース電流補償回路41は、ト
ランジスタ101,102のそれぞれのベース電流補償
を行うことができる。
04,405のそれぞれのコレクタは、入出力回路11
のトランジスタ101,102のそれぞれのベースに接
続されている。即ち、それぞれが入力端子1,2に接続
されている。トランジスタ401,402をそれぞれト
ランジスタ302,101(102)と同じ仕様に設計
することは容易であり、ベース電流補償回路41は、ト
ランジスタ101,102のそれぞれのベース電流補償
を行うことができる。
【0108】同様にして、ベース電流補償回路42のト
ランジスタ409,410のそれぞれのコレクタは、入
出力回路11のトランジスタ103,104のそれぞれ
のベースに接続されている。即ち、それぞれが入力端子
2,1に接続されている。トランジスタ406,407
をそれぞれトランジスタ305,103(104)と同
じ仕様に設計ることは容易であり、ベース電流補償回路
42は、トランジスタ103,104のそれぞれのベー
ス電流補償を行う。
ランジスタ409,410のそれぞれのコレクタは、入
出力回路11のトランジスタ103,104のそれぞれ
のベースに接続されている。即ち、それぞれが入力端子
2,1に接続されている。トランジスタ406,407
をそれぞれトランジスタ305,103(104)と同
じ仕様に設計ることは容易であり、ベース電流補償回路
42は、トランジスタ103,104のそれぞれのベー
ス電流補償を行う。
【0109】結局、オペアンプ1001の実質的な動作
が第1の差動増幅器で行われるか、第2の差動増幅器で
行われるかを問わず、入力信号の入力電流を小さくする
ことができる。
が第1の差動増幅器で行われるか、第2の差動増幅器で
行われるかを問わず、入力信号の入力電流を小さくする
ことができる。
【0110】ところで入力信号の電位がVa より大きく
なった場合、トランジスタ101,102のベース電流
は流れなくなる。このままでは第1の差動増幅器が実質
的に動作しないのに、ベース電流補償回路41が流すベ
ース補償電流が入力端子1,2に流れることになり、望
ましくない。入力信号の電位がVa より小さくなった場
合についても、第2の差動増幅器が実質的に動作しない
のに、ベース電流補償回路42が流すベース補償電流が
入力端子1,2に流れることになり、望ましくない。そ
こでこのような状況下では、制御回路61,62がそれ
ぞれベース電流補償回路41,42の動作を行われない
ようにする。
なった場合、トランジスタ101,102のベース電流
は流れなくなる。このままでは第1の差動増幅器が実質
的に動作しないのに、ベース電流補償回路41が流すベ
ース補償電流が入力端子1,2に流れることになり、望
ましくない。入力信号の電位がVa より小さくなった場
合についても、第2の差動増幅器が実質的に動作しない
のに、ベース電流補償回路42が流すベース補償電流が
入力端子1,2に流れることになり、望ましくない。そ
こでこのような状況下では、制御回路61,62がそれ
ぞれベース電流補償回路41,42の動作を行われない
ようにする。
【0111】制御回路61は、カレントミラー回路を構
成する2つのトランジスタ601,602からなる。ト
ランジスタ601,602のエミッタは共通して電位点
5に接続され、ベースは共通してトランジスタ601の
コレクタに接続される。
成する2つのトランジスタ601,602からなる。ト
ランジスタ601,602のエミッタは共通して電位点
5に接続され、ベースは共通してトランジスタ601の
コレクタに接続される。
【0112】トランジスタ601のコレクタがクランプ
回路51のトランジスタ501のコレクタに接続されて
いる一方、トランジスタ602のコレクタはベース電流
補償回路41のトランジスタ401のコレクタに接続さ
れている。入力信号の電位がVa 以上になると、トラン
ジスタ501にコレクタ電流が流れるので、トランジス
タ402のベース電流は流れなくなる。その結果、トラ
ンジスタ404,405のコレクタ電流、即ちトランジ
スタ101,102のベース補償電流も流れず、入力端
子1,2には電流が流れにくくなる。
回路51のトランジスタ501のコレクタに接続されて
いる一方、トランジスタ602のコレクタはベース電流
補償回路41のトランジスタ401のコレクタに接続さ
れている。入力信号の電位がVa 以上になると、トラン
ジスタ501にコレクタ電流が流れるので、トランジス
タ402のベース電流は流れなくなる。その結果、トラ
ンジスタ404,405のコレクタ電流、即ちトランジ
スタ101,102のベース補償電流も流れず、入力端
子1,2には電流が流れにくくなる。
【0113】制御回路62は、カレントミラー回路を構
成する2つのトランジスタ603,604からなる。ト
ランジスタ603,604のエミッタは共通して電位点
4に接続され、ベースは共通してトランジスタ603の
コレクタに接続される。
成する2つのトランジスタ603,604からなる。ト
ランジスタ603,604のエミッタは共通して電位点
4に接続され、ベースは共通してトランジスタ603の
コレクタに接続される。
【0114】トランジスタ603のコレクタがクランプ
回路52のトランジスタ503のコレクタに接続されて
いる一方、トランジスタ604のコレクタはベース電流
補償回路42のトランジスタ406のコレクタに接続さ
れている。入力信号の電位がVa 以下になると、トラン
ジスタ503にコレクタ電流が流れるので、トランジス
タ407のベース電流は流れなくなる。その結果、トラ
ンジスタ409,410のコレクタ電流、即ちトランジ
スタ103,104のベース補償電流も流れず、入力端
子1,2には電流が流れにくくなる。
回路52のトランジスタ503のコレクタに接続されて
いる一方、トランジスタ604のコレクタはベース電流
補償回路42のトランジスタ406のコレクタに接続さ
れている。入力信号の電位がVa 以下になると、トラン
ジスタ503にコレクタ電流が流れるので、トランジス
タ407のベース電流は流れなくなる。その結果、トラ
ンジスタ409,410のコレクタ電流、即ちトランジ
スタ103,104のベース補償電流も流れず、入力端
子1,2には電流が流れにくくなる。
【0115】以上のように、第2実施例では第1実施例
の効果を得ることができ、更に入力端子1,2に流れる
電流を抑制するという効果を得ることができる。
の効果を得ることができ、更に入力端子1,2に流れる
電流を抑制するという効果を得ることができる。
【0116】(B−3)第3実施例:この発明の第3実
施例は第1の発明の実施例の一つであり、オペアンプ1
002として呈示される。図4はオペアンプ1002の
構成を示す回路図である。オペアンプ1002はオペア
ンプ1000において、ボルテージフォロワ回路として
エミッタフォロワ回路71乃至74を設けたものであ
る。これに起因してクランプ回路51,52が、それぞ
れクランプ回路53,54に置換されている。
施例は第1の発明の実施例の一つであり、オペアンプ1
002として呈示される。図4はオペアンプ1002の
構成を示す回路図である。オペアンプ1002はオペア
ンプ1000において、ボルテージフォロワ回路として
エミッタフォロワ回路71乃至74を設けたものであ
る。これに起因してクランプ回路51,52が、それぞ
れクランプ回路53,54に置換されている。
【0117】エミッタフォロワ回路71,72は入出力
回路11と入力端子1,2の間に設けられる。同様に、
エミッタフォロワ回路73,74は入出力回路12と入
力端子1,2の間に設けられる。即ち、エミッタフォロ
ワ回路71,72は入出力回路11の前段として機能
し、エミッタフォロワ回路73,74は入出力回路12
の前段として機能する。エミッタフォロワ回路71,7
2は入出力回路11、定電流回路31と共に第1の差動
増幅器を構成し、エミッタフォロワ回路73,74は入
出力回路12、定電流回路32と共に第2の差動増幅器
を構成する。
回路11と入力端子1,2の間に設けられる。同様に、
エミッタフォロワ回路73,74は入出力回路12と入
力端子1,2の間に設けられる。即ち、エミッタフォロ
ワ回路71,72は入出力回路11の前段として機能
し、エミッタフォロワ回路73,74は入出力回路12
の前段として機能する。エミッタフォロワ回路71,7
2は入出力回路11、定電流回路31と共に第1の差動
増幅器を構成し、エミッタフォロワ回路73,74は入
出力回路12、定電流回路32と共に第2の差動増幅器
を構成する。
【0118】エミッタフォロワ回路71は、電位点4,
5の間において直列に接続された2つのトランジスタ7
01,702から構成されている。即ち、トランジスタ
701のコレクタは電位点4に、トランジスタ702の
エミッタは電位点5に、それぞれ接続されている。ま
た、トランジスタ701のエミッタとトランジスタ70
2のコレクタは共通して入出力回路11のトランジスタ
101のベースに接続されている。
5の間において直列に接続された2つのトランジスタ7
01,702から構成されている。即ち、トランジスタ
701のコレクタは電位点4に、トランジスタ702の
エミッタは電位点5に、それぞれ接続されている。ま
た、トランジスタ701のエミッタとトランジスタ70
2のコレクタは共通して入出力回路11のトランジスタ
101のベースに接続されている。
【0119】トランジスタ702のベースは定電流回路
32のトランジスタ304,305のベースと共通に接
続されており、トランジスタ701のベースは入力端子
1に接続されている。従って、エミッタフォロワ回路7
1はトランジスタ101に前置されたエミッタフォロワ
回路として機能する。
32のトランジスタ304,305のベースと共通に接
続されており、トランジスタ701のベースは入力端子
1に接続されている。従って、エミッタフォロワ回路7
1はトランジスタ101に前置されたエミッタフォロワ
回路として機能する。
【0120】同様に、エミッタフォロワ回路72は、電
位点4,5の間において直列に接続された2つのトラン
ジスタ703,704から構成されている。即ち、トラ
ンジスタ703のコレクタは電位点4に、トランジスタ
704のエミッタは電位点5に、それぞれ接続されてい
る。また、トランジスタ703のエミッタとトランジス
タ704のコレクタは共通して入出力回路11のトラン
ジスタ102のベースに接続されている。
位点4,5の間において直列に接続された2つのトラン
ジスタ703,704から構成されている。即ち、トラ
ンジスタ703のコレクタは電位点4に、トランジスタ
704のエミッタは電位点5に、それぞれ接続されてい
る。また、トランジスタ703のエミッタとトランジス
タ704のコレクタは共通して入出力回路11のトラン
ジスタ102のベースに接続されている。
【0121】トランジスタ704のベースは定電流回路
32のトランジスタ304,305のベースと共通に接
続されており、トランジスタ703のベースは入力端子
2に接続されている。従って、エミッタフォロワ回路7
2はトランジスタ102に前置されたエミッタフォロワ
回路として機能する。
32のトランジスタ304,305のベースと共通に接
続されており、トランジスタ703のベースは入力端子
2に接続されている。従って、エミッタフォロワ回路7
2はトランジスタ102に前置されたエミッタフォロワ
回路として機能する。
【0122】また、エミッタフォロワ回路73は、電位
点4,5の間において直列に接続された2つのトランジ
スタ705,706から構成されている。即ち、トラン
ジスタ705のコレクタは電位点5に、トランジスタ7
06のエミッタは電位点4に、それぞれ接続されてい
る。また、トランジスタ705のエミッタとトランジス
タ706のコレクタは共通して入出力回路12のトラン
ジスタ103のベースに接続されている。
点4,5の間において直列に接続された2つのトランジ
スタ705,706から構成されている。即ち、トラン
ジスタ705のコレクタは電位点5に、トランジスタ7
06のエミッタは電位点4に、それぞれ接続されてい
る。また、トランジスタ705のエミッタとトランジス
タ706のコレクタは共通して入出力回路12のトラン
ジスタ103のベースに接続されている。
【0123】トランジスタ706のベースは定電流回路
31のトランジスタ301,302のベースと共通に接
続されており、トランジスタ705のベースは入力端子
2に接続されている。従って、エミッタフォロワ回路7
3はトランジスタ103に前置されたエミッタフォロワ
回路として機能する。
31のトランジスタ301,302のベースと共通に接
続されており、トランジスタ705のベースは入力端子
2に接続されている。従って、エミッタフォロワ回路7
3はトランジスタ103に前置されたエミッタフォロワ
回路として機能する。
【0124】同様に、エミッタフォロワ回路74は、電
位点4,5の間において直列に接続された2つのトラン
ジスタ707,708から構成されている。即ち、トラ
ンジスタ707のコレクタは電位点5に、トランジスタ
708のエミッタは電位点4に、それぞれ接続されてい
る。また、トランジスタ707のエミッタとトランジス
タ708のコレクタは共通して入出力回路12のトラン
ジスタ104のベースに接続されている。
位点4,5の間において直列に接続された2つのトラン
ジスタ707,708から構成されている。即ち、トラ
ンジスタ707のコレクタは電位点5に、トランジスタ
708のエミッタは電位点4に、それぞれ接続されてい
る。また、トランジスタ707のエミッタとトランジス
タ708のコレクタは共通して入出力回路12のトラン
ジスタ104のベースに接続されている。
【0125】トランジスタ708のベースは定電流回路
31のトランジスタ301,302のベースと共通に接
続されており、トランジスタ707のベースは入力端子
1に接続されている。従って、エミッタフォロワ回路7
4はトランジスタ104に前置されたエミッタフォロワ
回路として機能する。
31のトランジスタ301,302のベースと共通に接
続されており、トランジスタ707のベースは入力端子
1に接続されている。従って、エミッタフォロワ回路7
4はトランジスタ104に前置されたエミッタフォロワ
回路として機能する。
【0126】以上の構成において、トランジスタ701
〜704はNPNトランジスタで、トランジスタ705
〜708はPNPトランジスタである。
〜704はNPNトランジスタで、トランジスタ705
〜708はPNPトランジスタである。
【0127】それぞれがトランジスタ101,102に
前置されたエミッタフォロワ回路71,72の存在によ
り、またそれぞれがトランジスタ103,104に前置
されたエミッタフォロワ回路73,74の存在により、
第1実施例で示されたオペアンプ1000と比較して、
入力端子1,2に流れる電流は少なくすることができ
る。
前置されたエミッタフォロワ回路71,72の存在によ
り、またそれぞれがトランジスタ103,104に前置
されたエミッタフォロワ回路73,74の存在により、
第1実施例で示されたオペアンプ1000と比較して、
入力端子1,2に流れる電流は少なくすることができ
る。
【0128】しかも、エミッタフォロワ回路71のトラ
ンジスタ701及びエミッタフォロワ回路72のトラン
ジスタ703のベース・エミッタ間電圧を、トランジス
タ101,102のベース・エミッタ間電圧VBEと等し
く設定すれば、定電流回路31のトランジスタ302は
入力信号の電位が(Vcc−Vsat )となるまで飽和しな
い。従って、第1の差動増幅器の動作に関しては、入力
信号の電位範囲の上限は(Vcc−Vsat )となる。同様
に、エミッタフォロワ回路73のトランジスタ705及
びエミッタフォロワ回路74のトランジスタ707のベ
ース・エミッタ間電圧を、トランジスタ103,104
のベース・エミッタ間電圧VBEと等しく設定すれば、定
電流回路32のトランジスタ305は入力信号の電位が
Vsat となるまで飽和しない。従って、第2の差動増幅
器の動作に関しては、入力信号の電位範囲の下限はVsa
t となる。
ンジスタ701及びエミッタフォロワ回路72のトラン
ジスタ703のベース・エミッタ間電圧を、トランジス
タ101,102のベース・エミッタ間電圧VBEと等し
く設定すれば、定電流回路31のトランジスタ302は
入力信号の電位が(Vcc−Vsat )となるまで飽和しな
い。従って、第1の差動増幅器の動作に関しては、入力
信号の電位範囲の上限は(Vcc−Vsat )となる。同様
に、エミッタフォロワ回路73のトランジスタ705及
びエミッタフォロワ回路74のトランジスタ707のベ
ース・エミッタ間電圧を、トランジスタ103,104
のベース・エミッタ間電圧VBEと等しく設定すれば、定
電流回路32のトランジスタ305は入力信号の電位が
Vsat となるまで飽和しない。従って、第2の差動増幅
器の動作に関しては、入力信号の電位範囲の下限はVsa
t となる。
【0129】しかし第1乃至第2実施例とは異なり、第
1の差動増幅器においては入力信号の電位範囲の下限
が、また第2の差動増幅器においては入力信号の電位範
囲の上限が、それぞれ問題となる。
1の差動増幅器においては入力信号の電位範囲の下限
が、また第2の差動増幅器においては入力信号の電位範
囲の上限が、それぞれ問題となる。
【0130】第1の差動増幅器に関しては、エミッタフ
ォロワ回路71のトランジスタ702及びエミッタフォ
ロワ回路72のトランジスタ704のベース・エミッタ
間電圧をトランジスタ101,102,701,703
と等しくVBEとすると、入力信号の電位が(Vsat +V
BE)以下になったとき、トランジスタ702,704は
飽和してしまう可能性がある。また、第2の差動増幅器
に関しては、エミッタフォロワ回路73のトランジスタ
706及びエミッタフォロワ回路74のトランジスタ7
08のベース・エミッタ間電圧をトランジスタ103,
104,705,707と等しくVBEとすると、入力信
号の電位が{Vcc−(Vsat +VBE)}以上になったと
き、トランジスタ706,708は飽和してしまう可能
性がある。従って、このままでは従来の技術と同じ入力
信号の電位範囲しか得られなくなってしまう。
ォロワ回路71のトランジスタ702及びエミッタフォ
ロワ回路72のトランジスタ704のベース・エミッタ
間電圧をトランジスタ101,102,701,703
と等しくVBEとすると、入力信号の電位が(Vsat +V
BE)以下になったとき、トランジスタ702,704は
飽和してしまう可能性がある。また、第2の差動増幅器
に関しては、エミッタフォロワ回路73のトランジスタ
706及びエミッタフォロワ回路74のトランジスタ7
08のベース・エミッタ間電圧をトランジスタ103,
104,705,707と等しくVBEとすると、入力信
号の電位が{Vcc−(Vsat +VBE)}以上になったと
き、トランジスタ706,708は飽和してしまう可能
性がある。従って、このままでは従来の技術と同じ入力
信号の電位範囲しか得られなくなってしまう。
【0131】そのためクランプ回路51の代わりにクラ
ンプ回路53を、クランプ回路52の代わりにクランプ
回路54をそれぞれ設け、トランジスタ702,70
4,706,708の飽和を回避している。クランプ回
路53は、第1実施例で説明したクランプ回路52と類
似の構成を有し、またクランプ回路54は、第1実施例
で説明したクランプ回路51と類似の構成を有してい
る。
ンプ回路53を、クランプ回路52の代わりにクランプ
回路54をそれぞれ設け、トランジスタ702,70
4,706,708の飽和を回避している。クランプ回
路53は、第1実施例で説明したクランプ回路52と類
似の構成を有し、またクランプ回路54は、第1実施例
で説明したクランプ回路51と類似の構成を有してい
る。
【0132】即ち、クランプ回路53は電圧源504
と、2つのトランジスタ503a,503bとからな
る。電圧源504の負極は電位点5に接続され、その正
極はトランジスタ503a,503bの両方のベースに
共通して接続されている。またトランジスタ503a,
503bの両方のコレクタは共通して電位点4に接続さ
れている。トランジスタ503aのエミッタはエミッタ
フォロワ回路71のトランジスタ701のエミッタに接
続されており、トランジスタ503bのエミッタはエミ
ッタフォロワ回路72のトランジスタ703のエミッタ
に接続されている。従って、トランジスタ503a,5
03bのエミッタは、それぞれ入出力回路11のトラン
ジスタ101,102にも接続されていることになる。
と、2つのトランジスタ503a,503bとからな
る。電圧源504の負極は電位点5に接続され、その正
極はトランジスタ503a,503bの両方のベースに
共通して接続されている。またトランジスタ503a,
503bの両方のコレクタは共通して電位点4に接続さ
れている。トランジスタ503aのエミッタはエミッタ
フォロワ回路71のトランジスタ701のエミッタに接
続されており、トランジスタ503bのエミッタはエミ
ッタフォロワ回路72のトランジスタ703のエミッタ
に接続されている。従って、トランジスタ503a,5
03bのエミッタは、それぞれ入出力回路11のトラン
ジスタ101,102にも接続されていることになる。
【0133】クランプ回路52と同様に、トランジスタ
503a,503bのベース・エミッタ間電圧はトラン
ジスタ702,704のベース・エミッタ間電圧VBEと
等しく設定される。
503a,503bのベース・エミッタ間電圧はトラン
ジスタ702,704のベース・エミッタ間電圧VBEと
等しく設定される。
【0134】また、クランプ回路54は電圧源502
と、2つのトランジスタ501a,501bとからな
る。電圧源502の正極は電位点4に接続され、その負
極はトランジスタ501a,501bの両方のベースに
共通して接続されている。またトランジスタ501a,
501bの両方のコレクタは共通して電位点5に接続さ
れている。トランジスタ501aのエミッタはエミッタ
フォロワ回路73のトランジスタ705のエミッタに接
続されており、トランジスタ501bのエミッタはエミ
ッタフォロワ回路74のトランジスタ707のエミッタ
に接続されている。従って、トランジスタ501a,5
01bのエミッタは、それぞれ入出力回路12のトラン
ジスタ103,104にも接続されていることになる。
と、2つのトランジスタ501a,501bとからな
る。電圧源502の正極は電位点4に接続され、その負
極はトランジスタ501a,501bの両方のベースに
共通して接続されている。またトランジスタ501a,
501bの両方のコレクタは共通して電位点5に接続さ
れている。トランジスタ501aのエミッタはエミッタ
フォロワ回路73のトランジスタ705のエミッタに接
続されており、トランジスタ501bのエミッタはエミ
ッタフォロワ回路74のトランジスタ707のエミッタ
に接続されている。従って、トランジスタ501a,5
01bのエミッタは、それぞれ入出力回路12のトラン
ジスタ103,104にも接続されていることになる。
【0135】クランプ回路51と同様に、トランジスタ
501a,501bのベース・エミッタ間電圧はトラン
ジスタ706,708のベース・エミッタ間電圧VBEと
等しく設定される。そして電圧源504の正極と電圧源
502の負極とは直接に接続されて電位Va を規定す
る。
501a,501bのベース・エミッタ間電圧はトラン
ジスタ706,708のベース・エミッタ間電圧VBEと
等しく設定される。そして電圧源504の正極と電圧源
502の負極とは直接に接続されて電位Va を規定す
る。
【0136】以上の構成において、トランジスタ501
a,501bはPNPトランジスタで、トランジスタ5
03a,503bはNPNトランジスタである。
a,501bはPNPトランジスタで、トランジスタ5
03a,503bはNPNトランジスタである。
【0137】この場合、入力信号の電位が(Vsat +V
BE)以下になったとき、第1の差動増幅器に前置される
トランジスタ702,704のコレクタ電流はそれぞれ
トランジスタ503a,503bに流れることになる。
よって入出力回路11のトランジスタ101,102に
流れるコレクタ電流は、入力端子1,2に加えられる入
力信号の電位に依存せずに一定の値をとる。そして、入
力信号はエミッタフォロワ回路73,74を介して、第
2の差動増幅器において処理されることになる。
BE)以下になったとき、第1の差動増幅器に前置される
トランジスタ702,704のコレクタ電流はそれぞれ
トランジスタ503a,503bに流れることになる。
よって入出力回路11のトランジスタ101,102に
流れるコレクタ電流は、入力端子1,2に加えられる入
力信号の電位に依存せずに一定の値をとる。そして、入
力信号はエミッタフォロワ回路73,74を介して、第
2の差動増幅器において処理されることになる。
【0138】また、入力信号の電位が{Vcc−(Vsat
+VBE)}以上になったとき、第2の差動増幅器に前置
されるトランジスタ706,708のコレクタ電流はそ
れぞれトランジスタ501a,501bに流れることに
なる。よって入出力回路12のトランジスタ103,1
04に流れるコレクタ電流は、入力端子1,2に加えら
れる入力信号の電位に依存せずに一定の値をとる。そし
て、入力信号はエミッタフォロワ回路71,72を介し
て、第1の差動増幅器において処理されることになる。
+VBE)}以上になったとき、第2の差動増幅器に前置
されるトランジスタ706,708のコレクタ電流はそ
れぞれトランジスタ501a,501bに流れることに
なる。よって入出力回路12のトランジスタ103,1
04に流れるコレクタ電流は、入力端子1,2に加えら
れる入力信号の電位に依存せずに一定の値をとる。そし
て、入力信号はエミッタフォロワ回路71,72を介し
て、第1の差動増幅器において処理されることになる。
【0139】以上のことから、オペアンプ1002の入
力信号の電位範囲は、低電位側は第2の差動増幅器を構
成するトランジスタ305の飽和電圧によって、また高
電位側は第1の差動増幅器を構成するトランジスタ30
2の飽和電圧によってしか制限を受けないこととなる。
従ってVsat 〜(Vcc−Vsat )まで入力信号の電位範
囲を広げることができる。しかも、第1及び第2の差動
増幅器にはエミッタフォロワ回路が備えられているの
で、入力端子1,2に流れる電流を抑制することができ
る。勿論電位Va が電圧源502,504によって規定
されているので第1実施例と同様にスルーレートを改善
するという効果を有している。
力信号の電位範囲は、低電位側は第2の差動増幅器を構
成するトランジスタ305の飽和電圧によって、また高
電位側は第1の差動増幅器を構成するトランジスタ30
2の飽和電圧によってしか制限を受けないこととなる。
従ってVsat 〜(Vcc−Vsat )まで入力信号の電位範
囲を広げることができる。しかも、第1及び第2の差動
増幅器にはエミッタフォロワ回路が備えられているの
で、入力端子1,2に流れる電流を抑制することができ
る。勿論電位Va が電圧源502,504によって規定
されているので第1実施例と同様にスルーレートを改善
するという効果を有している。
【0140】(B−4)第4実施例:この発明の第4実
施例は第1の発明の実施例の一つであり、オペアンプ1
003として呈示される。図5はオペアンプ1003の
構成を示す回路図である。第3実施例で説明したオペア
ンプ1002を改善し、入力端子1,2に流れる電流を
更に抑制できるようにしたものである。つまり第1及び
第2の差動増幅器にエミッタフォロワ回路を前置するの
みならず、このエミッタフォロワ回路を構成するトラン
ジスタに対し、第2実施例の様にベース電流補償回路を
設けたものである。
施例は第1の発明の実施例の一つであり、オペアンプ1
003として呈示される。図5はオペアンプ1003の
構成を示す回路図である。第3実施例で説明したオペア
ンプ1002を改善し、入力端子1,2に流れる電流を
更に抑制できるようにしたものである。つまり第1及び
第2の差動増幅器にエミッタフォロワ回路を前置するの
みならず、このエミッタフォロワ回路を構成するトラン
ジスタに対し、第2実施例の様にベース電流補償回路を
設けたものである。
【0141】まず、第1の差動増幅器に関して説明す
る。入出力回路11に前置されたエミッタフォロワ回路
71,72に対し、それぞれベース電流補償回路43,
44が設けられている。また、ベース電流補償回路4
3,44に対し、これらの動作を制御する制御回路6
3,64がそれぞれ設けられている。
る。入出力回路11に前置されたエミッタフォロワ回路
71,72に対し、それぞれベース電流補償回路43,
44が設けられている。また、ベース電流補償回路4
3,44に対し、これらの動作を制御する制御回路6
3,64がそれぞれ設けられている。
【0142】ベース電流補償回路43,44は、第2実
施例で示されたベース電流補償回路42と類似の構造を
備えている。ベース電流補償回路43は、電位点4と電
位点5の間に設けられ、ベース電流補償回路42のトラ
ンジスタ406乃至409にそれぞれ対応するトランジ
スタ406a乃至409aから構成されている。ベース
電流補償回路43においては、ベース電流補償回路42
のトランジスタ410に対応するトランジスタは備えら
れていない。トランジスタ410の機能に対応して別途
ベース電流補償回路44が設けられているからである。
同様にして、ベース電流補償回路44は、電位点4と電
位点5の間に設けられ、ベース電流補償回路42のトラ
ンジスタ406乃至409にそれぞれ対応するトランジ
スタ406b乃至409bから構成されている。ベース
電流補償回路44に関し、ベース電流補償回路42のト
ランジスタ410の機能に対応するのはベース電流補償
回路43である。
施例で示されたベース電流補償回路42と類似の構造を
備えている。ベース電流補償回路43は、電位点4と電
位点5の間に設けられ、ベース電流補償回路42のトラ
ンジスタ406乃至409にそれぞれ対応するトランジ
スタ406a乃至409aから構成されている。ベース
電流補償回路43においては、ベース電流補償回路42
のトランジスタ410に対応するトランジスタは備えら
れていない。トランジスタ410の機能に対応して別途
ベース電流補償回路44が設けられているからである。
同様にして、ベース電流補償回路44は、電位点4と電
位点5の間に設けられ、ベース電流補償回路42のトラ
ンジスタ406乃至409にそれぞれ対応するトランジ
スタ406b乃至409bから構成されている。ベース
電流補償回路44に関し、ベース電流補償回路42のト
ランジスタ410の機能に対応するのはベース電流補償
回路43である。
【0143】ベース電流補償回路42と同様に、ベース
電流補償回路43,44は入力端子1,2に接続されて
いる。入力端子1,2はそれぞれエミッタフォロワ回路
71のトランジスタ701、エミッタフォロワ回路72
のトランジスタ703のベースに接続されているので、
ベース電流補償回路43,44はそれぞれトランジスタ
701,703のベース電流を補償する機能を有する。
電流補償回路43,44は入力端子1,2に接続されて
いる。入力端子1,2はそれぞれエミッタフォロワ回路
71のトランジスタ701、エミッタフォロワ回路72
のトランジスタ703のベースに接続されているので、
ベース電流補償回路43,44はそれぞれトランジスタ
701,703のベース電流を補償する機能を有する。
【0144】制御回路63,64は制御回路62と同様
の構成を備えている。トランジスタ603に対応してト
ランジスタ603a,603bが、トランジスタ604
に対応してトランジスタ604a,604bが、それぞ
れ制御回路63,64に設けられている。そして制御回
路63,64は、入力信号の電位が(Vsat +VBE)よ
り小さくなった場合に、ベース電流補償回路43,44
が動作しないように制御する。
の構成を備えている。トランジスタ603に対応してト
ランジスタ603a,603bが、トランジスタ604
に対応してトランジスタ604a,604bが、それぞ
れ制御回路63,64に設けられている。そして制御回
路63,64は、入力信号の電位が(Vsat +VBE)よ
り小さくなった場合に、ベース電流補償回路43,44
が動作しないように制御する。
【0145】第2の差動増幅器に関しても同様に説明さ
れる。入出力回路12に前置されたエミッタフォロワ回
路73,74に対し、それぞれベース電流補償回路4
5,46が設けられている。また、ベース電流補償回路
45,46に対し、これらの動作を制御する制御回路6
5,66がそれぞれ設けられている。
れる。入出力回路12に前置されたエミッタフォロワ回
路73,74に対し、それぞれベース電流補償回路4
5,46が設けられている。また、ベース電流補償回路
45,46に対し、これらの動作を制御する制御回路6
5,66がそれぞれ設けられている。
【0146】ベース電流補償回路45,46は、第2実
施例で示されたベース電流補償回路41と類似の構造を
備えている。ベース電流補償回路45は、電位点4と電
位点5の間に設けられ、ベース電流補償回路41のトラ
ンジスタ401乃至404にそれぞれ対応するトランジ
スタ401a乃至404aから構成されている。ベース
電流補償回路45に関して、ベース電流補償回路41の
トランジスタ405の機能はベース電流補償回路46が
行う。また、ベース電流補償回路46は、電位点4と電
位点5の間に設けられ、ベース電流補償回路41のトラ
ンジスタ401乃至404にそれぞれ対応するトランジ
スタ401b乃至404bから構成されている。ベース
電流補償回路46に関して、ベース電流補償回路41の
トランジスタ405の機能に対応するのはベース電流補
償回路45である。
施例で示されたベース電流補償回路41と類似の構造を
備えている。ベース電流補償回路45は、電位点4と電
位点5の間に設けられ、ベース電流補償回路41のトラ
ンジスタ401乃至404にそれぞれ対応するトランジ
スタ401a乃至404aから構成されている。ベース
電流補償回路45に関して、ベース電流補償回路41の
トランジスタ405の機能はベース電流補償回路46が
行う。また、ベース電流補償回路46は、電位点4と電
位点5の間に設けられ、ベース電流補償回路41のトラ
ンジスタ401乃至404にそれぞれ対応するトランジ
スタ401b乃至404bから構成されている。ベース
電流補償回路46に関して、ベース電流補償回路41の
トランジスタ405の機能に対応するのはベース電流補
償回路45である。
【0147】ベース電流補償回路45,46はそれぞれ
エミッタフォロワ回路73のトランジスタ705、エミ
ッタフォロワ回路74のトランジスタ707のベース電
流を補償する機能を有している。
エミッタフォロワ回路73のトランジスタ705、エミ
ッタフォロワ回路74のトランジスタ707のベース電
流を補償する機能を有している。
【0148】制御回路65,66は制御回路61と同様
の構成を備えている。トランジスタ601に対応してト
ランジスタ601a,601bが、トランジスタ602
に対応してトランジスタ602a,602bが、それぞ
れ制御回路65,66に設けられている。そして制御回
路65,66は、入力信号の電位が{Vcc−(Vsat+
VBE)}より大きくなった場合に、ベース電流補償回路
45,46が動作しないように制御する。
の構成を備えている。トランジスタ601に対応してト
ランジスタ601a,601bが、トランジスタ602
に対応してトランジスタ602a,602bが、それぞ
れ制御回路65,66に設けられている。そして制御回
路65,66は、入力信号の電位が{Vcc−(Vsat+
VBE)}より大きくなった場合に、ベース電流補償回路
45,46が動作しないように制御する。
【0149】以上の説明から分かるように、第4実施例
は第2及び第3実施例の構成を併せた構成を備えてお
り、従ってオペアンプ1003は、第2実施例及び第3
実施例のそれぞれで示されたオペアンプ1001,10
02と同じ入力信号の電位範囲を備え、スルーレートを
悪化させることなく、かつ入力端子1,2に流れる電流
を一層抑制することができるという効果がある。
は第2及び第3実施例の構成を併せた構成を備えてお
り、従ってオペアンプ1003は、第2実施例及び第3
実施例のそれぞれで示されたオペアンプ1001,10
02と同じ入力信号の電位範囲を備え、スルーレートを
悪化させることなく、かつ入力端子1,2に流れる電流
を一層抑制することができるという効果がある。
【0150】C.第2の発明:第2の発明は、前述した
第1の及び第3の技術とを備えるものである。以下、第
3の技術について説明する。
第1の及び第3の技術とを備えるものである。以下、第
3の技術について説明する。
【0151】第1の技術のみを用いることによって生じ
ていた問題は、スルーレートの変動である。そしてこれ
は電流電圧変換回路91に与えられる電流が、常にコレ
クタ電流I302 ,I305 の両方によって規定されるよう
にすることによって解消される。具体的には、入力信号
の電位が(Vsat +VBE)以下となり第2の差動増幅器
が動作しなくなった場合、コレクタ電流I305 を入出力
回路11に与える。これによれば見かけ上定電流回路3
1の与える電流がコレクタ電流I302 から(I302 +I
305 )に増加したことになる。同様にして入力信号の電
位が{Vcc−(Vsat +VBE)}以上となり第1の差動
増幅器が動作しなくなった場合、コレクタ電流I302 を
入出力回路12に与える。従って見かけ上定電流回路3
2の与える電流がコレクタ電流I305 から(I302 +I
305 )に増加したことになる。
ていた問題は、スルーレートの変動である。そしてこれ
は電流電圧変換回路91に与えられる電流が、常にコレ
クタ電流I302 ,I305 の両方によって規定されるよう
にすることによって解消される。具体的には、入力信号
の電位が(Vsat +VBE)以下となり第2の差動増幅器
が動作しなくなった場合、コレクタ電流I305 を入出力
回路11に与える。これによれば見かけ上定電流回路3
1の与える電流がコレクタ電流I302 から(I302 +I
305 )に増加したことになる。同様にして入力信号の電
位が{Vcc−(Vsat +VBE)}以上となり第1の差動
増幅器が動作しなくなった場合、コレクタ電流I302 を
入出力回路12に与える。従って見かけ上定電流回路3
2の与える電流がコレクタ電流I305 から(I302 +I
305 )に増加したことになる。
【0152】(C−1)第5実施例:この発明の第5実
施例は第2の発明の実施例の一つであり、オペアンプ2
000として呈示される。図6はオペアンプ2000の
構成を示す回路図である。オペアンプ2000は第1実
施例のオペアンプ1000とは異なり、クランプ回路5
1,52を直接には結線していない。但し、前段階思想
で開示されたオペアンプ4000に対し、第2実施例で
開示された制御回路61,62を増設した構成を有して
いる。但し、第5実施例では制御回路61,62は電流
合成回路として機能しているので、以下では電流合成回
路61,62と呼称する。
施例は第2の発明の実施例の一つであり、オペアンプ2
000として呈示される。図6はオペアンプ2000の
構成を示す回路図である。オペアンプ2000は第1実
施例のオペアンプ1000とは異なり、クランプ回路5
1,52を直接には結線していない。但し、前段階思想
で開示されたオペアンプ4000に対し、第2実施例で
開示された制御回路61,62を増設した構成を有して
いる。但し、第5実施例では制御回路61,62は電流
合成回路として機能しているので、以下では電流合成回
路61,62と呼称する。
【0153】トランジスタ602のコレクタはクランプ
回路51の有するトランジスタ501のコレクタに接続
されており、電流合成回路61はクランプ回路51と電
位点5との間に介在する格好で設けられている。
回路51の有するトランジスタ501のコレクタに接続
されており、電流合成回路61はクランプ回路51と電
位点5との間に介在する格好で設けられている。
【0154】一方、トランジスタ601のコレクタは入
出力回路12の有する2つのトランジスタ103,10
4のエミッタに共通して接続される。従って、電流合成
回路61は定電流回路32と共に、入出力回路12へと
電流を供給する事ができる。
出力回路12の有する2つのトランジスタ103,10
4のエミッタに共通して接続される。従って、電流合成
回路61は定電流回路32と共に、入出力回路12へと
電流を供給する事ができる。
【0155】トランジスタ603のコレクタはクランプ
回路52の有するトランジスタ503のコレクタに接続
されており、電流合成回路62はクランプ回路52と電
位点4との間に介在する格好で設けられている。
回路52の有するトランジスタ503のコレクタに接続
されており、電流合成回路62はクランプ回路52と電
位点4との間に介在する格好で設けられている。
【0156】一方、トランジスタ604のコレクタは入
出力回路11の有する2つのトランジスタ101,10
2のエミッタに共通して接続される。従って、電流合成
回路62は定電流回路31と共に、入出力回路11へと
電流を供給する事ができる。
出力回路11の有する2つのトランジスタ101,10
2のエミッタに共通して接続される。従って、電流合成
回路62は定電流回路31と共に、入出力回路11へと
電流を供給する事ができる。
【0157】今、オペアンプ2000を図15に示すよ
うにボルテージフォロワとして用いた場合を考えると、
入力電圧が(Vsat +VBE)よりも小さい場合には定電
流回路31の供給する電流I302 はクランプ回路51に
のみ流れて、第1の差動増幅器は動作しない。しかし、
クランプ回路51に流れた電流は電流合成回路61によ
って入出力回路12に与えられ、第2の差動増幅器は電
流(I302 +I305 )を基にして動作する。
うにボルテージフォロワとして用いた場合を考えると、
入力電圧が(Vsat +VBE)よりも小さい場合には定電
流回路31の供給する電流I302 はクランプ回路51に
のみ流れて、第1の差動増幅器は動作しない。しかし、
クランプ回路51に流れた電流は電流合成回路61によ
って入出力回路12に与えられ、第2の差動増幅器は電
流(I302 +I305 )を基にして動作する。
【0158】また、入力電圧が(Vsat +VBE)よりも
大きく、{Vcc−(Vsat +VBE)}よりも小さい場合
には、前段階思想で説明されたように、第1及び第2の
差動増幅器の何れもが動作するので、電流電圧変換回路
91には電流(I302 +I305 )が流れる。
大きく、{Vcc−(Vsat +VBE)}よりも小さい場合
には、前段階思想で説明されたように、第1及び第2の
差動増幅器の何れもが動作するので、電流電圧変換回路
91には電流(I302 +I305 )が流れる。
【0159】更に、入力電圧が{Vcc−(Vsat +VB
E)}よりも大きい場合には、定電流回路32の供給す
る電流I305 はクランプ回路52にのみ流れて、第2の
差動増幅器は動作しない。しかし、クランプ回路52に
流れた電流は電流合成回路62によって入出力回路11
に与えられ、第1の差動増幅器は電流(I302 +
I305)を基にして動作する。
E)}よりも大きい場合には、定電流回路32の供給す
る電流I305 はクランプ回路52にのみ流れて、第2の
差動増幅器は動作しない。しかし、クランプ回路52に
流れた電流は電流合成回路62によって入出力回路11
に与えられ、第1の差動増幅器は電流(I302 +
I305)を基にして動作する。
【0160】従って、結局何れの場合においても電流電
圧変換回路91には電流(I302 +I305 )が流れるの
で、出力信号のスルーレートは一定となる。しかも、流
れる電流は第1の発明の場合よりも大きいのでスルーレ
ートも大きくなる。
圧変換回路91には電流(I302 +I305 )が流れるの
で、出力信号のスルーレートは一定となる。しかも、流
れる電流は第1の発明の場合よりも大きいのでスルーレ
ートも大きくなる。
【0161】図7は、図15と同様にしてオペアンプ2
000をボルテージフォロワとして用いて入力信号Sin
を与えた場合に出力端子に現れる信号を示す波形図であ
る。図7は図16と対応している。
000をボルテージフォロワとして用いて入力信号Sin
を与えた場合に出力端子に現れる信号を示す波形図であ
る。図7は図16と対応している。
【0162】図16で示された場合と同様に、時刻t0
で立ち上がり、時刻t3 で立ち下がる矩形波を入力信号
Sinに用いると、理想的な出力信号So1も時刻t0 で立
ち上がり、時刻t3 で立ち下がる。また、第1及び第2
の差動増幅器が動作する期間Z1 ,Z2 は前段階思想と
同様であり、時刻t1 〜時刻t2 及び時刻t4 〜t5に
おいては何れの差動増幅器も動作している(期間
Z3 )。
で立ち上がり、時刻t3 で立ち下がる矩形波を入力信号
Sinに用いると、理想的な出力信号So1も時刻t0 で立
ち上がり、時刻t3 で立ち下がる。また、第1及び第2
の差動増幅器が動作する期間Z1 ,Z2 は前段階思想と
同様であり、時刻t1 〜時刻t2 及び時刻t4 〜t5に
おいては何れの差動増幅器も動作している(期間
Z3 )。
【0163】既に前段階思想において説明されたよう
に、期間Z3 においては電流電圧変換回路91には電流
(I302 +I305 )が流れる。しかし第1の差動増幅器
が動作する期間Z1 のうち、第2の差動増幅器が動作し
ない期間Z10においても上述のように第1の差動増幅器
には電流(I302 +I305 )が流れるので、電流Pinも
(I302 +I305 )の大きさとなる。同様に、第2の差
動増幅器が動作する期間Z2 のうち、第1の差動増幅器
が動作しない期間Z20においても電流Pinは(I302 +
I305 )の大きさとなる。
に、期間Z3 においては電流電圧変換回路91には電流
(I302 +I305 )が流れる。しかし第1の差動増幅器
が動作する期間Z1 のうち、第2の差動増幅器が動作し
ない期間Z10においても上述のように第1の差動増幅器
には電流(I302 +I305 )が流れるので、電流Pinも
(I302 +I305 )の大きさとなる。同様に、第2の差
動増幅器が動作する期間Z2 のうち、第1の差動増幅器
が動作しない期間Z20においても電流Pinは(I302 +
I305 )の大きさとなる。
【0164】従って、出力信号So2は図7に示されるよ
うにスルーレートの変動の無い波形を得ることができ
る。しかもそのスルーレートはI302 =I305 とした場
合には第1の発明の2倍の大きさにすることができる。
うにスルーレートの変動の無い波形を得ることができ
る。しかもそのスルーレートはI302 =I305 とした場
合には第1の発明の2倍の大きさにすることができる。
【0165】(C−2)第6実施例:第6実施例は第2
の発明の実施例の一つであり、オペアンプ2001とし
て呈示される。第6実施例は第1の発明の第2実施例に
対応している。図8、図9は両方組み合わせてオペアン
プ2001の構成を示す回路図である。図8、図9は仮
想線Q1 Q1 において連続する。オペアンプ2001は
第2実施例のオペアンプ1001とは異なり、クランプ
回路51,52を直接には結線していない。そして、オ
ペアンプ1001の制御回路61,62をそれぞれ制御
回路67,68に置換した構成を有している。
の発明の実施例の一つであり、オペアンプ2001とし
て呈示される。第6実施例は第1の発明の第2実施例に
対応している。図8、図9は両方組み合わせてオペアン
プ2001の構成を示す回路図である。図8、図9は仮
想線Q1 Q1 において連続する。オペアンプ2001は
第2実施例のオペアンプ1001とは異なり、クランプ
回路51,52を直接には結線していない。そして、オ
ペアンプ1001の制御回路61,62をそれぞれ制御
回路67,68に置換した構成を有している。
【0166】制御回路67は制御回路61にトランジス
タ605を追加した構成を有している。トランジスタ6
05のベースはトランジスタ601,602のベースと
共通に接続され、また、トランジスタ605のエミッタ
はトランジスタ601,602のエミッタと共通に接続
されている。従ってトランジスタ605もトランジスタ
602と同様に、トランジスタ601に流れる電流を流
すカレントミラー回路の一つの枝を構成している。
タ605を追加した構成を有している。トランジスタ6
05のベースはトランジスタ601,602のベースと
共通に接続され、また、トランジスタ605のエミッタ
はトランジスタ601,602のエミッタと共通に接続
されている。従ってトランジスタ605もトランジスタ
602と同様に、トランジスタ601に流れる電流を流
すカレントミラー回路の一つの枝を構成している。
【0167】第2実施例で説明されたように、クランプ
回路51に流れる電流がトランジスタ601のコレクタ
に流れるので、トランジスタ101,102に電流が流
れない場合、即ち第1の差動増幅器が動作しない場合に
はトランジスタ605のコレクタには定電流回路31の
与えるコレクタ電流I302 が流れる。
回路51に流れる電流がトランジスタ601のコレクタ
に流れるので、トランジスタ101,102に電流が流
れない場合、即ち第1の差動増幅器が動作しない場合に
はトランジスタ605のコレクタには定電流回路31の
与えるコレクタ電流I302 が流れる。
【0168】トランジスタ605のコレクタは入出力回
路12のトランジスタ103,104のエミッタに共通
して接続されている。従って、電流合成回路67は定電
流回路32と共に、入出力回路12へと電流を供給する
事ができる。
路12のトランジスタ103,104のエミッタに共通
して接続されている。従って、電流合成回路67は定電
流回路32と共に、入出力回路12へと電流を供給する
事ができる。
【0169】同様にして、制御回路68は制御回路62
にトランジスタ606を追加した構成を有している。ト
ランジスタ606のベースはトランジスタ603,60
4のベースと共通に接続され、また、トランジスタ60
6のエミッタはトランジスタ603,604のエミッタ
と共通に接続されている。従ってトランジスタ606も
トランジスタ604と同様に、トランジスタ603に流
れる電流を流すカレントミラー回路の一つの枝を構成し
ている。
にトランジスタ606を追加した構成を有している。ト
ランジスタ606のベースはトランジスタ603,60
4のベースと共通に接続され、また、トランジスタ60
6のエミッタはトランジスタ603,604のエミッタ
と共通に接続されている。従ってトランジスタ606も
トランジスタ604と同様に、トランジスタ603に流
れる電流を流すカレントミラー回路の一つの枝を構成し
ている。
【0170】第2実施例で説明されたように、クランプ
回路52に流れる電流がトランジスタ603のコレクタ
に流れるので、トランジスタ103,104に電流が流
れない場合、即ち第2の差動増幅器が動作しない場合に
はトランジスタ606のコレクタには定電流回路32の
与えるコレクタ電流I305 が流れる。
回路52に流れる電流がトランジスタ603のコレクタ
に流れるので、トランジスタ103,104に電流が流
れない場合、即ち第2の差動増幅器が動作しない場合に
はトランジスタ606のコレクタには定電流回路32の
与えるコレクタ電流I305 が流れる。
【0171】トランジスタ606のコレクタは入出力回
路11のトランジスタ101,102のエミッタに共通
して接続されている。従って、電流合成回路68は定電
流回路31と共に、入出力回路11へと電流を供給する
事ができる。
路11のトランジスタ101,102のエミッタに共通
して接続されている。従って、電流合成回路68は定電
流回路31と共に、入出力回路11へと電流を供給する
事ができる。
【0172】従って、第6実施例によれば、第2実施例
と同様にして入力信号の電位の範囲を大きくしつつ入力
電流を小さくする事ができ、更に第5実施例と同様にス
ルーレートを一定にする事ができる。
と同様にして入力信号の電位の範囲を大きくしつつ入力
電流を小さくする事ができ、更に第5実施例と同様にス
ルーレートを一定にする事ができる。
【0173】(C−3)第7実施例:第7実施例は第2
の発明の実施例の一つであり、オペアンプ2002とし
て呈示される。第7実施例は第1の発明の第3実施例に
対応している。図10、図11は両方組み合わせてオペ
アンプ2002の構成を示す回路図である。図10、図
11は仮想線Q2 Q2 において連続する。オペアンプ2
002は第3実施例のオペアンプ1002とは異なり、
クランプ回路53,54を直接には結線していない。そ
して、電流合成回路69,70が増設された構成を有し
ている。
の発明の実施例の一つであり、オペアンプ2002とし
て呈示される。第7実施例は第1の発明の第3実施例に
対応している。図10、図11は両方組み合わせてオペ
アンプ2002の構成を示す回路図である。図10、図
11は仮想線Q2 Q2 において連続する。オペアンプ2
002は第3実施例のオペアンプ1002とは異なり、
クランプ回路53,54を直接には結線していない。そ
して、電流合成回路69,70が増設された構成を有し
ている。
【0174】電流合成回路69はクランプ回路53の有
するトランジスタ503bのコレクタと電位点4との間
に介在して設けられている。電流合成回路69は2つの
カレントミラー回路から構成されている。
するトランジスタ503bのコレクタと電位点4との間
に介在して設けられている。電流合成回路69は2つの
カレントミラー回路から構成されている。
【0175】一方のカレントミラー回路は2つのPNP
トランジスタ603c,604cから構成されており、
他方のカレントミラー回路は2つのNPNトランジスタ
601c,602cから構成されている。
トランジスタ603c,604cから構成されており、
他方のカレントミラー回路は2つのNPNトランジスタ
601c,602cから構成されている。
【0176】トランジスタ603c,604cのエミッ
タは共通して電位点4に接続され、またトランジスタ6
03c,604cのベース及びトランジスタ603cの
コレクタは共通してトランジスタ503bのコレクタに
接続されている。
タは共通して電位点4に接続され、またトランジスタ6
03c,604cのベース及びトランジスタ603cの
コレクタは共通してトランジスタ503bのコレクタに
接続されている。
【0177】一方、トランジスタ601c,602cの
エミッタは共通して電位点5に接続され、またトランジ
スタ601c,602cのベース及びトランジスタ60
1cのコレクタは共通してトランジスタ604cのコレ
クタに接続されている。
エミッタは共通して電位点5に接続され、またトランジ
スタ601c,602cのベース及びトランジスタ60
1cのコレクタは共通してトランジスタ604cのコレ
クタに接続されている。
【0178】従って、トランジスタ503bに流れる電
流はトランジスタ602cにも流れることになる。そし
てトランジスタ602cのコレクタは、入出力回路12
のトランジスタ103,104のエミッタに共通して接
続される。このため、電流合成回路69は、定電流回路
32と共に入出力回路12へと電流を供給する事ができ
る。
流はトランジスタ602cにも流れることになる。そし
てトランジスタ602cのコレクタは、入出力回路12
のトランジスタ103,104のエミッタに共通して接
続される。このため、電流合成回路69は、定電流回路
32と共に入出力回路12へと電流を供給する事ができ
る。
【0179】また、電流合成回路70はクランプ回路5
4の有するトランジスタ501aのコレクタと電位点5
との間に介在して設けられている。電流合成回路70は
2つのカレントミラー回路から構成されている。
4の有するトランジスタ501aのコレクタと電位点5
との間に介在して設けられている。電流合成回路70は
2つのカレントミラー回路から構成されている。
【0180】一方のカレントミラー回路は2つのNPN
トランジスタ601d,602dから構成されており、
他方のカレントミラー回路は2つのPNPトランジスタ
603d,604dから構成されている。
トランジスタ601d,602dから構成されており、
他方のカレントミラー回路は2つのPNPトランジスタ
603d,604dから構成されている。
【0181】トランジスタ601d,602dのエミッ
タは共通して電位点5に接続され、またトランジスタ6
01d,602dのベース及びトランジスタ601dの
コレクタは共通してトランジスタ501aのコレクタに
接続されている。
タは共通して電位点5に接続され、またトランジスタ6
01d,602dのベース及びトランジスタ601dの
コレクタは共通してトランジスタ501aのコレクタに
接続されている。
【0182】一方、トランジスタ603d,604dの
エミッタは共通して電位点4に接続され、またトランジ
スタ603d,604dのベース及びトランジスタ60
3dのコレクタは共通してトランジスタ602dのコレ
クタに接続されている。
エミッタは共通して電位点4に接続され、またトランジ
スタ603d,604dのベース及びトランジスタ60
3dのコレクタは共通してトランジスタ602dのコレ
クタに接続されている。
【0183】従って、トランジスタ501aに流れる電
流はトランジスタ604dにも流れることになる。そし
てトランジスタ604dのコレクタは、入出力回路11
のトランジスタ101,102のエミッタに共通して接
続される。このため、電流合成回路70は、定電流回路
31と共に入出力回路11へと電流を供給する事ができ
る。
流はトランジスタ604dにも流れることになる。そし
てトランジスタ604dのコレクタは、入出力回路11
のトランジスタ101,102のエミッタに共通して接
続される。このため、電流合成回路70は、定電流回路
31と共に入出力回路11へと電流を供給する事ができ
る。
【0184】一方、クランプ回路53によってエミッタ
フォロワ回路72の動作が停止された場合に、トランジ
スタ704に流れる電流がトランジスタ503b,60
3cに流れ、電流合成回路69が入出力回路12に電流
を与える。従って電流合成回路69のトランジスタ60
2cが流す電流をI302 に等しくすれば、第5実施例と
同様に第1差動増幅器の動作が停止した場合(これはエ
ミッタフォロワ回路72の動作が停止する事によって生
じる)に、第2差動増幅器の入出力回路12には(I
305 +I302 )の電流が与えられる。このように、トラ
ンジスタ602cが流す電流をI302 に等しくすること
は、トランジスタ704,601c,602c,603
c,604cのトランジスタサイズの設計によって容易
に実現することができる。
フォロワ回路72の動作が停止された場合に、トランジ
スタ704に流れる電流がトランジスタ503b,60
3cに流れ、電流合成回路69が入出力回路12に電流
を与える。従って電流合成回路69のトランジスタ60
2cが流す電流をI302 に等しくすれば、第5実施例と
同様に第1差動増幅器の動作が停止した場合(これはエ
ミッタフォロワ回路72の動作が停止する事によって生
じる)に、第2差動増幅器の入出力回路12には(I
305 +I302 )の電流が与えられる。このように、トラ
ンジスタ602cが流す電流をI302 に等しくすること
は、トランジスタ704,601c,602c,603
c,604cのトランジスタサイズの設計によって容易
に実現することができる。
【0185】同様にして、クランプ回路54によってエ
ミッタフォロワ回路73の動作が停止されて第2の差動
増幅器の動作が停止した場合には、トランジスタ706
に流れる電流がトランジスタ501a,601dに流
れ、電流合成回路70が入出力回路11に電流を与え
る。この電流はI305 に設定することができ、第1差動
増幅器の入出力回路11には(I305 +I302 )の電流
が与えられる。
ミッタフォロワ回路73の動作が停止されて第2の差動
増幅器の動作が停止した場合には、トランジスタ706
に流れる電流がトランジスタ501a,601dに流
れ、電流合成回路70が入出力回路11に電流を与え
る。この電流はI305 に設定することができ、第1差動
増幅器の入出力回路11には(I305 +I302 )の電流
が与えられる。
【0186】従って、電流電圧変換回路91に供給され
る電流Pinの値は第1及び第2差動増幅器の動作に拘ら
ずしない。結局、第5実施例と同様にしてスルーレート
を均一にする事ができ、しかも第3実施例と同様にし
て、Vsat 〜(Vcc−Vsat )まで入力信号の電位範囲
を広げることができ、入力信号の電流も小さくすること
ができる。
る電流Pinの値は第1及び第2差動増幅器の動作に拘ら
ずしない。結局、第5実施例と同様にしてスルーレート
を均一にする事ができ、しかも第3実施例と同様にし
て、Vsat 〜(Vcc−Vsat )まで入力信号の電位範囲
を広げることができ、入力信号の電流も小さくすること
ができる。
【0187】(C−4)第8実施例:第8実施例は第2
の発明の実施例の一つであり、オペアンプ2003とし
て呈示される。第8実施例は第1の発明の第4実施例に
対応している。図12、図13は両方組み合わせてオペ
アンプ2003の構成を示す回路図である。図12、図
13は仮想線Q3 Q3 において連続する。オペアンプ2
003は第4実施例のオペアンプ1003とは異なり、
クランプ回路53,54を直接には結線していない。そ
して、制御回路64,65の代わりに電流合成回路64
1,651が置換されて設けられた構成を有している。
の発明の実施例の一つであり、オペアンプ2003とし
て呈示される。第8実施例は第1の発明の第4実施例に
対応している。図12、図13は両方組み合わせてオペ
アンプ2003の構成を示す回路図である。図12、図
13は仮想線Q3 Q3 において連続する。オペアンプ2
003は第4実施例のオペアンプ1003とは異なり、
クランプ回路53,54を直接には結線していない。そ
して、制御回路64,65の代わりに電流合成回路64
1,651が置換されて設けられた構成を有している。
【0188】電流合成回路641は制御回路64にPN
Pトランジスタ605bと、2つのNPNトランジスタ
611b,612bとを付加した構成を有している。ト
ランジスタ605bのベースはトランジスタ603b,
604bのベースに共通して接続されている。よって、
トランジスタ605bはトランジスタ604bと共にト
ランジスタ603bに流れる電流を与えるカレントミラ
ー回路の枝の一つとなっている。
Pトランジスタ605bと、2つのNPNトランジスタ
611b,612bとを付加した構成を有している。ト
ランジスタ605bのベースはトランジスタ603b,
604bのベースに共通して接続されている。よって、
トランジスタ605bはトランジスタ604bと共にト
ランジスタ603bに流れる電流を与えるカレントミラ
ー回路の枝の一つとなっている。
【0189】一方、トランジスタ611b,612bは
カレントミラー回路を構成している。即ち、両トランジ
スタのエミッタは共通して電位点5に接続され、トラン
ジスタ611b,612bのベース及びトランジスタ6
11bのコレクタはトランジスタ605bのコレクタに
共通して接続されている。したがって、トランジスタ6
03bに流れた電流はトランジスタ612bにも流れ
る。
カレントミラー回路を構成している。即ち、両トランジ
スタのエミッタは共通して電位点5に接続され、トラン
ジスタ611b,612bのベース及びトランジスタ6
11bのコレクタはトランジスタ605bのコレクタに
共通して接続されている。したがって、トランジスタ6
03bに流れた電流はトランジスタ612bにも流れ
る。
【0190】ところでトランジスタ612bのコレクタ
は入出力回路12に接続されており、定電流回路32と
共に入出力回路12に電流を供給する事ができる。
は入出力回路12に接続されており、定電流回路32と
共に入出力回路12に電流を供給する事ができる。
【0191】また電流合成回路651は制御回路65に
NPNトランジスタ606aと、2つのPNPトランジ
スタ613a,614aとを付加した構成を有してい
る。トランジスタ606aのベースはトランジスタ60
1a,602aのベースに共通して接続されている。よ
って、トランジスタ606aはトランジスタ602aと
共にトランジスタ601aに流れる電流を与えるカレン
トミラー回路の枝の一つとなっている。
NPNトランジスタ606aと、2つのPNPトランジ
スタ613a,614aとを付加した構成を有してい
る。トランジスタ606aのベースはトランジスタ60
1a,602aのベースに共通して接続されている。よ
って、トランジスタ606aはトランジスタ602aと
共にトランジスタ601aに流れる電流を与えるカレン
トミラー回路の枝の一つとなっている。
【0192】一方、トランジスタ613a,614aは
カレントミラー回路を構成している。即ち、両トランジ
スタのエミッタは共通して電位点4に接続され、トラン
ジスタ613a,614aのベース及びトランジスタ6
13aのコレクタはトランジスタ606aのコレクタに
共通して接続されている。したがって、トランジスタ6
01aに流れた電流はトランジスタ614aにも流れ
る。
カレントミラー回路を構成している。即ち、両トランジ
スタのエミッタは共通して電位点4に接続され、トラン
ジスタ613a,614aのベース及びトランジスタ6
13aのコレクタはトランジスタ606aのコレクタに
共通して接続されている。したがって、トランジスタ6
01aに流れた電流はトランジスタ614aにも流れ
る。
【0193】ところでトランジスタ614aのコレクタ
は入出力回路11に接続されており、定電流回路31と
共に入出力回路11に電流を供給する事ができる。
は入出力回路11に接続されており、定電流回路31と
共に入出力回路11に電流を供給する事ができる。
【0194】従って第7実施例と同様にして、第1及び
第2の差動増幅器の一方が動作しない場合にも、電流電
圧変換回路91に供給される電流Pinの値は変動しな
い。このため第5実施例と同様にしてスルーレートを均
一にする事ができる。しかも第4実施例と同様にして、
入力端子1,2に流れる電流を一層抑制しつつ入力信号
の電位範囲を広げることができる。
第2の差動増幅器の一方が動作しない場合にも、電流電
圧変換回路91に供給される電流Pinの値は変動しな
い。このため第5実施例と同様にしてスルーレートを均
一にする事ができる。しかも第4実施例と同様にして、
入力端子1,2に流れる電流を一層抑制しつつ入力信号
の電位範囲を広げることができる。
【0195】D.その他:第1実施例で述べたように、
ボルテージフォロワとしてこの発明を適用することがで
きるが、この発明はボルテージフォロワに対する適用に
限定されるものではないことは各実施例の説明から明ら
かである。即ち、必ずしも出力端子3は、反転入力端子
2と接続して使用される必要はない。
ボルテージフォロワとしてこの発明を適用することがで
きるが、この発明はボルテージフォロワに対する適用に
限定されるものではないことは各実施例の説明から明ら
かである。即ち、必ずしも出力端子3は、反転入力端子
2と接続して使用される必要はない。
【0196】
【発明の効果】この発明のうち請求項1にかかる増幅回
路においては、第1増幅器と第2増幅器の動作が重複し
ないので、出力電流を規定するものは第1定電流と第2
定電流の何れか一方となる。従って、第1及び第2定電
流の両者が出力電流を規定する場合と、第1及び第2定
電流の何れか一方が出力電流を規定する場合との差が生
じることもない。
路においては、第1増幅器と第2増幅器の動作が重複し
ないので、出力電流を規定するものは第1定電流と第2
定電流の何れか一方となる。従って、第1及び第2定電
流の両者が出力電流を規定する場合と、第1及び第2定
電流の何れか一方が出力電流を規定する場合との差が生
じることもない。
【0197】この発明のうち請求項2にかかる増幅回路
においては、第1増幅器と第2増幅器の動作が境界電位
を境として増幅動作を分担するので、第1増幅器と第2
増幅器の動作が重複しない。
においては、第1増幅器と第2増幅器の動作が境界電位
を境として増幅動作を分担するので、第1増幅器と第2
増幅器の動作が重複しない。
【0198】この発明のうち請求項3にかかる増幅回路
においては、第1定電流回路が一定の第1定電流を流す
ので、第1及び第2電流の和を一定に保つことができ
る。よって第1及び第2電流を、第1及び第2信号の大
きさに基づいて出力する事ができる。また、第2定電流
回路が一定の第2定電流を流すので、第3及び第4電流
の和を一定に保つことができる。よって第3及び第4電
流を、第1及び第2信号の大きさに基づいて出力する事
ができる。
においては、第1定電流回路が一定の第1定電流を流す
ので、第1及び第2電流の和を一定に保つことができ
る。よって第1及び第2電流を、第1及び第2信号の大
きさに基づいて出力する事ができる。また、第2定電流
回路が一定の第2定電流を流すので、第3及び第4電流
の和を一定に保つことができる。よって第3及び第4電
流を、第1及び第2信号の大きさに基づいて出力する事
ができる。
【0199】この発明のうち請求項4にかかる増幅回路
においては、第1差動増幅器を停止すべき場合には第1
差動増幅器の有する第1定電流回路の流す電流が引き抜
かれる。このため第1入出力回路には第1定電流が供給
されなくなって、第1差動増幅器の動作が停止する。同
様に、第2差動増幅器を停止すべき場合には第2差動増
幅器の有する第2定電流回路の流す電流が引き抜かれ
る。このため第2入出力回路には第2定電流が供給され
なくなって、第2差動増幅器の動作が停止する。
においては、第1差動増幅器を停止すべき場合には第1
差動増幅器の有する第1定電流回路の流す電流が引き抜
かれる。このため第1入出力回路には第1定電流が供給
されなくなって、第1差動増幅器の動作が停止する。同
様に、第2差動増幅器を停止すべき場合には第2差動増
幅器の有する第2定電流回路の流す電流が引き抜かれ
る。このため第2入出力回路には第2定電流が供給され
なくなって、第2差動増幅器の動作が停止する。
【0200】この発明のうち請求項5にかかる増幅回路
においては、第1及び第2引き抜きトランジスタのそれ
ぞれの制御電極の電位が同一にされるので、この電位を
境界電位として第1及び第2制限回路がそれぞれ第1及
び第2差動増幅器の動作/停止を制御する。
においては、第1及び第2引き抜きトランジスタのそれ
ぞれの制御電極の電位が同一にされるので、この電位を
境界電位として第1及び第2制限回路がそれぞれ第1及
び第2差動増幅器の動作/停止を制御する。
【0201】この発明のうち請求項6にかかる増幅回路
においては、第1差動増幅器を停止すべき場合には第1
差動増幅器の有する第1及び第2ボルテージフォロワ回
路の動作を停止し、第1差動増幅器の動作が停止する。
同様にして、第2差動増幅器を停止すべき場合には第2
差動増幅器の有する第3及び第4ボルテージフォロワ回
路の動作を停止し、第2差動増幅器の動作が停止する。
更に、第1及び第2入力端に流れる電流を抑制する事が
できる。
においては、第1差動増幅器を停止すべき場合には第1
差動増幅器の有する第1及び第2ボルテージフォロワ回
路の動作を停止し、第1差動増幅器の動作が停止する。
同様にして、第2差動増幅器を停止すべき場合には第2
差動増幅器の有する第3及び第4ボルテージフォロワ回
路の動作を停止し、第2差動増幅器の動作が停止する。
更に、第1及び第2入力端に流れる電流を抑制する事が
できる。
【0202】この発明のうち請求項7にかかる増幅回路
においては、第1差動増幅器を停止すべき場合には第1
及び第2引き抜きトランジスタによって、第1及び第2
エミッタフォロワ用電流を引き抜き、第1及び第2ボル
テージフォロワ回路の動作を停止する事ができる。同様
にして、第2差動増幅器を停止すべき場合には第3及び
第4引き抜きトランジスタによって、第3及び第4エミ
ッタフォロワ用電流を引き抜き、第3及び第4ボルテー
ジフォロワ回路の動作を停止する事ができる。しかも第
1乃至第4引き抜きトランジスタは、それぞれ第1乃至
第4エミッタフォロワ用トランジスタとベース・エミッ
タ間電圧が等しく設計されているので、第1及び第2電
圧源によって与えられた電位を境として、第1乃至第4
ボルテージフォロワ回路の動作/停止が制御される。
においては、第1差動増幅器を停止すべき場合には第1
及び第2引き抜きトランジスタによって、第1及び第2
エミッタフォロワ用電流を引き抜き、第1及び第2ボル
テージフォロワ回路の動作を停止する事ができる。同様
にして、第2差動増幅器を停止すべき場合には第3及び
第4引き抜きトランジスタによって、第3及び第4エミ
ッタフォロワ用電流を引き抜き、第3及び第4ボルテー
ジフォロワ回路の動作を停止する事ができる。しかも第
1乃至第4引き抜きトランジスタは、それぞれ第1乃至
第4エミッタフォロワ用トランジスタとベース・エミッ
タ間電圧が等しく設計されているので、第1及び第2電
圧源によって与えられた電位を境として、第1乃至第4
ボルテージフォロワ回路の動作/停止が制御される。
【0203】この発明のうち請求項8にかかる増幅回路
においては、第1乃至第4電流補償回路によって、第1
乃至第4エミッタフォロワ用トランジスタの制御電極に
流れる電流を抑制できるので、第1及び第2入力端子に
流れる電流を一層抑制することができる。更に、第1乃
至第4エミッタフォロワ用トランジスタが停止すべき場
合には、それぞれ第1乃至第4制御回路が第1乃至第4
電流補償回路を停止させる。
においては、第1乃至第4電流補償回路によって、第1
乃至第4エミッタフォロワ用トランジスタの制御電極に
流れる電流を抑制できるので、第1及び第2入力端子に
流れる電流を一層抑制することができる。更に、第1乃
至第4エミッタフォロワ用トランジスタが停止すべき場
合には、それぞれ第1乃至第4制御回路が第1乃至第4
電流補償回路を停止させる。
【0204】この発明のうち請求項9にかかる増幅回路
においては、第1及び第4引き抜きトランジスタの制御
電極に与えられた電位を境界電位として、第1及び第2
制限回路の動作を排他的に制御する事ができる。
においては、第1及び第4引き抜きトランジスタの制御
電極に与えられた電位を境界電位として、第1及び第2
制限回路の動作を排他的に制御する事ができる。
【0205】この発明のうち請求項10にかかる増幅回
路においては、第1及び第2差動増幅器の両方が動作す
る場合は勿論、何れか一方のみが動作している場合にお
いても、出力電流を規定するものは第1定電流と第2定
電流の両方となる。従って、第1及び第2差動増幅器の
動作/停止に拘らず、出力電流を規定する電流は一定で
ある。
路においては、第1及び第2差動増幅器の両方が動作す
る場合は勿論、何れか一方のみが動作している場合にお
いても、出力電流を規定するものは第1定電流と第2定
電流の両方となる。従って、第1及び第2差動増幅器の
動作/停止に拘らず、出力電流を規定する電流は一定で
ある。
【0206】この発明のうち請求項11にかかる増幅回
路においては、第1入出力回路に第1定電流が供給され
なくなる場合には、第2入出力回路に第1定電流が供給
される。同様にして、第2入出力回路に第2定電流が供
給されなくなる場合には、第1入出力回路に第2定電流
が供給される。従って、何れの場合にも、出力電流を規
定する電流は第1定電流と第2定電流の和で一定とな
る。
路においては、第1入出力回路に第1定電流が供給され
なくなる場合には、第2入出力回路に第1定電流が供給
される。同様にして、第2入出力回路に第2定電流が供
給されなくなる場合には、第1入出力回路に第2定電流
が供給される。従って、何れの場合にも、出力電流を規
定する電流は第1定電流と第2定電流の和で一定とな
る。
【0207】この発明のうち請求項12にかかる増幅回
路においては、第1及び第2の電圧源が第1及び第2範
囲を規定する。また、第1及び第2引き抜きトランジス
タによって第1及び第2定電流が第1及び第2電流合成
回路に与えられる。
路においては、第1及び第2の電圧源が第1及び第2範
囲を規定する。また、第1及び第2引き抜きトランジス
タによって第1及び第2定電流が第1及び第2電流合成
回路に与えられる。
【0208】この発明のうち請求項13にかかる増幅回
路においては、第2値を基準として第1入出力回路の動
作/停止が制御され、第3値を基準として第2入出力回
路の動作/停止が制御される。
路においては、第2値を基準として第1入出力回路の動
作/停止が制御され、第3値を基準として第2入出力回
路の動作/停止が制御される。
【0209】この発明のうち請求項14にかかる増幅回
路においては、第1及び第2電流補償回路によって、第
1乃至第4入力端に流れる電流を抑制できるので、第1
及び第2入力端子に流れる電流を抑制することができ
る。
路においては、第1及び第2電流補償回路によって、第
1乃至第4入力端に流れる電流を抑制できるので、第1
及び第2入力端子に流れる電流を抑制することができ
る。
【0210】この発明のうち請求項15にかかる増幅回
路においては、第1差動増幅器を停止すべき場合には第
1差動増幅器の有する第1及び第2ボルテージフォロワ
回路の動作を停止し、第1差動増幅器の動作が停止す
る。同様にして、第2差動増幅器を停止すべき場合には
第2差動増幅器の有する第3及び第4ボルテージフォロ
ワ回路の動作を停止し、第2差動増幅器の動作が停止す
る。更に、第1及び第2入力端に流れる電流を抑制する
事ができる。
路においては、第1差動増幅器を停止すべき場合には第
1差動増幅器の有する第1及び第2ボルテージフォロワ
回路の動作を停止し、第1差動増幅器の動作が停止す
る。同様にして、第2差動増幅器を停止すべき場合には
第2差動増幅器の有する第3及び第4ボルテージフォロ
ワ回路の動作を停止し、第2差動増幅器の動作が停止す
る。更に、第1及び第2入力端に流れる電流を抑制する
事ができる。
【0211】この発明のうち請求項16にかかる増幅回
路においては、第1差動増幅器を停止すべき場合には第
1及び第2引き抜きトランジスタによって、第1及び第
2エミッタフォロワ用電流を引き抜き、第1及び第2ボ
ルテージフォロワ回路の動作を停止する事ができる。同
様にして、第2差動増幅器を停止すべき場合には第3及
び第4引き抜きトランジスタによって、第3及び第4エ
ミッタフォロワ用電流を引き抜き、第3及び第4ボルテ
ージフォロワ回路の動作を停止する事ができる。しかも
第1乃至第4引き抜きトランジスタは、それぞれ第1乃
至第4エミッタフォロワ用トランジスタとベース・エミ
ッタ間電圧が等しく設計されているので、第1及び第2
電圧源によって与えられた電位を境として、第1乃至第
4ボルテージフォロワ回路の動作/停止が制御される。
路においては、第1差動増幅器を停止すべき場合には第
1及び第2引き抜きトランジスタによって、第1及び第
2エミッタフォロワ用電流を引き抜き、第1及び第2ボ
ルテージフォロワ回路の動作を停止する事ができる。同
様にして、第2差動増幅器を停止すべき場合には第3及
び第4引き抜きトランジスタによって、第3及び第4エ
ミッタフォロワ用電流を引き抜き、第3及び第4ボルテ
ージフォロワ回路の動作を停止する事ができる。しかも
第1乃至第4引き抜きトランジスタは、それぞれ第1乃
至第4エミッタフォロワ用トランジスタとベース・エミ
ッタ間電圧が等しく設計されているので、第1及び第2
電圧源によって与えられた電位を境として、第1乃至第
4ボルテージフォロワ回路の動作/停止が制御される。
【0212】この発明のうち請求項17にかかる増幅回
路においては、第1乃至第4電流補償回路によって、第
1乃至第4エミッタフォロワ用トランジスタの制御電極
に流れる電流を抑制できるので、第1及び第2入力端子
に流れる電流を一層抑制することができる。更に、第1
乃至第4エミッタフォロワ用トランジスタが停止すべき
場合には、それぞれ第1乃至第4制御回路が第1乃至第
4電流補償回路を停止させる。
路においては、第1乃至第4電流補償回路によって、第
1乃至第4エミッタフォロワ用トランジスタの制御電極
に流れる電流を抑制できるので、第1及び第2入力端子
に流れる電流を一層抑制することができる。更に、第1
乃至第4エミッタフォロワ用トランジスタが停止すべき
場合には、それぞれ第1乃至第4制御回路が第1乃至第
4電流補償回路を停止させる。
【図1】 この発明の第1実施例を示す回路図である。
【図2】 この発明の第1実施例の動作を説明する波形
図である。
図である。
【図3】 この発明の第2実施例を示す回路図である。
【図4】 この発明の第3実施例を示す回路図である。
【図5】 この発明の第4実施例を示す回路図である。
【図6】 この発明の第5実施例を示す回路図である。
【図7】 この発明の第5実施例の動作を説明する波形
図である。
図である。
【図8】 この発明の第6実施例の一部を示す回路図で
ある。
ある。
【図9】 この発明の第6実施例の一部を示す回路図で
ある。
ある。
【図10】 この発明の第7実施例の一部を示す回路図
である。
である。
【図11】 この発明の第7実施例の一部を示す回路図
である。
である。
【図12】 この発明の第8実施例の一部を示す回路図
である。
である。
【図13】 この発明の第8実施例の一部を示す回路図
である。
である。
【図14】 この発明の前段階思想を示す回路図であ
る。
る。
【図15】 この発明の前段階思想を示す回路図であ
る。
る。
【図16】 この発明の前段階思想の動作を説明する回
路図である。
路図である。
【図17】 従来の技術を示す回路図である。
1 非反転入力端子、2 反転入力端子、3 出力端
子、9 電流電圧変換回路、11,12 入力回路、2
1〜24,61,62,641,651 電流合成回
路、31,32 定電流回路、41〜46 ベース電流
補償回路、51〜56 クランプ回路、61〜68 制
御回路、71〜78 エミッタフォロワ回路。
子、9 電流電圧変換回路、11,12 入力回路、2
1〜24,61,62,641,651 電流合成回
路、31,32 定電流回路、41〜46 ベース電流
補償回路、51〜56 クランプ回路、61〜68 制
御回路、71〜78 エミッタフォロワ回路。
Claims (17)
- 【請求項1】 (a)それぞれ第1及び第2信号が与え
られる第1及び第2入力端子と、 (b)前記第1及び第2信号の大きさに基づいてそれぞ
れ出力され、互いの電流値の和が一定の第1定電流に等
しい、第1及び第2電流を出力する第1差動増幅器と、 (c)前記第1及び第2信号の大きさに基づいてそれぞ
れ出力され、互いの電流値の和が一定の第2定電流に等
しい、第3及び第4電流を出力する第2差動増幅器と、 (d)それぞれ前記第1及び第2差動増幅器の動作を制
御する第1及び第2制限回路と、 (e)前記第2電流と前記第3電流の和から、前記第1
電流と前記第4電流の和を引いた電流が与えられる出力
端子とを備え、 前記第1及び第2差動増幅器は前記第1及び第2制限回
路によって排他的に動作する増幅回路。 - 【請求項2】 前記第1制限回路は前記第1及び第2入
力信号が境界電位以上になった場合に前記第1差動増幅
器の動作を停止させ、 前記第2制限回路は前記第1及び第2入力信号が前記境
界電位以下になった場合に前記第2差動増幅器の動作を
停止させる、請求項1記載の増幅回路。 - 【請求項3】 前記第1差動増幅器は (b−1)前記第1定電流を流す第1定電流回路を有
し、 前記第2差動増幅器は (c−1)前記第2定電流を流す第2定電流回路を有す
る、請求項2記載の増幅回路。 - 【請求項4】 前記第1差動増幅器は (b−2)(b−2−1)前記第1定電流回路から前記
第1定電流を供給される第1電流供給端と、(b−2−
2)前記第1及び第2信号がそれぞれ与えられる第1及
び第2入力端と、(b−2−3)前記第1及び第2電流
をそれぞれ出力する第1及び第2出力端とを含む第1入
出力回路を更に有し、 前記第1制限回路は(d−1−1)制御電極と、前記第
1及び第2入力信号が前記境界電位以上になった場合に
前記第1定電流を前記第1電流供給端から引き抜く第1
及び第2の電流電極とを含む第1引き抜きトランジスタ
と、(d−1−2)前記第1引き抜きトランジスタの前
記制御電極を前記境界電位に保つ第1電圧源とを有し、 前記第2差動増幅器は (c−2)(c−2−1)前記第2定電流回路から前記
第2定電流を供給される第2電流供給端と、(c−2−
2)前記第1及び第2信号がそれぞれ与えられる第3及
び第4入力端と、(c−2−3)前記第3及び第4電流
をそれぞれ出力する第3及び第4出力端とを含む第2入
出力回路を更に有し、 前記第2制限回路は(d−2−1)制御電極と、前記第
1及び第2入力信号が前記境界電位以下になった場合に
前記第1定電流を前記第1電流供給端から引き抜く第1
及び第2の電流電極とを含む第2引き抜きトランジスタ
と、(d−2−2)前記第2引き抜きトランジスタの前
記制御電極を前記境界電位に保つ第2電圧源とを有す
る、請求項3記載の増幅回路。 - 【請求項5】 前記第1及び第2引き抜きトランジスタ
のそれぞれの前記制御電極が互いに直接に接続される、
請求項4記載の増幅回路。 - 【請求項6】 前記第1差動増幅器は (b−1)(b−1−1)前記第1定電流を供給される
第1電流供給端と、(b−1−2)前記第1及び第2入
力端子にそれぞれ接続される第1及び第2入力端と、
(b−1−3)前記第1及び第2電流をそれぞれ出力す
る第1及び第2出力端とを含む第1入出力回路と、 (b−2)前記第1入力端と前記第1入力端子との間に
介在する第1ボルテージフォロワ回路と、 (b−3)前記第2入力端と前記第2入力端子との間に
介在する第2ボルテージフォロワ回路とを有し、 前記第2差動増幅器は (c−1)(c−1−1)前記第2定電流を供給される
第2電流供給端と、(c−1−2)前記第1及び第2入
力端子にそれぞれ接続される第3及び第4入力端と、
(c−1−3)前記第3及び第4電流をそれぞれ出力す
る第3及び第4出力端とを含む第2入出力回路と、 (c−2)前記第3入力端と前記第1入力端子との間に
介在する第3ボルテージフォロワ回路と、 (c−3)前記第4入力端と前記第2入力端子との間に
介在する第4ボルテージフォロワ回路とを有し、 前記第1制限回路は前記第1及び第2入力信号が前記境
界電位以下になった場合に前記第1及び第2ボルテージ
フォロワ回路を停止させて前記第1差動増幅器の動作を
停止させ、 前記第2制限回路は前記第1及び第2入力信号が前記境
界電位以上になった場合に前記第3及び第4ボルテージ
フォロワ回路を停止させて前記第2差動増幅器の動作を
停止させる、請求項1記載の増幅回路。 - 【請求項7】 前記第1ボルテージフォロワ回路は(b
−2−1)第1電流電極と、前記第1入力端に接続さ
れ、自身の前記第1電流電極との間に一定の第1エミッ
タフォロワ用電流が流れる第2電流電極と、前記第1入
力端子に接続された制御電極とを含む第1エミッタフォ
ロワ用トランジスタを有し、 前記第2ボルテージフォロワ回路は(b−3−1)第1
電流電極と、前記第2入力端に接続され、自身の前記第
1電流電極との間に一定の第2エミッタフォロワ用電流
が流れる第2電流電極と、前記第2入力端子に接続され
た制御電極とを含む第2エミッタフォロワ用トランジス
タを有し、 前記第3ボルテージフォロワ回路は(c−2−1)第1
電流電極と、前記第1入力端に接続され、自身の前記第
1電流電極との間に一定の第3エミッタフォロワ用電流
が流れる第2電流電極と、前記第1入力端子に接続され
た制御電極とを含む第3エミッタフォロワ用トランジス
タを有し、 前記第4ボルテージフォロワ回路は(c−3−1)第1
電流電極と、前記第2入力端に接続され、自身の前記第
1電流電極との間に一定の第4エミッタフォロワ用トラ
ンジスタ電流が流れる第2電流電極と、前記第2入力端
子に接続された制御電極とを含む第4エミッタフォロワ
用トランジスタを有し、 前記第1制限回路は(d−1−1)制御電極と、前記第
1及び第2入力信号が前記境界電位以上になった場合に
第1エミッタフォロワ用電流を引き抜く第1及び第2の
電流電極とを含み、前記第1エミッタフォロワ用トラン
ジスタと同一仕様に設計された第1引き抜きトランジス
タと、(d−1−2)制御電極と、前記第1及び第2入
力信号が前記境界電位以上になった場合に第2エミッタ
フォロワ用電流を引き抜く第1及び第2の電流電極とを
含み、前記第2エミッタフォロワ用トランジスタと同一
仕様に設計された第2引き抜きトランジスタと、(d−
1−3)前記第1及び第2引き抜きトランジスタの前記
制御電極を前記境界電位に保つ第1電圧源とを有し、 前記第2制限回路は(d−2−1)制御電極と、前記第
1及び第2入力信号が前記境界電位以上になった場合に
第3エミッタフォロワ用電流を引き抜く第1及び第2の
電流電極とを含み、前記第3エミッタフォロワ用トラン
ジスタと同一仕様に設計された第3引き抜きトランジス
タと、(d−2−2)制御電極と、前記第1及び第2入
力信号が前記境界電位以上になった場合に第4エミッタ
フォロワ用電流を引き抜く第1及び第2の電流電極とを
含み、前記第4エミッタフォロワ用トランジスタと同一
仕様に設計された第4引き抜きトランジスタと、(d−
2−3)前記第3及び第4引き抜きトランジスタの前記
制御電極を前記境界電位に保つ第2電圧源とを有する、
請求項6記載の増幅回路。 - 【請求項8】 前記第1及び第2信号は電位の態様を以
て前記第1及び第2入力端子に与えられ、 (f)前記第1エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第1電流補償回路と、 (g)前記第2エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第2電流補償回路と、 (h)前記第3エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第3電流補償回路と、 (i)前記第4エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第4電流補償回路と、 (j)前記第1引き抜きトランジスタに前記第1エミッ
タフォロワ用電流が流れた場合に前記第1電流補償回路
に流れる電流を引き抜いて、前記第1電流補償回路の動
作を停止させる第1制御回路と、 (k)前記第2引き抜きトランジスタに前記第2エミッ
タフォロワ用電流が流れた場合に前記第2電流補償回路
に流れる電流を引き抜いて、前記第2電流補償回路の動
作を停止させる第2制御回路と、 (l)前記第3引き抜きトランジスタに前記第3エミッ
タフォロワ用電流が流れた場合に前記第3電流補償回路
に流れる電流を引き抜いて、前記第3電流補償回路の動
作を停止させる第3制御回路と、 (m)前記第4引き抜きトランジスタに前記第4エミッ
タフォロワ用電流が流れた場合に前記第4電流補償回路
に流れる電流を引き抜いて、前記第4電流補償回路の動
作を停止させる第4制御回路とを更に備える、請求項7
記載の増幅回路。 - 【請求項9】 前記第1乃至第4引き抜きトランジスタ
のそれぞれの前記制御電極が全て直接に接続される、請
求項7記載の増幅回路。 - 【請求項10】 (a)それぞれ第1及び第2信号が与
えられる第1及び第2入力端子と、 (b)(b−1)(b−1−1)それぞれ前記第1及び
第2信号が与えられる第1及び第2入力端と、(b−1
−2)前記第1及び第2電流の和が供給される第1電流
供給端と、(b−1−3)前記第1及び第2信号の大き
さに基づいて互いの電流値の和が一定に保たれる第1及
び第2電流をそれぞれ出力する第1及び第2出力端とを
含む第1入出力回路と、 (b−2)前記第1電流供給端に接続され、一定の第1
定電流を供給する第1定電流回路とを有し、 第1値を含み、前記第1値よりも高い第2値を含まず、
前記第1値よりも低い第3値を含む第1範囲に、前記第
1及び第2信号の少なくともいずれか一方が収まる場合
においてのみ動作する第1差動増幅器と、 (c)(c−1)(c−1−1)それぞれ前記第1及び
第2信号が与えられる第3及び第4入力端と、(c−1
−2)前記第3及び第4電流の和が供給される第2電流
供給端と、(c−1−3)前記第1及び第2信号の大き
さに基づいて互いの電流値の和が一定に保たれる第3及
び第4電流をそれぞれ出力する第3及び第4出力端とを
含む第2入出力回路と、(c−2)前記第2電流供給端
に接続され、一定の第2定電流を供給する第2定電流回
路とを有し、 前記第3値を含まず、前記第1及び第2値を含む第2範
囲に、前記第1及び第2信号の少なくともいずれか一方
が収まる場合においてのみ動作する第2差動増幅器と、 (d)前記第2電流と前記第3電流の和から、前記第1
電流と前記第4電流の和を引いた電流が与えられる出力
端子と、 (e)前記第1の増幅器が動作していない場合において
前記第1定電流と等しい電流を前記第2の電流供給端に
与える第1の電流合成回路と、 (f)前記第2の増幅器が動作していない場合において
前記第2定電流と等しい電流を前記第1の電流供給端に
与える第2の電流合成回路とを備える増幅回路。 - 【請求項11】 (g)前記第1及び第2信号が前記第
1範囲を逸脱した場合に前記第1定電流を前記第1電流
供給端から引き抜いて前記第1差動増幅器の動作を停止
させる第1制限回路と、 (h)前記第1及び第2信号が前記第2範囲を逸脱した
場合に前記第2定電流を前記第2電流供給端から引き抜
いて前記第2差動増幅器の動作を停止させる第2制限回
路とを更に備え、 前記第1電流合成回路は前記第1制限回路に流れる電流
を前記第2電流供給端に与え、 前記第2電流合成回路は前記第2制限回路に流れる電流
を前記第1電流供給端に与える、請求項10記載の増幅
回路。 - 【請求項12】 前記第1制限回路は(g−1)前記第
1電流供給端から引き抜かれた前記第1定電流が流れる
第1及び第2電流電極と、制御電極とを含む第1引き抜
きトランジスタと、(g−2)前記第1引き抜きトラン
ジスタの前記制御電極を前記第2値の電位に設定する第
1の電圧源とを有し、 前記第2制限回路は(h−1)前記第2電流供給端から
引き抜かれた前記第2定電流が流れる第1及び第2電流
電極と、制御電極とを含む第2引き抜きトランジスタ
と、(h−2)前記第2引き抜きトランジスタの前記制
御電極を前記第3値の電位に設定する第2の電圧源とを
有する、請求項11記載の増幅回路。 - 【請求項13】 前記第1入出力回路は(b−1−4)
前記第1出力端に接続された第1電流電極と、前記第1
電流供給端に接続された第2電流電極と、前記第1入力
端に接続された制御電極とを備え、前記第1引き抜きト
ランジスタと同一仕様に設計された第1入力トランジス
タと、(b−1−5)前記第2出力端に接続された第1
電流電極と、前記第1電流供給端に接続された第2電流
電極と、前記第2入力端に接続された制御電極とを備
え、前記第1引き抜きトランジスタ及び前記第1入力ト
ランジスタと同一仕様に設計された第2入力トランジス
タとを更に有し、 前記第2入出力回路は(c−1−4)前記第3出力端に
接続された第1電流電極と、前記第2電流供給端に接続
された第2電流電極と、前記第3入力端に接続された制
御電極とを備え、前記第2引き抜きトランジスタと同一
仕様に設計された第3入力トランジスタと、(c−1−
5)前記第4出力端に接続された第1電流電極と、前記
第2電流供給端に接続された第2電流電極と、前記第4
入力端に接続された制御電極とを備え、前記第2引き抜
きトランジスタ及び前記第2入力トランジスタと同一仕
様に設計された第4入力トランジスタとを更に有する、
請求項12記載の増幅回路。 - 【請求項14】 前記第1及び第2信号は電位の態様を
以て前記第1及び第2入力端子に与えられ、 (i)前記第1入出力回路の前記第1及び第2入力端に
流れる電流を供給する第1電流補償回路と、 (j)前記第2入出力回路の前記第3及び第4入力端に
流れる電流を供給する第2電流補償回路とを更に備え、 前記第1の電流合成回路は(e−1)前記第1引き抜き
トランジスタに前記第1定電流が流れた場合に前記第1
電流補償回路に流れる電流を引き抜いて、前記第1電流
補償回路の動作を停止させる第1制御回路を有し、 前記第2の電流合成回路は(f−1)前記第2引き抜き
トランジスタに前記第2定電流が流れた場合に前記第2
電流補償回路に流れる電流を引き抜いて、前記第2電流
補償回路の動作を停止させる第2制御回路を有する、請
求項13記載の増幅回路。 - 【請求項15】 前記第1入出力回路は(b−3)前記
第1入力端と前記第1入力端子との間に介在する第1ボ
ルテージフォロワ回路と、(b−4)前記第2入力端と
前記第2入力端子との間に介在する第2ボルテージフォ
ロワ回路とを更に有し、 前記第2入出力回路は(c−3)前記第3入力端と前記
第1入力端子との間に介在する第3ボルテージフォロワ
回路と、(c−4)前記第4入力端と前記第2入力端子
との間に介在する第4ボルテージフォロワ回路とを更に
有し、 前記増幅回路は (g)前記第1及び第2信号が前記第1範囲を逸脱した
場合に前記第1及び第2ボルテージフォロワ回路の動作
を停止させて前記第1差動増幅器の動作を停止させる第
1制限回路と、 (h)前記第1及び第2信号が前記第2範囲を逸脱した
場合に前記第3及び第4ボルテージフォロワ回路の動作
を停止させて前記第2差動増幅器の動作を停止させる第
2制限回路とを更に備え、 前記第1電流合成回路は前記第1制限回路に流れる電流
を前記第2電流供給端に与え、 前記第2電流合成回路は前記第2制限回路に流れる電流
を前記第1電流供給端に与える、請求項10記載の増幅
回路。 - 【請求項16】 前記第1ボルテージフォロワ回路は
(b−3−1)第1電流電極と、前記第1入力端に接続
され、自身の前記第1電流電極との間に一定の第1エミ
ッタフォロワ用電流が流れる第2電流電極と、前記第1
入力端子に接続された制御電極とを含む第1エミッタフ
ォロワ用トランジスタを有し、 前記第2ボルテージフォロワ回路は(b−4−1)第1
電流電極と、前記第2入力端に接続され、自身の前記第
1電流電極との間に一定の第2エミッタフォロワ用電流
が流れる第2電流電極と、前記第2入力端子に接続され
た制御電極とを含む第2エミッタフォロワ用トランジス
タを有し、 前記第3ボルテージフォロワ回路は(c−3−1)第1
電流電極と、前記第1入力端に接続され、自身の前記第
1電流電極との間に一定の第3エミッタフォロワ用電流
が流れる第2電流電極と、前記第1入力端子に接続され
た制御電極とを含む第3エミッタフォロワ用トランジス
タを有し、 前記第4ボルテージフォロワ回路は(c−4−1)第1
電流電極と、前記第2入力端に接続され、自身の前記第
1電流電極との間に一定の第4エミッタフォロワ用トラ
ンジスタ電流が流れる第2電流電極と、前記第2入力端
子に接続された制御電極とを含む第4エミッタフォロワ
用トランジスタを有し、 前記第1制限回路は(g−1)制御電極と、前記第1及
び第2入力信号が前記第2値以上になった場合に第1エ
ミッタフォロワ用電流を引き抜く第1及び第2の電流電
極とを含み、前記第1エミッタフォロワ用トランジスタ
と同一仕様に設計された第1引き抜きトランジスタと、
(g−2)制御電極と、前記第1及び第2入力信号が前
記第2値以上になった場合に第2エミッタフォロワ用電
流を引き抜く第1及び第2の電流電極とを含み、前記第
2エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第2引き抜きトランジスタと、(g−3)前記第1
及び第2引き抜きトランジスタの前記制御電極を前記第
2値に保つ第1電圧源とを有し、 前記第2制限回路は(h−1)制御電極と、前記第1及
び第2入力信号が前記第3値以下になった場合に第3エ
ミッタフォロワ用電流を引き抜く第1及び第2の電流電
極とを含み、前記第3エミッタフォロワ用トランジスタ
と同一仕様に設計された第3引き抜きトランジスタと、
(h−2)制御電極と、前記第1及び第2入力信号が前
記第3値以下になった場合に第4エミッタフォロワ用電
流を引き抜く第1及び第2の電流電極とを含み、前記第
4エミッタフォロワ用トランジスタと同一仕様に設計さ
れた第4引き抜きトランジスタと、(h−3)前記第3
及び第4引き抜きトランジスタの前記制御電極を前記第
3値に保つ第2電圧源とを有する、請求項15記載の増
幅回路。 - 【請求項17】 前記第1及び第2信号は電位の態様を
以て前記第1及び第2入力端子に与えられ、 (i)前記第1エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第1電流補償回路と、 (j)前記第2エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第2電流補償回路と、 (k)前記第3エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第3電流補償回路と、 (l)前記第4エミッタフォロワ用トランジスタの前記
制御電極に流れる電流を供給する第4電流補償回路と、 (m)前記第1引き抜きトランジスタに前記第1エミッ
タフォロワ用電流が流れた場合に前記第1電流補償回路
に流れる電流を引き抜いて、前記第1電流補償回路の動
作を停止させる第1制御回路と、 (n)前記第2引き抜きトランジスタに前記第2エミッ
タフォロワ用電流が流れた場合に前記第2電流補償回路
に流れる電流を引き抜いて、前記第2電流補償回路の動
作を停止させる第2制御回路と、 (o)前記第3引き抜きトランジスタに前記第3エミッ
タフォロワ用電流が流れた場合に前記第3電流補償回路
に流れる電流を引き抜いて、前記第3電流補償回路の動
作を停止させる第3制御回路と、 (p)前記第4引き抜きトランジスタに前記第4エミッ
タフォロワ用電流が流れた場合に前記第4電流補償回路
に流れる電流を引き抜いて、前記第4電流補償回路の動
作を停止させる第4制御回路とを更に備える、請求項1
6記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6075537A JPH07283665A (ja) | 1994-04-14 | 1994-04-14 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6075537A JPH07283665A (ja) | 1994-04-14 | 1994-04-14 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07283665A true JPH07283665A (ja) | 1995-10-27 |
Family
ID=13579065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6075537A Pending JPH07283665A (ja) | 1994-04-14 | 1994-04-14 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07283665A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998000911A1 (en) * | 1996-06-28 | 1998-01-08 | Lsi Logic Corporation | Differential amplifier |
JP2004032603A (ja) * | 2002-06-28 | 2004-01-29 | Nec Corp | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
JP2006148364A (ja) * | 2004-11-17 | 2006-06-08 | Nec Electronics Corp | 電圧比較器 |
-
1994
- 1994-04-14 JP JP6075537A patent/JPH07283665A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998000911A1 (en) * | 1996-06-28 | 1998-01-08 | Lsi Logic Corporation | Differential amplifier |
JP2004032603A (ja) * | 2002-06-28 | 2004-01-29 | Nec Corp | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
JP2006148364A (ja) * | 2004-11-17 | 2006-06-08 | Nec Electronics Corp | 電圧比較器 |
US7915948B2 (en) | 2004-11-17 | 2011-03-29 | Renesas Electronics Corporation | Current mirror circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Smith et al. | Evolution of high-speed operational amplifier architectures | |
US5512859A (en) | Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate | |
JP2845699B2 (ja) | 増幅回路 | |
JPS63283307A (ja) | 信号変換回路 | |
JP3088262B2 (ja) | 低歪差動増幅回路 | |
US5515005A (en) | Operational amplifier | |
JPH07283665A (ja) | 増幅回路 | |
US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
JPH01230110A (ja) | 電流発生器 | |
JP2016213651A (ja) | 増幅回路 | |
US5148118A (en) | Level shift circuit with gain enhancement | |
US4743861A (en) | Frequency response compensation circuit | |
JP2001007665A (ja) | 差動増幅回路 | |
JPH01317011A (ja) | 利得制御増幅器 | |
CA1224544A (en) | Amplifier arrangement | |
De Langen et al. | A 1-GHz bipolar class-AB operational amplifier with multipath nested Miller compensation for 76-dB gain | |
JPH0832367A (ja) | プッシュプル増幅器 | |
US5812026A (en) | Differential amplifier with improved voltage gain | |
US4593252A (en) | Enhanced transconductance amplifier | |
US4491803A (en) | Current-limiting mechanism for a precision differential amplifier | |
JPS5992618A (ja) | レベルシフト回路 | |
JPH0394505A (ja) | 相補トランジスタ回路及びそれを用いた増幅器並びにcrtデイスプレイ装置 | |
JPH0537810A (ja) | 映像出力装置 | |
JPH06507286A (ja) | 広帯域相互コンダクタンス発生器 | |
JPH06209257A (ja) | Eclバッファ装置 |