JPH1167953A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1167953A JPH1167953A JP22809797A JP22809797A JPH1167953A JP H1167953 A JPH1167953 A JP H1167953A JP 22809797 A JP22809797 A JP 22809797A JP 22809797 A JP22809797 A JP 22809797A JP H1167953 A JPH1167953 A JP H1167953A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- connection
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＰＢＧＡ４１は、吸湿し、この吸湿した状態
で実装するために加熱炉で加熱すると、吸湿した水分が
気化膨張し、応力が発生する。この応力によって密着力
の弱い回路基板２５上の接続電極１９と、封止樹脂３３
との界面で剥離が発生する。この剥離により、ボンディ
ングワイヤ３１の切れや、接合部からの剥離が発生す
る。 【解決手段】 接続電極１９とこの接続電極１９に接続
するボンディングワイヤ３１が、熱可塑性ポリエーテル
アミド３７で被覆されている。接続電極１９が、熱可塑
性ポリエーテルアミド３７で被覆されることにより、接
続電極１９と、封止樹脂３３の密着強度が強まり、ＰＢ
ＧＡ４１が吸湿した状態で加熱しても、接続電極１９
と、封止樹脂３３との界面で剥離することはない。
で実装するために加熱炉で加熱すると、吸湿した水分が
気化膨張し、応力が発生する。この応力によって密着力
の弱い回路基板２５上の接続電極１９と、封止樹脂３３
との界面で剥離が発生する。この剥離により、ボンディ
ングワイヤ３１の切れや、接合部からの剥離が発生す
る。 【解決手段】 接続電極１９とこの接続電極１９に接続
するボンディングワイヤ３１が、熱可塑性ポリエーテル
アミド３７で被覆されている。接続電極１９が、熱可塑
性ポリエーテルアミド３７で被覆されることにより、接
続電極１９と、封止樹脂３３の密着強度が強まり、ＰＢ
ＧＡ４１が吸湿した状態で加熱しても、接続電極１９
と、封止樹脂３３との界面で剥離することはない。
Description
【０００１】
【発明の属する技術分野】本発明は回路基板に半導体チ
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくは、半田バンプ
付き半導体装置に関するものである。
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくは、半田バンプ
付き半導体装置に関するものである。
【０００２】
【従来の技術】近年、電子回路の高機能化に伴い、多数
の電極端子を有する半導体装置が開発されている。その
代表的なものとして、表面実装形多端子パッケージであ
るプラスチック・ボールグリッドアレイ（Plastic Ball
Grid Array ：以下ＰＢＧＡと記載する）がある。
の電極端子を有する半導体装置が開発されている。その
代表的なものとして、表面実装形多端子パッケージであ
るプラスチック・ボールグリッドアレイ（Plastic Ball
Grid Array ：以下ＰＢＧＡと記載する）がある。
【０００３】図７は従来技術のＰＢＧＡを示す断面図で
あり、図８は従来技術のＰＢＧＡを示す平面図である。
以下に、図７および図８を用いて、従来技術のＰＢＧＡ
の構造について説明する。
あり、図８は従来技術のＰＢＧＡを示す平面図である。
以下に、図７および図８を用いて、従来技術のＰＢＧＡ
の構造について説明する。
【０００４】図７および図８に示すように、半導体チッ
プ２９は、回路基板２５上面のダイアタッチパターン１
７の上に、接着剤２７を用いて固定されている。回路基
板２５は、樹脂基板１１の上下両面に厚さ１８μｍの銅
箔をエッチングして形成されたパターンを有し、そのパ
ターンがソルダーレジスト２３によって覆われている。
プ２９は、回路基板２５上面のダイアタッチパターン１
７の上に、接着剤２７を用いて固定されている。回路基
板２５は、樹脂基板１１の上下両面に厚さ１８μｍの銅
箔をエッチングして形成されたパターンを有し、そのパ
ターンがソルダーレジスト２３によって覆われている。
【０００５】このダイアタッチパターン１７は、回路基
板２５の中央に位置し、半導体チップ２９の電源グラン
ドと、半導体チップ２９の発熱を放散させる役割を兼ね
ている。
板２５の中央に位置し、半導体チップ２９の電源グラン
ドと、半導体チップ２９の発熱を放散させる役割を兼ね
ている。
【０００６】ダイアタッチパターン１７の領域内には、
サーマルビアホール１５が複数個設けられている。サー
マルビアホール１５は、ダイアタッチパターン１７で受
けた半導体チップ２９の熱を回路基板２５の下面側へ逃
がす役割と、ダイアタッチパターン１７と回路基板２５
の下面側のパッド電極２１とを電気的に接続する役割と
を兼ねている。
サーマルビアホール１５が複数個設けられている。サー
マルビアホール１５は、ダイアタッチパターン１７で受
けた半導体チップ２９の熱を回路基板２５の下面側へ逃
がす役割と、ダイアタッチパターン１７と回路基板２５
の下面側のパッド電極２１とを電気的に接続する役割と
を兼ねている。
【０００７】半導体チップ２９の電極と回路基板２５上
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。このときボンディングワイヤ３１は、
電気特性が良好で、かつ接続電極１９との密着性が良好
な、直径０．０３ｍｍ前後の金線が、用いられる。
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。このときボンディングワイヤ３１は、
電気特性が良好で、かつ接続電極１９との密着性が良好
な、直径０．０３ｍｍ前後の金線が、用いられる。
【０００８】接続電極１９とパッド電極２１は、スルー
ホール１３を介して、電気的に接続されている。
ホール１３を介して、電気的に接続されている。
【０００９】半導体チップ２９およびボンディングワイ
ヤ３１は、遮蔽と保護のため、封止樹脂３３で樹脂封止
される。封止樹脂３３は、熱硬化性樹脂のエポキシ系樹
脂が用いられている。
ヤ３１は、遮蔽と保護のため、封止樹脂３３で樹脂封止
される。封止樹脂３３は、熱硬化性樹脂のエポキシ系樹
脂が用いられている。
【００１０】さらに、回路基板２５の下面側のパッド電
極２１には、半田バンプ３５を有する。半田バンプ３５
には、すずと鉛の比率が約６：４の組成の半田を用い
る。なお半田バンプ３５は、図示しないＰＢＧＡ４１を
実装するマザーボード基板の電極パターン上に実装され
る。よってＰＢＧＡ４１とマザーボード基板が電気的に
接続される。
極２１には、半田バンプ３５を有する。半田バンプ３５
には、すずと鉛の比率が約６：４の組成の半田を用い
る。なお半田バンプ３５は、図示しないＰＢＧＡ４１を
実装するマザーボード基板の電極パターン上に実装され
る。よってＰＢＧＡ４１とマザーボード基板が電気的に
接続される。
【００１１】つぎに回路基板２５の製造方法を説明す
る。図９〜図１２は、従来技術の回路基板２５の製造工
程を示す図である。図９から図１１は、従来技術の回路
基板２５の製造工程を示す要部断面図であり、図１２
は、従来技術の回路基板２５の製造工程を示す平面図で
ある。
る。図９〜図１２は、従来技術の回路基板２５の製造工
程を示す図である。図９から図１１は、従来技術の回路
基板２５の製造工程を示す要部断面図であり、図１２
は、従来技術の回路基板２５の製造工程を示す平面図で
ある。
【００１２】図９に記すように、樹脂基板１１は四角形
で板厚が０．２ｍｍ程度のビスマレミイミド―トリアジ
ン系樹脂からなり、その上下両面に厚さ１８μｍ程度の
銅箔が設けられている。その樹脂基板１１には、複数の
スルーホール１３と半導体チップ２９の放熱のためのサ
ーマルビアホール１５が、切削ドリル加工によって設け
られる。スルーホール１３とサーマルビアホール１５と
の壁面を含む基板面を洗浄した後、樹脂基板１１の全表
面には、無電解銅メッキおよび電解銅メッキにより銅メ
ッキ層４５が設けられる。その銅メッキ層４５はスルー
ホール１３とサーマルビアホール１５の内まで施され
る。
で板厚が０．２ｍｍ程度のビスマレミイミド―トリアジ
ン系樹脂からなり、その上下両面に厚さ１８μｍ程度の
銅箔が設けられている。その樹脂基板１１には、複数の
スルーホール１３と半導体チップ２９の放熱のためのサ
ーマルビアホール１５が、切削ドリル加工によって設け
られる。スルーホール１３とサーマルビアホール１５と
の壁面を含む基板面を洗浄した後、樹脂基板１１の全表
面には、無電解銅メッキおよび電解銅メッキにより銅メ
ッキ層４５が設けられる。その銅メッキ層４５はスルー
ホール１３とサーマルビアホール１５の内まで施され
る。
【００１３】つぎに樹脂基板１１の上下両面に感光性ド
ライフィルム（図示せず）を張り付け、露光現像してエ
ッチングレジスト膜を形成させる。その後、エッチング
液を樹脂基板１１の上下両面に吹き付け、エッチングレ
ジスト膜のない露出した銅メッキ層を除去する。このエ
ッチング後、残ったエッチングレジスト膜を除去する。
この工程によって、図１０および図１２に示すように、
樹脂基板１１の上面側には、半導体チップ２９のダイア
タッチパターン１７およびワイヤーボンディング用の接
続電極１９を、下面側には半田バンプを形成するための
パッド電極２１が設けられる。なおダイアタッチパター
ン１７とパッド電極２１は、サーマルビアホール１５を
介して、また接続電極１９とパッド電極２１はスルーホ
ール１３を介して接続されている。
ライフィルム（図示せず）を張り付け、露光現像してエ
ッチングレジスト膜を形成させる。その後、エッチング
液を樹脂基板１１の上下両面に吹き付け、エッチングレ
ジスト膜のない露出した銅メッキ層を除去する。このエ
ッチング後、残ったエッチングレジスト膜を除去する。
この工程によって、図１０および図１２に示すように、
樹脂基板１１の上面側には、半導体チップ２９のダイア
タッチパターン１７およびワイヤーボンディング用の接
続電極１９を、下面側には半田バンプを形成するための
パッド電極２１が設けられる。なおダイアタッチパター
ン１７とパッド電極２１は、サーマルビアホール１５を
介して、また接続電極１９とパッド電極２１はスルーホ
ール１３を介して接続されている。
【００１４】さらに、樹脂基板１１の銅メッキ層４５の
両面にメッキレジストをラミネートし、露光現像を行う
ことによって、ソルダーレジスト２３を設け、ダイアタ
ッチパターン１７、接続電極１９、パッド電極２１に
は、ソルダーレジスト２３の開口部を設ける。
両面にメッキレジストをラミネートし、露光現像を行う
ことによって、ソルダーレジスト２３を設け、ダイアタ
ッチパターン１７、接続電極１９、パッド電極２１に
は、ソルダーレジスト２３の開口部を設ける。
【００１５】つぎに図１１に示すように、樹脂基板１１
の上下両面のソルダーレジスト２３から露出している電
極の銅メッキ層の表面に、２μｍ〜５μｍ程度のニッケ
ルメッキ層４７を設ける。
の上下両面のソルダーレジスト２３から露出している電
極の銅メッキ層の表面に、２μｍ〜５μｍ程度のニッケ
ルメッキ層４７を設ける。
【００１６】最後にニッケルメッキ層４７の上にボンデ
ィングワイヤーと導通性の優れた厚さ０．３μｍ〜０．
７μｍ程度の金メッキ層４９を設ける。これで図１２に
示すように、回路基板２５が完成される。
ィングワイヤーと導通性の優れた厚さ０．３μｍ〜０．
７μｍ程度の金メッキ層４９を設ける。これで図１２に
示すように、回路基板２５が完成される。
【００１７】つぎに以上説明したＰＢＧＡ構造を得るた
めの製造方法を、図７と図８を用いて説明する。
めの製造方法を、図７と図８を用いて説明する。
【００１８】回路基板２５のダイアタッチパターン１７
の上に、接着剤２７を塗布し、その上に半導体チップ２
９をのせ、接着剤２７が硬化するまで乾燥させる。これ
で半導体チップ２９は、回路基板２５上に固定される。
の上に、接着剤２７を塗布し、その上に半導体チップ２
９をのせ、接着剤２７が硬化するまで乾燥させる。これ
で半導体チップ２９は、回路基板２５上に固定される。
【００１９】つぎに半導体チップ２９の電極と、回路基
板２５上の接続電極１９をボンディングワイヤ３１で電
気的に接続する。
板２５上の接続電極１９をボンディングワイヤ３１で電
気的に接続する。
【００２０】つぎに半導体チップ２９およびボンディン
グワイヤ３１は、封止樹脂３３で、トランスファモール
ドにより封止される。
グワイヤ３１は、封止樹脂３３で、トランスファモール
ドにより封止される。
【００２１】つぎに回路基板２５の下面側のパッド電極
２１に、直径０．６ｍｍから０．８ｍｍの半田ボールを
供給し、加熱炉で加熱することによって、半田バンプ３
５が設けられる。これでＰＢＧＡ４１が完成する。
２１に、直径０．６ｍｍから０．８ｍｍの半田ボールを
供給し、加熱炉で加熱することによって、半田バンプ３
５が設けられる。これでＰＢＧＡ４１が完成する。
【００２２】
【発明が解決しようとする課題】ＰＢＧＡは、表面実装
可能で半田バンプのピッチを微細化せずに多ピンに対応
でき、一括加熱による実装のため、高歩留まりであると
いう利点がある。
可能で半田バンプのピッチを微細化せずに多ピンに対応
でき、一括加熱による実装のため、高歩留まりであると
いう利点がある。
【００２３】しかし前述した従来技術におけるＰＢＧＡ
には、以下に記載するような問題点がある。一般にＰＢ
ＧＡ４１は保管中に程度の差はあれ、回路基板２５、封
止樹脂３３より吸湿する。この状態でＰＢＧＡ４１をマ
ザーボード基板に実装するために、加熱炉で加熱する
と、吸湿した水分が気化膨張し、応力が発生する。この
応力によって、密着力の弱い回路基板２５上の接続電極
１９と、封止樹脂３３との界面で剥離が発生する。
には、以下に記載するような問題点がある。一般にＰＢ
ＧＡ４１は保管中に程度の差はあれ、回路基板２５、封
止樹脂３３より吸湿する。この状態でＰＢＧＡ４１をマ
ザーボード基板に実装するために、加熱炉で加熱する
と、吸湿した水分が気化膨張し、応力が発生する。この
応力によって、密着力の弱い回路基板２５上の接続電極
１９と、封止樹脂３３との界面で剥離が発生する。
【００２４】接続電極の表面は、金メッキ処理が施され
ており、金は不活性金属であり、封止樹脂であるエポキ
シ系樹脂との密着力は非常に小さいため、剥離が発生す
る。
ており、金は不活性金属であり、封止樹脂であるエポキ
シ系樹脂との密着力は非常に小さいため、剥離が発生す
る。
【００２５】この剥離によってボンディングワイヤ３１
の切れや、接合部からの剥離が発生し、半導体装置の信
頼性を損なってきた。
の切れや、接合部からの剥離が発生し、半導体装置の信
頼性を損なってきた。
【００２６】〔発明の目的〕本発明の目的は、上記の課
題を解決して、ＰＢＧＡが吸湿した状態で加熱しても、
回路基板上の接続電極と封止樹脂との界面で剥離せず、
信頼性の高い半導体装置を提供することである。
題を解決して、ＰＢＧＡが吸湿した状態で加熱しても、
回路基板上の接続電極と封止樹脂との界面で剥離せず、
信頼性の高い半導体装置を提供することである。
【００２７】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体装置は、下記記載の構成を採
用する。
に、本発明における半導体装置は、下記記載の構成を採
用する。
【００２８】本発明の半導体装置は、回路基板と半導体
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイアタッチパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールを有し、半導体チップとボンディングワイヤとを
被覆するように設ける封止樹脂と、回路基板の接続電極
とこの接続電極に接続するボンディングワイヤとを被覆
するように設ける熱可塑性樹脂とを有することを特徴と
するものである。
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイアタッチパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールを有し、半導体チップとボンディングワイヤとを
被覆するように設ける封止樹脂と、回路基板の接続電極
とこの接続電極に接続するボンディングワイヤとを被覆
するように設ける熱可塑性樹脂とを有することを特徴と
するものである。
【００２９】本発明の半導体装置は、回路基板と半導体
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイアタッチパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールを有し、半導体チップとボンディングワイヤとを
被覆するように設ける封止樹脂と、回路基板の接続電極
とこの接続電極に接続するボンディングワイヤとを被覆
するように設ける熱可塑性ポリエーテルアミドとを有す
ることを特徴とするものである。
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイアタッチパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールを有し、半導体チップとボンディングワイヤとを
被覆するように設ける封止樹脂と、回路基板の接続電極
とこの接続電極に接続するボンディングワイヤとを被覆
するように設ける熱可塑性ポリエーテルアミドとを有す
ることを特徴とするものである。
【００３０】本発明の半導体装置は、回路基板と半導体
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイアタッチパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールと、半導体チップの搭載面内に設け半導体チップ
の発熱を放散するためのサーマルビアホールを有し、半
導体チップとボンディングワイヤとを被覆するように設
ける封止樹脂と、回路基板の接続電極とこの接続電極に
接続するボンディングワイヤとを被覆するように設ける
熱可塑性樹脂とを有することを特徴とするものである。
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイアタッチパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールと、半導体チップの搭載面内に設け半導体チップ
の発熱を放散するためのサーマルビアホールを有し、半
導体チップとボンディングワイヤとを被覆するように設
ける封止樹脂と、回路基板の接続電極とこの接続電極に
接続するボンディングワイヤとを被覆するように設ける
熱可塑性樹脂とを有することを特徴とするものである。
【００３１】本発明の半導体装置は、回路基板と半導体
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイアタッチパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールと、半導体チップの搭載面内に設け半導体チップ
の発熱を放散するためのサーマルビアホールを有し、半
導体チップとボンディングワイヤとを被覆するように設
ける封止樹脂と、回路基板の接続電極とこの接続電極に
接続するボンディングワイヤとを被覆するように設ける
熱可塑性ポリエーテルアミドとを有することを特徴とす
るものである。
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイアタッチパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールと、半導体チップの搭載面内に設け半導体チップ
の発熱を放散するためのサーマルビアホールを有し、半
導体チップとボンディングワイヤとを被覆するように設
ける封止樹脂と、回路基板の接続電極とこの接続電極に
接続するボンディングワイヤとを被覆するように設ける
熱可塑性ポリエーテルアミドとを有することを特徴とす
るものである。
【００３２】〔作用〕本発明の半導体装置において、接
続電極とこの接続電極に接続するボンディングワイヤ
が、熱可塑性樹脂で被覆されている。
続電極とこの接続電極に接続するボンディングワイヤ
が、熱可塑性樹脂で被覆されている。
【００３３】本発明の半導体装置において、接続電極と
この接続電極に接続するボンディングワイヤが、熱可塑
性ポリエーテルアミドで被覆されている。
この接続電極に接続するボンディングワイヤが、熱可塑
性ポリエーテルアミドで被覆されている。
【００３４】接続電極の表面は、金メッキ処理が施され
ている。金メッキが施されている理由は、腐食防止のた
めで、さらには電気特性が優れているためである。しか
し金は不活性金属であり、封止樹脂であるエポキシ系樹
脂との密着力は、非常に小さい。
ている。金メッキが施されている理由は、腐食防止のた
めで、さらには電気特性が優れているためである。しか
し金は不活性金属であり、封止樹脂であるエポキシ系樹
脂との密着力は、非常に小さい。
【００３５】そこで本発明では、接続電極とこの接続電
極に接続するボンディングワイヤを被覆するように、熱
可塑性樹脂が塗布されている。
極に接続するボンディングワイヤを被覆するように、熱
可塑性樹脂が塗布されている。
【００３６】そこで本発明では、接続電極とこの接続電
極に接続するボンディングワイヤを被覆するように、熱
可塑性ポリエーテルアミドが塗布されている。
極に接続するボンディングワイヤを被覆するように、熱
可塑性ポリエーテルアミドが塗布されている。
【００３７】熱可塑性樹脂は、金属との密着力が大き
く、金との密着力も大きい。
く、金との密着力も大きい。
【００３８】熱可塑性ポリエーテルアミドは、可撓性が
あり、外部からの応力に対する緩和性が高い。また熱可
塑性ポリエーテルアミドは、耐湿性に優れている。
あり、外部からの応力に対する緩和性が高い。また熱可
塑性ポリエーテルアミドは、耐湿性に優れている。
【００３９】接続電極が、熱可塑性樹脂で被覆されるこ
とより、接続電極と封止樹脂の密着強度が強まり、ＰＢ
ＧＡが吸湿した状態で加熱しても、接続電極と封止樹脂
の界面で剥離することはない。
とより、接続電極と封止樹脂の密着強度が強まり、ＰＢ
ＧＡが吸湿した状態で加熱しても、接続電極と封止樹脂
の界面で剥離することはない。
【００４０】接続電極が、熱可塑性ポリエーテルアミド
で被覆されることより、接続電極と封止樹脂の密着強度
が強まり、ＰＢＧＡが吸湿した状態で加熱しても、接続
電極と封止樹脂の界面で剥離することはない。
で被覆されることより、接続電極と封止樹脂の密着強度
が強まり、ＰＢＧＡが吸湿した状態で加熱しても、接続
電極と封止樹脂の界面で剥離することはない。
【００４１】
【発明の実施の形態】以下、図面を用いて本発明のＰＢ
ＧＡを実施するための最適な形態について説明する。図
１は、本発明の実施形態におけるＰＢＧＡの断面図であ
る。図２は、本発明の実施形態におけるＰＢＧＡの平面
図である。図１および図２を用いて、本発明のＰＢＧＡ
の構造について説明する。図において、従来技術と同一
部材は同一符号で示す。
ＧＡを実施するための最適な形態について説明する。図
１は、本発明の実施形態におけるＰＢＧＡの断面図であ
る。図２は、本発明の実施形態におけるＰＢＧＡの平面
図である。図１および図２を用いて、本発明のＰＢＧＡ
の構造について説明する。図において、従来技術と同一
部材は同一符号で示す。
【００４２】半導体チップ２９は、回路基板２５上面の
中央に配置されているダイアタッチパターン１７の上
に、接着剤２７を用いて固定されている。接着剤２７の
層厚は６０μｍである。接着剤２７には、エポキシ系の
導電性ペーストが用いられる。
中央に配置されているダイアタッチパターン１７の上
に、接着剤２７を用いて固定されている。接着剤２７の
層厚は６０μｍである。接着剤２７には、エポキシ系の
導電性ペーストが用いられる。
【００４３】回路基板２５は、樹脂基板１１の上下両面
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３によ
って覆われている。このパターンのうち、ダイアタッチ
パターン１７と、接続電極１９と、パッド電極２１の部
分は、ソルダーレジスト２３が開口している。このため
ダイアタッチパターン１７と、接続電極１９と、パッド
電極２１は、ソルダーレジスト２３より露出している。
これらの膜構成は、１８μｍの銅箔上に５μｍから１５
μｍのニッケルメッキ層を有し、さらにその上に０．３
μｍから０．７μｍの金メッキを有する。
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３によ
って覆われている。このパターンのうち、ダイアタッチ
パターン１７と、接続電極１９と、パッド電極２１の部
分は、ソルダーレジスト２３が開口している。このため
ダイアタッチパターン１７と、接続電極１９と、パッド
電極２１は、ソルダーレジスト２３より露出している。
これらの膜構成は、１８μｍの銅箔上に５μｍから１５
μｍのニッケルメッキ層を有し、さらにその上に０．３
μｍから０．７μｍの金メッキを有する。
【００４４】樹脂基板１１は、板厚０．２ｍｍから０．
４ｍｍのビスマレイミド―トリアジン系樹脂が用いられ
る。ソルダーレジスト２３は、膜厚７５μｍのアクリル
系樹脂が用いられる。
４ｍｍのビスマレイミド―トリアジン系樹脂が用いられ
る。ソルダーレジスト２３は、膜厚７５μｍのアクリル
系樹脂が用いられる。
【００４５】樹脂基板１１には、三菱瓦斯化学株式会社
のＣＣＬ−８３２（商品名）が、ソルダーレジスト２３
には、日立化成工業株式会社のＳＲ２３００Ｇ（商品
名）が用いられる。
のＣＣＬ−８３２（商品名）が、ソルダーレジスト２３
には、日立化成工業株式会社のＳＲ２３００Ｇ（商品
名）が用いられる。
【００４６】ダイアタッチパターン１７の表面は、金メ
ッキ処理が施されている。金メッキが施されている理由
は、腐食防止のためで、さらには電気特性が優れている
ためである。しかし金は不活性金属であり、接着剤２７
の主成分エポキシ系樹脂との密着力は、非常に小さい。
ッキ処理が施されている。金メッキが施されている理由
は、腐食防止のためで、さらには電気特性が優れている
ためである。しかし金は不活性金属であり、接着剤２７
の主成分エポキシ系樹脂との密着力は、非常に小さい。
【００４７】ダイアタッチパターン１７と接着剤２７の
密着強度を少しでも高めるために、ダイアタッチパター
ン１７の面積を減少させ、接着剤２７と樹脂基板１１の
接触面積を大きくしている。このために、ダイアタッチ
パターンの形状としては、図２に示すような形状を採用
している。
密着強度を少しでも高めるために、ダイアタッチパター
ン１７の面積を減少させ、接着剤２７と樹脂基板１１の
接触面積を大きくしている。このために、ダイアタッチ
パターンの形状としては、図２に示すような形状を採用
している。
【００４８】ダイアタッチパターン１７は、半導体チッ
プ２９の電源グランドと、半導体チップ２９の発熱を放
散させる役割を兼ねている。
プ２９の電源グランドと、半導体チップ２９の発熱を放
散させる役割を兼ねている。
【００４９】ダイアタッチパターン１７の領域内には、
直径０．３ｍｍのサーマルビアホール１５が複数個設け
られている。サーマルビアホール１５内は、銅メッキが
施され、回路基板２５の上下面が電気的に接続されてい
る。サーマルビアホール１５は、ダイアタッチパターン
１７で受けた半導体チップ２９の熱を回路基板２５の下
面側へ逃がす役割と、ダイアタッチパターン１７と回路
基板２５の下面側のパット電極２１とを電気的に接続す
る役割とを兼ねている。
直径０．３ｍｍのサーマルビアホール１５が複数個設け
られている。サーマルビアホール１５内は、銅メッキが
施され、回路基板２５の上下面が電気的に接続されてい
る。サーマルビアホール１５は、ダイアタッチパターン
１７で受けた半導体チップ２９の熱を回路基板２５の下
面側へ逃がす役割と、ダイアタッチパターン１７と回路
基板２５の下面側のパット電極２１とを電気的に接続す
る役割とを兼ねている。
【００５０】サーマルビアホール１５は、半導体チップ
２９の放熱効率を高めるため、半導体チップ２９の搭載
した面内に設けることが望ましい。
２９の放熱効率を高めるため、半導体チップ２９の搭載
した面内に設けることが望ましい。
【００５１】半導体チップ２９の電極と回路基板２５上
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。このときボンディングワイヤ３１は、
直径０．０３ｍｍ前後の金線が用いられる。金線が用い
られる理由は、金は展延性が大きくて断線しにくく、不
活性で安定しているため、腐食しない。さらに、大気中
でも酸化することなく容易に真球ができるため、生産性
に優れているからである。
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。このときボンディングワイヤ３１は、
直径０．０３ｍｍ前後の金線が用いられる。金線が用い
られる理由は、金は展延性が大きくて断線しにくく、不
活性で安定しているため、腐食しない。さらに、大気中
でも酸化することなく容易に真球ができるため、生産性
に優れているからである。
【００５２】接続電極１９とパッド電極２１は、直径
０．３ｍｍのスルーホール１３を介して、電気的に接続
されている。
０．３ｍｍのスルーホール１３を介して、電気的に接続
されている。
【００５３】スルーホール１３は、接続電極１９よりパ
ターンが引き回され、回路基板２５の外周に位置してい
る。
ターンが引き回され、回路基板２５の外周に位置してい
る。
【００５４】スルーホール１３内は、銅メッキが施さ
れ、スルーホール１３の上下面が電気的に接続されてい
る。
れ、スルーホール１３の上下面が電気的に接続されてい
る。
【００５５】接続電極１９とこの接続電極１９に接続す
るボンディングワイヤ３１を被覆するように、熱可塑性
ポリエーテルアミド３７が塗布されている。この熱可塑
性ポリエーテルアミド３７としては、日立化成工業株式
会社のＨＬ―１２００（商品名）が用いられる。
るボンディングワイヤ３１を被覆するように、熱可塑性
ポリエーテルアミド３７が塗布されている。この熱可塑
性ポリエーテルアミド３７としては、日立化成工業株式
会社のＨＬ―１２００（商品名）が用いられる。
【００５６】熱可塑性ポリエーテルアミド３７の形成膜
厚は、１０μｍ〜２０μｍであり、接続電極１９の金メ
ッキ部をすべて覆うように塗布する。また熱可塑性ポリ
エーテルアミド３７の成形膜は、接続電極１９をひとつ
ひとつ断片的に塗布しても、接続電極１９をすべてつな
げるように連続的に塗布してもよい。
厚は、１０μｍ〜２０μｍであり、接続電極１９の金メ
ッキ部をすべて覆うように塗布する。また熱可塑性ポリ
エーテルアミド３７の成形膜は、接続電極１９をひとつ
ひとつ断片的に塗布しても、接続電極１９をすべてつな
げるように連続的に塗布してもよい。
【００５７】半導体チップ２９およびボンディングワイ
ヤ３１は、遮蔽と保護のために、封止樹脂３３で樹脂封
止される。封止樹脂３３は、熱硬化性樹脂のエポキシ系
樹脂が用いられる。
ヤ３１は、遮蔽と保護のために、封止樹脂３３で樹脂封
止される。封止樹脂３３は、熱硬化性樹脂のエポキシ系
樹脂が用いられる。
【００５８】さらに、回路基板２５の下面側のパッド電
極２１には、半田バンプ３５を有する。半田バンプ３５
は、半導体チップ２９の電極がボンディングワイヤ３１
と、接続電極１９と、スルーホール１３と、パッド電極
２１を通して、ＰＢＧＡ４１の外側に出た接続端子であ
る。半田バンプ３５には、すずと鉛の比率が約６：４の
組成の半田を用いる。なお半田バンプ３５は、図示しな
いＰＢＧＡを実装するマザーボード基板の電極パターン
上に実装される。よってＰＢＧＡとマザーボード基板が
電気的に接続される。
極２１には、半田バンプ３５を有する。半田バンプ３５
は、半導体チップ２９の電極がボンディングワイヤ３１
と、接続電極１９と、スルーホール１３と、パッド電極
２１を通して、ＰＢＧＡ４１の外側に出た接続端子であ
る。半田バンプ３５には、すずと鉛の比率が約６：４の
組成の半田を用いる。なお半田バンプ３５は、図示しな
いＰＢＧＡを実装するマザーボード基板の電極パターン
上に実装される。よってＰＢＧＡとマザーボード基板が
電気的に接続される。
【００５９】つぎに本発明のＰＢＧＡ４１における回路
基板２５の製造方法を説明する。図３〜図６は、本発明
のＰＢＧＡ４１における回路基板２５の製造工程を示す
図である。図３〜図５は、本発明のＰＢＧＡ４１におけ
る回路基板２５の製造工程を示す断面図である。そして
図６は、本発明のＰＢＧＡ４１における回路基板２５の
製造工程を示す平面図である。図３〜図６を用いて、回
路基板２５の製造方法について説明する。
基板２５の製造方法を説明する。図３〜図６は、本発明
のＰＢＧＡ４１における回路基板２５の製造工程を示す
図である。図３〜図５は、本発明のＰＢＧＡ４１におけ
る回路基板２５の製造工程を示す断面図である。そして
図６は、本発明のＰＢＧＡ４１における回路基板２５の
製造工程を示す平面図である。図３〜図６を用いて、回
路基板２５の製造方法について説明する。
【００６０】樹脂基板１１は四角形で板厚が０．２ｍｍ
から０．４ｍｍのビスマレイミド―トリアジン系樹脂よ
りなり、その上下両面に厚さ１８μｍ程度の銅箔を有す
る。
から０．４ｍｍのビスマレイミド―トリアジン系樹脂よ
りなり、その上下両面に厚さ１８μｍ程度の銅箔を有す
る。
【００６１】図３に示すように、樹脂基板１１には複数
個のスルーホール１３とサーマルビアホール１５が、切
削ドリル加工により設けられる。
個のスルーホール１３とサーマルビアホール１５が、切
削ドリル加工により設けられる。
【００６２】スルーホール１３とサーマルビアホール１
５との壁面を含む基板面を洗浄後、樹脂基板１１の全表
面には、無電解銅メッキおよび電解銅メッキにより厚さ
１２μｍ〜２２μｍの銅メッキ層４５を設ける。銅メッ
キ層４５は、スルーホール１３とサーマルビアホール１
５の開口内面にも形成される。このときのメッキ処理条
件は、電流密度が５７．８Ａ／ｄｍ2 である。
５との壁面を含む基板面を洗浄後、樹脂基板１１の全表
面には、無電解銅メッキおよび電解銅メッキにより厚さ
１２μｍ〜２２μｍの銅メッキ層４５を設ける。銅メッ
キ層４５は、スルーホール１３とサーマルビアホール１
５の開口内面にも形成される。このときのメッキ処理条
件は、電流密度が５７．８Ａ／ｄｍ2 である。
【００６３】つぎに樹脂基板１１の上下両面に感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、一般的なエッチング液で
ある塩化第二銅を樹脂基板１１の上下両面に吹き付け、
エッチングレジスト膜のない露出した銅メッキ層を除去
する。この工程によって、図４に示すように、樹脂基板
１１の上面側には、半導体チップ２９のダイアタッチパ
ターン１７およびワイヤーボンディング用の接続電極１
９を、下面側には半田バンプを形成するためのパット電
極２１が形成される。なおダイパターン１７とパッド電
極２１は、サーマルビアホール１５の開口面内の銅メッ
キ層４５を介して、また接続電極１９とパット電極２１
はスルーホール１３の開口面内の銅メッキ層４５を介し
て接続されている。
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、一般的なエッチング液で
ある塩化第二銅を樹脂基板１１の上下両面に吹き付け、
エッチングレジスト膜のない露出した銅メッキ層を除去
する。この工程によって、図４に示すように、樹脂基板
１１の上面側には、半導体チップ２９のダイアタッチパ
ターン１７およびワイヤーボンディング用の接続電極１
９を、下面側には半田バンプを形成するためのパット電
極２１が形成される。なおダイパターン１７とパッド電
極２１は、サーマルビアホール１５の開口面内の銅メッ
キ層４５を介して、また接続電極１９とパット電極２１
はスルーホール１３の開口面内の銅メッキ層４５を介し
て接続されている。
【００６４】さらに、樹脂基板１１の銅メッキ層４５の
両面にメッキレジストをラミネートし、露光現像を行う
ことによって、ソルダーレジスト２３を設け、ダイアタ
ッチパターン１７、接続電極１９、パット電極２１に
は、図６に示すようにソルダーレジスト２３の開口部を
設ける。
両面にメッキレジストをラミネートし、露光現像を行う
ことによって、ソルダーレジスト２３を設け、ダイアタ
ッチパターン１７、接続電極１９、パット電極２１に
は、図６に示すようにソルダーレジスト２３の開口部を
設ける。
【００６５】つぎに図５に示すように、樹脂基板１１の
上下両面の露出している電極の銅メッキ層４５の表面
に、厚さ５〜１５μｍ程度のニッケルメッキ層４７を設
ける。このときのメッキ処理条件は、電流密度が１．０
Ａ／ｄｍ2 である。
上下両面の露出している電極の銅メッキ層４５の表面
に、厚さ５〜１５μｍ程度のニッケルメッキ層４７を設
ける。このときのメッキ処理条件は、電流密度が１．０
Ａ／ｄｍ2 である。
【００６６】最後に図５に示すように、ニッケルメッキ
層４７の上にボンディングワイヤーと導通性の優れた厚
さ０．３μｍ〜０．７μｍ程度の金メッキ層４９を設け
る。このときのメッキ処理条件は、電流密度が０．１６
Ａ／ｄｍ2 である。
層４７の上にボンディングワイヤーと導通性の優れた厚
さ０．３μｍ〜０．７μｍ程度の金メッキ層４９を設け
る。このときのメッキ処理条件は、電流密度が０．１６
Ａ／ｄｍ2 である。
【００６７】これで図６に示すように、本発明のＰＢＧ
Ａ４１における回路基板２５が、完成される。
Ａ４１における回路基板２５が、完成される。
【００６８】つぎに本発明におけるＰＢＧＡ４１の製造
方法を、図１と図２を用いて説明する。
方法を、図１と図２を用いて説明する。
【００６９】回路基板２５のダイアタッチパターン１７
の上に、接着剤２７を塗布し、その上に半導体チップ２
９をのせ、接着剤２７が完全に硬化するまで乾燥する。
これで半導体チップ２９は、回路基板２５上に固定され
る。
の上に、接着剤２７を塗布し、その上に半導体チップ２
９をのせ、接着剤２７が完全に硬化するまで乾燥する。
これで半導体チップ２９は、回路基板２５上に固定され
る。
【００７０】つぎに半導体チップ２９上面の電極と、回
路基板２５上の接続電極１９をボンディングワイヤ３１
で接続する。この接続によって、半導体チップ２９と回
路基板２５が電気的に接続される。
路基板２５上の接続電極１９をボンディングワイヤ３１
で接続する。この接続によって、半導体チップ２９と回
路基板２５が電気的に接続される。
【００７１】つぎにボンディングワイヤ３１が接続され
た回路基板２５上の接続電極１９の上に液状の熱可塑性
ポリエーテルアミドをディスペンスによって塗布する。
これを１５０℃で３時間乾燥させると、膜が形成され
る。
た回路基板２５上の接続電極１９の上に液状の熱可塑性
ポリエーテルアミドをディスペンスによって塗布する。
これを１５０℃で３時間乾燥させると、膜が形成され
る。
【００７２】つぎに半導体チップ２９およびボンディン
グワイヤ３１は、封止樹脂３３で封止される。この封止
方法は、封止樹脂を型の中に挿入し、加熱しながらプラ
ンジャで加圧することにより、溶融した封止樹脂がラン
ナを通って型の所要部に供給され、形成されるトランス
ファモールドで行う。
グワイヤ３１は、封止樹脂３３で封止される。この封止
方法は、封止樹脂を型の中に挿入し、加熱しながらプラ
ンジャで加圧することにより、溶融した封止樹脂がラン
ナを通って型の所要部に供給され、形成されるトランス
ファモールドで行う。
【００７３】つぎに回路基板２５の下面側に半田バンプ
３５を設ける。回路基板２５の下面側のパット電極２１
上に、半田ぬれ性を良くするためにフラックス液を塗布
し、そのパット電極２１上に直径０．６〜０．８ｍｍの
半田ボールを供給する。その後加熱炉で、約２２０〜２
３０℃の温度で加熱することにより、半田ボールがパッ
ト電極２１上に接合され、半田バンプ３５が設けられ
る。このときフラックス液は、ロジン系の材料で構成
し、半田ボールはすずと鉛が約６：４の組成の半田を使
用する。
３５を設ける。回路基板２５の下面側のパット電極２１
上に、半田ぬれ性を良くするためにフラックス液を塗布
し、そのパット電極２１上に直径０．６〜０．８ｍｍの
半田ボールを供給する。その後加熱炉で、約２２０〜２
３０℃の温度で加熱することにより、半田ボールがパッ
ト電極２１上に接合され、半田バンプ３５が設けられ
る。このときフラックス液は、ロジン系の材料で構成
し、半田ボールはすずと鉛が約６：４の組成の半田を使
用する。
【００７４】最後に回路基板２５の下面側に残ったフラ
ックス液を、アルコール系の洗浄液で洗浄し、ＰＢＧＡ
４１が完成する。
ックス液を、アルコール系の洗浄液で洗浄し、ＰＢＧＡ
４１が完成する。
【００７５】本発明において、接続電極は半導体チップ
の電極とボンディングワイヤで接続後、熱可塑性ポリエ
ーテルアミドで被覆されている。
の電極とボンディングワイヤで接続後、熱可塑性ポリエ
ーテルアミドで被覆されている。
【００７６】接続電極の表面は、金メッキ処理が施され
ている。金は不活性金属であり、封止樹脂であるエポキ
シ系樹脂との密着力は、非常に小さい。
ている。金は不活性金属であり、封止樹脂であるエポキ
シ系樹脂との密着力は、非常に小さい。
【００７７】そこで、接続電極が半導体チップの電極と
ボンディングワイヤで接続後、接続電極の表面に熱可塑
性ポリエーテルアミドを塗布する。
ボンディングワイヤで接続後、接続電極の表面に熱可塑
性ポリエーテルアミドを塗布する。
【００７８】熱可塑性ポリエーテルアミドは、可撓性が
あり、外部からの応力に対する緩和性が高い。また熱可
塑性ポリエーテルアミドは、耐湿性に優れている。
あり、外部からの応力に対する緩和性が高い。また熱可
塑性ポリエーテルアミドは、耐湿性に優れている。
【００７９】熱可塑性樹脂は、金属との密着大きく、金
との密着力も大きい。
との密着力も大きい。
【００８０】接続電極が、熱可塑性ポリエーテルアミド
で皮膜されることより、接続電極と封止樹脂の密着強度
が強まり、ＰＢＧＡが吸湿した状態で加熱しても、接続
電極と封止樹脂の界面で剥離することはない。
で皮膜されることより、接続電極と封止樹脂の密着強度
が強まり、ＰＢＧＡが吸湿した状態で加熱しても、接続
電極と封止樹脂の界面で剥離することはない。
【００８１】
【発明の効果】以上の説明で明らかなように、本発明に
おいては、回路基板の接続電極は、半導体チップの電極
とボンディングワイヤで接続後、熱可塑性ポリエーテル
アミドで被覆されている。
おいては、回路基板の接続電極は、半導体チップの電極
とボンディングワイヤで接続後、熱可塑性ポリエーテル
アミドで被覆されている。
【００８２】したがって、従来技術の半導体装置と異な
り、ＰＢＧＡが吸湿した状態で加熱しても、接続電極と
封止樹脂の界面で剥離することなく、信頼性の高い半導
体装置が得られる。
り、ＰＢＧＡが吸湿した状態で加熱しても、接続電極と
封止樹脂の界面で剥離することなく、信頼性の高い半導
体装置が得られる。
【図１】本発明の実施形態における半導体装置を示す断
面図である。
面図である。
【図２】本発明の実施形態における半導体装置を示す平
面図である。
面図である。
【図３】本発明の実施形態における回路基板構造を得る
ための製造工程を示す断面図である。
ための製造工程を示す断面図である。
【図４】本発明の実施形態における回路基板構造を得る
ための製造工程を示す断面図である。
ための製造工程を示す断面図である。
【図５】本発明の実施形態における回路基板構造を得る
ための製造工程を示す断面図である。
ための製造工程を示す断面図である。
【図６】本発明の実施形態における回路基板構造を得る
ための製造工程を示す平面図である。
ための製造工程を示す平面図である。
【図７】従来技術における半導体装置を示す断面図であ
る。
る。
【図８】従来技術における半導体装置を示す平面図であ
る。
る。
【図９】従来技術における回路基板構造を得るための製
造工程を示す断面図である。
造工程を示す断面図である。
【図１０】従来技術における回路基板構造を得るための
製造工程を示す断面図である。
製造工程を示す断面図である。
【図１１】従来技術における回路基板構造を得るための
製造工程を示す断面図である。
製造工程を示す断面図である。
【図１２】従来技術における回路基板構造を得るための
製造工程を示す平面図である。
製造工程を示す平面図である。
２５ 回路基板 ２９ 半導体チップ ３１ ボンディングワイヤ ３７ 熱可塑性ポリエーテルアミド ４１ ＰＢＧＡ
Claims (4)
- 【請求項１】 回路基板と半導体チップを備えるプラス
チック・ボールグリッドアレイであって、 半導体チップは回路基板の一方の面に搭載し、回路基板
の一方の面に接着剤を用いて半導体チップを搭載するた
めのダイアタッチパターンと、半導体チップの電極とボ
ンディングワイヤで接続する接続電極とを有し、 回路基板の他方の面にマザーボードと接続するための半
田バンプを設けるパッド電極を有し、 回路基板は接続電極とパッド電極とを電気的に接続する
ためのスルーホールを有し、 半導体チップとボンディングワイヤとを被覆するように
設ける封止樹脂と、回路基板の接続電極とこの接続電極
に接続するボンディングワイヤとを被覆するように設け
る熱可塑性樹脂とを有することを特徴とする半導体装
置。 - 【請求項２】 回路基板と半導体チップを備えるプラス
チック・ボールグリッドアレイであって、 半導体チップは回路基板の一方の面に搭載し、回路基板
の一方の面に接着剤を用いて半導体チップを搭載するた
めのダイアタッチパターンと、半導体チップの電極とボ
ンディングワイヤで接続する接続電極とを有し、 回路基板の他方の面にマザーボードと接続するための半
田バンプを設けるパッド電極を有し、 回路基板は接続電極とパッド電極とを電気的に接続する
ためのスルーホールを有し、 半導体チップとボンディングワイヤとを被覆するように
設ける封止樹脂と、回路基板の接続電極とこの接続電極
に接続するボンディングワイヤとを被覆するように設け
る熱可塑性ポリエーテルアミドとを有することを特徴と
する半導体装置。 - 【請求項３】 回路基板と半導体チップを備えるプラス
チック・ボールグリッドアレイであって、 半導体チップは回路基板の一方の面に搭載し、回路基板
の一方の面に接着剤を用いて半導体チップを搭載するた
めのダイアタッチパターンと、半導体チップの電極とボ
ンディングワイヤで接続する接続電極とを有し、 回路基板の他方の面にマザーボードと接続するための半
田バンプを設けるパッド電極を有し、 回路基板は、接続電極とパッド電極とを電気的に接続す
るためのスルーホールと、半導体チップの搭載面内に設
け半導体チップの発熱を放散するためのサーマルビアホ
ールを有し、 半導体チップとボンディングワイヤとを被覆するように
設ける封止樹脂と、回路基板の接続電極とこの接続電極
に接続するボンディングワイヤとを被覆するように設け
る熱可塑性樹脂とを有することを特徴とする半導体装
置。 - 【請求項４】 回路基板と半導体チップを備えるプラス
チック・ボールグリッドアレイであって、 半導体チップは回路基板の一方の面に搭載し、回路基板
の一方の面に接着剤を用いて半導体チップを搭載するた
めのダイアタッチパターンと、半導体チップの電極とボ
ンディングワイヤで接続する接続電極とを有し、 回路基板の他方の面にマザーボードと接続するための半
田バンプを設けるパッド電極を有し、 回路基板は、接続電極とパッド電極とを電気的に接続す
るためのスルーホールと、半導体チップの搭載面内に設
け半導体チップの発熱を放散するためのサーマルビアホ
ールを有し、 半導体チップとボンディングワイヤとを被覆するように
設ける封止樹脂と、回路基板の接続電極とこの接続電極
に接続するボンディングワイヤとを被覆するように設け
る熱可塑性ポリエーテルアミドとを有することを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22809797A JP3768653B2 (ja) | 1997-08-25 | 1997-08-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22809797A JP3768653B2 (ja) | 1997-08-25 | 1997-08-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167953A true JPH1167953A (ja) | 1999-03-09 |
| JP3768653B2 JP3768653B2 (ja) | 2006-04-19 |
Family
ID=16871151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22809797A Expired - Lifetime JP3768653B2 (ja) | 1997-08-25 | 1997-08-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3768653B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542627A (ja) * | 1999-04-16 | 2002-12-10 | マイクロン テクノロジー インコーポレイテッド | 半導体装置の導電体システム及びその製造方法 |
| JP2011199309A (ja) * | 2011-06-06 | 2011-10-06 | Rohm Co Ltd | 半導体装置 |
| JP2013085007A (ja) * | 2008-09-09 | 2013-05-09 | Lsi Corp | ビアを介して電力供給及び接地されるパッケージ |
| US8810016B2 (en) | 2005-06-06 | 2014-08-19 | Rohm Co., Ltd. | Semiconductor device, substrate and semiconductor device manufacturing method |
-
1997
- 1997-08-25 JP JP22809797A patent/JP3768653B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542627A (ja) * | 1999-04-16 | 2002-12-10 | マイクロン テクノロジー インコーポレイテッド | 半導体装置の導電体システム及びその製造方法 |
| US8810016B2 (en) | 2005-06-06 | 2014-08-19 | Rohm Co., Ltd. | Semiconductor device, substrate and semiconductor device manufacturing method |
| US9520374B2 (en) | 2005-06-06 | 2016-12-13 | Rohm Co., Ltd. | Semiconductor device, substrate and semiconductor device manufacturing method |
| JP2013085007A (ja) * | 2008-09-09 | 2013-05-09 | Lsi Corp | ビアを介して電力供給及び接地されるパッケージ |
| JP2011199309A (ja) * | 2011-06-06 | 2011-10-06 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3768653B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291271B1 (en) | Method of making semiconductor chip package | |
| KR100268205B1 (ko) | 칩캐리어모듈및그의제조방법 | |
| JP3661444B2 (ja) | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 | |
| JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
| KR100300922B1 (ko) | 반도체장치 | |
| JP3475426B2 (ja) | 半導体装置の製造方法 | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP3847839B2 (ja) | 半導体装置 | |
| JP3617072B2 (ja) | チップキャリア | |
| JP3768653B2 (ja) | 半導体装置 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JPH11154717A (ja) | 半導体装置 | |
| WO1998050950A1 (fr) | Dispositif semi-conducteur et production de ce dispositif | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP3874115B2 (ja) | 半導体装置 | |
| JP2000082760A (ja) | 半導体装置 | |
| JP3582111B2 (ja) | プリント配線板の製造方法 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP2000223613A (ja) | 半導体装置 | |
| JP4371238B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |