JPH0727789A - Circuit wiring board and its manufacture - Google Patents
Circuit wiring board and its manufactureInfo
- Publication number
- JPH0727789A JPH0727789A JP5170359A JP17035993A JPH0727789A JP H0727789 A JPH0727789 A JP H0727789A JP 5170359 A JP5170359 A JP 5170359A JP 17035993 A JP17035993 A JP 17035993A JP H0727789 A JPH0727789 A JP H0727789A
- Authority
- JP
- Japan
- Prior art keywords
- circuit wiring
- convex portion
- resin layer
- insulating resin
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＬＳＩに代表される半
導体装置の検査用回路配線板、実裝用回路配線板、多層
回路配線板などの回路配線板およびその製造方法に関
し、特に半導体素子、ダイシング前の半導体素子が形成
されたウエハなどの半導体素子集合体、ＴＡＢ、半導体
装置、半導体装置搭載用回路基板、ＬＣＤ用回路基板な
どの配線回路の検査装置に用いられるテストヘッドおよ
びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit wiring board such as a circuit wiring board for inspection of a semiconductor device represented by LSI, a circuit wiring board for practical use, a multilayer circuit wiring board and a method for manufacturing the same, and more particularly to a semiconductor element. A test head used for an inspection apparatus for a wiring circuit such as a semiconductor element assembly such as a wafer on which semiconductor elements before dicing are formed, a TAB, a semiconductor device, a semiconductor device mounting circuit board, an LCD circuit board, and a method for manufacturing the same. It is about.
【０００２】[0002]
【従来の技術】近年、電子機器の発展、殊に半導体集積
度ならびに実装技術の高密度化に伴い、半導体装置や回
路配線板の電極数は増加し、そのピッチも年々密度を上
げている。従来、このような半導体素子、半導体装置、
回路配線板などの配線回路の導通試験を行う装置とし
て、針式のメカニカルプロ−ブが用いられていたが、高
密度化に対応するために針径が小さくなり、繰り返し使
用すると針が曲がってショ−トするなどの問題があっ
た。2. Description of the Related Art In recent years, the number of electrodes of a semiconductor device or a circuit wiring board has been increased and the pitch thereof has been increased year by year with the development of electronic equipment, especially the integration density of semiconductors and higher density of packaging technology. Conventionally, such semiconductor elements, semiconductor devices,
A needle type mechanical probe was used as a device for conducting a continuity test of a wiring circuit such as a circuit wiring board, but the needle diameter becomes smaller to cope with higher density, and the needle bends when repeatedly used. There was a problem such as a short shoot.
【０００３】このような問題を解決するために、バンプ
状の金属突出物（以下「バンプ」ともいう。）付きのテ
ストヘッドが発案されている（例えば特開平３−２３７
３６９号公報、特開平３−２９３５６６号公報など参
照）。In order to solve such a problem, a test head having bump-shaped metal protrusions (hereinafter also referred to as "bumps") has been proposed (for example, Japanese Patent Laid-Open No. 3-237).
369, JP-A-3-293566, etc.).
【０００４】図７（ａ）は、従来のバンプ付きテストヘ
ッドＴ６を示す断面図であり、図７（ｂ）は、図７
（ａ）に示されるテストヘッドＴ６のＣ−Ｄ線断面図で
ある。テストヘッドＴ６においては、導電体からなる検
査回路９２が絶縁性フィルム９１の一方表面に形成さ
れ、かつ検査回路９２に導通する導通路９３が絶縁体フ
ィルム９１の厚み方向に独立して形成されている。導通
路９３の先端部には、絶縁体フィルム９１の他方表面よ
りも外方向に突出するバンプ９４が接続されており、こ
のバンプ９４が検査探針として被検査回路と接触するこ
とによって、被検査回路の導通試験が行われる。FIG. 7A is a sectional view showing a conventional test head T6 with bumps, and FIG. 7B is a sectional view.
It is a C-D line sectional view of test head T6 shown in (a). In the test head T6, the inspection circuit 92 made of a conductor is formed on one surface of the insulating film 91, and the conduction path 93 that is electrically connected to the inspection circuit 92 is formed independently in the thickness direction of the insulating film 91. There is. A bump 94 protruding outward from the other surface of the insulating film 91 is connected to the tip end of the conduction path 93. The bump 94 comes into contact with the circuit to be inspected as an inspection probe to be inspected. A continuity test of the circuit is performed.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、このよ
うなテストヘッドＴ４では、図７に示されるように、検
査探針となるバンプ９４の先端が丸く、接触する被検査
回路の表面に酸化膜などが存在する場合、酸化膜などを
突き破ることができず、検査信頼性が不十分であった。
一方、酸化膜などを突き破るために、テストヘッドＴ４
に高い圧力を負荷すると、テストヘッドＴ４または被検
査回路基板が損傷するなどの問題があった。However, in such a test head T4, as shown in FIG. 7, the tip of the bump 94 serving as an inspection probe is round, and an oxide film or the like is formed on the surface of the circuit to be in contact with which it comes into contact. In the case of the existence of “,” it was not possible to break through the oxide film, etc., and the inspection reliability was insufficient.
On the other hand, in order to break through the oxide film, the test head T4
When a high pressure is applied to the test head T4 or the circuit board to be inspected, there is a problem such as damage.
【０００６】また、テストヘッドＴ４の表面は電気絶縁
保護されていないので、周辺電気機器の配線との不慮の
短絡を生じる可能性があった。さらに、導通路９３およ
びバンプ９４は、検査回路９２に積層されている絶縁性
フィルム９１に貫通孔を穿設し、この貫通孔にめっき法
などによって金属物質を充填し、かつ貫通孔の開口部か
ら金属物質を盛り上げて形成されているので、検査探針
として必要な高さを得るには長時間を要し、また形成さ
れたバンプ９４の高さがばらつくなどの問題もあった。Further, since the surface of the test head T4 is not protected against electrical insulation, there is a possibility that an accidental short circuit with the wiring of the peripheral electrical equipment may occur. Further, the conductive path 93 and the bump 94 are formed by forming a through hole in the insulating film 91 laminated on the inspection circuit 92, filling the through hole with a metal substance by a plating method, and forming an opening portion of the through hole. Since it is formed by swelling a metal substance, it takes a long time to obtain the height required for the inspection probe, and there is a problem that the height of the formed bump 94 varies.
【０００７】本発明は、このような事情に鑑みてなされ
たもので、試験中に負荷される圧力や剪断力、あるいは
摩擦力に対しても優れた耐久性を有し、周辺電気機器の
配線との不慮の短絡を避けることができ、さらに検査信
頼性の高いテストヘッドを包含する回路配線板を提供す
ることを目的とする。The present invention has been made in view of the above circumstances and has excellent durability against pressure, shearing force, or frictional force applied during a test, and wiring of peripheral electrical equipment. It is an object of the present invention to provide a circuit wiring board that includes a test head that can avoid an accidental short circuit with and has high inspection reliability.
【０００８】また、本発明は、上記回路配線板、特にテ
ストヘッドを製造するに際し、ヘッド先端部の高さのば
らつきが解消され、従来よりも比較的短時間で製造でき
る簡便な製造方法の提供をもその目的とする。Further, the present invention provides a simple manufacturing method which can eliminate the variation in the height of the head tip when manufacturing the above-mentioned circuit wiring board, especially the test head, and can be manufactured in a relatively short time compared with the conventional method. Is also the purpose.
【０００９】[0009]
【課題を解決するための手段】本発明者らは、上記の目
的を達成するために鋭意検討を重ねた結果、以下の回路
配線板およびその製造方法を提供することにより、上記
の目的が達成されることを見出し、本発明を完成するに
至った。Means for Solving the Problems As a result of intensive studies to achieve the above-mentioned object, the present inventors achieved the above-mentioned object by providing the following circuit wiring board and its manufacturing method. The present invention has been completed and the present invention has been completed.
【００１０】すなわち、本発明の回路配線板は、回路配
線と、該回路配線を被覆するカバーレイ絶縁性樹脂層と
が絶縁性基材の一方表面に積層され、該絶縁性基材に対
して反対方向へ延出するに従って径が漸次小さくなる凸
部が該回路配線に一体として形成され、外部基板の端子
に接触する接触部が該凸部に接続されていることを特徴
とする。That is, in the circuit wiring board of the present invention, the circuit wiring and the coverlay insulating resin layer that covers the circuit wiring are laminated on one surface of the insulating base material, and It is characterized in that a convex portion whose diameter gradually decreases as it extends in the opposite direction is formed integrally with the circuit wiring, and a contact portion which comes into contact with a terminal of an external substrate is connected to the convex portion.
【００１１】特に好ましくは、該接触部が、該凸部を被
覆する該カバーレイ絶縁性樹脂層の表面から該凸部の頂
部まで導通する導通路と、該カバーレイ絶縁性樹脂層の
表面よりも外方向へ突出し、該導通路に接続される金属
突出物とを有することを特徴とする。It is particularly preferable that the contact portion has a conduction path from the surface of the coverlay insulating resin layer covering the convex portion to the top of the convex portion and the surface of the coverlay insulating resin layer. Also has a metal protrusion that protrudes outward and is connected to the conduction path.
【００１２】本発明の回路配線板の製造方法は、絶縁性
基材と金属層とが積層された積層基材の金属層表面に回
路配線領域およびその近傍領域の第１マスクパターンを
形成する工程と、該第１マスクパターンをマスクにし
て、該金属層の露出部分に湿式エッチング法によって第
１段階のエッチングを施す工程と、該第１マスクパター
ンの領域のうち、外部基板の端子に接触する接触部を形
成する領域および／またはその近傍領域の第２マスクパ
ターンを形成する工程と、該第２マスクパターンをマス
クにして、該金属層の露出部分に湿式エッチング法によ
って第２段階のエッチングを施し、該絶縁性基材に対し
て反対方向へ延出する凸部および回路配線を一体的に形
成する工程と、該第２マスクパターンを除去した後、該
絶縁性基材に該金属層を被覆するカバーレイ絶縁性樹脂
層を積層する工程と、該第２マスクパターンの領域およ
び／またはその近傍領域の該カバーレイ絶縁性樹脂層を
除去する工程と、該除去工程により露出した該凸部に該
接触部を形成する工程とを有することを特徴とする。The method of manufacturing a circuit wiring board according to the present invention comprises a step of forming a first mask pattern in a circuit wiring region and a region in the vicinity thereof on a metal layer surface of a laminated base material in which an insulating base material and a metal layer are laminated. And a step of performing a first-stage etching on the exposed portion of the metal layer by a wet etching method using the first mask pattern as a mask, and contacting a terminal of an external substrate in a region of the first mask pattern. A step of forming a second mask pattern in a region where a contact portion is formed and / or a region in the vicinity thereof, and a second stage etching is performed on the exposed portion of the metal layer by a wet etching method using the second mask pattern as a mask. And a step of integrally forming a convex portion and a circuit wiring extending in the opposite direction to the insulating base material, and removing the second mask pattern, and thereafter forming the metal on the insulating base material. A step of laminating a coverlay insulating resin layer covering the surface of the second mask pattern, a step of removing the coverlay insulating resin layer in the area of the second mask pattern and / or an area in the vicinity thereof, and the projection exposed by the removing step. And a step of forming the contact portion on the portion.
【００１３】特に好ましくは、該カバーレイ絶縁性樹脂
層を除去する工程が、該凸部の頂部まで貫通する貫通孔
を穿設する工程であり、該接触部を形成する工程が、該
貫通孔に導電性物質を充填して導通路を形成する工程
と、該カバーレイ絶縁性樹脂層の表面よりも外方向へ突
出し、該導通路に接続される金属突出物を形成する工程
とを有することを特徴とする。Particularly preferably, the step of removing the coverlay insulating resin layer is a step of forming a through hole penetrating to the top of the convex portion, and the step of forming the contact portion is the through hole. A step of filling a conductive material into a conductive path to form a conductive path, and a step of forming a metal protrusion protruding outward from the surface of the coverlay insulating resin layer and connected to the conductive path. Is characterized by.
【００１４】本発明において「回路配線」とは、配線パ
ターンのみならず、電極、リードなどを包含する広い概
念のことである。「外部基板」とは、半導体素子、半導
体素子集合体（ダイシング前のシリコンウエハおよびダ
イシング後のシリコンチップなど）、半導体装置、半導
体装置搭載用回路基板、ＬＣＤ用回路基板などをいい、
「端子」は、電極、パッド、ランドの概念を包含する。
「接触部」とは、外部基板の端子に接触することにより
導通する導電体をいい、その形状は特に限定されず、三
角形、正方形、長方形、台形、平行四辺形、その他の多
角形、円形などの平面、あるいは角柱、円柱、球体、錐
体（円錐、角錐）などの立体であってもよく、接触する
外部基板の端子のレイアウトや形状などによって任意に
設定することができる。In the present invention, "circuit wiring" is a broad concept including not only wiring patterns but also electrodes, leads and the like. The "external substrate" refers to a semiconductor element, a semiconductor element assembly (such as a silicon wafer before dicing and a silicon chip after dicing), a semiconductor device, a semiconductor device mounting circuit board, an LCD circuit board, and the like.
“Terminal” includes the concepts of electrodes, pads, and lands.
The "contact part" refers to a conductor that conducts when it comes into contact with a terminal of an external substrate, and its shape is not particularly limited, and it may be a triangle, a square, a rectangle, a trapezoid, a parallelogram, another polygon, a circle, or the like. Or a solid such as a prism, a cylinder, a sphere, a cone (a cone or a pyramid), and can be arbitrarily set depending on the layout and shape of the terminal of the external substrate with which it comes into contact.
【００１５】[0015]
【作用】本発明の回路配線板によれば、回路配線を被覆
するカバーレイ絶縁性樹脂層が絶縁性基材の一方表面に
積層されているので、周辺電気機器の配線との不慮の短
絡を確実に避けることができる。また、絶縁性基材に対
して反対方向へ延出する凸部が回路配線に一体として形
成されているので、試験中に負荷される圧力や剪断力、
あるいは摩擦力に対しても優れた耐久性を有する。さら
に、該凸部の径は、絶縁性基材に対して反対方向へ延出
するに従って漸次小さくなっているので、該凸部の先端
部は尖鋭化されており、外部基板の端子の表面に形成さ
れた酸化膜などを突き破ることができ、したがって、接
触部と外部基板の端子との接触、導通が確実となる。According to the circuit wiring board of the present invention, since the coverlay insulating resin layer for covering the circuit wiring is laminated on one surface of the insulating base material, an accidental short circuit with the wiring of the peripheral electric equipment is prevented. You can definitely avoid it. Further, since the convex portion extending in the opposite direction to the insulating base material is formed integrally with the circuit wiring, the pressure and shearing force applied during the test,
Alternatively, it has excellent durability against frictional force. Furthermore, since the diameter of the convex portion is gradually reduced as it extends in the opposite direction to the insulating base material, the tip of the convex portion is sharpened and the surface of the terminal of the external substrate is sharpened. The formed oxide film or the like can be pierced, so that contact and conduction between the contact portion and the terminal of the external substrate are ensured.
【００１６】本発明の回路配線板の製造方法によれば、
フォトリソグラフィー法などを利用して金属層にエッチ
ングを施して、上記の回路配線および凸部を形成するの
で、回路配線および凸部が一体的に同一組成で形成さ
れ、また凸部の高さにばらつきがない。さらに、湿式エ
ッチングによるサイドエッチングを利用しているので、
凸部が尖鋭化される。According to the method for manufacturing a circuit wiring board of the present invention,
By etching the metal layer using a photolithography method or the like to form the circuit wiring and the convex portion described above, the circuit wiring and the convex portion are integrally formed with the same composition, and the height of the convex portion is increased. There is no variation. Furthermore, since side etching by wet etching is used,
The protrusion is sharpened.
【００１７】[0017]
【実施例】以下、本発明を詳細に説明するため実施例を
挙げるが、本発明はこれら実施例によって何ら限定され
るものではない。なお、以下の実施例は、本発明の回路
配線板に包含されるテストヘッドの実施例についてのみ
記載するものとする。EXAMPLES Examples will be given below to explain the present invention in detail, but the present invention is not limited to these examples. It should be noted that the following embodiments will be described only for the embodiments of the test head included in the circuit wiring board of the present invention.
【００１８】図１は、本発明のテストヘッドの第１の実
施例を示す断面図であり、図２は、図１に示されるテス
トヘッドＴ１のＡ−Ｂ線断面図である。図１に示される
テストヘッドＴ１において、ベースとなる絶縁性基材で
あるところの絶縁性樹脂層１の一方表面１ａには、回路
配線２が形成されており、この回路配線２は図示しない
検査装置（テスター）に接続されている。また、回路配
線２は、頂部３ａが平坦であり、かつピン状に尖鋭化さ
れた凸部３に接続されており、凸部３を介して被検査体
の回路パターンや半導体素子上の電極端子と電気的に接
続され、所定の機能を有するか否かを導通検査できるよ
うに、所望の線状パターンにて配線される。FIG. 1 is a sectional view showing a first embodiment of the test head of the present invention, and FIG. 2 is a sectional view taken along line AB of the test head T1 shown in FIG. In the test head T1 shown in FIG. 1, a circuit wiring 2 is formed on one surface 1a of the insulating resin layer 1 which is an insulating base material serving as a base, and the circuit wiring 2 is not shown in the drawing. It is connected to the device (tester). The circuit wiring 2 has a flat top 3a and is connected to a projection 3 which is sharpened in a pin shape. Through the projection 3, the circuit pattern of the DUT and the electrode terminals on the semiconductor element are connected. It is electrically connected to and is wired in a desired linear pattern so that a continuity test can be performed whether or not it has a predetermined function.
【００１９】また、絶縁性樹脂層１の一方表面１ａに
は、回路配線２を被覆するカバーレイ絶縁性樹脂層４が
積層されており、凸部３の頂部３ａを含む先端部がカバ
ーレイ絶縁性樹脂層４から突出している。さらに、突出
した凸部３の先端部は、被検査体の回路パターンや半導
体素子上の電極端子と接触する接触部であるところの金
属層５に被覆されている。A coverlay insulating resin layer 4 for covering the circuit wiring 2 is laminated on one surface 1a of the insulating resin layer 1, and the tip portion including the top portion 3a of the convex portion 3 is covered by the coverlay insulation. Protruding from the resin layer 4. Further, the tip end of the protruding convex portion 3 is covered with the metal layer 5 which is a contact portion that comes into contact with the circuit pattern of the device under test or the electrode terminal on the semiconductor element.
【００２０】図１および図２に示されるテストヘッドＴ
１において、回路配線２は長手方向にかまぼこ状に延び
て形成されており、この回路配線２の所望の位置（被検
査体の端子に対応する位置）に、凸部３が一体的に形成
されている。すなわち、図１において、凸部３の頂部３
ａにおける幅をＬ１、凸部３の基部における幅をＬ２、
絶縁性樹脂層１との界面における回路配線２の幅をＬ３
とした場合、Ｌ１＜Ｌ２＜Ｌ３となるように設定されて
いる。また、絶縁性樹脂層１の表面１ａから凸部３の頂
部３ａまでの高さをＨ１、絶縁性樹脂層１の表面１ａか
ら回路配線２を被覆するカバーレイ絶縁性樹脂層４の表
面までの高さをＨ２とした場合、Ｈ２＜Ｈ１となるよう
に設定されている。The test head T shown in FIGS. 1 and 2.
In FIG. 1, the circuit wiring 2 is formed so as to extend in the longitudinal direction in a semicylindrical shape, and the convex portion 3 is integrally formed at a desired position of the circuit wiring 2 (a position corresponding to the terminal of the device under test). ing. That is, in FIG.
The width at a is L1, the width at the base of the convex portion 3 is L2,
The width of the circuit wiring 2 at the interface with the insulating resin layer 1 is set to L3.
In such a case, L1 <L2 <L3 is set. Further, the height from the surface 1a of the insulating resin layer 1 to the top 3a of the convex portion 3 is H1, and from the surface 1a of the insulating resin layer 1 to the surface of the coverlay insulating resin layer 4 covering the circuit wiring 2. When the height is H2, it is set such that H2 <H1.
【００２１】絶縁性樹脂層１およびカバーレイ絶縁性樹
脂層４の形成材料としては、電気絶縁性を有するもので
あれば特に限定されない。具体的には、ポリエステル系
樹脂、エポキシ系樹脂、アクリル系樹脂、ウレタン系樹
脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリア
ミド系樹脂、ポリイミド系樹脂、アクリロニトリル−ブ
タジエン−スチレン（ＡＢＳ）共重合体樹脂、ポリカー
ボネート系樹脂、シリコーン系樹脂、フッ素系樹脂など
の熱硬化性樹脂または熱可塑性樹脂が挙げられる。これ
らの樹脂うち、耐熱性、耐薬品性および機械的強度の点
から、ポリイミド系樹脂が特に好適に使用される。絶縁
性樹脂層１およびカバーレイ絶縁性樹脂層４の形成材料
は、相互に異なっていてもよいが、テストヘッド自体の
反りの点から、同じ形成材料を用いることが望ましい。The material for forming the insulating resin layer 1 and the coverlay insulating resin layer 4 is not particularly limited as long as it has electric insulation. Specifically, polyester resin, epoxy resin, acrylic resin, urethane resin, polystyrene resin, polyethylene resin, polyamide resin, polyimide resin, acrylonitrile-butadiene-styrene (ABS) copolymer resin, Examples thereof include thermosetting resins or thermoplastic resins such as polycarbonate resins, silicone resins and fluorine resins. Among these resins, a polyimide resin is particularly preferably used in terms of heat resistance, chemical resistance and mechanical strength. The forming materials of the insulating resin layer 1 and the coverlay insulating resin layer 4 may be different from each other, but it is desirable to use the same forming material from the viewpoint of warpage of the test head itself.
【００２２】絶縁性樹脂層１の厚みは、機械的強度が十
分であれば特に限定されるものではないが、３００μｍ
以下の微細なピッチでスルーホールまたは凹形状の陥部
を形成する場合、あるいは基板に可撓性が必要な場合に
は、５μｍ〜２００μｍ、好ましくは１０〜１００μｍ
に設定することが望ましい。The thickness of the insulating resin layer 1 is not particularly limited as long as it has sufficient mechanical strength, but is 300 μm.
When forming through-holes or concave portions at the following fine pitches, or when the substrate needs to be flexible, 5 μm to 200 μm, preferably 10 to 100 μm
It is desirable to set to.
【００２３】また、カバーレイ絶縁性樹脂層４の厚み
（図１におけるＨ２）についても、特に限定されない
が、２μｍ〜１００μｍ、好ましくは５μｍ〜３０μｍ
に設定することが望ましい。The thickness (H2 in FIG. 1) of the coverlay insulating resin layer 4 is not particularly limited, but it is 2 μm to 100 μm, preferably 5 μm to 30 μm.
It is desirable to set to.
【００２４】回路配線２および凸部３の形成材料として
は、導電性を有するものであれば特に限定されず、公知
の金属材料が使用できるが、例えば銅、ニッケル、鉄、
クロム、アルミニウム、金、銀などの金属またはこれら
を主成分とする各種合金などが挙げられる。The material for forming the circuit wiring 2 and the convex portion 3 is not particularly limited as long as it has conductivity, and known metal materials can be used. For example, copper, nickel, iron,
Examples thereof include metals such as chromium, aluminum, gold and silver, and various alloys containing these as the main components.
【００２５】接触部であるところの金属層５の形成材料
としては、上記と同様に導電性を有するものであれば特
に限定されず、公知の金属材料が使用できるが、例えば
金、銀、銅、白金、鉛、錫、白金、アルミニウム、クロ
ム、ニッケル、コバルト、インジウム、ベリリウム、タ
ンタル、ニオブ、モリブデン、チタン、ロジウム、タン
グステン、ルテニウムなどの単独金属、またはこれらを
主成分とする各種合金、例えば、半田、ニッケル−錫、
金−コバルトなどが用いられ、さらに、上記金属粉体を
熱可塑性樹脂または熱硬化性樹脂に分散させた導電性ペ
ーストが用いられる。The material for forming the metal layer 5, which is the contact portion, is not particularly limited as long as it has conductivity similar to the above, and known metal materials can be used. For example, gold, silver, copper. , Platinum, lead, tin, platinum, aluminum, chromium, nickel, cobalt, indium, beryllium, tantalum, niobium, molybdenum, titanium, rhodium, tungsten, ruthenium and the like, or various alloys containing these as main components, for example, , Solder, nickel-tin,
Gold-cobalt or the like is used, and further, a conductive paste in which the above metal powder is dispersed in a thermoplastic resin or a thermosetting resin is used.
【００２６】なお、金属層５の形成材料として、被検査
体の端子の酸化物層や配線パターン上の絶縁層を破壊す
ることができるように、回路配線２および凸部３の金属
よりも硬質で酸化しにくく、かつ電気抵抗の低い金属、
例えば、タングステン、ロジウム、ルテニウム、白金な
どの貴金属が好適に用いられる。このように回路配線２
および凸部３の金属よりも硬質の材料を用いることは、
探針としての耐久性向上の点から好ましい。さらに、所
望の耐久性、導電性、耐食性を得るために、上記金属を
併用してもよい。As a material for forming the metal layer 5, harder than the metal of the circuit wiring 2 and the convex portion 3 so that the oxide layer of the terminal of the device under test or the insulating layer on the wiring pattern can be destroyed. Metal that is hard to oxidize and has low electrical resistance,
For example, noble metals such as tungsten, rhodium, ruthenium and platinum are preferably used. Circuit wiring 2
And using a material that is harder than the metal of the protrusions 3,
It is preferable from the viewpoint of improving durability as a probe. Furthermore, in order to obtain desired durability, conductivity and corrosion resistance, the above metals may be used together.
【００２７】凸部３を含めた回路配線２の厚み（図１に
おけるＨ１）は、特に限定されるものではないが、微細
な配線を実現するために、あるいは充分な高さの凸部３
を形成するために、３〜２００μｍ、好ましくは１５〜
５０μｍに設定することが望ましい。The thickness (H1 in FIG. 1) of the circuit wiring 2 including the convex portion 3 is not particularly limited, but the convex portion 3 having a height sufficient for realizing fine wiring or having a sufficient height.
To form 3 to 200 μm, preferably 15 to
It is desirable to set it to 50 μm.
【００２８】本発明のテストヘッドにおいて注目すべき
は、回路配線２と凸部３とが同一組成で、かつ一体的に
形成されている点である。すなわち、後述するように、
回路配線２と凸部３とは、単層の金属層をエッチングす
ることによって形成されている。したがって、回路配線
と凸部とを別の部材として異なる工程において形成され
た従来のテストヘッドとは異なり、本発明のテストヘッ
ドにおいては、回路配線と凸部との間に界面がなく、界
面における密着性、電気特性などの問題が発生しない。
また、カバーレイ絶縁性樹脂層４が回路配線２を被覆、
保護しているので、被検査体の回路配線などとの不慮の
短絡を避けることができる。What should be noted in the test head of the present invention is that the circuit wiring 2 and the convex portion 3 have the same composition and are integrally formed. That is, as described below,
The circuit wiring 2 and the convex portion 3 are formed by etching a single metal layer. Therefore, unlike the conventional test head in which the circuit wiring and the convex portion are formed in different steps in different steps, in the test head of the present invention, there is no interface between the circuit wiring and the convex portion, and Problems such as adhesion and electrical characteristics do not occur.
Further, the coverlay insulating resin layer 4 covers the circuit wiring 2,
Since it is protected, it is possible to avoid an accidental short circuit with the circuit wiring of the device under test.
【００２９】図３は、本発明のテストヘッドの第２の実
施例を示す断面図である。以下の実施例において、図１
および図２と同一の参照符号が付された部分は、同一ま
たは相当する部分を示す。図３に示されるテストヘッド
Ｔ２において注目すべきは、凸部３の頂部３ａおよびそ
の近傍のみがバンプ６に接続されており、凸部３の側部
３ｂがカバーレイ絶縁性樹脂層４に被覆されている点で
ある。FIG. 3 is a sectional view showing a second embodiment of the test head of the present invention. In the examples below, FIG.
2 and the same reference numerals as those in FIG. 2 indicate the same or corresponding parts. In the test head T2 shown in FIG. 3, it should be noted that only the tops 3a of the protrusions 3 and the vicinity thereof are connected to the bumps 6, and the side portions 3b of the protrusions 3 are covered with the coverlay insulating resin layer 4. That is the point.
【００３０】本実施例によれば、バンプ６が凸部３の頂
部３ａおよびその近傍に接続されているので、バンプ６
の高さの分だけ実質的に凸部３が高くなり、外部基板で
あるところの被検査体の端子の表面に形成された酸化膜
などを容易に突き破ることができ、接触信頼性が向上す
る。また、凸部３の側部３ｂがカバーレイ絶縁性樹脂層
４にて被覆されているので、被検査体の回路配線などが
凸部３の側部３ｂに接触した場合でも、不慮の短絡を確
実に避けることができる。According to this embodiment, since the bump 6 is connected to the top portion 3a of the convex portion 3 and its vicinity, the bump 6
The height of the convex portion 3 is substantially increased by the height of the height, and the oxide film formed on the surface of the terminal of the device under test, which is an external substrate, can be easily pierced, and the contact reliability is improved. . Further, since the side portion 3b of the convex portion 3 is covered with the coverlay insulating resin layer 4, even if the circuit wiring of the inspection object or the like contacts the side portion 3b of the convex portion 3, an accidental short circuit occurs. You can definitely avoid it.
【００３１】図４は、本発明のテストヘッドの第３の実
施例を示す断面図である。図４に示されるテストヘッド
Ｔ３において注目すべきは、凸部３がカバーレイ絶縁性
樹脂層４に被覆され、凸部３の頂部３ａまで貫通する貫
通孔７がカバーレイ絶縁性樹脂層４に穿設され、この貫
通孔７内に金属物質が充填されて導通路８が形成され、
カバーレイ絶縁性樹脂層４の表面から外方向へ突出する
バンプ６が導通路８に接続して形成されている点であ
る。FIG. 4 is a sectional view showing a third embodiment of the test head of the present invention. It should be noted that in the test head T3 shown in FIG. 4, the convex portion 3 is covered with the coverlay insulating resin layer 4, and the through hole 7 penetrating to the top 3a of the convex portion 3 is formed in the coverlay insulating resin layer 4. The through hole 7 is bored, and a metal substance is filled in the through hole 7 to form a conductive path 8.
The point is that bumps 6 protruding outward from the surface of the coverlay insulating resin layer 4 are formed so as to be connected to the conductive paths 8.
【００３２】導通路８およびバンプ６の形成材料は、回
路配線２、凸部３および金属層５と同様の形成材料が用
いられる。導通路８の径は、５μｍ〜２００μｍ、好ま
しくは１０μｍ〜５０μｍに設定することが望ましい。
また、バンプ６の高さは、２μｍ〜２００μｍ、好まし
くは５μｍ〜５０μｍに設定することが望ましい。バン
プ６は、図４に示されるようなマッシュルーム状（傘
状）の他、半球状、球状に形成される。As the material for forming the conductive paths 8 and the bumps 6, the same material for forming the circuit wiring 2, the convex portions 3 and the metal layer 5 is used. It is desirable that the diameter of the conductive path 8 is set to 5 μm to 200 μm, preferably 10 μm to 50 μm.
The height of the bumps 6 is set to 2 μm to 200 μm, preferably 5 μm to 50 μm. The bumps 6 are formed in a hemispherical shape or a spherical shape in addition to the mushroom shape (umbrella shape) as shown in FIG.
【００３３】本実施例によれば、図３に示されるテスト
ヘッドＴ２が奏する効果に加えて、凸部３の先端部がさ
らに尖鋭化されることとなるので、被検査体の端子との
接触がさらに確実となり、検査信頼性が向上する。According to this embodiment, in addition to the effect of the test head T2 shown in FIG. 3, the tip end of the convex portion 3 is further sharpened, so that the contact with the terminal of the device under test is achieved. Will be more reliable and the inspection reliability will be improved.
【００３４】図５は、本発明のテストヘッドの第４の実
施例を示す断面図である。図５に示されるテストヘッド
Ｔ４において注目すべきは、凸部３の平坦な頂部３ａに
複数の導通路８およびバンプ６が接続されている点であ
る。本実施例によれば、図４に示されるテストヘッドＴ
３が奏する効果に加えて、被検査体の端子との接触点数
が複数となるので、接触信頼性がさらに向上する。FIG. 5 is a sectional view showing a fourth embodiment of the test head of the present invention. What should be noted in the test head T4 shown in FIG. 5 is that a plurality of conductive paths 8 and bumps 6 are connected to the flat top portion 3a of the convex portion 3. According to this embodiment, the test head T shown in FIG.
In addition to the effect of 3, the number of contact points with the terminals of the device under test is plural, so the contact reliability is further improved.
【００３５】図６は、本発明のテストヘッドの製造工程
を示す断面図であり、例えば以下のようにして製造する
ことができる。FIG. 6 is a cross-sectional view showing the manufacturing process of the test head of the present invention, which can be manufactured, for example, as follows.
【００３６】まず、図６（ａ）に示されるように、絶縁
性樹脂層１の一方表面１ａに、公知の方法にて、導電性
物質層９が積層されて形成された積層基材を用意する。
絶縁性樹脂層１の一方表面１ａへの導電性物質層９の形
成方法としては、導電性物質層９に絶縁性樹脂を塗布し
て硬化させる方法、絶縁性樹脂層１と導電性物質層９と
を直接あるいは接着剤層を介して熱圧着する方法、絶縁
性樹脂層１に直接あるいは接着剤層を介してスパッタリ
ング、各種蒸着、電解、無電解めっきなどして導電性物
質層９を積層する方法などが挙げられ、二種以上の方法
を併用してもよい。次いで、導電性物質層９の表面９ａ
を研磨などにより加工して平滑にした後、感光性樹脂か
らなるレジスト層１０を積層する。First, as shown in FIG. 6 (a), a laminated base material prepared by laminating a conductive material layer 9 on one surface 1a of the insulating resin layer 1 by a known method is prepared. To do.
As the method of forming the conductive material layer 9 on the one surface 1a of the insulating resin layer 1, a method of applying an insulating resin to the conductive material layer 9 and curing it, an insulating resin layer 1 and a conductive material layer 9 are used. And a method of thermocompression bonding directly or through an adhesive layer, and a conductive material layer 9 is laminated on the insulating resin layer 1 by sputtering, various vapor deposition, electrolysis, electroless plating, etc. Methods, etc., and two or more methods may be used in combination. Then, the surface 9a of the conductive material layer 9
After being processed by polishing or the like to make it smooth, a resist layer 10 made of a photosensitive resin is laminated.
【００３７】次に、図６（ｂ）に示されるように、フォ
トリソグラフィー法により不要な部分を除去して、回路
配線２の領域およびその近傍領域の形状の第１マスクパ
ターン１１を形成し、これを第１マスクとする。なお、
第１マスクとして、メタルマスクを用いることもでき
る。具体的には、白金、パラジウム、ニッケル−クロム
合金などを導電性物質層９に蒸着し、その上に感光性レ
ジストを塗布し、上記と同様にして第１マスクパターン
１１を形成し、これをマスクとして蒸着膜をエッチング
することによって、第１マスクが形成される。Next, as shown in FIG. 6B, unnecessary portions are removed by a photolithography method to form a first mask pattern 11 in the shape of the area of the circuit wiring 2 and its vicinity. This is the first mask. In addition,
A metal mask can also be used as the first mask. Specifically, platinum, palladium, a nickel-chromium alloy or the like is vapor-deposited on the conductive material layer 9, a photosensitive resist is applied thereon, and the first mask pattern 11 is formed in the same manner as described above. The first mask is formed by etching the deposited film as a mask.
【００３８】次に、図６（ｃ）に示されるように、酸化
還元反応、電解溶出などを利用した湿式エッチング法に
よって、露出した導電性物質層９を所定の厚みまで溶解
する（第１段階のエッチング）。エッチング液として
は、導電性物質層９として銅を用いた場合には、過硫酸
アンモニウム系水溶液が、ニッケルを用いた場合には、
硝酸系水溶液が、タングステンを用いた場合には、水酸
化カリウムとフェリシアン化カリウムとの混合系水溶液
が、それぞれ代表的に用いられる。Next, as shown in FIG. 6C, the exposed conductive material layer 9 is dissolved to a predetermined thickness by a wet etching method utilizing a redox reaction, electrolytic elution and the like (first step). Etching). As the etching liquid, when copper is used for the conductive material layer 9, an ammonium persulfate-based aqueous solution is used, and when nickel is used,
When tungsten is used as the nitric acid-based aqueous solution, a mixed-system aqueous solution of potassium hydroxide and potassium ferricyanide is typically used.
【００３９】次に、図６（ｄ）に示されるように、上記
と同様にして、被検査体の端子に接触する接触部である
ところのバンプ６を形成する領域および／またはその近
傍領域の第２マスクパターン１２を形成する。第２マス
クパターン１２は、第１マスクパターン１１を除去した
後、あらためて感光性レジスト層を積層して、フォトリ
ソグラフィー法により形成してもよい。しかしながら、
第２マスクパターン１２の領域は、第１マスクパターン
１１の領域内にあるので、第１マスクパターン１１を形
成する際に、ポジ型の感光性樹脂を用いて、第１段階の
エッチング後に残存する感光性樹脂のうち、不要な部分
をフォトリソグラフィー法により除去して、第２マスク
パターン１２を形成することが、製造上簡便であるので
望ましい。Next, as shown in FIG. 6 (d), in the same manner as described above, the area where the bump 6 is formed and / or the area in the vicinity thereof, which is the contact portion which comes into contact with the terminal of the device under test, is formed. The second mask pattern 12 is formed. The second mask pattern 12 may be formed by a photolithography method after removing the first mask pattern 11 and then stacking a photosensitive resist layer again. However,
Since the area of the second mask pattern 12 is within the area of the first mask pattern 11, a positive photosensitive resin is used when forming the first mask pattern 11 and remains after the first-step etching. It is desirable that the unnecessary portion of the photosensitive resin is removed by the photolithography method to form the second mask pattern 12 because it is easy to manufacture.
【００４０】次に、図６（ｅ）に示されるように、上記
と同様にして、湿式エッチング法によって、露出した導
電性物質層９を所定の厚みまで溶解する（第２段階のエ
ッチング）。この第２段階のエッチングの際にエッチン
グ条件を制御することによって、回路配線２を形成する
とともに、湿式エッチング法に特有の現象であるサイド
エッチングを利用して、頂部３ａの幅が基部の幅よりも
小さい凸部３を形成することができる。凸部３の成形材
料である導電性物質層９の厚みは略均一であり、凸部３
の頂部３ａは第２マスクパターン１２によって被覆され
ているので、絶縁性樹脂層１の一方表面１ａから凸部３
の頂部３ａまでの高さは、導電性物質層９の厚みで規定
され、ばらつきがなく略均一である。Next, as shown in FIG. 6E, the exposed conductive material layer 9 is dissolved to a predetermined thickness by the wet etching method in the same manner as described above (second-stage etching). By controlling the etching conditions during the second-stage etching, the circuit wiring 2 is formed and side etching, which is a phenomenon unique to the wet etching method, is used to make the width of the top portion 3a smaller than that of the base portion. It is possible to form the small convex portion 3. The conductive material layer 9 that is a molding material for the protrusions 3 has a substantially uniform thickness.
Since the top portion 3a of the insulating resin layer 1 is covered with the second mask pattern 12, the protrusion 3 is formed from the one surface 1a of the insulating resin layer 1.
The height to the top portion 3a of the is defined by the thickness of the conductive material layer 9 and is substantially uniform without variation.
【００４１】なお、図６においては、第２段階のエッチ
ングにより、回路配線２が電気的に分離されるようにエ
ッチング条件を制御したが、第１段階のエッチングによ
り、回路配線２が電気的に分離されるようにエッチング
条件を制御してもよい。In FIG. 6, the etching conditions are controlled so that the circuit wiring 2 is electrically separated by the second-stage etching, but the circuit wiring 2 is electrically separated by the first-stage etching. The etching conditions may be controlled so that they are separated.
【００４２】図６（ｆ）に示されるように、カバーレイ
絶縁性樹脂層４を絶縁性樹脂層１の一方表面１ａに積層
するに先立って、回路配線２および凸部３とカバーレイ
絶縁性樹脂層４との充分な密着性を得るために、回路配
線２および凸部３を被覆するように、接着剤層や他の金
属層１３を積層してもよい。As shown in FIG. 6 (f), prior to laminating the coverlay insulating resin layer 4 on the one surface 1a of the insulating resin layer 1, the circuit wiring 2, the convex portion 3 and the coverlay insulating property are formed. In order to obtain sufficient adhesion with the resin layer 4, an adhesive layer or another metal layer 13 may be laminated so as to cover the circuit wiring 2 and the convex portion 3.
【００４３】次に、図６（ｇ）に示されるように、金属
層１３および絶縁性樹脂層１を被覆するカバーレイ絶縁
性樹脂層４を積層する。積層の方法としては、上記の絶
縁性樹脂層１と導電性物質層９との形成方法と同様の方
法が採用され得るが、カバーレイ絶縁性樹脂の溶液を塗
布して硬化させる方法が、凸部３におけるカバーレイ絶
縁性樹脂層４の膜厚を薄くすることができ、凸部３の形
状を保持することができるので好ましい。また、接触部
であるバンプ６を形成する領域（凸部３の頂部３ａの近
傍領域）における膜厚を他の領域における膜厚よりも薄
くすることができるので、後述するように、湿式エッチ
ングによりカバーレイ絶縁性樹脂層４を全体的に均一に
除去した際、バンプ６を形成する領域における金属層１
３のみを露出させることができる。Next, as shown in FIG. 6G, a coverlay insulating resin layer 4 covering the metal layer 13 and the insulating resin layer 1 is laminated. A method similar to the method of forming the insulating resin layer 1 and the conductive material layer 9 described above can be adopted as a stacking method, but a method of applying a solution of the coverlay insulating resin and curing it is The coverlay insulating resin layer 4 in the portion 3 can be thinned and the shape of the convex portion 3 can be maintained, which is preferable. In addition, since the film thickness in the region where the bumps 6 that are the contact portions are formed (the region in the vicinity of the tops 3a of the convex portions 3) can be made thinner than the film thickness in other regions, as will be described later, by wet etching, When the coverlay insulating resin layer 4 is uniformly removed as a whole, the metal layer 1 in the region where the bumps 6 are formed
Only 3 can be exposed.
【００４４】次に、図６（ｈ）に示されるように、接触
部であるバンプ６を形成する領域（凸部３の頂部３ａの
近傍領域）におけるカバーレイ絶縁性樹脂層４を除去し
て、金属層１３の一部が露出する露出部１３ａを形成す
る。除去方法としては、マイクロドリルなどによる機械
的加工法、レーザー、プラズマなどによる乾式エッチン
グ法、薬液、溶剤による化学的な湿式エッチング法など
が挙げられる。また、カバーレイ絶縁性樹脂に光硬化性
あるいは光崩壊性の感光基を導入して、フォトリソグラ
フィー法により、部分的にカバーレイ絶縁性樹脂層４を
除去してもよい。特に、エキシマレーザーのような紫外
域レーザー光によるアブレーションを用いた乾式エッチ
ング法の場合は、照射径、照射パワー、照射パルス数な
どを制御することによって、微細な除去が可能となる。Next, as shown in FIG. 6H, the coverlay insulating resin layer 4 is removed in the region where the bump 6 which is the contact portion is formed (the region near the top 3a of the convex portion 3). An exposed portion 13a is formed to expose a part of the metal layer 13. Examples of the removal method include a mechanical processing method using a micro drill, a dry etching method using a laser and plasma, a chemical wet etching method using a chemical solution and a solvent. Alternatively, a photocurable or photodegradable photosensitive group may be introduced into the coverlay insulating resin, and the coverlay insulating resin layer 4 may be partially removed by a photolithography method. In particular, in the case of a dry etching method using ablation with an ultraviolet laser beam such as an excimer laser, fine removal can be performed by controlling the irradiation diameter, irradiation power, irradiation pulse number and the like.
【００４５】最後に、図６（ｉ）に示されるように、金
属層１３の露出部１３ａに接触部であるバンプ６を積層
して、テストヘッドの探針とする。積層方法は、流動性
のある導電物質、あるいは樹脂や溶剤とのペースト混合
物を機械的に塗布して硬化させる方法、ワイヤーボンデ
ィング法、無電解めっき法、金属層１３または回路配線
２を電極とする電解めっき法、蒸着、イオンプレーティ
ング、スパッタリングによる付加などが挙げられる。以
上の工程を経ることによって、図６（ｉ）に示されるテ
ストヘッドＴ５が得られる。Finally, as shown in FIG. 6 (i), bumps 6 serving as contact portions are laminated on the exposed portions 13a of the metal layer 13 to form the probe of the test head. The lamination method includes a method in which a fluid conductive material, or a paste mixture with a resin or a solvent is mechanically applied and cured, a wire bonding method, an electroless plating method, the metal layer 13 or the circuit wiring 2 is used as an electrode. Examples include electrolytic plating, vapor deposition, ion plating, and addition by sputtering. Through the above steps, the test head T5 shown in FIG. 6I is obtained.
【００４６】従来は長時間を要して、高さのばらつきが
大きいバンプを成長させていたが、本実施例によれば、
接触部を付加する工程の比重を軽減でき、経済的な効果
が期待できるとともに、探針の高さが極めて安定化され
る。Conventionally, it took a long time to grow a bump having a large variation in height, but according to this embodiment,
The specific gravity of the step of adding the contact portion can be reduced, an economic effect can be expected, and the height of the probe is extremely stabilized.
【００４７】なお、図３〜図５に示されるテストヘッド
Ｔ２〜Ｔ４を得るには、凸部３の頂部３ａの近傍領域に
おけるカバーレイ絶縁性樹脂層４の除去形状を適宜選択
して、図６と同様の工程を経ればよい。Incidentally, in order to obtain the test heads T2 to T4 shown in FIGS. 3 to 5, the removal shape of the coverlay insulating resin layer 4 in the region in the vicinity of the top 3a of the convex portion 3 is appropriately selected, and the drawing is performed. The same process as 6 may be performed.
【００４８】特に、図３〜図５に示されるテストヘッド
Ｔ２〜Ｔ４において、導通路８およびバンプ６を成長さ
せる際に、凸部３を核として成長させるので、従来のバ
ンプ付きテストヘッド（例えば図７に示されるテストヘ
ッドＴ６）に比べて、バンプ６の底部（導通路８との接
続部）における幅に対するバンプ６の高さの割合が大き
くなる。したがって、バンプ６はより尖鋭化され、接触
部のファインピッチ化が容易となり、被検査体の端子と
の接触がより確実となる。In particular, in the test heads T2 to T4 shown in FIGS. 3 to 5, when the conductive path 8 and the bumps 6 are grown, the convex portions 3 are grown as nuclei. Compared with the test head T6) shown in FIG. 7, the ratio of the height of the bump 6 to the width of the bottom portion of the bump 6 (connection portion with the conduction path 8) is large. Therefore, the bumps 6 are sharpened, the fine pitch of the contact portions is facilitated, and the contact with the terminals of the device under test becomes more reliable.
【００４９】また、テストヘッドＴ２〜Ｔ４における導
通路８およびバンプ６の高さは、従来のバンプ付きテス
トヘッドにおける導通路およびバンプの高さよりも低い
ので、成長時間が短く、製造効率が良い。例えば、図４
のテストヘッドＴ３と図７（ｂ）のテストヘッドＴ６と
を比較した場合、回路配線２，９２からバンプ６，９４
までの高さＨ３，Ｈ４が同一であっても、テストヘッド
Ｔ３における導通路８およびバンプ６の高さｈ３は、テ
ストヘッドＴ６における導通路９３およびバンプ９４の
高さｈ４に比べて著しく低いので、成長に長時間を要す
る導電性物質の充填工程が短時間で済み、製造コストを
低減させることができる。Further, the heights of the conduction paths 8 and the bumps 6 in the test heads T2 to T4 are lower than the heights of the conduction paths and the bumps in the conventional test head with bumps, so that the growth time is short and the manufacturing efficiency is good. For example, in FIG.
When the test head T3 of FIG. 7 and the test head T6 of FIG. 7B are compared, the circuit wiring 2,92 to the bumps 6,94
Even if the heights H3 and H4 are the same, the height h3 of the conductive path 8 and the bump 6 in the test head T3 is significantly lower than the height h4 of the conductive path 93 and the bump 94 in the test head T6. The process of filling the conductive material, which requires a long time for growth, can be completed in a short time, and the manufacturing cost can be reduced.
【００５０】以下に、図４および図６に示されるテスト
ヘッドＴ３，Ｔ５の具体的な製造例を示す。なお、以下
の製造例において付された参照符号は、上記の実施例に
おいて付された参照符号に対応する。A specific example of manufacturing the test heads T3 and T5 shown in FIGS. 4 and 6 will be described below. The reference numerals given in the following manufacturing examples correspond to the reference numerals given in the above embodiments.
【００５１】〔製造例１〕ビフェニルテトラカルボン酸
二無水物とパラフェニレンジアミンとをＮ−メチル−２
−ピロリドン中で重合させたポリイミド前駆体溶液を均
一厚に塗工し、加熱硬化して５０μｍ厚のベ−スとなる
ポリイミドフィルム１に成形した。このフィルム１の一
方表面１ａに、スパッタリングと電気めっきとによって
５０μｍの銅層９を積層し、さらに銅層９の表面９ａに
フェノールノボラック系ポジ型感光性レジスト１０を塗
布した〔図６（ａ）参照〕。Production Example 1 Biphenyltetracarboxylic dianhydride and para-phenylenediamine were mixed with N-methyl-2.
-A polyimide precursor solution polymerized in pyrrolidone was applied to a uniform thickness and cured by heating to form a polyimide film 1 having a base thickness of 50 µm. A copper layer 9 having a thickness of 50 μm was laminated on one surface 1a of the film 1 by sputtering and electroplating, and a phenol novolac-based positive photosensitive resist 10 was applied on the surface 9a of the copper layer 9 [FIG. 6 (a)]. reference〕.
【００５２】銅層９上のレジスト層１０に露光およびア
ルカリ現像処理を施し、回路形状のレジスト層１１を残
して、他の領域の銅層９の表面９ａの一部を露出させた
〔図６（ｂ）参照〕。The resist layer 10 on the copper layer 9 was exposed and alkali-developed, leaving the circuit-shaped resist layer 11 and exposing a part of the surface 9a of the copper layer 9 in other regions [FIG. 6]. (B)].
【００５３】つづいて、塩化第二鉄液を用いて、銅層９
の露出面をフィルム１との界面１ａから５μｍ厚み付近
までエッチングして、銅層９の表面９ａを回路形状とし
た〔図６（ｃ）参照〕。Then, using the ferric chloride solution, the copper layer 9
The exposed surface was etched from the interface 1a with the film 1 to a thickness of about 5 μm, and the surface 9a of the copper layer 9 was formed into a circuit shape (see FIG. 6C).
【００５４】再度、露光およびアルカリ現像処理を行
い、凸部３が形成される領域およびその近傍領域以外の
レジスト層１１を除去した〔図６（ｄ）参照〕。Again, exposure and alkali development were carried out to remove the resist layer 11 except the region where the convex portion 3 is formed and the region in the vicinity thereof (see FIG. 6D).
【００５５】その後、露出した銅層９の露出表面全体を
３５μｍ厚エッチングして、１５μｍ厚の回路配線２を
完成させるとともに、凸部３を所定位置に形成した〔図
６（ｅ）参照〕。なお、凸部３の頂部３ａにおける幅
（Ｌ１）は７５μｍ、凸部３の基部における幅（Ｌ２）
は５５μｍ、フィルム１との界面における回路配線２の
幅（Ｌ３）は１０μｍであった。After that, the entire exposed surface of the exposed copper layer 9 was etched to a thickness of 35 μm to complete the circuit wiring 2 having a thickness of 15 μm, and the convex portion 3 was formed at a predetermined position [see FIG. 6 (e)]. The width (L1) of the convex portion 3 at the top 3a is 75 μm, and the width (L2) of the convex portion 3 at the base thereof.
Was 55 μm, and the width (L3) of the circuit wiring 2 at the interface with the film 1 was 10 μm.
【００５６】残存するレジスト層１２をすべて除去した
後、回路配線２（凸部３を含む）に電気めっきを施し
て、厚み２μｍのニッケル層１３を形成した〔図６
（ｆ）参照〕。After removing all the remaining resist layer 12, the circuit wiring 2 (including the convex portion 3) was electroplated to form a nickel layer 13 having a thickness of 2 μm (FIG. 6).
(F)].
【００５７】ピロメリット酸二無水物と４，４−ジアミ
ノジフェニルエーテルとをＮ−メチル−２−ピロリドン
中で重合させたポリイミド前駆体溶液をフィルム１の表
面に１ａに、回路配線２を被覆するように塗布し、加熱
硬化させて、カバーレイポリイミド層４を形成した〔図
６（ｇ）参照〕。このときのカバーレイポリイミド層４
の厚みは、カバーレイポリイミド層４が直接積層された
フィルム１の領域部分では１５μｍ、回路配線２の領域
部分では１０μｍ、凸部３の頂部３ａの領域部分では３
μｍであった。A polyimide precursor solution prepared by polymerizing pyromellitic dianhydride and 4,4-diaminodiphenyl ether in N-methyl-2-pyrrolidone was applied to the surface 1a of the film 1 to cover the circuit wiring 2. Was applied to and cured by heating to form a coverlay polyimide layer 4 [see FIG. 6 (g)]. Coverlay polyimide layer 4 at this time
Has a thickness of 15 μm in the area of the film 1 where the coverlay polyimide layer 4 is directly laminated, 10 μm in the area of the circuit wiring 2, and 3 in the area of the top 3 a of the convex portion 3.
was μm.
【００５８】その後、５０℃の水酸化ナトリウムとエタ
ノ−ルとの混合溶液に浸漬し、カバーレイポリイミド層
４全体を均等に４μｍ厚溶解除去して、凸部３の頂部３
ａ上に積層されたニッケル層１３の表面を露出させて、
露出部１３ａを形成した〔図６（ｈ）参照〕。After that, the whole coverlay polyimide layer 4 was uniformly dissolved and removed by a thickness of 4 .mu.m by immersing it in a mixed solution of sodium hydroxide and ethanol at 50.degree.
exposing the surface of the nickel layer 13 laminated on a,
The exposed portion 13a was formed [see FIG. 6 (h)].
【００５９】最後に、露出部１３ａの表面に５μｍ厚の
タングステン層６をスッパタリングで形成し、探針付き
回路基板（テストヘッドＴ５）を作製した〔図６（ｉ）
参照〕。Finally, a tungsten layer 6 having a thickness of 5 μm was formed on the surface of the exposed portion 13a by spattering to manufacture a circuit board with a probe (test head T5) [FIG. 6 (i)].
reference〕.
【００６０】〔製造例２〕ビフェニルテトラカルボン酸
二無水物とパラフェニレンジアミンとをＮ−メチル−２
−ピロリドン中で重合させたポリイミド前駆体溶液を３
５μｍ厚の銅箔９上に均一厚に塗工し、加熱硬化させて
２５μｍ厚のポリイミド層１を積層した。次に、銅箔９
の表面９ａにフェノールノボラック系ポジ型感光性レジ
スト１０を塗布した〔図６（ａ）参照〕。[Production Example 2] Biphenyltetracarboxylic dianhydride and paraphenylenediamine were mixed with N-methyl-2.
-3 parts of a polyimide precursor solution polymerized in pyrrolidone
A 5 μm thick copper foil 9 was applied to a uniform thickness and cured by heating to laminate a 25 μm thick polyimide layer 1. Next, copper foil 9
The surface of the surface 9a was coated with a phenol novolac-based positive photosensitive resist 10 [see FIG. 6 (a)].
【００６１】銅箔９上のレジスト層１０に露光およびア
ルカリ現像処理を施し、回路形状のレジスト層１１を残
して、他の領域の銅層９の表面９ａの一部を露出させた
〔図６（ｂ）参照〕。The resist layer 10 on the copper foil 9 was exposed and alkali-developed, leaving the circuit-shaped resist layer 11 and exposing a part of the surface 9a of the copper layer 9 in other regions [FIG. 6]. (B)].
【００６２】つづいて、塩化第二鉄液を用いて、銅層９
の露出面をフィルム１との界面１ａから５μｍ厚み付近
までエッチングして、銅層９の表面９ａを回路形状とし
た〔図６（ｃ）参照〕。Subsequently, using the ferric chloride solution, the copper layer 9
The exposed surface was etched from the interface 1a with the film 1 to a thickness of about 5 μm, and the surface 9a of the copper layer 9 was formed into a circuit shape (see FIG. 6C).
【００６３】再度、露光およびアルカリ現像処理を行
い、凸部３が形成される領域およびその近傍領域以外の
レジスト層１１を除去した〔図６（ｄ）参照〕。Again, exposure and alkali development were carried out to remove the resist layer 11 except the region where the convex portion 3 is formed and the region in the vicinity thereof (see FIG. 6 (d)).
【００６４】その後、露出した銅層９の露出表面全体を
２５μｍ厚エッチングして、１０μｍ厚の回路配線２を
完成させるとともに、凸部３を所定位置に形成した〔図
６（ｅ）参照〕。なお、凸部３の頂部３ａにおける幅
（Ｌ１）は５０μｍ、凸部３の基部における幅（Ｌ２）
は４０μｍ、フィルム１との界面における回路配線２の
幅（Ｌ３）は３０μｍであった。After that, the entire exposed surface of the exposed copper layer 9 was etched to a thickness of 25 μm to complete the circuit wiring 2 having a thickness of 10 μm, and the convex portion 3 was formed at a predetermined position [see FIG. 6 (e)]. The width (L1) of the convex portion 3 at the top 3a is 50 μm, and the width (L2) of the convex portion 3 at the base thereof.
Was 40 μm, and the width (L3) of the circuit wiring 2 at the interface with the film 1 was 30 μm.
【００６５】残存するレジスト層１２をすべて除去した
後、回路配線２（凸部３を含む）に電気めっきを施し
て、厚み２μｍのニッケル層１３を形成した〔図６
（ｆ）参照〕。After removing all the remaining resist layer 12, the circuit wiring 2 (including the convex portion 3) was electroplated to form a nickel layer 13 having a thickness of 2 μm (FIG. 6).
(F)].
【００６６】上記のポリイミド層１と同じポリイミド前
駆体溶液をフィルム１の表面に１ａに、回路配線２を被
覆するように塗布し、加熱硬化させて、カバーレイポリ
イミド層４を形成した〔図６（ｇ）参照〕。このときの
カバーレイポリイミド層４の厚みは、カバーレイポリイ
ミド層４が直接積層されたフィルム１の領域部分では１
０μｍ、回路配線２の領域部分では８μｍ、凸部３の頂
部３ａの領域部分では５μｍであった。The same polyimide precursor solution as used for the polyimide layer 1 was applied onto the surface of the film 1 so as to cover the circuit wiring 2 and heat-cured to form a coverlay polyimide layer 4 (FIG. 6). (See (g)]. The thickness of the coverlay polyimide layer 4 at this time is 1 in the region of the film 1 where the coverlay polyimide layer 4 is directly laminated.
It was 0 μm, 8 μm in the area of the circuit wiring 2, and 5 μm in the area of the top 3 a of the convex portion 3.
【００６７】その後、エキシマレーザーを用いて、凸部
３の頂部３ａを被覆するカバーレイポリイミド層４に、
頂部３ａに到達するφ１５μｍの微細貫通孔７を穿設
し、電気めっきを施して、貫通孔７をクロムで充填して
導通路８を形成するとともに、貫通孔７の開口部から５
μｍ高さまでさらに成長させてバンプ６を形成すること
によって、探針付き回路基板（テストヘッドＴ３）を作
製した〔図４参照〕。Then, using an excimer laser, the cover lay polyimide layer 4 covering the tops 3a of the protrusions 3 is
A fine through hole 7 having a diameter of 15 μm that reaches the top portion 3a is formed, electroplating is performed, and the through hole 7 is filled with chromium to form a conductive path 8.
A circuit board with a probe (test head T3) was produced by further growing to a height of μm to form bumps 6 (see FIG. 4).
【００６８】なお、以上の実施例においては、接触部と
して金属層５またはバンプ６が凸部３の頂部３ａに形成
されているが、本発明の回路配線板は、凸部３の頂部３
ａが被検査体の端子に直接接触する接触部となる態様を
も包含する。In the above embodiments, the metal layer 5 or the bump 6 is formed as the contact portion on the top portion 3a of the convex portion 3. However, the circuit wiring board of the present invention has the top portion 3 of the convex portion 3.
It also includes a mode in which a is a contact portion that directly contacts a terminal of the device under test.
【００６９】本発明の回路配線板は、上記のような半導
体素子などの導通検査などの配線回路の検査装置に用い
られるテストヘッドの他、半導体素子実装用の異方導電
体として、あるいはプリント配線基板、フレキシブル基
板、ハイブリッドＩＣなどのファインピッチ回路間の接
続などにも使用することができる。特に、回路間の接続
などに用いられる場合には、接触部の形成材料として、
半田のように熱により容易に溶融され得る材料が好適に
選択される。The circuit wiring board of the present invention is used as an anisotropic conductor for mounting a semiconductor element, or as a printed wiring, in addition to a test head used in an inspection apparatus for a wiring circuit such as a continuity inspection of a semiconductor element as described above. It can also be used for connection between fine pitch circuits such as a board, a flexible board, and a hybrid IC. Especially when it is used to connect circuits, etc.,
A material that can be easily melted by heat, such as solder, is preferably selected.
【００７０】[0070]
【発明の効果】以上のように、本発明の回路配線板によ
れば、周辺電気機器の配線との不慮の短絡を確実に避け
ることができる。また、試験中に負荷される圧力や剪断
力、あるいは摩擦力に対しても優れた耐久性を有する。
さらに、凸部の先端部は尖鋭化されており、外部基板の
端子の表面に形成された酸化膜などを突き破ることがで
き、したがって、接触部と外部基板の端子との接触、導
通が確実となる。As described above, according to the circuit wiring board of the present invention, it is possible to surely avoid an accidental short circuit with the wiring of the peripheral electric equipment. It also has excellent durability against pressure, shearing force, or frictional force applied during the test.
Furthermore, the tip of the convex portion is sharpened, and it is possible to break through the oxide film or the like formed on the surface of the terminal of the external substrate, and therefore the contact and conduction between the contact portion and the terminal of the external substrate can be ensured. Become.
【００７１】本発明の回路配線板の製造方法によれば、
フォトリソグラフィー法などを利用して金属層にエッチ
ングを施して、回路配線および凸部を形成するので、回
路配線および凸部が一体的に同一組成で形成され、また
凸部の高さにばらつきがない。さらに、湿式エッチング
によるサイドエッチングを利用しているので、凸部が尖
鋭化される。According to the method for manufacturing a circuit wiring board of the present invention,
By etching the metal layer using photolithography or the like to form the circuit wiring and the convex portion, the circuit wiring and the convex portion are integrally formed with the same composition, and the height of the convex portion varies. Absent. Further, since the side etching by wet etching is used, the convex portion is sharpened.
【図１】本発明のテストヘッドの第１の実施例を示す断
面図である。FIG. 1 is a cross-sectional view showing a first embodiment of a test head of the present invention.
【図２】図１に示されるテストヘッドＴ１のＡ−Ｂ線断
面図である。2 is a cross-sectional view taken along the line AB of the test head T1 shown in FIG.
【図３】本発明のテストヘッドの第２の実施例を示す断
面図である。FIG. 3 is a sectional view showing a second embodiment of the test head of the present invention.
【図４】本発明のテストヘッドの第３の実施例を示す断
面図である。FIG. 4 is a sectional view showing a third embodiment of the test head of the present invention.
【図５】本発明のテストヘッドの第４の実施例を示す断
面図である。FIG. 5 is a sectional view showing a fourth embodiment of the test head of the present invention.
【図６】本発明のテストヘッドの製造工程を示す断面図
である。FIG. 6 is a cross-sectional view showing the manufacturing process of the test head of the present invention.
【図７】従来のバンプ付きテストヘッドＴ６を示す断面
図である。FIG. 7 is a cross-sectional view showing a conventional bumped test head T6.
１ 絶縁性樹脂層 ２ 回路配線 ３ 凸部 ３ａ 頂部 ４ カバーレイ絶縁性樹脂層 ５ 金属層（接触部） ６ バンプ（金属突出物） ７ 貫通孔 ８ 導通路 ９ 金属層 １１ 第１マスクパターン １２ 第２マスクパターン Ｔ１〜Ｔ５ テストヘッド DESCRIPTION OF SYMBOLS 1 Insulating resin layer 2 Circuit wiring 3 Convex part 3a Top part 4 Coverlay insulating resin layer 5 Metal layer (contact part) 6 Bump (metal protrusion) 7 Through hole 8 Conducting path 9 Metal layer 11 First mask pattern 12th 2 mask patterns T1 to T5 test head
Claims (4)
ーレイ絶縁性樹脂層とが絶縁性基材の一方表面に積層さ
れ、該絶縁性基材に対して反対方向へ延出するに従って
径が漸次小さくなる凸部が該回路配線に一体として形成
され、外部基板の端子に接触する接触部が該凸部に接続
されていることを特徴とする回路配線板。1. A circuit wiring and a coverlay insulating resin layer for covering the circuit wiring are laminated on one surface of the insulating base material, and the diameter increases as it extends in the opposite direction with respect to the insulating base material. A circuit wiring board, characterized in that a convex portion that gradually becomes smaller is formed integrally with the circuit wiring, and a contact portion that comes into contact with a terminal of an external substrate is connected to the convex portion.
レイ絶縁性樹脂層の表面から該凸部の頂部まで導通する
導通路と、該カバーレイ絶縁性樹脂層の表面よりも外方
向へ突出し、該導通路に接続される金属突出物とを有す
ることを特徴とする請求項１記載の回路配線板。2. A conductive path through which the contact portion conducts from the surface of the coverlay insulating resin layer covering the convex portion to the top of the convex portion, and outside the surface of the coverlay insulating resin layer. The circuit wiring board according to claim 1, further comprising a metal protrusion that protrudes in a direction and is connected to the conductive path.
基材の金属層表面に回路配線領域およびその近傍領域の
第１マスクパターンを形成する工程と、 該第１マスクパターンをマスクにして、該金属層の露出
部分に湿式エッチング法によって第１段階のエッチング
を施す工程と、 該第１マスクパターンの領域のうち、外部基板の端子に
接触する接触部を形成する領域および／またはその近傍
領域の第２マスクパターンを形成する工程と、 該第２マスクパターンをマスクにして、該金属層の露出
部分に湿式エッチング法によって第２段階のエッチング
を施し、該絶縁性基材に対して反対方向へ延出する凸部
および回路配線を一体的に形成する工程と、 該第２マスクパターンを除去した後、該絶縁性基材に該
金属層を被覆するカバーレイ絶縁性樹脂層を積層する工
程と、 該第２マスクパターンの領域および／またはその近傍領
域の該カバーレイ絶縁性樹脂層を除去する工程と、 該除去工程により露出した該凸部に該接触部を形成する
工程とを有することを特徴とする回路配線板の製造方
法。3. A step of forming a first mask pattern in a circuit wiring region and a region in the vicinity thereof on a metal layer surface of a laminated base material in which an insulating base material and a metal layer are laminated, and the first mask pattern is masked. A step of performing a first-stage etching on the exposed portion of the metal layer by a wet etching method, and a region of the first mask pattern for forming a contact portion that contacts a terminal of an external substrate and / or A step of forming a second mask pattern in the vicinity thereof, and using the second mask pattern as a mask, the exposed portion of the metal layer is subjected to a second-stage etching by a wet etching method, and the insulating base material is etched. And integrally forming a convex portion and a circuit wiring extending in the opposite direction, and a coverlay insulating property of covering the insulating base material with the metal layer after removing the second mask pattern. A step of laminating an oil layer, a step of removing the coverlay insulating resin layer in the area of the second mask pattern and / or an area in the vicinity thereof, and a step of forming the contact portion on the convex portion exposed by the removing step. A method of manufacturing a circuit wiring board, comprising:
程が、該凸部の頂部まで貫通する貫通孔を穿設する工程
であり、該接触部を形成する工程が、該貫通孔に導電性
物質を充填して導通路を形成する工程と、該カバーレイ
絶縁性樹脂層の表面よりも外方向へ突出し、該導通路に
接続される金属突出物を形成する工程とを有することを
特徴とする請求項３記載の回路配線板の製造方法。4. The step of removing the coverlay insulating resin layer is a step of forming a through hole penetrating up to the top of the convex portion, and the step of forming the contact portion is conductive to the through hole. Conductive material is filled in to form a conductive path, and a step of forming a metal protrusion protruding outward from the surface of the coverlay insulating resin layer and connected to the conductive path is provided. The method for manufacturing a circuit wiring board according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170359A JPH0727789A (en) | 1993-07-09 | 1993-07-09 | Circuit wiring board and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170359A JPH0727789A (en) | 1993-07-09 | 1993-07-09 | Circuit wiring board and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0727789A true JPH0727789A (en) | 1995-01-31 |
Family
ID=15903478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5170359A Pending JPH0727789A (en) | 1993-07-09 | 1993-07-09 | Circuit wiring board and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727789A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10282144A (en) * | 1997-04-07 | 1998-10-23 | Micronics Japan Co Ltd | Probe unit for testing flat-plate-shaped body to be inspected |
| WO2002084306A1 (en) * | 2001-04-13 | 2002-10-24 | Sumitomo Electric Industries, Ltd. | Contact probe |
| US6784680B2 (en) | 2000-06-01 | 2004-08-31 | Sumitomo Electric Industries, Ltd. | Contact probe with guide unit and fabrication method thereof |
| JP2004245669A (en) * | 2003-02-13 | 2004-09-02 | Seiko Epson Corp | Probe card and its manufacturing method, probe apparatus, probe testing method, and manufacturing method of semiconductor device |
| US6900646B2 (en) | 1998-04-03 | 2005-05-31 | Hitachi, Ltd. | Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof |
| WO2008117645A1 (en) * | 2007-03-13 | 2008-10-02 | Jsr Corporation | Sheet-like probe and method for manufacturing the same |
| WO2008120587A1 (en) * | 2007-04-03 | 2008-10-09 | Advantest Corporation | Contactor, probe card, and method of manufacturing contactor |
| JP2013186002A (en) * | 2012-03-08 | 2013-09-19 | Micronics Japan Co Ltd | Electric contactor |
-
1993
- 1993-07-09 JP JP5170359A patent/JPH0727789A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10282144A (en) * | 1997-04-07 | 1998-10-23 | Micronics Japan Co Ltd | Probe unit for testing flat-plate-shaped body to be inspected |
| US6900646B2 (en) | 1998-04-03 | 2005-05-31 | Hitachi, Ltd. | Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof |
| US6784680B2 (en) | 2000-06-01 | 2004-08-31 | Sumitomo Electric Industries, Ltd. | Contact probe with guide unit and fabrication method thereof |
| WO2002084306A1 (en) * | 2001-04-13 | 2002-10-24 | Sumitomo Electric Industries, Ltd. | Contact probe |
| US7190179B2 (en) | 2001-04-13 | 2007-03-13 | Sumitomo Electric Industries, Ltd. | Contact probe |
| CN100339715C (en) * | 2001-04-13 | 2007-09-26 | 住友电气工业株式会社 | Contact probe |
| JP2004245669A (en) * | 2003-02-13 | 2004-09-02 | Seiko Epson Corp | Probe card and its manufacturing method, probe apparatus, probe testing method, and manufacturing method of semiconductor device |
| WO2008117645A1 (en) * | 2007-03-13 | 2008-10-02 | Jsr Corporation | Sheet-like probe and method for manufacturing the same |
| WO2008120587A1 (en) * | 2007-04-03 | 2008-10-09 | Advantest Corporation | Contactor, probe card, and method of manufacturing contactor |
| JP2013186002A (en) * | 2012-03-08 | 2013-09-19 | Micronics Japan Co Ltd | Electric contactor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362545B2 (en) | Method for manufacturing semiconductor device | |
| KR100391022B1 (en) | Film carrier, method of mounting semiconductor device and semiconductor device using film carrier | |
| JPH08340025A (en) | Film carrier and semiconductor device using the same | |
| KR100614548B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| US6256207B1 (en) | Chip-sized semiconductor device and process for making same | |
| JP2007208209A (en) | Semiconductor device and method for fabrication thereof | |
| JP4352294B2 (en) | Manufacturing method of semiconductor device | |
| JP3352705B2 (en) | Mounting structure using anisotropic conductive adhesive film | |
| JP3855320B2 (en) | Semiconductor device substrate manufacturing method and semiconductor device manufacturing method | |
| JPH10125818A (en) | Substrate for semiconductor device, semiconductor device and manufacture thereof | |
| JPH0727789A (en) | Circuit wiring board and its manufacture | |
| JP2010141126A (en) | Method for manufacturing semiconductor device | |
| JP3246841B2 (en) | Probe structure | |
| JPH06347480A (en) | Probe structure | |
| JPH03276512A (en) | Anisotropic conductive film and its manufacture | |
| US6892452B2 (en) | Method of forming a projection electrode | |
| JP2984064B2 (en) | Method for producing anisotropic conductive film | |
| JP3455602B2 (en) | Manufacturing method of semiconductor device mounting substrate | |
| JPH07282878A (en) | Anisotropy electrical conductivity connection component and manufacture thereof | |
| WO2003002786A1 (en) | Electroplating method and printed wiring board manufacturing method | |
| KR100359174B1 (en) | Film carrier and semiconductor device using this film carrier | |
| JPH06308158A (en) | Continuity tester | |
| JPH08297142A (en) | Probe structure | |
| JPH0712848A (en) | Probe structure and fabrication thereof |