KR100359174B1 - Film carrier and semiconductor device using this film carrier - Google Patents
Film carrier and semiconductor device using this film carrier Download PDFInfo
- Publication number
- KR100359174B1 KR100359174B1 KR1019960032688A KR19960032688A KR100359174B1 KR 100359174 B1 KR100359174 B1 KR 100359174B1 KR 1019960032688 A KR1019960032688 A KR 1019960032688A KR 19960032688 A KR19960032688 A KR 19960032688A KR 100359174 B1 KR100359174 B1 KR 100359174B1
- Authority
- KR
- South Korea
- Prior art keywords
- film carrier
- conductive
- conductive circuit
- insulating substrate
- opening
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 절연 기판의 일측면 또는 그 내측면 상에 형성되는 도전 회로를 구비하며,The present invention includes a conductive circuit formed on one side or the inner side of the insulating substrate,
상기 도전 회로가 절연 기판의 일측면 상에 형성되면 도전 경로가 형성될 위치의 상기 절연 기판의 다른 측면 상에는 개구가 형성되고,When the conductive circuit is formed on one side of the insulated substrate, an opening is formed on the other side of the insulated substrate at the position where the conductive path is to be formed,
상기 도전 회로가 절연 기판의 내측면 상에 형성되면 도전 경로가 형성될 위치의 상기 절연 기판의 일측면 또는 양 측면 상에 개구가 형성되며,When the conductive circuit is formed on the inner side of the insulating substrate, openings are formed on one side or both sides of the insulating substrate at the position where the conductive path is to be formed,
상기 개구는 상기 절연 기판의 표면에서 상기 도전 회로의 표면으로 연장하는 관통홀과, 상기 관통홀의 하부면에서 상기 개구의 모든 둘레로 동일하게 연장되는 지름으로 상기 개구에 대해 상기 도전 회로의 표면 상에 형성되는 오목면을 포함하고, 도전 경로를 형성하기 위해 도전성 물질로 충전(充塡)되는 것을 특징으로 하는 필름 캐리어를 제공하는데 있다. 본 발명의 상기 필름 캐리어는 외력에 의해 상기 도전 경로에서 인장되는 것을 금지할 때 미세 간격 조정 및 고밀도 장착으로 극복될 수 있다. 따라서, 상기 필름 캐리어는 도전 경로의 폴아웃이 전혀 없게되어 전기 접속의 신뢰성을 향상시킨다.The opening is formed on the surface of the conductive circuit with respect to the opening with a through hole extending from the surface of the insulating substrate to the surface of the conductive circuit and a diameter extending equally around all of the opening at the bottom surface of the through hole. It is to provide a film carrier comprising a concave surface formed, and is filled with a conductive material to form a conductive path. The film carrier of the present invention can be overcome by fine spacing and high density mounting when forbidden to stretch in the conductive path by external force. Thus, the film carrier has no fallout of the conductive path, thereby improving the reliability of the electrical connection.
Description
본 발명은 반도체 소자를 장착시키는 데 사용되는 필름 캐리어 및 상기 필름 캐리어 상에 장착된 반도체 소자를 포함하는 반도체 장치에 관한 것이다.The present invention relates to a semiconductor device comprising a film carrier used to mount a semiconductor element and a semiconductor element mounted on the film carrier.
반도체 소자는 종래의 필름 캐리어 방법에 의해 장착된다. 이 필름 캐리어 방법에 따라, 반도체 칩은 융기부(bump)를 경유하여 반도체 소자를 운반하거나 또는 이러한 반도체 소자를 패키징하기 위한 부재로서 기능하는 필름 캐리어 테이프에 접속된다. 융기부는 필름 캐리어 및 반도체 소자의 전극에 납을 접속하기 위한 내부 접합(bonding) 수단으로서 반도체 소자의 전극 표면에 형성되는 도전성 돌출 접속체이다.The semiconductor element is mounted by a conventional film carrier method. According to this film carrier method, a semiconductor chip is connected to a film carrier tape which functions as a member for carrying a semiconductor element or packaging such a semiconductor element via a bump. The ridge is a conductive projecting connector formed on the electrode surface of the semiconductor element as an internal bonding means for connecting lead to the film carrier and the electrode of the semiconductor element.
반도체 소자의 전극 표면 상에 융기부를 형성할 시에, 예를들어 티타늄 및 크롬의 접착 금속 층 및 융기부 금속의 확산을 방지하기 위한 구리, 플라티늄 및 팔라듐의 장벽 금속 층을 스퍼터링-에칭, 진공 증발 증착 등에 의해 전극 표면 상에 형성시키고, 그 위에 금 등의 융기부를 형성한다. 그 결과, 제조 공정이 매우 복잡해진다. 또한, 전극 표면에 융기부를 형성하는 동안 반도체 소자 및 전극 표면은 오염되거나 손상될 가능성이 있다.In forming the ridges on the electrode surface of the semiconductor device, for example, sputter-etching, vacuum evaporating the adhesive metal layer of titanium and chromium and the barrier metal layer of copper, platinum and palladium to prevent diffusion of the ridge metals. It is formed on the electrode surface by vapor deposition or the like, and a ridge such as gold is formed thereon. As a result, the manufacturing process becomes very complicated. In addition, there is a possibility that the semiconductor element and the electrode surface are contaminated or damaged during the formation of ridges on the electrode surface.
따라서, 반도체 소자의 전극 표면 상에 융기부를 포함하지 않는 방법으로서 소위 비등방성 도전성 필름, 즉 필름의 두께 방향으로 도전성을 가지는 필름을 사용하는 방법 사용이 제시되고 있다. 이러한 비등방성 도전성 필름의 예로는 절연 필름 내에서 필름 두께 방향으로 지향되어 그 안에 분산되는 카본 블랙, 흑연, 니켈, 구리 및 은과 같은 도전성 입자를 함유한 필름이 있다. 그러나, 이러한 비등방성 도전성 필름은 도전성 입자의 지향성이 불충분하여 필름 캐리어상의 납과 반도체 소자의 전극간의 전기 접속이 불확실하게 되며, 그 결과 전기 접속의 신뢰도가 저하된다.Therefore, the use of the so-called anisotropic conductive film, ie, a film having conductivity in the thickness direction of the film, has been proposed as a method of not including a ridge on the electrode surface of the semiconductor element. An example of such an anisotropic conductive film is a film containing conductive particles such as carbon black, graphite, nickel, copper and silver which are oriented in the film thickness direction in the insulating film and dispersed therein. However, such an anisotropic conductive film is insufficient in directivity of the conductive particles, and the electrical connection between lead on the film carrier and the electrode of the semiconductor element is uncertain, and as a result, the reliability of the electrical connection is lowered.
또한, 반도체 소자의 전극과 직접 접속을 하기 위해 필름 캐리어의 납측 상에 융기부를 형성하는 것이 제안된다. 그러나, 이 방법은 접속과정 동안에 세심한 주의가 필요할 뿐만 아니라 이러한 반도체 소자에 필요한 회로 또는 융기부를 형성하기가 용이치 않으므로, 반도체 소자의 미세 피치(fine-pitched) 또는 고밀도의 와이어링을 처리할 수 없다.It is also proposed to form a ridge on the lead side of the film carrier for direct connection with the electrodes of the semiconductor element. However, this method requires not only careful attention during the connection process, but also it is not easy to form a circuit or a ridge necessary for such a semiconductor device, and thus cannot handle fine-pitched or high-density wiring of the semiconductor device. .
또한, 절연 필름의 표면 상에 납 및 도전 회로를 갖는 필름 캐리어가 사용될 수도 있다. 그러나, 이 방법은 외부 납 접착 면적이 내부 납 접착 면적보다 커짐으로써 최종 장착 면적이 반도체 소자의 면적보다 커지기 때문에, 반도체 소자의 소형화에 적합치 않다는 문제점이 있다.In addition, a film carrier having lead and conductive circuits on the surface of the insulating film may be used. However, this method has a problem in that it is not suitable for miniaturization of the semiconductor element because the final lead area becomes larger than that of the semiconductor element by the outer lead bonding area being larger than the inner lead bonding area.
필름 캐리어 상에 장착된 반도체 소자는 절연 수지로써 성형(molding) 및 밀봉됨으로써 보호된다. 그러나, 필름 캐리어가 노출된 도전 회로를 갖는 경우, 절연밀봉 수지가 도전 회로에 직접 접촉하게 된다. 이에 따라, 도전 회로를 구성하는 금속 및 절연 수지간의 접착이 열악하게 되며, 대기중의 수증기나 다른 물질이 이 둘간의 접촉 영역에 침투하여 반도체 장치의 신뢰도를 저하시킬 수도 있다.The semiconductor element mounted on the film carrier is protected by molding and sealing with insulating resin. However, when the film carrier has an exposed conductive circuit, the insulating sealing resin is in direct contact with the conductive circuit. As a result, adhesion between the metal constituting the conductive circuit and the insulating resin becomes poor, and water vapor or other substances in the air may penetrate into the contact area between the two and lower the reliability of the semiconductor device.
따라서, 반도체 소자의 미세 피치 또는 고밀도의 와이어링을 충분히 처리할 수 있고, 내부 납 접합 및 외부 납 접합에서 우수한 접속을 제공할 수 있으며, 장착 면적을 가능한 한 적게 차지하도록 하는 필름 캐리어가 제안되었다. 이러한 필름 캐리어의 구조는 도전 회로가 절연 필름 상에 형성되지 않고 절연 필름내에 완전히 삽입되며, 삽입된 도전 회로의 표면이 노출되도록 이 절연 필름에 개구(opening)가 형성되고, 도전 경로의 표면을 경유하여 도전 회로와 반도체 소자의 전극 또는 반도체 외부 기판의 도달부(landing part)간의 전기 접속이 가능하도록 이 도전 경로를 형성하기 위해 상기 개구에 도체가 충전(充塡)된다.Therefore, film carriers have been proposed that can sufficiently handle fine pitch or high density wiring of semiconductor devices, provide excellent connections in internal lead bonding and external lead bonding, and occupy as little mounting area as possible. The structure of such a film carrier is such that the conductive circuit is not formed on the insulating film but is completely inserted into the insulating film, an opening is formed in the insulating film so that the surface of the inserted conductive circuit is exposed, and via the surface of the conductive path Thus, a conductor is filled in the opening to form this conductive path so as to allow electrical connection between the conductive circuit and the electrode of the semiconductor element or the landing part of the semiconductor external substrate.
이러한 구조는 땜납 등을 사용하여 외부 기판과 접속된 후 결함이 있는 반도체 소자로 대체되는 경우에 도전 경로와 도전 회로간의 약한 접착력 때문에 도전경로가 절연성 필름으로부터 떨어져 나간다는 문제점이 있다.Such a structure has a problem in that the conductive path is separated from the insulating film because of the weak adhesion between the conductive path and the conductive circuit when it is replaced with a defective semiconductor element after being connected to an external substrate using solder or the like.
따라서, 전술한 문제점을 해소하기 위한 본 발명의 목적은 반도체 소자의 미세 피치 또는 고밀도의 와이어링을 충분히 처리하고, 내부 납 접합 및 외부 납 접합 모두에서의 신뢰성있는 접속을 제공하며, 장착 면적을 최대 가능한 정도로 감소시켜 융기부와 도전 회로간에 우수한 접착을 제공하고 적절한 수리가 가능한 필름 캐리어를 제공하는 것이다.Accordingly, an object of the present invention to solve the above-mentioned problems is to sufficiently handle fine pitch or high density wiring of semiconductor devices, provide reliable connection in both internal and external lead junctions, and maximize the mounting area. It is reduced to the extent possible to provide good adhesion between the ridges and the conductive circuits and provide a film carrier that can be properly repaired.
본 발명의 다른 목적은 반도체 소자에 본 발명의 필름 캐리어를 접속시킨 후에도 필름 캐리어의 특징을 갖는 반도체 장치를 제공하는 것이다.Another object of the present invention is to provide a semiconductor device having the characteristics of a film carrier even after the film carrier of the present invention is connected to a semiconductor element.
도 1은 본 발명의 필름 캐리어의 일실시예의 개략도.1 is a schematic diagram of one embodiment of a film carrier of the present invention.
도 2는 절연 기판의 양 측면에 개구가 형성되는 본 발명의 필름 캐리어의 다른 실시예의 개략도.2 is a schematic view of another embodiment of a film carrier of the present invention in which openings are formed on both sides of an insulating substrate.
도 3(A)는 본 발명의 반도체 장치의 일 실시예의 개략 단면도.3A is a schematic cross-sectional view of one embodiment of a semiconductor device of the present invention.
도 3(B)는 본 발명의 반도체 장치의 다른 실시예의 개략 단면도.3B is a schematic cross-sectional view of another embodiment of the semiconductor device of the present invention.
도 4(A) 내지 도 4(E)는 본 발명의 반도체 소자의 제조 방법에 대한 일실시예의 개략 단면도.4A to 4E are schematic cross-sectional views of one embodiment of a method of manufacturing a semiconductor device of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
A : 필름 캐리어A: Film Carrier
B : 반도체 소자B: semiconductor device
C : 절연 수지C: Insulation Resin
1 : 절연 기판1: insulated substrate
2, 21, 22 : 도전 회로2, 21, 22: conductive circuit
3 : 개구3: opening
본 발명의 필름 캐리어는 도전 회로가 절연 기판의 일측면 또는 내측에 형성되고,In the film carrier of the present invention, the conductive circuit is formed on one side or the inside of the insulating substrate,
도전 회로가 절연 기판의 일측면에 형성되는 경우에, 도전 경로가 형성되는위치의 상기 절연 기판의 다른 측에 개구가 형성되며,In the case where the conductive circuit is formed on one side of the insulated substrate, an opening is formed in the other side of the insulated substrate at the position where the conductive path is formed,
도전 회로가 절연 기판의 내측면에 형성되는 경우에, 도전 경로가 형성될 위치의 상기 절연 기판의 일측면 또는 양 측면에 개구가 형성되며,When the conductive circuit is formed on the inner side of the insulated substrate, openings are formed on one side or both sides of the insulated substrate at the position where the conductive path is to be formed,
상기 개구는 상기 절연 기판의 표면으로부터 도전 회로의 표면으로 연장하는 관통홀(through-hole)과, 상기 모든 개구 주변으로 동일하게 연장되는 직경으로 상기 관통홀보다 하단부에 있는 개구부에 관하여 도전 회로 표면에 형성되는 오목부를 구비하며, 아울러 상기 개구는 도전 경로를 형성하도록 도전성 재료로 충전되는 것을 특징으로 한다.The opening is formed in the surface of the conductive circuit with respect to the opening through-hole extending from the surface of the insulating substrate to the surface of the conductive circuit and the opening at the lower end of the through-hole with a diameter equally extending around all the openings. And a recess formed, wherein the opening is filled with a conductive material to form a conductive path.
최적의 오목부는 다음의 조건 (A) ∼ (C)를 만족시킨다.The optimum concave portion satisfies the following conditions (A) to (C).
(A) Y ≤ Z/2 에서, Y는 관통홀의 하부 에지에서 오목부의 바닥부까지 즉, 도전 회로의 두께 방향의 길이이고, Z는 오목부가 형성되지 않는 경우 도전 회로의 두께이다.(A) In Y ≦ Z / 2, Y is the length from the lower edge of the through hole to the bottom of the recess, that is, the length in the thickness direction of the conductive circuit, and Z is the thickness of the conductive circuit when the recess is not formed.
(B) X ≤ W/2 에서, X는 관통홀의 하부 에지에서 오목부의 외주까지의 거리이고, W는 관통홀의 하부 에지에서 도전 회로의 단부까지의 X 방향의 거리이다.(B) In X ≦ W / 2, X is the distance from the lower edge of the through hole to the outer periphery of the recess, and W is the distance in the X direction from the lower edge of the through hole to the end of the conductive circuit.
(C) 1/3 ≤ X/Y ≤ 1 에서, Y는 상기 (A)에서 정의된 바와 같고, X는 상기 (B)에서 정의된 바와 같다.(C) At 1/3 ≦ X / Y ≦ 1, Y is as defined in (A) above, and X is as defined in (B) above.
본 발명의 반도체 장치는 본 발명의 필름 캐리어의 접촉부에 접속된 반도체 소자의 전극을 포함한다.The semiconductor device of this invention contains the electrode of the semiconductor element connected to the contact part of the film carrier of this invention.
본 발명에 사용된 바와 같이 "반도체 소자"는 실리콘 웨이퍼상의 매트릭스와 웨이퍼 다이싱(dicing) 후의 각각의 실리콘 칩과 같은 반도체 소자들의 어셈블리와, 반도체 장치를 장착하기 위한 회로 기판, LCD 용의 회로 기판, 하이브리드 IC와 같은 미세 피치 회로기판을 망라하고 있으며, "도전 회로"는 와이어링 패턴, 전극, 납 등을 포함하는 폭 넓은 개념을 의미한다.As used herein, a "semiconductor device" is an assembly of semiconductor devices, such as a matrix on a silicon wafer and each silicon chip after wafer dicing, a circuit board for mounting the semiconductor device, a circuit board for an LCD. And a fine pitch circuit board such as a hybrid IC, and a "conductive circuit" means a broad concept including a wiring pattern, an electrode, and a lead.
도면을 참조하여 본 발명의 필름 캐리어를 보다 상세히 설명한다.The film carrier of the present invention will be described in more detail with reference to the drawings.
도 1은 개구의 세로축을 따라 절단한 본 발명의 필름 캐리어의 한 실시예를 나타내는 도면이다. 이 실시예는 절연 기판의 일측면에만 개구를 갖는 본 발명의 필름 캐리어를 나타내고 있다. 도 1에 나타낸 바와 같이, 본 발명의 필름 캐리어는 도전 회로(2)가 절연 기판(1)의 내측에 형성되고, 개구(3)가 상기 절연 기판(1)의 일측면의 적절한 위치에 형성되며, 상기 도전 회로는 개구(3)의 하부면에서 노출되고, 도전성 재료가 도전 경로(4)를 형성하도록 상기 개구에 충전되는 구조이다. 도전 경로(4)의 상단부는 외부의 접촉 대상과의 전기적 접속을 형성하기 위한 접촉부(5)의 기능을 한다. 이 실시예에서 개구에 충전된 도전성 재료는 접촉부(5)가 되는 융기부를 형성하도록 절연 기판의 표면으로부터 돌출한다.1 is a view showing one embodiment of the film carrier of the present invention cut along the longitudinal axis of the opening. This embodiment shows the film carrier of the present invention having an opening only on one side of the insulating substrate. As shown in FIG. 1, in the film carrier of the present invention, the conductive circuit 2 is formed inside the insulating substrate 1, and the opening 3 is formed at an appropriate position on one side of the insulating substrate 1. The conductive circuit is exposed on the lower surface of the opening 3 and is filled in the opening so that a conductive material forms the conductive path 4. The upper end of the conductive path 4 functions as the contact portion 5 for forming an electrical connection with an external contact object. In this embodiment, the conductive material filled in the opening protrudes from the surface of the insulating substrate to form a ridge to be the contact portion 5.
개구(3)는 절연 기판(1)의 표면(1a)으로부터 도전 회로(2)의 표면(2a)으로 연장하는 관통홀(3a)과, 상기 개구의 모든 주변에 동일한 직경방향으로 연장하는 관통홀의 하단부에서 개구 주위의 도전 회로의 표면에 형성되는 오목부로 구성되며, 관통홀과 오목부는 버섯 모양을 형성한다.The opening 3 is formed of a through hole 3a extending from the surface 1a of the insulating substrate 1 to the surface 2a of the conductive circuit 2, and a through hole extending in the same radial direction around all of the openings. It consists of a recess formed on the surface of the conductive circuit around the opening at the lower end, and the through hole and the recess form a mushroom shape.
이러한 구성은 다음의 이점을 제공한다.This configuration provides the following advantages.
① 개구내에 도전성 재료를 충전함으로써 형성된 도전 경로는 오목부에서 관통홀의 직경보다 더 큰 외부 직경을 가지며, 오목부는 도전 경로가 개구로부터 쉽사리 떨어지지 않도록 절연 기판에 대해 상대적인 버어(burr) 역할을 한다.The conductive path formed by filling the conductive material in the opening has an outer diameter larger than the diameter of the through hole in the recess, and the recess serves as a burr relative to the insulating substrate so that the conductive path does not easily fall from the opening.
② 도전 회로에 대한 오목부의 형태 및 크기 결정시에 상기 요구 조건(A)∼(C)에 부합함으로써 도전성 재료로 충전된 오목부는 도전 회로의 크기에 부합되는 최적의 기계적 강도를 항상 갖게 되고, 상기 도전 회로와 우수한 접촉을 유지하게 된다.(2) When the shape and size of the concave portion for the conductive circuit are determined, the concave portion filled with the conductive material by satisfying the above requirements (A) to (C) will always have an optimum mechanical strength corresponding to the size of the conductive circuit, Maintain good contact with the circuit.
요구조건 ②는 이하에서 상술된다. 예를들어 도 1에 나타낸 바와 같이, 관통홀(3a)의 하부 에지로부터 오목부(3c)의 하부까지인 도전 회로의 두께 방향의 길이는 Y 이고, 오목부가 형성되지 않을 때 도전 회로의 두께는 Z 이며, Y는 항상 Z의 1/2 이상이 되지 않는 것이 바람직하다. Y 가 Z의 1/2 이상이면 오목부가 도전 회로를 관통하는 문제가 발생할 수도 있다.The requirement ② is detailed below. For example, as shown in FIG. 1, the length in the thickness direction of the conductive circuit from the lower edge of the through hole 3a to the lower portion of the recess 3c is Y. When the recess is not formed, the thickness of the conductive circuit is It is preferable that it is Z and Y does not always become 1/2 or more of Z. If Y is 1/2 or more of Z, a problem may occur in which the recess penetrates the conductive circuit.
관통홀(3a)의 하부 에지로부터 오목부(3c)의 외주까지의 거리가 X 이고, 관통홀의 하부 에지로부터 도전 회로의 단부까지의 X 방향 거리가 W 일 때, X는 항상 W의 1/2 이하가 바람직하다. X 가 W의 1/2 보다 크면 절연 기판과 도전 회로간의 접착은 문제가 될 정도로 낮아진다.When the distance from the lower edge of the through hole 3a to the outer circumference of the recess 3c is X and the distance in the X direction from the lower edge of the through hole to the end of the conductive circuit is W, X is always 1/2 of W. The following is preferable. If X is larger than 1/2 of W, the adhesion between the insulating substrate and the conductive circuit is low enough to be a problem.
Y가 Z의 1/2보다 크고 X는 W의 1/2보다 크면, 비획일적인 방법으로 도전 회로는 에칭 처리에 사용되는 힘에 반작용하고 오목부의 크기가 일치하지 않는다. 결국, 도전성 물질이 개구에 충전되고 융기부를 형성하기 위해 절연 기판의 표면으로부터 돌출하게 되는 경우에, 절연 기판의 표면에서 융기부의 상부, 즉 융기부 높이까지의 수직 거리가 가변하여, 접촉 신뢰도가 저하된다.If Y is greater than 1/2 of Z and X is greater than 1/2 of W, in a non-uniform manner the conductive circuit reacts to the forces used in the etching process and the size of the recesses does not match. As a result, when the conductive material is filled in the openings and protrudes from the surface of the insulated substrate to form the ridges, the vertical distance from the surface of the insulated substrate to the upper portion of the ridges, that is, the height of the ridges, is variable, resulting in poor contact reliability. do.
또한, 바람직하게 X/Y는 1/3보다 작지않으며, 1보다 크지않다. X/Y가 1/3보다 작으면, X가 짧아서 절연 기판상의 포획은 작아진다. 결과적으로, 장력이 낮아져서 도전 경로는 개구로부터 쉽게 벗어나게 된다. X/Y가 1보다 크면, X는 길고 Y는 짧아져서 전단력이 작아지게 된다.Also preferably X / Y is not less than 1/3 and not greater than one. If X / Y is smaller than 1/3, X is short and the capture on the insulating substrate is small. As a result, the tension is lowered so that the conductive path is easily out of the opening. If X / Y is greater than 1, X is long and Y is short, resulting in a small shear force.
절연 기판의 물질은 내부 도전 회로, 내측으로부터 표면까지의 도전 경로 및 일부 경우에는 표면상의 융기부를 안정되게 지지할 수 있는한 어떠한 특정 제약에도 영향을 받지 않으며 실제로 전기적으로 절연된다. 특정 실시예로는 폴리에스테르 수지, 에폭시 수지, 우레탄 수지, 폴리스티렌 수지, 폴리에틸렌 수지, 폴리아미드 수지, 폴리이미드 수지, 아크릴로니트릴-부타디엔-스티렌 혼성중합체 수지(ABS 수지), 폴리카보네이트 수지, 실리콘 수지 및 불소수지와 같은 다양한 열경화성 수지 및 열가소성 수지를 포함하는데, 뛰어난 열저항, 열에 대한 크기 안정성 및 기계적 강도의 관점에서 폴리이미드 수지가 좋다. 절연충의 두께는 특별하게 제한되지는 않으나 충분한 기계적 강도와 가요성을 얻기위해 대략 2∼500 ㎛, 바람직하게는 5∼150 ㎛ 이다.The material of the insulating substrate is virtually electrically insulated without any specific constraints as long as it can stably support the inner conductive circuit, the conductive path from the inside to the surface, and in some cases the ridges on the surface. Specific examples include polyester resins, epoxy resins, urethane resins, polystyrene resins, polyethylene resins, polyamide resins, polyimide resins, acrylonitrile-butadiene-styrene interpolymer resins (ABS resins), polycarbonate resins, silicone resins And various thermosetting resins and thermoplastic resins such as fluororesins, and polyimide resins are preferred in view of excellent heat resistance, heat stability, and mechanical strength. The thickness of the insulating insect is not particularly limited but is approximately 2 to 500 µm, preferably 5 to 150 µm, in order to obtain sufficient mechanical strength and flexibility.
도전 회로는 절연 기판의 내측 또는 개구없는 측면상의 기판 상에 형성될 수 있다.The conductive circuit can be formed on the substrate on the inner side or without side of the insulating substrate.
도전 회로의 물질은 도전율을 갖기만하면 되고 다양한 금속에 의해 예증되었다. 구리는 저항이 작고 배선 영역의 폭을 축소하여 미세한 피치를 실현하고 고속으로 신호를 전송할 수 있어 적당하다.The material of the conductive circuit only needs to have conductivity and has been exemplified by various metals. Copper is suitable because of its small resistance and narrow width of wiring area to realize fine pitch and transmit signals at high speed.
도전 회로의 두께는 특별히 제한되지는 않으나 일반적으로 1∼200 ㎛, 바람직하게는 대략 5∼80 ㎛이다.The thickness of the conductive circuit is not particularly limited but is generally 1 to 200 mu m, preferably about 5 to 80 mu m.
개구의 형태 및 크기는 도전성 물질이 개구를 충전하고 절연 기판의 개구가 접촉부로서 사용되는 구조 또는 융기부가 형성되고 개구가 상기 융기부 및 도전 회로간의 도전 경로로서 사용되는 구조에 따라 내부에 포함된 도전 회로의 폭을 고려하여 결정될 수 있다.The shape and size of the openings may be defined by the conductive material filling the openings and the conductivity contained within, depending on the structure in which the ridges are formed and the openings are used as conductive paths between the ridges and the conductive circuits. It may be determined in consideration of the width of the circuit.
관통홀의 형태는 주로 원주형 또는 원형 원뿔 형태이다.The shape of the through hole is mainly in the form of a columnar or circular cone.
절연 기판의 표면상의 개구 크기는 대략 5∼200 ㎛이고, 바람직하게는 8∼100 ㎛이다.The opening size on the surface of the insulated substrate is approximately 5 to 200 mu m, preferably 8 to 100 mu m.
도전 회로의 개구의 일부로서 형성되는 만곡부의 형태는 직경이 관통홀의 하단부의 직경보다 크다면 어떤 형태도 가능하며, 예컨대 반구형 또는 사다리꼴일 수 있다.The shape of the bent portion formed as part of the opening of the conductive circuit can be any shape as long as the diameter is larger than the diameter of the lower end of the through-hole, for example hemispherical or trapezoidal.
개구는 기판에 개구를 형성하는 데 일반적으로 사용되는 공지된 방법으로 형성될 수 있다. 관통홀 및 만곡부는 서로 다른 물질로 형성되므로 이들은 서로 다른 방법으로 형성된다.The openings can be formed by known methods commonly used to form openings in the substrate. Since the through-holes and the bends are formed of different materials, they are formed in different ways.
예컨대, 관통홀은 예컨대 펀칭, 사진석판 처리, 플라즈마 처리, 화학적 에칭 처리 및 레이저 처리와 같은 기계적 처리에 의해 형성될 수 있는데, 미세 피치형 제품을 위해 요구되는 정교한 처리에는 가능한 레이저 처리가 좋다. 특히, 자외선 범위의 발진 파장을 갖는 자외선 레이저를 사용하는 것이 바람직하다.For example, the through-holes can be formed by mechanical treatments such as, for example, punching, photolithography, plasma treatment, chemical etching treatment, and laser treatment. Laser processing is possible for the sophisticated processing required for fine pitched products. In particular, it is preferable to use an ultraviolet laser having an oscillation wavelength in the ultraviolet range.
도전 회로의 만곡부는 예컨대, CO2레이저를 사용하는 건식 에칭 또는 화학적 에칭 및 전해 에칭과 같은 습식 에칭에 의해 형성될 수 있다. 도전 회로가 금속으로 형성되는 경우에는, 일정한 에칭을 할 수 있으며 대량 생산에 뛰어난 화확적 에칭이 적당하다. 화확적 에칭에 있어서, X와 Y로 언급한 만곡부의 깊이 및 외측 직경은 액체 성분, 온도, 시간, 도포되는 액체의 양 및 도포 방법 등을 변화시킴으로써 조절된다.The curvature of the conductive circuit can be formed by, for example, dry etching using a CO 2 laser or wet etching such as chemical etching and electrolytic etching. In the case where the conductive circuit is formed of a metal, constant etching can be performed, and a chemical etching excellent in mass production is suitable. In chemical etching, the depth and outer diameter of the bends referred to as X and Y are adjusted by varying the liquid component, temperature, time, amount of liquid applied, application method, and the like.
도전 회로가 절연 기판의 내부에 형성되면, 개구는 절연 기판의 양 측면 상에 형성될 수 있다. 선택적으로, 도 2에 도시된 바와 같이 도전 회로는 기판의 양측면상의 개구중에서 (31, 34) 또는 (32, 33)이 소정 결합된 만곡부간에 형성될 수 있다. 이러한 구조는 절연 기판의 평면을 통과하는 방향으로 도전하는 뛰어한 필름 캐리어를 제공한다.If the conductive circuit is formed inside the insulating substrate, the openings may be formed on both sides of the insulating substrate. Optionally, as shown in FIG. 2, a conductive circuit can be formed between curved portions in which (31, 34) or (32, 33) are predetermined coupled in openings on both sides of the substrate. This structure provides an excellent film carrier that conducts in the direction passing through the plane of the insulated substrate.
개구를 충전하는 도전성 물질은 도전율을 갖기만하면 되며, 금, 은, 구리, 백금, 아연, 주석, 니켈, 코발트, 인듐, 로듐, 크롬, 텅스텐 및 루테늄과 같은 공지된 금속 물질 및 상기와 동일한 성분(예컨대, 땜납, 니켈-주석 및 금-코발트)을 포함하는 다양한 합금일 수 있다.The conductive material filling the opening only needs to have conductivity, and known metal materials such as gold, silver, copper, platinum, zinc, tin, nickel, cobalt, indium, rhodium, chromium, tungsten, and ruthenium and the same components as the above ( For example, solder, nickel-tin and gold-cobalt).
도전성 물질이 개구를 충전하고 돌출부가 융기부로서 사용된다면, 개구를 충전하는 데 사용되는 상기 물질 및 상기 융기부의 물질은 동일하거나 다를 수 있으며 목적에 따라 결정된다.If a conductive material fills the opening and the protrusion is used as a ridge, the material used to fill the opening and the material of the ridge may be the same or different and are determined for the purpose.
도 1에서, 예컨대, 도전 회로(2)에 접속되는 만곡부(3c)를 포함하는 도전 경로(4)는 구리와 같이 낮은 저항을 갖는 경제적인 금속으로 형성되고, 반도체 소자의 전극과 접촉하는 융기부(5)의 표면층은 금과 같이 접속시 신뢰성 있는 물질로 형성된다.In Fig. 1, for example, the conductive path 4 including the curved portion 3c connected to the conductive circuit 2 is formed of an economical metal having a low resistance, such as copper, and a ridge contacting the electrode of the semiconductor element. The surface layer of (5) is formed of a reliable material at the time of connection, such as gold.
융기부(5) 및 외부 전극이 땜납에 의해 접속되는데, 특히, 융기부의 표면층이 금, 백금 및 주석과 같이 땜납으로 쉽게 액체가 되는 물질로 형성된다면, 니켈, 텅스텐 및 탄탈과 같이 땜납으로 쉽게 액체가 되지 않는 물질이 융기부의 표면층과 도전 경로간에 바람직하게 사용된다.The ridge 5 and the external electrode are connected by solder, in particular, if the surface layer of the ridge is formed of a material which is easily liquid with solder such as gold, platinum and tin, it is easily liquid with solder such as nickel, tungsten and tantalum. A material that does not become is preferably used between the surface layer of the ridge and the conductive path.
상기 개구내에 도전성 물질을 충전시키는 방법은 예컨대, 전해 도금 및 비전해 도금, CVD, 도전성 물질이 침전하도록 상기 개구를 용융 금속 용액기(bath)에 가라앉히는 것을 포함하는 화학적 충전, 처리를 용이하게 하기 위해 전극으로서 도전 회로를 사용하는 전해 도금 제공에 우선하여 압력으로 상기 개구에 도전성 물질을 주입하는 것을 포함하는 물리적 충전 방법을 포함한다. 따라서, 본 발명의 도전성 물질의 충전은 상기의 화학적 침전뿐만 아니라 도전성 물질의 기계적 충전을 포함하는 광범위한 개념을 나타낸다.The method of filling a conductive material in the opening facilitates chemical filling, processing, including, for example, electrolytic plating and electroless plating, CVD, and submerging the opening in a molten metal bath to precipitate the conductive material. To physically inject the conductive material into the opening at a pressure prior to providing electrolytic plating using the conductive circuit as an electrode. Thus, the filling of the conductive material of the present invention represents a broad concept including the mechanical precipitation of the conductive material as well as the above chemical precipitation.
상기 융기부의 높이가 특별히 제한되지 않기 때문에, 소형 반도체 소자에 사용하는 것은 약 3∼30 ㎛가 적합하다.Since the height of the said raised part is not specifically limited, About 3-30 micrometers is suitable for using for a small semiconductor element.
상기 융기부의 형태는 상기 융기부가 접촉하는 목표물과 전기 접촉을 하면 어떤 형태도 될 수 있다. 예를 들면, 상기 형태는 도 1에 도시되어 있는 바와 같은 버섯(우산), 반구, 프리즘, 컬럼, 구 또는 뿔(예컨대, 원뿔 및 피라미드) 형태일 수도 있다. 절연 기판 평면상의 융기부의 형태는 예컨대, 삼각형, 정방형, 직사각형, 사다리꼴, 평행사변형 또는 다른 다각형일 수 있다.The ridge may have any form when it comes into electrical contact with a target to which the ridge contacts. For example, the form may be in the form of a mushroom (umbrella), hemisphere, prism, column, sphere or horn (eg cone and pyramid) as shown in FIG. 1. The shape of the ridges on the insulating substrate plane may be, for example, triangular, square, rectangular, trapezoidal, parallelogram or other polygons.
융기부는 접속의 용이한 위치결정 및 반도체 소자의 전극 또는 외부 기판의 도달부와의 안정된 접속에 도움이 된다. 그러나 역으로, 융기부에 도전 경로의 단부를 형성하지 않고 절연 기판의 표면과 같은 레벨로 형성하거나, 또는 오목부에 동일하게 형성한 설계는 접촉 상대의 형태에 따라서 적용될 수 있고, 임의 설계가 반도체 소자의 배치 및 필름 캐리어에 접속될 외부 기판, 회로의 형태 등에 따라 사용될 수 있다.The ridge helps in easy positioning of the connection and stable connection with the electrode of the semiconductor element or the reaching portion of the external substrate. However, on the contrary, a design formed at the same level as the surface of the insulated substrate without forming an end portion of the conductive path in the ridge, or formed in the same manner as the recessed portion can be applied depending on the shape of the contact counterpart, and any design is a semiconductor. It may be used depending on the arrangement of the elements and the external substrate to be connected to the film carrier, the form of the circuit and the like.
상기 반도체 장치의 일실시예가 본 발명의 필름 캐리어에 반도체 소자를 접속함으로써 얻어지는 것으로 이하에 도시된다.One embodiment of the semiconductor device is shown below as obtained by connecting a semiconductor element to the film carrier of the present invention.
도 3(A) 및 도 3(B)는 본 발명의 반도체 장치에 관한 실시예의 개략적인 단면도이다. 상기 도면에서, 해칭(hatching)이 영역을 구분한다. 상기 도면에 도시되어 있는 실시예에서, 필름 캐리어(A)는 양 측면에 임의의 필요한 수의 개구를 갖고, 도 2에 도시되어 있는 실시예와 같이 상부 표면에 융기부를 갖는 도전 경로를 가지며, 반도체 소자(B)는 상기 필름 캐리어의 일측면에 접속되고, 절연 수지(C)는 반도체 소자가 접속되는 상기 필름 캐리어의 일측면의 전체 표면 대부분과 상기 반도체 소자를 성형한다.3A and 3B are schematic cross-sectional views of an embodiment of the semiconductor device of the present invention. In this figure, hatching separates the areas. In the embodiment shown in this figure, the film carrier A has any necessary number of openings on both sides, and has a conductive path having ridges on its top surface as in the embodiment shown in FIG. The element B is connected to one side of the film carrier, and the insulating resin C forms most of the entire surface of one side of the film carrier to which the semiconductor element is connected and the semiconductor element.
상기 필름 캐리어(A)에서, 도전 회로(21, 22)는 절연 회로의 상이한 시스템이고, 가요성 절연 기판(1)에 삽입된다. 상기 절연 기판(1)의 양 측면에 형성되는 융기부(51a 및 51b, 52a 및 52b)는 각각 도전 회로(21, 22)에 의해 각각 전도되고, 일측면에 형성된 상기 융기부(51a 및 51b)는 각각 상기 반도체 소자(B)에 형성되는 전극(B1, B2)에 전기 접속된다. 또한, 상기 융기부(51a, 51b, 52a, 52b)는 각각의 상대 융기부의 우측 후방에 형성되지 않고 각각의 도전 회로의 세로 방향에 관계하여 비슴듬히 위치된다. 도 3(A) 및 도 3(B)의 실시예의 차이는 사용되는 필름 캐리어(A)내의 상기 기판(22)의 양 측면 상에 형성되는 융기부 사이의 위치적 관계에 있다. 특히, 상기 반도체 장치의 표면상의 노출된 융기부(51b, 52b)는 도 3(A)에서 기판의 외부 둘레쪽으로 상기 반도체 장치의 내부의 상기 융기부(51a, 52a)와 관련하여 비슴듬히 위치되고, 도 3(B)에서는 그렇지 않다. 특히 도 3(B)의 실시예에서 , 상기 반도체 소자의 표면 상에 노출된 융기부(51b, 52b)는 각각 상기 융기부(51b, 52b)로부터 상기 기판의 중앙을 쪽으로 위치되며, 그것에 의해 상기 필름 캐리어(A)의 영역의 증가를 방지하고 상기 반도체 장치에 의해 상기 필름 캐리어상의 반도체 소자(B)와 같은 동일 영역에 점유되는 영역을 감소시킨다는 이점을 갖는다. 이 실시예는 도 3(B)의 다수의 반도체 장치가 결합 회로 기판 상에서 서로 바로 다음에 위치되는 영역에 고밀도로 장착될 때, 예컨대, 하나의 반도체 장치에 대응하는 상기 결합 회로 기판 상에 형성될 도체는 후속 반도체 장치에 대응하는 후속 도체에 너무 근접하게 있지 않고, 바람직하게는 충분한 절연 거리를 유지할 수 있기 때문에, 특히 바람직하다.In the film carrier A, the conductive circuits 21 and 22 are different systems of insulating circuits and are inserted into the flexible insulating substrate 1. The ridges 51a and 51b, 52a, and 52b formed on both sides of the insulating substrate 1 are conducted by the conductive circuits 21 and 22, respectively, and the ridges 51a and 51b formed on one side thereof. Are electrically connected to electrodes B1 and B2 formed in the semiconductor element B, respectively. Incidentally, the ridges 51a, 51b, 52a, 52b are not formed at the right rear of each of the relative ridges, but are located at an angle relative to the longitudinal direction of each conductive circuit. The difference in the embodiment of FIGS. 3A and 3B lies in the positional relationship between the ridges formed on both sides of the substrate 22 in the film carrier A used. In particular, the exposed ridges 51b, 52b on the surface of the semiconductor device are located at an angle relative to the ridges 51a, 52a inside the semiconductor device toward the outer circumference of the substrate in FIG. In FIG. 3 (B), this is not the case. In particular in the embodiment of Fig. 3B, the ridges 51b and 52b exposed on the surface of the semiconductor element are located toward the center of the substrate from the ridges 51b and 52b, respectively, whereby It is advantageous to prevent an increase in the area of the film carrier A and to reduce the area occupied by the semiconductor device in the same area as the semiconductor element B on the film carrier. This embodiment is to be formed on the bonded circuit board corresponding to one semiconductor device, for example, when a plurality of semiconductor devices of Fig. 3B are mounted at high density in a region located next to each other on the bonded circuit board. The conductor is particularly preferred because the conductor is not too close to the subsequent conductor corresponding to the subsequent semiconductor device and can preferably maintain a sufficient insulation distance.
외부 기판(도시 생략)의 도달부에 형성되는 상기 반도체 장치의 융기부(51a, 52a)를 접속함으로써, 상기 반도체 소자(B)의 전극(B1, B2)과 도달부는 이방성 방향(절연층의 두께 방향)으로 도통된다.By connecting the raised portions 51a, 52a of the semiconductor device formed in the reach of the external substrate (not shown), the electrodes B1, B2 and the reach of the semiconductor element B are anisotropic in direction (thickness of the insulating layer). Direction).
따라서, 상기 반도체 소자를 본 발명의 필름 캐리어에 접속시켜 구성되는 반도체 장치에 상기에서 언급된 본 발명의 필름 캐리어의 동작으로 제공되는 이득 특성을 부가하는 것이 가능하며, 그것에 의해 상기 필름 캐리어가 수선가능성을 충분히 만족시킬 때 미세 피치 또는 고밀도 와이어링을 실현할 수 있다.Therefore, it is possible to add gain characteristics provided by the operation of the film carrier of the present invention mentioned above to a semiconductor device constructed by connecting the semiconductor element to the film carrier of the present invention, whereby the film carrier is repairable Fine pitch or high density wiring can be realized when it satisfies the above.
에폭시 수지 및 실리콘 수지와 같은 공지된 절연 수지가 상기 반도체 소자를 성형 및 밀봉하는 데 사용될 수 있다.Known insulating resins such as epoxy resins and silicone resins can be used to mold and seal the semiconductor device.
본 발명에 있어서, 성형을 위한 절연 수지는 도전 회로와는 접속하지 않고 접촉면을 형성하기 위해서만 절연 기판과 접속한다. 이어서, 상기 필름 캐리어는 상기 절연 기판과 우수한 접착을 하고, 따라서 상기 접촉면으로 물의 유입을 방지하며, 반도체 장치로서 매우 개선된 신뢰도를 갖는다.In this invention, the insulating resin for shaping | molding is connected with an insulated substrate only in order to form a contact surface, without connecting with a conductive circuit. Subsequently, the film carrier makes good adhesion with the insulating substrate, thus preventing the inflow of water into the contact surface, and has a greatly improved reliability as a semiconductor device.
본 발명의 반도체 장치를 생성하는 방법이 이하 기술된다. 도 4(A) 내지 4(E)는 상기 방법의 일실시예를 개략적으로 도시한다. 상기 도면 4(A) ∼ 4(E) 에서, 상기 도면에 표시되는 동일 부분에 대한 참조번호는 생략하였다. 각 형태에서의 처리는 상기 도 1에서 설명한 바와 같다.The method of producing the semiconductor device of the present invention is described below. 4A-4E schematically illustrate one embodiment of the method. In the drawings 4 (A) to 4 (E), reference numerals for the same parts shown in the drawings are omitted. The processing in each embodiment is as described in FIG. 1 above.
(1) 도 4(A)에 도시된 바와 같이, 도전 회로(21, 22)는 제1 절연 기판(11)의 일측면 상에 형성된다. 이 도전 회로는 도금, 스퍼터링, CVD 등에 의해 형성될 수 있다.(1) As shown in FIG. 4A, the conductive circuits 21 and 22 are formed on one side of the first insulating substrate 11. This conductive circuit can be formed by plating, sputtering, CVD, or the like.
그런 후, 이 도전 회로의 표면에 이르는 관통홀(31b, 32b)은 절연 기판의 영역에 형성되고, 여기에서 도전 경로는 레이저 처리에 의해 형성될 수 있으며, 도전회로는 바닥이 노출되어 있다.Then, the through holes 31b and 32b leading to the surface of the conductive circuit are formed in the region of the insulated substrate, where the conductive path can be formed by laser treatment, and the conductive circuit has its bottom exposed.
(2) 도 4(B)에 도시된 바와 같이, 제2 절연 기판(12)은 도전 회로의 양 측면을 덮도록 적층되어 도전 회로는 절연 기판 사이에 삽입된다. 절연 기판은 열 접합, 압출 성형, 주조 성형 등에 의해 적층될 수 있다. 생산을 용이하게 하기 위해서는 도전 회로는 제1 및 제2 절연 기판 사이에 삽입되는 것이 바람직하다.(2) As shown in Fig. 4B, the second insulating substrate 12 is laminated so as to cover both sides of the conductive circuit so that the conductive circuit is inserted between the insulating substrates. The insulating substrate may be laminated by thermal bonding, extrusion molding, casting molding, or the like. In order to facilitate production, a conductive circuit is preferably inserted between the first and second insulating substrates.
제1 및 제2 절연 기판의 재료는 동일할 수도 상이할 수도 있다.The materials of the first and second insulating substrates may be the same or different.
상기 기술된 바와 동일한 방식으로, 도전 회로의 표면에 이르는 관통홀(31a, 32a)은 제2 절연 기판(12) 상에 형성된다.In the same manner as described above, through holes 31a and 32a reaching the surface of the conductive circuit are formed on the second insulating substrate 12.
오목부는 관통홀(31a, 31b, 32a, 32b)의 하부면이 노출된 도전 회로의 표면을 에칭함으로써 형성된다.The recess is formed by etching the surface of the conductive circuit with the lower surfaces of the through holes 31a, 31b, 32a, and 32b exposed.
(3) 도 4(C)에 도시된 것과 같이, 관통홀과 오목부로 구성된 각각의 개구는 전해 도금함으로써 도전성 재료로 충전되어 도전 경로를 형성하게 되며, 이 도전경로는 융기부(51a, 51b, 52a, 52b)를 형성하기 위해 도전성 물질의 증착에 따라 형성되어, 필름 캐리어(A)를 얻을 수 있다.(3) As shown in Fig. 4C, each opening composed of the through hole and the concave portion is filled with a conductive material by electroplating to form a conductive path, and the conductive paths are formed by the ridges 51a, 51b, 52a, 52b) are formed by the deposition of a conductive material to obtain a film carrier A.
상기 단계 (1) 내지 (3)에 있어서, 관통홀(31a, 31b, 32a, 32b)은 제1및 제 2 절연 기판을 적층한 후 형성될 수 있다.In the above steps (1) to (3), the through holes 31a, 31b, 32a, and 32b may be formed after stacking the first and second insulating substrates.
또한, 기판의 일측면 상에 개구를 형성하여 융기부를 형성하고 나서, 다른 측면 상에 개구를 형성하는 것이 가능하다.It is also possible to form openings on one side of the substrate to form ridges, and then to form openings on the other side.
(4) 도 4(D)에 도시된 것과 같이, 반도체 소자(B)는 필름 캐리어(A) 상에 장착되고, 필름 캐리어(A)의 융기부(51a, 52b)와 반도체 소자(B)의 전극(B1, B2)는 열 접합에 의해 결합된다. 결합하는 방법은 결합될 금속의 종류에 따라 적절하게 도 4에서 사용된 방법 이외에도 초음파 접합, 리플로 납땜(reflow soldering)과 같은 방법으로 결정된다.(4) As shown in Fig. 4D, the semiconductor element B is mounted on the film carrier A, and the ridges 51a and 52b of the film carrier A and the semiconductor element B are separated from each other. The electrodes B1 and B2 are joined by thermal bonding. The bonding method is appropriately determined by methods such as ultrasonic bonding and reflow soldering in addition to the method used in FIG. 4 according to the type of metal to be bonded.
(5) 도 4(E)에 도시된 것과 같이, 필름 캐리어(A)에 결합된 반도체 소자(B)주위 영역은 변압 성형(transfer forming)함으로써 절연 수지(C)로 밀봉되어 본 발명의 반도체 장치를 제공하게 된다.(5) As shown in Fig. 4E, the region around the semiconductor element B bonded to the film carrier A is sealed with an insulating resin C by transfer forming to form a semiconductor device of the present invention. Will be provided.
상기 밀봉하는 방법은 도 4에 사용된 방법이외에도, 포팅(potting), 주조와 같은 공지된 방법으로 밀봉할 수 있다.The sealing method may be sealed by known methods such as potting and casting, in addition to the method used in FIG.
예컨대, 본 발명인 반도체 장치는 다음에 설명될 방법에 의해 구성될 수 있다.For example, the semiconductor device of the present invention can be constructed by the method to be described next.
회로 기판의 구성Circuit board
폴리이미드 프리커서(precursor) 용액이 18 ㎛ 두께의 구리 호일(foil)에 도포되어, 이 용액이 건조되고 경화되면 13 ㎛ 두께의 폴리이미드 층이 형성된다. 열가소성 폴리이미드 층은 13 ㎛ 두께의 구리 호일 상에 형성된다. 구리 호일은 1 ㎛깊이로 에칭되고, 저항 층은 구리 호일 상에 회로 패턴으로 형성된다. 그 후, 일정의 회로 패턴을 갖는 17 ㎛ 두께의 도전 회로가 포토-처리에 의해 형성된다. 도전회로에는 관통홀이 형성될 70 ㎛ 측면 사각 패드가 형성된다. 폴리이미드 프리커서 용액이 도전 회로의 측면 상에 도포되고, 이 용액이 건조되고 경화되면 10 ㎛ 두께의 커버 코팅 층을 형성하여, 회로 기판을 얻을 수 있다. 상기 패드의 커버 코팅 측은 패드의 두께가 16 ㎛가 되도록 1 ㎛ 깊이로 에칭되어 노출된다.A polyimide precursor solution was applied to an 18 μm thick copper foil so that the solution was dried and cured to form a 13 μm thick polyimide layer. The thermoplastic polyimide layer is formed on a 13 μm thick copper foil. The copper foil is etched to a depth of 1 μm and the resistive layer is formed in a circuit pattern on the copper foil. Then, a 17 탆 thick conductive circuit having a constant circuit pattern is formed by photo-processing. In the conductive circuit, a 70 mu m side square pad is formed in which a through hole is to be formed. When a polyimide precursor solution is applied on the side of the conductive circuit, and the solution is dried and cured, a 10 μm thick cover coating layer can be formed to obtain a circuit board. The cover coating side of the pad is etched and exposed to a depth of 1 μm so that the thickness of the pad is 16 μm.
관통홀 제공Through hole provided
KrF 엑시머(eximer) 레이저 빔(전송 파장은 248 nm)은 상기 언급된 회로 기판의 열가소성 폴리이미드 필름 상에 있는 마스크를 통해 조사되어, 건조 에칭에 의해 관통홀을 형성하게 된다. 하나의 회로 기판 상에 형성된 30 개의 관통홀 세트 각각은 208 개의 관통홀을 포함한다. 각 세트에 있는 관통홀은 4 개의 정점에서 하나의 관통을 가져 7 mm 측면 사각형을 형성하고 사각형의 한측의 동일 간격으로 51개의 관통홀을 형성하게 정렬된다. 208 개의 관통홀과 함께 도시된 각각의 사각형은 세로 방향에 있는 5 개의 사각형과 가로 방향에 있는 6 개의 사각형으로 구성된 매트릭스 형태로 정렬된다. 인접한 사각형 중심 사이의 거리(피치)는 세로 19 mm, 가로 13.5 mm이다.The KrF excimer laser beam (transmission wavelength 248 nm) is irradiated through a mask on the thermoplastic polyimide film of the above-mentioned circuit board to form through holes by dry etching. Each of the thirty through hole sets formed on one circuit board includes 208 through holes. The through-holes in each set are aligned to have one through at four vertices to form a 7 mm side rectangle and to form 51 through holes at equal intervals on one side of the rectangle. Each rectangle shown with 208 through-holes is arranged in a matrix consisting of five rectangles in the longitudinal direction and six rectangles in the horizontal direction. The distance (pitch) between adjacent square centers is 19 mm long and 13.5 mm wide.
각각의 관통홀이 점점 작아지고, 열가소성 폴리이미드 필름 상에 있는 개구의 직경은 69 ㎛이며, 바닥의 직경은 50 ㎛이다.Each through hole becomes smaller and smaller, the diameter of the opening on the thermoplastic polyimide film is 69 μm, and the diameter of the bottom is 50 μm.
도전 회로에 형성된 오목부Recess formed in the conductive circuit
관통홀의 O2플라즈마 에칭은 레이저 처리후 관통홀의 개구, 관통홀의 내부벽 및 관통홀에서 노출된 도전 회로 등에 잔존하는 물질을 제거 분해하고, 이로 인하여 젖음성(wettability)이 개선된다. 게다가, 관통홀의 바닥에서 노출된 구리 호일은 오목부를 형성하기 위해 주로 소프트 에칭한다. 소프트 에칭은 100 g의 소듐 퍼설페이트(sodium persulfate) 소프트 에칭 약품(Ebara-Udylite Co. Ltd에서 제공한 PB228)과 소프트 에칭 용액 1 리터에 함유된 100 ㎖ conc. 황산이 함유된 소프트 에칭 용액을 이용하여 실행된다. 초음파(40 KHz)는 3 분동안 30 ℃에서 이 용액을 도포한다.The O 2 plasma etching of the through hole removes and dissolves the material remaining in the opening of the through hole, the inner wall of the through hole, and the conductive circuit exposed from the through hole after laser treatment, thereby improving wettability. In addition, the copper foil exposed at the bottom of the through hole is mainly soft etched to form recesses. Soft etching was performed with 100 ml of conc. 100 g of sodium persulfate soft etching chemical (PB228 from Ebara-Udylite Co. Ltd) and one liter of soft etching solution. It is carried out using a soft etching solution containing sulfuric acid. Ultrasound (40 KHz) applies this solution at 30 ° C. for 3 minutes.
그러므로 형성된 오목부의 크기는, 도 1에 있는 Y는 5 ㎛이며, 도 1의 X는 3 ㎛이다.Therefore, the size of the formed recess is 5 μm in FIG. 1, and X of FIG. 1 is 3 μm.
도전 경로Challenge path
회로 기판 전체는 물로 씻겨지고, 음극과 같은 도전 회로를 이용하여 구리도금하며, 구리는 오목부와 관통홀을 충전하기 위해 딥(dip)된다. 이러한 딥 동작은 융기부에 코어를 형성하기 위해 회로 기판의 표면으로부터 1 ㎛ 돌출될 때까지 계속된다. 코어는 윤이 나는 버섯 모양 형태이다. 20 ㎖의 광택제(씨. 우에무라 & 코포레이션 리미티드의 씨컵 AC90)가 포함된 구리 도금에 사용되는 도금 용액은 1ℓ 의 도금 용액에 70 g의 황화동, 190 g의 황산, 60 ppm의 염소, 요오드 화합물 및 폴리에틸렌 글리콜을 함유한다. 도금 용액은 25 ℃이고, 전류 밀도는 5 A/dm2이고 도금 시간을 20 분이다.The entire circuit board is washed with water, copper plated using a conductive circuit such as a cathode, and copper is dipd to fill the recesses and through holes. This dip operation continues until it protrudes 1 탆 from the surface of the circuit board to form a core in the ridge. The core is in the form of a shiny mushroom. The plating solution used for copper plating with 20 ml of varnish (C. Uemura & Corporation Limited's CUP AC90) was prepared in 1 l plating solution with 70 g of copper sulfide, 190 g of sulfuric acid, 60 ppm of chlorine, iodine compound and Contains polyethylene glycol. The plating solution is 25 ° C., the current density is 5 A / dm 2 and the plating time is 20 minutes.
코어는 70 HV경도를 가지는 10 ㎛의 두께의 금 필름의 융기 접촉부를 형성하도록 금으로 도금되어, 도전 회로의 도전 경로가 완성된다. 각 관통홀 세트는 본 발명의 필름 캐리어를 제공하기 위해 절단된다. 상기의 금 도금에 사용되는 도금 용액은 베이스 용액으로서 K710(고지마 케미컬 리전트, 인크.)을 사용하여 제조되고, 금의 농도는 10 g/ℓ 이다. 도금 용액은 65℃이고, 전류 밀도는 0.6 A/dm2이며, 도금 시간은 35 분이다.The core is plated with gold to form a raised contact of a 10 μm thick gold film having a 70 HV hardness, completing the conductive path of the conductive circuit. Each set of through holes is cut to provide the film carrier of the present invention. The plating solution used for the above-mentioned gold plating is prepared using K710 (Kojima Chemical Regent, Inc.) as the base solution, and the concentration of gold is 10 g / l. The plating solution is 65 ° C., the current density is 0.6 A / dm 2 , and the plating time is 35 minutes.
위에서 제조된 본 발명의 필름 캐리어의 도전 경로의 인장 강도는 다음과 같이 결정된다. 즉, 구리 도금은 얇은 납 합금의 땜납으로 도금되고, 필름 캐리어의 융기 접촉부는 충분한 강도로 금속 결합되고, 융기 접촉부는 벗겨지고 도전 경로는 필름 캐리어로부터 제거된다. 샘플의 수는 관통홀 세트의 100 개이다. 도전 경로가 제거된 후의 필름 캐리어의 안이 관찰된다. 결국, 도전 회로와 충전된 금속 사이의접촉 영역(즉, 오목한 표면)에서 벗겨지지 않고 100 개의 모든 샘플 세트의 도전 회로에서 도전 경로는 삽입된 도전 회로의 일부를 갖는 필름 캐리어로부터 벗겨진다. 결국, 충분한 접착 강도의 금속이 도전 회로의 오목한 표면에 충전되게 한다.The tensile strength of the conductive path of the film carrier of the present invention prepared above is determined as follows. That is, copper plating is plated with a thin lead alloy solder, the raised contacts of the film carrier are metal bonded with sufficient strength, the raised contacts are peeled off and the conductive path is removed from the film carrier. The number of samples is 100 of the set of through holes. The inside of the film carrier after the conductive path is removed is observed. As a result, the conductive path is peeled off the film carrier having a part of the inserted conductive circuit in the conductive circuit of all 100 sample sets without being peeled off in the contact region (ie, the concave surface) between the conductive circuit and the filled metal. As a result, a metal of sufficient adhesive strength is allowed to fill the concave surface of the conductive circuit.
비교하기 위해, 필름 캐리어는 이하의 다른 조건하에 제조된다. 즉, 오목부를 형성하는 소프트 에칭 시간은 Y가 1 ㎛로 그리고 X가 0.5 ㎛로 변화하도록 0.5분으로 짧아진다. 또한, 도전 경로를 형성하기 위한 구리 도금 시간은 18분으로 짧아진다. 다른 조건은 동일하다. 회로 기판의 표면으로부터 1 ㎛ 돌출된 융기부의 구리 코어 및 융기부 위의 금 필름은 상기 언급된 실시예에서와 같다.For comparison, film carriers are made under the following different conditions. That is, the soft etching time for forming the recess is shortened to 0.5 minutes so that Y changes to 1 mu m and X changes to 0.5 mu m. In addition, the copper plating time for forming the conductive path is shortened to 18 minutes. The other conditions are the same. The copper core on the ridges and the gold film on the ridges protruding 1 占 퐉 from the surface of the circuit board are the same as in the above-mentioned embodiment.
비교용으로 준비된 필름 캐리어의 인장 강도는 상기 실시예에서와 같은 100개의 샘플 세트에 관하여 결정된다. 결국, 85 개의 세트는 상기 실시예에서처럼 포함된 208 개의 모든 관통홀의 도전 회로에서 완전 파괴가 도시되고, 15 개의 세트는 208 개의 관통홀 중 하나 이상의 홀에 충전된 금속과 도전 회로 사이의 접촉영역에서 인장하는 것이 도시된다.The tensile strength of the film carriers prepared for comparison was determined for the same 100 sample sets as in the above examples. As a result, 85 sets show complete breakdown in all of the 208 through-holes conductive circuits included as in the above embodiment, and 15 sets show the contact area between the conductive circuit and the metal filled in one or more of the 208 through-holes. Tensile is shown.
상기 실시예와 비교 실시예의 비교로부터 도전 회로 및 충전된 금속의 인장강도에 의하여 오복부의 X와 Y의 바람직한 범위가 본 발명에 의해 규정된 범위라는 것이 확실하게 된다.From the comparison between the examples and the comparative examples, it is evident from the tensile strength of the conductive circuit and the filled metal that the preferred ranges of the X and Y of the return portion are those defined by the present invention.
상기에서 기술된 바와 같이, 본 발명의 필름 캐리어는 외부 힘에 의해 접촉부가 되도록 도전 경로로부터 벗겨지는 것을 금지할 때, 미세 피치 및 고밀도 장착을 극복할 수 있다. 그러므로, 외부 기판의 도달부 또는 반도체 소자의 전극과 접속할 때 또는 수리를 위해 접속을 분리할 때 도전 회로 및 도전 경로는 분리하지않는다. 따라서, 필름 캐리어는 도전 경로의 폴아웃(fallout)이 결여되어, 전기 접속 신뢰도가 증가한다.As described above, the film carrier of the present invention can overcome fine pitch and high density mounting when forbidden to peel off from the conductive path such that the contact portion is caused by external force. Therefore, the conductive circuit and the conductive path are not separated when connecting with the reaching portion of the external substrate or the electrode of the semiconductor element or when disconnecting the connection for repair. Thus, the film carrier lacks the fallout of the conductive path, thereby increasing the electrical connection reliability.
본 발명의 필름 캐리어 사용은 반도체 소자에 필름 캐리어의 동작 및 영향을 제공하여, 수리시 미세 피치 및 고밀도 장착을 가능하게 한다.The use of the film carrier of the present invention provides the semiconductor device with the operation and influence of the film carrier, enabling fine pitch and high density mounting in repair.
본 발명의 필름 캐리어는 반도체 소자의 미세 피치, 즉 고밀도의 와이어링을 충분히 처리하고, 내부 납 접합 및 외부 납 접합에서의 신뢰성있는 접속을 제공하며, 장착 면적을 최대 가능하게 감소시켜 융기부와 도전 회로간에 우수 접착을 제공하고 적절한 수리가 가능하다.The film carrier of the present invention sufficiently handles the fine pitch of semiconductor devices, i.e., high density wiring, provides reliable connection in internal lead bonding and external lead bonding, and reduces the mounting area to the maximum possible to provide ridges and conductive Provides good adhesion between circuits and allows for proper repair.
본 발명의 필름 캐리어는 반도체 소자에 접속된 후에도 필름 캐리어의 특징을 유지한다.The film carrier of the present invention retains the characteristics of the film carrier even after being connected to the semiconductor element.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032688A KR100359174B1 (en) | 1996-08-06 | 1996-08-06 | Film carrier and semiconductor device using this film carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032688A KR100359174B1 (en) | 1996-08-06 | 1996-08-06 | Film carrier and semiconductor device using this film carrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980013958A KR19980013958A (en) | 1998-05-15 |
| KR100359174B1 true KR100359174B1 (en) | 2003-01-15 |
Family
ID=49381548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960032688A KR100359174B1 (en) | 1996-08-06 | 1996-08-06 | Film carrier and semiconductor device using this film carrier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100359174B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315670B1 (en) | 1998-12-07 | 2001-11-29 | 윤종용 | Apparatus and method for gating transmission of cdma communication system |
| KR102344201B1 (en) * | 2018-07-27 | 2021-12-27 | 주식회사 엘지화학 | Stretchable substrate and electronic device comprising the same |
| KR102375397B1 (en) * | 2018-08-14 | 2022-03-16 | 주식회사 엘지화학 | Stretchable substrate, method of same and electronic device comprising same |
-
1996
- 1996-08-06 KR KR1019960032688A patent/KR100359174B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980013958A (en) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0823732B1 (en) | Film carrier and semiconductor device using same | |
| US5821626A (en) | Film carrier, semiconductor device using same and method for mounting semiconductor element | |
| EP0368262B1 (en) | Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device | |
| US4682270A (en) | Integrated circuit chip carrier | |
| US5990546A (en) | Chip scale package type of semiconductor device | |
| US6157084A (en) | Film carrier and semiconductor device using same | |
| KR20000035210A (en) | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate | |
| US6222272B1 (en) | Film carrier and semiconductor device using same | |
| JP3088877B2 (en) | Method of manufacturing film carrier and semiconductor device | |
| JPH08316271A (en) | Film carrier and semiconductor device using the same | |
| US5188702A (en) | Process for producing an anisotropic conductive film | |
| KR100359174B1 (en) | Film carrier and semiconductor device using this film carrier | |
| JPH07106509A (en) | Multilayer structure semiconductor device | |
| JPH0727789A (en) | Circuit wiring board and its manufacture | |
| EP0333237A2 (en) | Integrated circuit chip carrier | |
| JPH10340929A (en) | Wiring board for mounting electronic part | |
| JPH06347480A (en) | Probe structure | |
| JP2984064B2 (en) | Method for producing anisotropic conductive film | |
| JP3455602B2 (en) | Manufacturing method of semiconductor device mounting substrate | |
| JP3050519B2 (en) | PROBE MANUFACTURING METHOD AND CIRCUIT BOARD USED FOR THE SAME | |
| EP0334397A2 (en) | Circuit board | |
| JP3015709B2 (en) | Film carrier, semiconductor device using the same, and semiconductor element mounting method | |
| JP3255891B2 (en) | Film carrier, semiconductor device using the same, and method of manufacturing film carrier | |
| JPH0627141A (en) | Probe structure having test head with composite bump | |
| JPH06326159A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091009 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |