JPS59195309A - インタ−リ−ブ回路 - Google Patents
インタ−リ−ブ回路Info
- Publication number
- JPS59195309A JPS59195309A JP58070703A JP7070383A JPS59195309A JP S59195309 A JPS59195309 A JP S59195309A JP 58070703 A JP58070703 A JP 58070703A JP 7070383 A JP7070383 A JP 7070383A JP S59195309 A JPS59195309 A JP S59195309A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- register
- parity
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、ディジタルオーディオ信号やディジタルビ
デオ信号を磁気記録する場合に適用されるインターリー
ブ回路に関する。
デオ信号を磁気記録する場合に適用されるインターリー
ブ回路に関する。
「背景技術とその問題点」
ディジタルビデオ信号の系列の時間軸上におけるデータ
の順序を記録時に並び換え、記録再生のプロセスで生じ
るドロップアウトなどによるバーストエラーを分散させ
て、エラー訂正或いはエラーの補間を容易とするインタ
ーリーブが知られている。
の順序を記録時に並び換え、記録再生のプロセスで生じ
るドロップアウトなどによるバーストエラーを分散させ
て、エラー訂正或いはエラーの補間を容易とするインタ
ーリーブが知られている。
ディジタルビデオ信号を回転ヘッドによシ磁気テープに
記録するヘリカルスキャン形のディジタルVTRでは、
1スキャン単位で完結する符号構成をとることが多い。
記録するヘリカルスキャン形のディジタルVTRでは、
1スキャン単位で完結する符号構成をとることが多い。
これは、編集を容易に行なうために必要である。しだが
って、上述のインターリーブを適用する場合には、ただ
み込み形のインターリーブでなくて、所定長でインター
リーブが完結するブロック完結形のインターリーブが用
いられる。まだ、エラー訂正能力を向上させるために、
1個のデータに対して2つ以上のエラー訂正符号をほど
こすことが行なわれる。
って、上述のインターリーブを適用する場合には、ただ
み込み形のインターリーブでなくて、所定長でインター
リーブが完結するブロック完結形のインターリーブが用
いられる。まだ、エラー訂正能力を向上させるために、
1個のデータに対して2つ以上のエラー訂正符号をほど
こすことが行なわれる。
−例として、第1図に示すようなブロック完結形の符号
構成を考える。この第1図に示す例では、 ”一方
のエラー訂正符号(P符号と称す)の符号長nが5で、
1ブロツク内のP符号の数kが4とされている。シンボ
ルDIJは、冗長コードP1 の符号系列に属するデ
ィジタルビデオデータを表わす。
構成を考える。この第1図に示す例では、 ”一方
のエラー訂正符号(P符号と称す)の符号長nが5で、
1ブロツク内のP符号の数kが4とされている。シンボ
ルDIJは、冗長コードP1 の符号系列に属するデ
ィジタルビデオデータを表わす。
また、第1図に示すように、縦方向に他のエラー訂正符
号(Q符号と称す)をほとこし、第2図に示す番号順で
伝送する。この場合には、元の順序が(Dl1” !2
+ Dl、3+ Dl4 ・・)であるだめ、P符号
のインターリーブ長が1となシ、Q符号のインターリー
ブ長が1)となる。しだがって、バーストエラーに対す
るP符号の訂正効果が小さい。
号(Q符号と称す)をほとこし、第2図に示す番号順で
伝送する。この場合には、元の順序が(Dl1” !2
+ Dl、3+ Dl4 ・・)であるだめ、P符号
のインターリーブ長が1となシ、Q符号のインターリー
ブ長が1)となる。しだがって、バーストエラーに対す
るP符号の訂正効果が小さい。
そこで、第3図に示すように、(](、+1)部分に対
してデータの入れ換えをした後、縦方向にQ符号をほど
こし、第2図に示す順序で伝送すると、P符号のインタ
ーリーブ長は、(k−1= 3 )となり、効果が向」
ニする。第1図のj車検(i、j)/から第3図の座標
(IZJ’)への入れ換えは、次式で表わされる。
してデータの入れ換えをした後、縦方向にQ符号をほど
こし、第2図に示す順序で伝送すると、P符号のインタ
ーリーブ長は、(k−1= 3 )となり、効果が向」
ニする。第1図のj車検(i、j)/から第3図の座標
(IZJ’)への入れ換えは、次式で表わされる。
ここで、 INT(x) は、切り捨てによって整
数を取ることを意味しN MOD (x + 1)は、
−の剰余Q符号は、入れ換えた後にほどこすので、P符
号の冗長コードP1 の系列に含まれるシンボルの振
り分けは任意である。つまり、(1)式を満たせば、(
2)弐つ寸りJからj′は任意に振り分けて良い。例え
ば(j’= j )とすると、第4図に示すようになり
、P符号のインターリーブ長は、やはシ、確保される。
数を取ることを意味しN MOD (x + 1)は、
−の剰余Q符号は、入れ換えた後にほどこすので、P符
号の冗長コードP1 の系列に含まれるシンボルの振
り分けは任意である。つまり、(1)式を満たせば、(
2)弐つ寸りJからj′は任意に振り分けて良い。例え
ば(j’= j )とすると、第4図に示すようになり
、P符号のインターリーブ長は、やはシ、確保される。
8I!5図Aば、各シンボルのサフィックス1を示し、
第5図Bは、入れ換えだ後の各シンボルのサフィックス
1′を示す。
第5図Bは、入れ換えだ後の各シンボルのサフィックス
1′を示す。
上述のインターリーブ回路は、P符号及びQ符号の夫々
のインターリーブ長が共に大きくすることができる。し
かしながら、(1)式では、(k=n)の場合及びkと
nが互いに素でない場合に不都合を生じる。例えば第6
図に示すように、(n=6)(k = 4 )の場合を
考えると、4,6とは互いに素でないために、(])式
に従って1からi′への入れ換えを行なうと、第7図に
示すように変換される。
のインターリーブ長が共に大きくすることができる。し
かしながら、(1)式では、(k=n)の場合及びkと
nが互いに素でない場合に不都合を生じる。例えば第6
図に示すように、(n=6)(k = 4 )の場合を
考えると、4,6とは互いに素でないために、(])式
に従って1からi′への入れ換えを行なうと、第7図に
示すように変換される。
(i=1)(i=2)(i=3)(i−4)の夫々は、
パリティP、P、P、Pを含む系列であ1 2
3 4 シ、第7図の縦方向にQ符号をほどこして、冗長コード
Q1〜Q6を生成するので、第7図から明かなように、
P符号の系列とQ打設の系列とが重複することになる。
パリティP、P、P、Pを含む系列であ1 2
3 4 シ、第7図の縦方向にQ符号をほどこして、冗長コード
Q1〜Q6を生成するので、第7図から明かなように、
P符号の系列とQ打設の系列とが重複することになる。
例えば冗長コートQ1を含む系列は、冗長コードPを含
む系列の2個のデータと冗長コ−ドらを含む系列の2個
のデータとを含んでいる。
む系列の2個のデータと冗長コ−ドらを含む系列の2個
のデータとを含んでいる。
前述のように、nと1(とが互いに素の場合には、ディ
ジタルビデオデータの各々が異なる2つの系列に含まれ
るので、P復号を行なってQ復号を行ない、更に、P復
号を行なう復号によってエラー訂正を効果的になしつる
。
ジタルビデオデータの各々が異なる2つの系列に含まれ
るので、P復号を行なってQ復号を行ない、更に、P復
号を行なう復号によってエラー訂正を効果的になしつる
。
しかしながら、第7図に示すように、ディジタルビデオ
データの各々が含まれるP符号及びQ符号の系列が重複
すると、エラー訂正能力が充分に発揮されない問題点が
生じる。n或いはl(を互いに素にするととは、使用す
るエラー訂正符号や、処理の単位のデータ量などによっ
て常に可能とは限らない。
データの各々が含まれるP符号及びQ符号の系列が重複
すると、エラー訂正能力が充分に発揮されない問題点が
生じる。n或いはl(を互いに素にするととは、使用す
るエラー訂正符号や、処理の単位のデータ量などによっ
て常に可能とは限らない。
「発明の目的」
この発明は、nと1(とが互いに素でない場合において
、データの各々が第1及び第2のエラー訂正符号の互い
に異なる系列に属することを可能とした完結形のインタ
ーリーブ回路の提供を目的とするものである。
、データの各々が第1及び第2のエラー訂正符号の互い
に異なる系列に属することを可能とした完結形のインタ
ーリーブ回路の提供を目的とするものである。
「発明の概要」
この発明は、n個のシンボルからm個の第1のエラー訂
正コードの冗長コードを形成し、第1のエラー訂正コー
ドの冗長コードを形成するに個のブロックを形成し、と
のnとkとが互いに素でない場合に、n側のアドレス変
化をαだけジャンプして、(n+α)とkとが互いに素
になるようにし、第1のエラー訂正コードの互いに含ま
れるに個のシンボルから第2のエラー訂正コードの冗長
コードを形成するようにしだものである。
正コードの冗長コードを形成し、第1のエラー訂正コー
ドの冗長コードを形成するに個のブロックを形成し、と
のnとkとが互いに素でない場合に、n側のアドレス変
化をαだけジャンプして、(n+α)とkとが互いに素
になるようにし、第1のエラー訂正コードの互いに含ま
れるに個のシンボルから第2のエラー訂正コードの冗長
コードを形成するようにしだものである。
「実施例」
この発明の一実施例では、k及びn+αが(k+−n+
α)で且つkと(n+α)とが互いに素である最小の正
の整数αを求め%(kln+α)の構成の(k、n)部
分を用いる。このことは、(k 、n)のメモリ領域を
有するメモリのn側のアドレス変化をαだけジャンプさ
せることである。
α)で且つkと(n+α)とが互いに素である最小の正
の整数αを求め%(kln+α)の構成の(k、n)部
分を用いる。このことは、(k 、n)のメモリ領域を
有するメモリのn側のアドレス変化をαだけジャンプさ
せることである。
(n−6) (k=4 )の場合には、(α−1)とな
り、第6図に示す各シン゛ポルのサフィックス1は、第
8図に示すように、変換される。第8図において破線図
示のように、(4,7)の領域を考え、横方向に(1,
2,3,4)を繰り返し、最終的に(4、6)の部分を
用いるようになされる。これによって、Q符号の6個の
冗長コードを夫々形成する系列は、P符号の4個の冗長
コードの各々から取り出された4個のシンボルを含むも
のとなる。このときのP符号の最小インク−リーブ長■
Pm1nは IP−1く−α−・・(3) +1〕In である。まだ、元のシンボルの1(第6図参照)から1
′(第8図)への変換は、次式で表わされる。
り、第6図に示す各シン゛ポルのサフィックス1は、第
8図に示すように、変換される。第8図において破線図
示のように、(4,7)の領域を考え、横方向に(1,
2,3,4)を繰り返し、最終的に(4、6)の部分を
用いるようになされる。これによって、Q符号の6個の
冗長コードを夫々形成する系列は、P符号の4個の冗長
コードの各々から取り出された4個のシンボルを含むも
のとなる。このときのP符号の最小インク−リーブ長■
Pm1nは IP−1く−α−・・(3) +1〕In である。まだ、元のシンボルの1(第6図参照)から1
′(第8図)への変換は、次式で表わされる。
i’= MOD ((i−1) ・(n+αE−j 、
l()+1−−−(4)更に、−膜化すると、P符号
長を1〕、Q符号の情報シンボル長をm1インターリー
ブの完結する単位の1ブロツク内のP符号の冗長コード
の数をに、Q符号の冗長コードの数を沼、1ブロツク長
をNとする。つ壕9、(N = kn = rn13
)とする時、1(とぶが互いに素であるか、又は(k
= xJ3 )又は(−g=yk)(x 、yは自然数
)であれば、同様の符号構成を組むことができる。1→
1′の入れ換えは、次式に従ってなされる。
l()+1−−−(4)更に、−膜化すると、P符号
長を1〕、Q符号の情報シンボル長をm1インターリー
ブの完結する単位の1ブロツク内のP符号の冗長コード
の数をに、Q符号の冗長コードの数を沼、1ブロツク長
をNとする。つ壕9、(N = kn = rn13
)とする時、1(とぶが互いに素であるか、又は(k
= xJ3 )又は(−g=yk)(x 、yは自然数
)であれば、同様の符号構成を組むことができる。1→
1′の入れ換えは、次式に従ってなされる。
i’−MOD((i−1)・(石十α)+j、k)+1
・(5)但し、αは、(k〜石+α)で且つ1(
と(石」−α)が互いに素である最小の正の整数である
。
・(5)但し、αは、(k〜石+α)で且つ1(
と(石」−α)が互いに素である最小の正の整数である
。
第9図に示す例は、(n=6 、 k=3 、 m=6
。
。
石−3)の1ブロツクのディジタル情報シンボルを示し
、この場合には、(α−1)となり、1の振−り分は方
は、第10図に示すようになる。また、各シンボルの他
方のサフィックスである]の振り分は方を前出の(2)
式に従うと第11図に示すような符号構成になる。
、この場合には、(α−1)となり、1の振−り分は方
は、第10図に示すようになる。また、各シンボルの他
方のサフィックスである]の振り分は方を前出の(2)
式に従うと第11図に示すような符号構成になる。
上述の第10図に示す1の振υ分けを行なうこの発明の
一実施例の構成を第12図に示す。また、第13図は、
この発明の一実施例のタイムチャートである。簡単のた
め、P符号及びQ符号として単純パリティを用いている
。第12図において、破線で囲んで示す1がP符号のパ
リティ発生回路、破線で囲んで示す2がQ符号のパリテ
ィ発生回路、破線で囲んで示す3がQ符号のパリティ発
生回路である。
一実施例の構成を第12図に示す。また、第13図は、
この発明の一実施例のタイムチャートである。簡単のた
め、P符号及びQ符号として単純パリティを用いている
。第12図において、破線で囲んで示す1がP符号のパ
リティ発生回路、破線で囲んで示す2がQ符号のパリテ
ィ発生回路、破線で囲んで示す3がQ符号のパリティ発
生回路である。
パリティ発生回路1は、データセレクタ4、イクスクル
ーシブORゲート5及び1シンボルの遅延量を有するレ
ジスタ6から構成されている。第13図Aに示す入力デ
ータがデータセレクタ4及びイクスクルーンブORケー
ト15の一方の入力端に供給される。入力データは、1
個のパリティシンボルを生成する5個のシンボル毎に1
シンボルのデータブランク区間を有しており、このデー
タブランク区間と一致するタイミングでH(高レベル)
となる第13図Bに示すパリティセレクトパルスPSL
がデータセレクタ4に供給される。まだ、レジスタ6に
は、第13図Jに示すように、パリティセレクトパルス
PSLの直後にHとなるクリアパルスが供給される。
ーシブORゲート5及び1シンボルの遅延量を有するレ
ジスタ6から構成されている。第13図Aに示す入力デ
ータがデータセレクタ4及びイクスクルーンブORケー
ト15の一方の入力端に供給される。入力データは、1
個のパリティシンボルを生成する5個のシンボル毎に1
シンボルのデータブランク区間を有しており、このデー
タブランク区間と一致するタイミングでH(高レベル)
となる第13図Bに示すパリティセレクトパルスPSL
がデータセレクタ4に供給される。まだ、レジスタ6に
は、第13図Jに示すように、パリティセレクトパルス
PSLの直後にHとなるクリアパルスが供給される。
レジスタ6の出力がイクスクルーシブORゲート5の他
方の入力端子に供給され、レジスタ6がこのイクスクル
ーシブORゲート5の出力を貯える。したがって、レジ
スタ6の内容は、1シン7+シルクロツクのタイミング
毎に、Dlll DI2■D+11DI3■D1.■D
I+”14■D13■D1□■D11.Dl、■D14
■D+3■D+2■D1□ (= PI3)と変化し、
発生した・くリテインンボルP がパリテイセレクトノ
(ルスPSLのタイ6 ミンクでデータセレクタ4の出力に取9出される。
方の入力端子に供給され、レジスタ6がこのイクスクル
ーシブORゲート5の出力を貯える。したがって、レジ
スタ6の内容は、1シン7+シルクロツクのタイミング
毎に、Dlll DI2■D+11DI3■D1.■D
I+”14■D13■D1□■D11.Dl、■D14
■D+3■D+2■D1□ (= PI3)と変化し、
発生した・くリテインンボルP がパリテイセレクトノ
(ルスPSLのタイ6 ミンクでデータセレクタ4の出力に取9出される。
以下、同様にしてPパリティの発生がなされ、・くリテ
イ発生回路1の出力には、第13図Cに示すように、P
パリティP1G”26”36を含むデータ系列が現れる
。
イ発生回路1の出力には、第13図Cに示すように、P
パリティP1G”26”36を含むデータ系列が現れる
。
なお、入力データの1ブロツクの最後のシンボルD の
後には、PパリティP36と3個の・くリテ5 イシンボルを挿入するだめのデータブランク区間が設け
られている。
後には、PパリティP36と3個の・くリテ5 イシンボルを挿入するだめのデータブランク区間が設け
られている。
インターリーブ回路2は、2個のメモリ7.8を有し、
このメモリ7.8に対して・(リテイ発生回路1の出力
データが供給される。メモリ7.8の夫々から読出され
たデータは、データセレクタ9を介して出力される。メ
モリ7.8のリード動作及びライト動作の切替は、第1
3図りに示すモードセレクトパルスMSLによってなさ
れる。ここでは、メモリγ、8の夫々が1プロンク(パ
リティを含む)分の21個のシンボルを記憶できる容量
を有している。そして、メモリ7.8の一方にパリティ
シンボルを含01ブロンク分のシンボルが書込まれる区
間で、その他方から既に書込丑れている1ブロツク分の
シンボルが読出されるようになされ、次の区間では、ラ
イト動作とリート動作とが切替えられるようになされる
。
このメモリ7.8に対して・(リテイ発生回路1の出力
データが供給される。メモリ7.8の夫々から読出され
たデータは、データセレクタ9を介して出力される。メ
モリ7.8のリード動作及びライト動作の切替は、第1
3図りに示すモードセレクトパルスMSLによってなさ
れる。ここでは、メモリγ、8の夫々が1プロンク(パ
リティを含む)分の21個のシンボルを記憶できる容量
を有している。そして、メモリ7.8の一方にパリティ
シンボルを含01ブロンク分のシンボルが書込まれる区
間で、その他方から既に書込丑れている1ブロツク分の
シンボルが読出されるようになされ、次の区間では、ラ
イト動作とリート動作とが切替えられるようになされる
。
10は、(MOD 、 21 )のカウンタを示し、と
のカウンタ10から、(1,2,3,4,21)ト歩進
する5ビツトのライトアドレスが発生ずる。
のカウンタ10から、(1,2,3,4,21)ト歩進
する5ビツトのライトアドレスが発生ずる。
このカウンタ10の出力がデータセレクタ11゜12及
びROM 13に供給される。ROM 13は、データ
をインターリーブする/こめのリードアドレスを発生す
るもので、予め所定のインターリーブテーブルが書込ま
れている。このROM 13の出力がデータセレクタ1
1,12に供給される。
びROM 13に供給される。ROM 13は、データ
をインターリーブする/こめのリードアドレスを発生す
るもので、予め所定のインターリーブテーブルが書込ま
れている。このROM 13の出力がデータセレクタ1
1,12に供給される。
メモリ7のリード/ライトの制御とデータセレクタ11
の制御とがモードセレクト/(ルスMSLによってなさ
れ、メモリ8のリード/ライトの制御とデータセレクタ
12の制御とがイン・く−夕14を介されたモードセレ
クト・臂レスによってなされる。ま/ζ、このインバー
タ14の出力によってデータセレクタ9が制御される。
の制御とがモードセレクト/(ルスMSLによってなさ
れ、メモリ8のリード/ライトの制御とデータセレクタ
12の制御とがイン・く−夕14を介されたモードセレ
クト・臂レスによってなされる。ま/ζ、このインバー
タ14の出力によってデータセレクタ9が制御される。
第13図りに示すように、モードセレクトパルスMSL
がHの区間では、メモリ7がライト動作を行ない、第1
3図Eに示すライトアドレスがデータセレクタ11によ
って選択され、メモリ7に供給される。これによって、
一方のメモリ7には、・(リテイ発生回路1の出力デー
タが書込丑れ、第9図に示すように18個のシンボルの
書込がなされる。
がHの区間では、メモリ7がライト動作を行ない、第1
3図Eに示すライトアドレスがデータセレクタ11によ
って選択され、メモリ7に供給される。これによって、
一方のメモリ7には、・(リテイ発生回路1の出力デー
タが書込丑れ、第9図に示すように18個のシンボルの
書込がなされる。
モードセレクトパルスMSLがL(低レベル)の区間で
は、他方のメモリ8がリード動作を行ない、第13図F
に示すリードアドレスがデータセレクタ12によって選
択され、メモリ8に供給され、データセレクタ9がメモ
リ8から読出されたデータを選択する状態となる。メモ
リ8には、前のブロックのデータが書込まれているので
、データセレクタ9の出力には、第13図Gに示す出力
データ(1ブロツク前のデータであるが、同一ザフィッ
クスを伺して表わす)が取シ出される。このデータセレ
クタ9から現れるデータは、第9図に示すJ:うに、イ
ンターリーブされたものである。
は、他方のメモリ8がリード動作を行ない、第13図F
に示すリードアドレスがデータセレクタ12によって選
択され、メモリ8に供給され、データセレクタ9がメモ
リ8から読出されたデータを選択する状態となる。メモ
リ8には、前のブロックのデータが書込まれているので
、データセレクタ9の出力には、第13図Gに示す出力
データ(1ブロツク前のデータであるが、同一ザフィッ
クスを伺して表わす)が取シ出される。このデータセレ
クタ9から現れるデータは、第9図に示すJ:うに、イ
ンターリーブされたものである。
インターリーブ回路2の出力データがパリティ発生回路
3に供給される。このパリティ発生回路3ば、データセ
レクタ15とイクスクルーシブORゲート16と3シン
ボル分の遅延を行なうレジスタ17とから構成されてい
る。データセレクタ15は、第13図Hに示すパリティ
セレクトパルスQSLがHの区間でレジスタ17の出力
を選択するように制御される。壕だ、レジスタ17は、
第13図Kに示すように、1ブロツクのデータの後の3
シンボル分の期間でHとなり、この期間にレジスタ17
から出力されるデータを0とする。
3に供給される。このパリティ発生回路3ば、データセ
レクタ15とイクスクルーシブORゲート16と3シン
ボル分の遅延を行なうレジスタ17とから構成されてい
る。データセレクタ15は、第13図Hに示すパリティ
セレクトパルスQSLがHの区間でレジスタ17の出力
を選択するように制御される。壕だ、レジスタ17は、
第13図Kに示すように、1ブロツクのデータの後の3
シンボル分の期間でHとなり、この期間にレジスタ17
から出力されるデータを0とする。
レジスタ17の出力がイクスクルーシブORゲート16
の他方の入力端子に供給され、このイクスクルーシブO
Rゲート16の出力がレジスタ17に供給される。
の他方の入力端子に供給され、このイクスクルーシブO
Rゲート16の出力がレジスタ17に供給される。
したがって、レジスタ17の3シンボルの内容は、(D
、、、 D、、□、D3ρCD、□■D2□、D21■
D1,2.D3I■D1□)−・・と順次変化し、パリ
ティセレクトパルスQSLのタイミングでは、次のよう
な3個のパリティシンボルが形成される。
、、、 D、、□、D3ρCD、□■D2□、D21■
D1,2.D3I■D1□)−・・と順次変化し、パリ
ティセレクトパルスQSLのタイミングでは、次のよう
な3個のパリティシンボルが形成される。
Ql−D1□■D2□■D33■D□4■D250P3
6Q2−D21■D3□■D13■D24■D35■P
1GQ3−[!31■D12■D23■D34■D15
■P2にれらのパリティシンボルがデータセレクタ15
により選択される。したがって、データセレクタ15か
ら得られる出力データは、第13図1に示すものとなる
。この出力データの1ブロツクは、第11図に示される
ものである。
6Q2−D21■D3□■D13■D24■D35■P
1GQ3−[!31■D12■D23■D34■D15
■P2にれらのパリティシンボルがデータセレクタ15
により選択される。したがって、データセレクタ15か
ら得られる出力データは、第13図1に示すものとなる
。この出力データの1ブロツクは、第11図に示される
ものである。
十述のこの発明の一実施例と異なシ、エラー訂正符号化
の処理を全て行ない、情報シンボル、冗長シンボルの両
者により構成される1ブロツクのデータをインターリー
ブして伝送しても良い。
の処理を全て行ない、情報シンボル、冗長シンボルの両
者により構成される1ブロツクのデータをインターリー
ブして伝送しても良い。
例えば第14図に示す符号は、ブロック長Nが18、P
符号長nが3、Q符号長m′が3、ブロック内のP符号
語の数kが6.Q符号語の数!が6のものである。RI
Jは、後からほどこした符号のパリティシンボルである
。この符号はN = ]<n = m’ l であり、前述のkと4に関する条件を満たしている。こ
の時、1→l′への振り分けは、(5)式に従がい、か
つJ→J′について、Q符号のパリティシンボルの同一
のものが縦方向に並ぶように振り分ける。この処理によ
って、符号構成は、第15図Gこ示すようQこ変換され
る。この場合、Q符号の同一の系列に含まれるシンボル
が縦方向に並ぶようになされる〇 この第15図に示す符号を第16図に示す順序に従って
伝送すると、P符号のインターリーブ長は、 (k
−1= 5 ) となり、Q符号のインターリーブ長は
、 (l=6) となる。
符号長nが3、Q符号長m′が3、ブロック内のP符号
語の数kが6.Q符号語の数!が6のものである。RI
Jは、後からほどこした符号のパリティシンボルである
。この符号はN = ]<n = m’ l であり、前述のkと4に関する条件を満たしている。こ
の時、1→l′への振り分けは、(5)式に従がい、か
つJ→J′について、Q符号のパリティシンボルの同一
のものが縦方向に並ぶように振り分ける。この処理によ
って、符号構成は、第15図Gこ示すようQこ変換され
る。この場合、Q符号の同一の系列に含まれるシンボル
が縦方向に並ぶようになされる〇 この第15図に示す符号を第16図に示す順序に従って
伝送すると、P符号のインターリーブ長は、 (k
−1= 5 ) となり、Q符号のインターリーブ長は
、 (l=6) となる。
「発明の効果」
コノ発明Gこ依21は、ブロック完結形のインターリー
ブであって、余分なデータを伝送しなくても良く、また
、ブロック内のデータが2つの符号の夫々の系列の互い
に異なるものに含まれるので。
ブであって、余分なデータを伝送しなくても良く、また
、ブロック内のデータが2つの符号の夫々の系列の互い
に異なるものに含まれるので。
2つの符号の訂正を交互Gこ何度でもできるために。
訂正能力を最大に利用することができる。
第1図、第2図、第3図、第4図及び第5図はブロック
完結形のインターリーブの説明Gこ用いる路線図、第6
図及び第7図はブロック完結形のインターリーブの他の
例の説明Gこ用いる路線図、第8図はこの発明が適用さ
れた特号構成の一例のシンボルの位置の入れ換えの説明
に用いる路線図。 第9図、第10図及び第11図はこの発明が適用された
符号構成の他の例の説明に用いる路線図。 第12図及び第13図はこの発明の一実施例のブロック
図及びその説明に用いるタイムチャート。 第14図、第15図及び第16図はこの発明が適用ぎわ
だ符号構成の更Gこ他の例の説明に用いる路線図である
。 1・・・・・・P符号のパ1」ティ発生回路、2・・・
・・Q符号のパリティ発生回路、3・・・・・・q符号
のパリティ発生回路、7,8・・・・・・メモリ。 第1図 第3図 第2図 第4図
完結形のインターリーブの説明Gこ用いる路線図、第6
図及び第7図はブロック完結形のインターリーブの他の
例の説明Gこ用いる路線図、第8図はこの発明が適用さ
れた特号構成の一例のシンボルの位置の入れ換えの説明
に用いる路線図。 第9図、第10図及び第11図はこの発明が適用された
符号構成の他の例の説明に用いる路線図。 第12図及び第13図はこの発明の一実施例のブロック
図及びその説明に用いるタイムチャート。 第14図、第15図及び第16図はこの発明が適用ぎわ
だ符号構成の更Gこ他の例の説明に用いる路線図である
。 1・・・・・・P符号のパ1」ティ発生回路、2・・・
・・Q符号のパリティ発生回路、3・・・・・・q符号
のパリティ発生回路、7,8・・・・・・メモリ。 第1図 第3図 第2図 第4図
Claims (1)
- n 個のシンボルからm個の第1のエラー訂正コードの
冗長コードを形成し、この第1のエラー訂正コートの冗
長コードを形成する1(個の系列を形成し、この工]と
kとが互いに素でない場合に、n側のアドレス変化をα
だけジャグして、(n」−α)と1(とが互いに素にな
るようにし、上記第1のエラー訂正コードの互いに異な
る上記系列に含まれる1(個のシンボルから第2のエラ
ー訂正コードの冗長コードを形成するようにしたインタ
ーリーブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58070703A JPH0656695B2 (ja) | 1983-04-21 | 1983-04-21 | インタ−リ−ブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58070703A JPH0656695B2 (ja) | 1983-04-21 | 1983-04-21 | インタ−リ−ブ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59195309A true JPS59195309A (ja) | 1984-11-06 |
JPH0656695B2 JPH0656695B2 (ja) | 1994-07-27 |
Family
ID=13439223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58070703A Expired - Lifetime JPH0656695B2 (ja) | 1983-04-21 | 1983-04-21 | インタ−リ−ブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0656695B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2616245A1 (fr) * | 1987-06-03 | 1988-12-09 | Aubin Guy | Detecteur de parite pour signaux binaires multiplexes |
JPS6434076A (en) * | 1987-07-29 | 1989-02-03 | Sony Corp | Recorder for digital signal |
WO1999031661A1 (fr) * | 1997-12-12 | 1999-06-24 | Sony Corporation | Procede d'enregistrement/reproduction de disque optique, disque optique et dispositif a disque optique |
JP2001292131A (ja) * | 2000-02-29 | 2001-10-19 | Lg Electronics Inc | 次世代移動通信システムの伝送率マッチング装置及びその方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4836608B2 (ja) * | 2006-02-27 | 2011-12-14 | 株式会社東芝 | 半導体記憶装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5736410A (en) * | 1980-08-14 | 1982-02-27 | Sony Corp | Error correcting method for multitrack recording |
-
1983
- 1983-04-21 JP JP58070703A patent/JPH0656695B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5736410A (en) * | 1980-08-14 | 1982-02-27 | Sony Corp | Error correcting method for multitrack recording |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2616245A1 (fr) * | 1987-06-03 | 1988-12-09 | Aubin Guy | Detecteur de parite pour signaux binaires multiplexes |
JPS6434076A (en) * | 1987-07-29 | 1989-02-03 | Sony Corp | Recorder for digital signal |
WO1999031661A1 (fr) * | 1997-12-12 | 1999-06-24 | Sony Corporation | Procede d'enregistrement/reproduction de disque optique, disque optique et dispositif a disque optique |
US6349400B1 (en) | 1997-12-12 | 2002-02-19 | Sony Corporation | Optical disc recording/reproducing method, optical disc and optical disc device |
US6546519B2 (en) | 1997-12-12 | 2003-04-08 | Sony Corporation | Optical disc recording/reproducing method, optical disc and optical disc device |
CN100365729C (zh) * | 1997-12-12 | 2008-01-30 | 索尼公司 | 光盘记录/再现方法、光盘和光盘设备 |
JP2001292131A (ja) * | 2000-02-29 | 2001-10-19 | Lg Electronics Inc | 次世代移動通信システムの伝送率マッチング装置及びその方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0656695B2 (ja) | 1994-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4598403A (en) | Encoding method for error correction | |
JPH0338125A (ja) | データ単位群のバッファ装置 | |
JPS59195309A (ja) | インタ−リ−ブ回路 | |
KR880000252B1 (ko) | 에러 정정부호화방법 | |
JP3313056B2 (ja) | Cd−romドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路 | |
JP2001332980A (ja) | インタリーブ装置及びインタリーブ方法 | |
KR100200810B1 (ko) | 오류 정정부호화 방법 및 장치 | |
JPS59193513A (ja) | インタ−リ−ブ回路 | |
JP2738659B2 (ja) | 符号化方法,符号化装置,及び復号化装置 | |
JPH07177040A (ja) | 可変長符号化装置 | |
JPS59198513A (ja) | デイジタル信号処理装置 | |
KR0123766B1 (ko) | 크로스인터리브방법 및 회로 | |
JPH07273672A (ja) | 符号化装置、復号化装置及び制御装置 | |
JP3305152B2 (ja) | データ伝送方法 | |
KR0155734B1 (ko) | 디지탈 신호처리방법 및 장치 | |
JP3277305B2 (ja) | 可変インタリーブ回路 | |
SU1606996A1 (ru) | Способ многодорожечной цифровой магнитной записи и устройство дл его осуществлени | |
JP2875533B2 (ja) | 記録再生装置における信号処理方式 | |
JPS607418B2 (ja) | インタ−リ−ブ処理回路 | |
JP2794719B2 (ja) | 符号変換装置 | |
JPH05282798A (ja) | ビデオ信号シャフリング方式 | |
JPS62173821A (ja) | 積符号の符号化若しくは復号化方法 | |
JPS63181169A (ja) | インタ−リ−ブデインタ−リ−ブ装置 | |
JPH0537402A (ja) | ビタビ復号器 | |
JPS63215279A (ja) | ビデオ信号の順序変換方法 |