JPH07273245A - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JPH07273245A JPH07273245A JP6063990A JP6399094A JPH07273245A JP H07273245 A JPH07273245 A JP H07273245A JP 6063990 A JP6063990 A JP 6063990A JP 6399094 A JP6399094 A JP 6399094A JP H07273245 A JPH07273245 A JP H07273245A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- chip carrier
- lead pin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 リードピンを有するチップキャリアにおい
て、プリント配線板の導通を確実にし、容易に多層化を
図ることができるチップキャリアを提供する。 【構成】 本発明に係るチップキャリアは、半導体チッ
プ（１３）を搭載する搭載部（３）を有し、この搭載部
（３）の周囲に格子状に並び、下方を向いて垂直に立設
しているリードピン（４）を有する第２のプリント配線
板（２）と、この第２のプリント配線板（２）の上に載
せた第１のプリント配線板（１）とを有し、これら第１
及び第２のプリント配線板（１）（２）が、第１のプリ
ント配線板（１）と第２のプリント配線板（２）の間に
半田バンプ（６）からなる。
て、プリント配線板の導通を確実にし、容易に多層化を
図ることができるチップキャリアを提供する。 【構成】 本発明に係るチップキャリアは、半導体チッ
プ（１３）を搭載する搭載部（３）を有し、この搭載部
（３）の周囲に格子状に並び、下方を向いて垂直に立設
しているリードピン（４）を有する第２のプリント配線
板（２）と、この第２のプリント配線板（２）の上に載
せた第１のプリント配線板（１）とを有し、これら第１
及び第２のプリント配線板（１）（２）が、第１のプリ
ント配線板（１）と第２のプリント配線板（２）の間に
半田バンプ（６）からなる。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線板を用い
たチップキャリアに関するもので、詳しくは、電子機
器、電気機器に利用されるＰＧＡのようなリードピンを
有するチップキャリアに関するものである。
たチップキャリアに関するもので、詳しくは、電子機
器、電気機器に利用されるＰＧＡのようなリードピンを
有するチップキャリアに関するものである。
【０００２】
【従来の技術】従来のチップキャリアの一例としてＰＧ
Ａを例に挙げ、図６に基づいて説明する。
Ａを例に挙げ、図６に基づいて説明する。
【０００３】図６は周知のチップキャリアのＰＧＡの断
面図である。このＰＧＡは、半導体チップ（１３）を搭
載する搭載部（３）を有したプリント配線板（１０）の
底面に垂直に縦、横に格子状のリードピン（４）を取り
付けたチップキャリアである。上記リードピン（４）
は、プリント配線板（１０）の搭載部（３）を囲むよう
に、縦、横、格子状に形成された複数のバイアホール
（１１）に挿入されている。
面図である。このＰＧＡは、半導体チップ（１３）を搭
載する搭載部（３）を有したプリント配線板（１０）の
底面に垂直に縦、横に格子状のリードピン（４）を取り
付けたチップキャリアである。上記リードピン（４）
は、プリント配線板（１０）の搭載部（３）を囲むよう
に、縦、横、格子状に形成された複数のバイアホール
（１１）に挿入されている。
【０００４】一般に上記リードピン（４）を挿入するバ
イアホール（１１）は、プリント配線板（１０）の底面
より上面まで貫通し、半田めっきされた穴で、その径は
リードピン（４）とほぼ同等の直径を有している。ま
た、このバイアホール（１１）に挿入されるリードピン
（４）は、プリント配線板（１０）の底面より上面に向
かって挿入され、リードピン（４）とバイアホール（１
１）の電気導通性を向上させるため、ディップソルダリ
ングやウェーブソルダリングにより半田付けが行われ
る。
イアホール（１１）は、プリント配線板（１０）の底面
より上面まで貫通し、半田めっきされた穴で、その径は
リードピン（４）とほぼ同等の直径を有している。ま
た、このバイアホール（１１）に挿入されるリードピン
（４）は、プリント配線板（１０）の底面より上面に向
かって挿入され、リードピン（４）とバイアホール（１
１）の電気導通性を向上させるため、ディップソルダリ
ングやウェーブソルダリングにより半田付けが行われ
る。
【０００５】しかし、近年、半導体チップ（１３）の高
集積化や高密度化にともなって、上記チップキャリアも
高密度化及び高密度化を図るために多層化が図られ、チ
ップキャリアを構成するプリント配線板（１０）も多層
プリント配線板が使用されるようになった。
集積化や高密度化にともなって、上記チップキャリアも
高密度化及び高密度化を図るために多層化が図られ、チ
ップキャリアを構成するプリント配線板（１０）も多層
プリント配線板が使用されるようになった。
【０００６】ところが、上記チップキャリアに用いられ
る多層プリント配線板は、微細回路により高集積化や高
密度化を図ることができるが、上下の回路パターンを導
通するためにスルーホールを形成しなければならず、多
層化されたプリント配線板は、積層する際にずれが発生
することがあり、各層の導通を図れないことがあった。
る多層プリント配線板は、微細回路により高集積化や高
密度化を図ることができるが、上下の回路パターンを導
通するためにスルーホールを形成しなければならず、多
層化されたプリント配線板は、積層する際にずれが発生
することがあり、各層の導通を図れないことがあった。
【０００７】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
リードピンを有するチップキャリアにおいて、プリント
配線板の導通を確実にし、容易に多層化を図ることがで
きるチップキャリアを提供することにある。
鑑みてなされたものであり、その目的とするところは、
リードピンを有するチップキャリアにおいて、プリント
配線板の導通を確実にし、容易に多層化を図ることがで
きるチップキャリアを提供することにある。
【０００８】
【課題を解決するための手段】本発明の請求項１に係る
チップキャリアは、半導体チップを搭載する搭載部
（３）を有し、この搭載部（３）の周囲に格子状に並
び、下方を向いて垂直に立設しているリードピン（４）
を有する第２のプリント配線板（２）と、この第２のプ
リント配線板（２）の上に載せた第１のプリント配線板
（１）とを有し、これら第１及び第２のプリント配線板
（１）（２）が、第１のプリント配線板（１）と第２の
プリント配線板（２）の間に半田バンプ（６）を備えた
ことを特徴とする。
チップキャリアは、半導体チップを搭載する搭載部
（３）を有し、この搭載部（３）の周囲に格子状に並
び、下方を向いて垂直に立設しているリードピン（４）
を有する第２のプリント配線板（２）と、この第２のプ
リント配線板（２）の上に載せた第１のプリント配線板
（１）とを有し、これら第１及び第２のプリント配線板
（１）（２）が、第１のプリント配線板（１）と第２の
プリント配線板（２）の間に半田バンプ（６）を備えた
ことを特徴とする。
【０００９】本発明の請求項２に係るチップキャリア
は、上記第１のプリント配線板（１）が、開孔（７）を
有することを特徴とする。
は、上記第１のプリント配線板（１）が、開孔（７）を
有することを特徴とする。
【００１０】本発明の請求項３に係るチップキャリア
は、上記第１及び第２のプリント配線板（１）（２）
が、開孔（７）を有することを特徴とする。
は、上記第１及び第２のプリント配線板（１）（２）
が、開孔（７）を有することを特徴とする。
【００１１】本発明の請求項４に係るチップキャリア
は、上記第１のプリント配線板（１）が、縦、横、格子
状に並び、下方を向いて垂直に立設しているリードピン
（５）を有し、第２のプリント配線板（２）が、第１の
プリント配線板（１）のリードピン（５）の位置と対向
した透孔（８）を穿設してることを特徴とする。
は、上記第１のプリント配線板（１）が、縦、横、格子
状に並び、下方を向いて垂直に立設しているリードピン
（５）を有し、第２のプリント配線板（２）が、第１の
プリント配線板（１）のリードピン（５）の位置と対向
した透孔（８）を穿設してることを特徴とする。
【００１２】本発明の請求項５に係るチップキャリア
は、上記第１及び第２のプリント配線板（１）（２）
が、接着剤（９）により接続されることを特徴とする。
は、上記第１及び第２のプリント配線板（１）（２）
が、接着剤（９）により接続されることを特徴とする。
【００１３】
【作用】本発明の請求項１に係るチップキャリアによる
と、チップキャリアを構成する第１及び第２のプリント
配線板（２）が、第１のプリント配線板（１）の下面に
固着した半田バンプ（６）を備えているので、第１及び
第２のプリント配線板（２）の間にずれが生じても半田
バンプ（６）により、ずれを吸収し一体とすることがで
きる。
と、チップキャリアを構成する第１及び第２のプリント
配線板（２）が、第１のプリント配線板（１）の下面に
固着した半田バンプ（６）を備えているので、第１及び
第２のプリント配線板（２）の間にずれが生じても半田
バンプ（６）により、ずれを吸収し一体とすることがで
きる。
【００１４】また、本発明の請求項２に係るチップキャ
リアによると、上記第１のプリント配線板（１）が開孔
（７）を有するので、第２のプリント配線板（２）の半
導体チップ（１３）の搭載部（３）に半導体チップ（１
３）を容易に設置するとともに、半導体チップ（１３）
とワイヤーボンディング（１２）により接続される回路
パターンを第１のプリント配線板（１）にも形成するこ
とができる。
リアによると、上記第１のプリント配線板（１）が開孔
（７）を有するので、第２のプリント配線板（２）の半
導体チップ（１３）の搭載部（３）に半導体チップ（１
３）を容易に設置するとともに、半導体チップ（１３）
とワイヤーボンディング（１２）により接続される回路
パターンを第１のプリント配線板（１）にも形成するこ
とができる。
【００１５】また、本発明の請求項３及び請求項４に係
るチップキャリアによると、上記第１のプリント配線板
（１）が、縦、横、格子状に並び、下方を向いて垂直に
立設しているリードピン（５）を有し、第２のプリント
配線板（２）が、第１のプリント配線板（１）のリード
ピン（５）の位置と対向した透孔（８）を穿設している
ので、第１及び第２のプリント配線板（１）（２）が独
立してリードピンを有するチップキャリアを形成し、一
方の立設しているリードピンを、他方に穿設された透孔
（８）に挿入することにより容易に一体化を図ったチッ
プキャリアを得ることができる。
るチップキャリアによると、上記第１のプリント配線板
（１）が、縦、横、格子状に並び、下方を向いて垂直に
立設しているリードピン（５）を有し、第２のプリント
配線板（２）が、第１のプリント配線板（１）のリード
ピン（５）の位置と対向した透孔（８）を穿設している
ので、第１及び第２のプリント配線板（１）（２）が独
立してリードピンを有するチップキャリアを形成し、一
方の立設しているリードピンを、他方に穿設された透孔
（８）に挿入することにより容易に一体化を図ったチッ
プキャリアを得ることができる。
【００１６】以下、本発明を添付した図面に沿って詳細
に説明する。
に説明する。
【００１７】
実施例１ 図２は本発明の一実施例に係るチップキャリアの斜視図
で、図１は、図２で示した実施例に係るチップキャリア
をＡ−Ａで破断した断面図である。
で、図１は、図２で示した実施例に係るチップキャリア
をＡ−Ａで破断した断面図である。
【００１８】図１、図２に示す如く、本実施例に係るチ
ップキャリアは、半導体チップ（１３）を搭載する搭載
部（３）を有する第２のプリント配線板（２）と、上記
第２のプリント配線板（２）の上に載せた第１のプリン
ト配線板（１）と、リードピン（４）より構成されてい
る。、上記第２のプリント配線板（２）の上下の面に
は、回路パターンが形成され、下面には、半導体チップ
（１３）を搭載する凹状の搭載部（３）を有し、この搭
載部（３）の周囲に縦、横ともに直線的に格子状に並
び、下方を向いて上記第２のプリント配線板（２）に対
し垂直にリードピン（４）が立設されている。搭載部
（３）に搭載した半導体チップ（１３）は、ワイヤーボ
ンディング（１２）により下面に形成された回路パター
ンに接続され、上記リードピン（４）はこの回路パター
ンを介して導通している。
ップキャリアは、半導体チップ（１３）を搭載する搭載
部（３）を有する第２のプリント配線板（２）と、上記
第２のプリント配線板（２）の上に載せた第１のプリン
ト配線板（１）と、リードピン（４）より構成されてい
る。、上記第２のプリント配線板（２）の上下の面に
は、回路パターンが形成され、下面には、半導体チップ
（１３）を搭載する凹状の搭載部（３）を有し、この搭
載部（３）の周囲に縦、横ともに直線的に格子状に並
び、下方を向いて上記第２のプリント配線板（２）に対
し垂直にリードピン（４）が立設されている。搭載部
（３）に搭載した半導体チップ（１３）は、ワイヤーボ
ンディング（１２）により下面に形成された回路パター
ンに接続され、上記リードピン（４）はこの回路パター
ンを介して導通している。
【００１９】上記第２のプリント配線板（２）の上に載
せた第１のプリント配線板（１）は、上下の面に回路パ
ターンが形成され、下面には半田バンプ（６）が固着さ
れている。この第１のプリント配線板（１）の半田バン
プ（６）は、第２のプリント配線板（２）の上面に形成
された回路パターンと接し、第１のプリント配線板
（１）の回路パターンを導通している。この半田バンプ
（６）は、従来の多層プリント配線板の機能と比べると
実質的に同一である。
せた第１のプリント配線板（１）は、上下の面に回路パ
ターンが形成され、下面には半田バンプ（６）が固着さ
れている。この第１のプリント配線板（１）の半田バン
プ（６）は、第２のプリント配線板（２）の上面に形成
された回路パターンと接し、第１のプリント配線板
（１）の回路パターンを導通している。この半田バンプ
（６）は、従来の多層プリント配線板の機能と比べると
実質的に同一である。
【００２０】上記半田バンプ（６）は、第２のプリント
配線板（２）の下面に縦、横ともに直線的に格子状に形
成されるものや単独で存在するものがある。
配線板（２）の下面に縦、横ともに直線的に格子状に形
成されるものや単独で存在するものがある。
【００２１】上記第１のプリント配線板（１）と第２の
プリント配線板（２）を接続するには、これらのプリン
ト配線板を載せ、第１のプリント配線板（１）の下面の
半田バンプ（６）を溶融し、再固着することにより接続
できる。
プリント配線板（２）を接続するには、これらのプリン
ト配線板を載せ、第１のプリント配線板（１）の下面の
半田バンプ（６）を溶融し、再固着することにより接続
できる。
【００２２】上記第１のプリント配線板（１）は、図３
に示す如く、上面に半導体チップの搭載部（３）に半導
体チップ（１３）を搭載したものでもよい。
に示す如く、上面に半導体チップの搭載部（３）に半導
体チップ（１３）を搭載したものでもよい。
【００２３】図４は本発明の他の一実施例に係るチップ
キャリアの断面図である。本実施例に係るチップキャリ
アは、第１のプリント配線板（１）が中心部に開孔
（７）を有するものであり、第２のプリント配線板
（２）の半導体チップの搭載部（３）が、該プリント配
線板の上面に形成され、この搭載部（３）に半導体チッ
プ（１３）が搭載されている。
キャリアの断面図である。本実施例に係るチップキャリ
アは、第１のプリント配線板（１）が中心部に開孔
（７）を有するものであり、第２のプリント配線板
（２）の半導体チップの搭載部（３）が、該プリント配
線板の上面に形成され、この搭載部（３）に半導体チッ
プ（１３）が搭載されている。
【００２４】第１のプリント配線板（１）が上述のよう
に開孔（７）を有することにより、半導体チップ（１
３）を開孔（７）から第２のプリント配線板（２）に搭
載することができる。
に開孔（７）を有することにより、半導体チップ（１
３）を開孔（７）から第２のプリント配線板（２）に搭
載することができる。
【００２５】図５は本発明の他の一実施例に係るチップ
キャリアの断面図である。このチップキャリアは、開孔
（７）を有する第１のプリント配線板（１）と、半導体
チップを搭載する搭載部（３）を有する第２のプリント
配線板（２）と、第１と第２のプリント配線板（１）
（２）を導通する半田バンプ（６）から構成されてい
る。
キャリアの断面図である。このチップキャリアは、開孔
（７）を有する第１のプリント配線板（１）と、半導体
チップを搭載する搭載部（３）を有する第２のプリント
配線板（２）と、第１と第２のプリント配線板（１）
（２）を導通する半田バンプ（６）から構成されてい
る。
【００２６】上記第１のプリント配線板（１）は、上下
の面には回路パターンが形成され、下面には、上記開孔
（７）の周囲に縦、横ともに直線的に格子状に並び、下
方を向いて上記第１のプリント配線板（１）に対し垂直
にリードピン（５）が立設され、このリードピン（５）
は、第２のプリント配線板（２）に形成された複数の透
孔（８）を通し、第２のプリント配線板（２）の下面に
突き出している。
の面には回路パターンが形成され、下面には、上記開孔
（７）の周囲に縦、横ともに直線的に格子状に並び、下
方を向いて上記第１のプリント配線板（１）に対し垂直
にリードピン（５）が立設され、このリードピン（５）
は、第２のプリント配線板（２）に形成された複数の透
孔（８）を通し、第２のプリント配線板（２）の下面に
突き出している。
【００２７】上記第２のプリント配線板（２）は、第１
のプリント配線板（１）のように、上下の面には回路パ
ターンが形成され、下面には、上記開孔（７）の周囲に
縦、横ともに直線的に格子状に並び、下方を向いて上記
第１のプリント配線板（１）に対し垂直にリードピン
（４）が立設されている。この透孔（８）は、上記第１
のプリント配線板（１）に立設したリードピン（５）の
位置に対向して形成されている。
のプリント配線板（１）のように、上下の面には回路パ
ターンが形成され、下面には、上記開孔（７）の周囲に
縦、横ともに直線的に格子状に並び、下方を向いて上記
第１のプリント配線板（１）に対し垂直にリードピン
（４）が立設されている。この透孔（８）は、上記第１
のプリント配線板（１）に立設したリードピン（５）の
位置に対向して形成されている。
【００２８】第２のプリント配線板（２）の搭載部
（３）に搭載した半導体チップ（１３）は、ワイヤーボ
ンディング（１２）により第１及び第２のプリント配線
板（１）（２）に形成された回路パターンに接続され、
それぞれのリードピン（４）（５）を介してこれらの回
路パターンが導通している。
（３）に搭載した半導体チップ（１３）は、ワイヤーボ
ンディング（１２）により第１及び第２のプリント配線
板（１）（２）に形成された回路パターンに接続され、
それぞれのリードピン（４）（５）を介してこれらの回
路パターンが導通している。
【００２９】上記プリント配線板としては、基材に樹脂
ワニスを含浸し乾燥して得られるプリプレグの樹脂を硬
化した絶縁樹脂基板、またはアルミナ等のセラミック系
の絶縁基板が用いられる。この絶縁樹脂基板の基材とし
ては、特に限定するものではないが、ガラス繊維やアラ
ミド繊維等の無機材料の方が耐熱性、耐湿性などに優れ
て好ましい。また、耐熱性に優れる有機繊維の布やこれ
らの混合物を基材として用いることもできる。上記基材
に含浸する樹脂ワニスとしては、エポキシ樹脂、ポリイ
ミド樹脂、フッ素樹脂、フェノール樹脂、ポリエステル
樹脂、ポリフェニレンオキサイド樹脂等の単独、変性
物、混合物等が用いられ、一層のプリント配線板、多層
プリント配線板でもよく、スルーホールを有したもので
もよい。
ワニスを含浸し乾燥して得られるプリプレグの樹脂を硬
化した絶縁樹脂基板、またはアルミナ等のセラミック系
の絶縁基板が用いられる。この絶縁樹脂基板の基材とし
ては、特に限定するものではないが、ガラス繊維やアラ
ミド繊維等の無機材料の方が耐熱性、耐湿性などに優れ
て好ましい。また、耐熱性に優れる有機繊維の布やこれ
らの混合物を基材として用いることもできる。上記基材
に含浸する樹脂ワニスとしては、エポキシ樹脂、ポリイ
ミド樹脂、フッ素樹脂、フェノール樹脂、ポリエステル
樹脂、ポリフェニレンオキサイド樹脂等の単独、変性
物、混合物等が用いられ、一層のプリント配線板、多層
プリント配線板でもよく、スルーホールを有したもので
もよい。
【００３０】上述のように、第１及び第２のプリント配
線板（１）（２）がリードピンを有し、第２のプリント
配線板（２）が第１のプリント配線板（１）に立設した
リードピン（５）に対向する透孔（８）を有することに
より、上下層状に配設したプリント配線板が構成されて
いる。
線板（１）（２）がリードピンを有し、第２のプリント
配線板（２）が第１のプリント配線板（１）に立設した
リードピン（５）に対向する透孔（８）を有することに
より、上下層状に配設したプリント配線板が構成されて
いる。
【００３１】
【発明の効果】以上、述べたように、本発明のチップキ
ャリアによると、チップキャリアを構成するプリント配
線板とプリント配線板との間に半田バンプを有するの
で、上下の回路パターンの位置がずれても半田バンプに
よりそのずれを吸収することができ、容易に多層化を図
ったチップキャリアを形成することができる。
ャリアによると、チップキャリアを構成するプリント配
線板とプリント配線板との間に半田バンプを有するの
で、上下の回路パターンの位置がずれても半田バンプに
よりそのずれを吸収することができ、容易に多層化を図
ったチップキャリアを形成することができる。
【図１】本発明に係る一実施例のチップキャリアの断面
図である。
図である。
【図２】本発明に係る実施例のチップキャリアの斜視図
である。
である。
【図３】本発明に係る他の一実施例のチップキャリアの
断面図である。
断面図である。
【図４】本発明に係る他の一実施例のチップキャリアの
断面図である。
断面図である。
【図５】本発明に係る他の一実施例のチップキャリアの
断面図である。
断面図である。
【図６】従来例のチップキャリアの断面図である。
１ 第１のプリント配線板 ２ 第２のプリント配線板 ３ 搭載部 ４ リードピン ５ リードピン ６ 半田バンプ ７ 開孔 ８ 透孔
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｑ
Claims (4)
- 【請求項１】 半導体チップを搭載する搭載部（３）を
有し、この搭載部（３）の周囲に格子状に並び、下方を
向いて垂直に立設しているリードピン（４）を有する第
２のプリント配線板（２）と、この第２のプリント配線
板（２）の上に載せた第１のプリント配線板（１）とを
有し、これら第１及び第２のプリント配線板（１）
（２）が、第１のプリント配線板（１）と第２のプリン
ト配線板（２）の間に半田バンプ（６）を備えたことを
特徴とするチップキャリア。 - 【請求項２】 上記第１のプリント配線板（１）が、開
孔（７）を有することを特徴とする請求項１記載のチッ
プキャリア。 - 【請求項３】 上記第１及び第２のプリント配線板
（１）（２）が、開孔（７）を有することを特徴とする
請求項１記載のチップキャリア。 - 【請求項４】 上記第１のプリント配線板（１）が、
縦、横、格子状に並び、下方を向いて垂直に立設してい
るリードピン（５）を有し、第２のプリント配線板
（２）が、第１のプリント配線板（１）のリードピン
（５）の位置と対向した透孔（８）を穿設してることを
特徴とする請求項１乃至請求項３記載のチップキャリ
ア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6063990A JPH07273245A (ja) | 1994-03-31 | 1994-03-31 | チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6063990A JPH07273245A (ja) | 1994-03-31 | 1994-03-31 | チップキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273245A true JPH07273245A (ja) | 1995-10-20 |
Family
ID=13245236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6063990A Withdrawn JPH07273245A (ja) | 1994-03-31 | 1994-03-31 | チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018190784A (ja) * | 2017-04-28 | 2018-11-29 | 新光電気工業株式会社 | 基板モジュール |
-
1994
- 1994-03-31 JP JP6063990A patent/JPH07273245A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018190784A (ja) * | 2017-04-28 | 2018-11-29 | 新光電気工業株式会社 | 基板モジュール |
| JP2021158361A (ja) * | 2017-04-28 | 2021-10-07 | 新光電気工業株式会社 | 基板モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239014B2 (en) | Capacitor-built-in type printed wiring substrate, printed wiring substrate, and capacitor | |
| US5920123A (en) | Multichip module assembly having via contacts and method of making the same | |
| US20080239686A1 (en) | Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same | |
| US20030183418A1 (en) | Electrical circuit and method of formation | |
| US6667555B2 (en) | Spacer-connector stud for stacked surface laminated multi-chip modules and methods of manufacture | |
| US6648204B2 (en) | Alignment weight for floating pin field design | |
| JPH07273245A (ja) | チップキャリア | |
| US6511347B2 (en) | Terminating floating signals on a BGA module to a ground plane on a ball grid array (BGA) circuit board site | |
| JPH01230289A (ja) | 電子回路ユニット | |
| US5880935A (en) | Device for using in an electronic controller | |
| CN110996501A (zh) | 具有贯穿式导电及散热部件的电路板和功率模组 | |
| JPH07273241A (ja) | チップキャリア | |
| JP3497680B2 (ja) | 半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 | |
| JP3430636B2 (ja) | プリント配線板の製造方法 | |
| JPH07176647A (ja) | チップキャリア | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| JPH08274215A (ja) | 半導体パッケージ | |
| JP2000165013A (ja) | はんだバンプを用いた部品接続構造およびその形成方法 | |
| JPH07297221A (ja) | 半導体パッケージ | |
| JPH0738008A (ja) | チップキャリア | |
| JPH07240480A (ja) | 半導体装置 | |
| JP2532486Y2 (ja) | 半導体装置 | |
| KR100665287B1 (ko) | 열평형이 균일한 랜드를 갖는 연성기판 | |
| KR20200009668A (ko) | 회로 기판 | |
| JPH08153825A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |