JPH07240480A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07240480A JPH07240480A JP3060494A JP3060494A JPH07240480A JP H07240480 A JPH07240480 A JP H07240480A JP 3060494 A JP3060494 A JP 3060494A JP 3060494 A JP3060494 A JP 3060494A JP H07240480 A JPH07240480 A JP H07240480A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor device
- circuit pattern
- semiconductor chip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップを搭載する半導体装置におい
て、ショート等の回路不良の発生がなく、絶縁基板の表
面の回路パターンの密度を小さくすることができ、ショ
ート等の回路不良の発生がない半導体装置を提供する。 【構成】 絶縁基板（７）の表面に半導体チップ（１
０）を搭載する搭載部（５）、この搭載部（５）の周囲
に、搭載した半導体チップ（１０）と接続した複数の接
続用パッド（１）と複数のランド（２）、この接続用パ
ッド（１）とランド（２）を接続した上層の回路パター
ン（３）を有し、上記接続用パッド（１）の一部とラン
ド（２）をバイアホール（４）（８）を介して接続した
下層の回路パターン（６）を備えた点を特徴とする。
て、ショート等の回路不良の発生がなく、絶縁基板の表
面の回路パターンの密度を小さくすることができ、ショ
ート等の回路不良の発生がない半導体装置を提供する。 【構成】 絶縁基板（７）の表面に半導体チップ（１
０）を搭載する搭載部（５）、この搭載部（５）の周囲
に、搭載した半導体チップ（１０）と接続した複数の接
続用パッド（１）と複数のランド（２）、この接続用パ
ッド（１）とランド（２）を接続した上層の回路パター
ン（３）を有し、上記接続用パッド（１）の一部とラン
ド（２）をバイアホール（４）（８）を介して接続した
下層の回路パターン（６）を備えた点を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを搭載す
る半導体装置に関するものである。
る半導体装置に関するものである。
【０００２】
【従来の技術】近年、電子機器に使用されている半導体
チップを搭載した半導体装置には、例えば、ピングリッ
トアレイ（以下、ＰＧＡ）等がある。ＰＧＡは、方形の
パッケージ底面に垂直にアレイ状のリードピンを取り付
けたパッケージであり、パッケージを構成する絶縁基板
は、セラミック基板あるいはプラスチック基板が使用さ
れ、高速かつ大規模な論理ＬＳＩに使われている。とこ
ろで、 上記の半導体装置は、接続用パッド（１）とラ
ンド（２）を接続する複数の回路パターン（３）が絶縁
基板の表面にそれぞれ平行に形成されていたが、半導体
装置の小型化に伴い、回路パターン（３）が高密度化が
進むにつれ、回路形成時あるいは稼働時にショート等の
回路不良が発生する問題があった。
チップを搭載した半導体装置には、例えば、ピングリッ
トアレイ（以下、ＰＧＡ）等がある。ＰＧＡは、方形の
パッケージ底面に垂直にアレイ状のリードピンを取り付
けたパッケージであり、パッケージを構成する絶縁基板
は、セラミック基板あるいはプラスチック基板が使用さ
れ、高速かつ大規模な論理ＬＳＩに使われている。とこ
ろで、 上記の半導体装置は、接続用パッド（１）とラ
ンド（２）を接続する複数の回路パターン（３）が絶縁
基板の表面にそれぞれ平行に形成されていたが、半導体
装置の小型化に伴い、回路パターン（３）が高密度化が
進むにつれ、回路形成時あるいは稼働時にショート等の
回路不良が発生する問題があった。
【０００３】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
ショート等の回路不良の発生がなく、絶縁基板の表面の
回路パターンの密度を小さくすることができ、ショート
等の回路不良の発生がない半導体装置を提供することに
ある。
鑑みてなされたものであり、その目的とするところは、
ショート等の回路不良の発生がなく、絶縁基板の表面の
回路パターンの密度を小さくすることができ、ショート
等の回路不良の発生がない半導体装置を提供することに
ある。
【０００４】
【課題を解決するための手段】本発明の請求項１に係る
半導体装置は、絶縁基板（７）の表面に半導体チップ
（１０）を搭載する搭載部（５）、この搭載部（５）の
周囲に、搭載した半導体チップ（１０）と接続した複数
の接続用パッド（１）と複数のランド（２）、この接続
用パッド（１）とランド（２）を接続した上層の回路パ
ターン（３）を有し、上記接続用パッド（１）の一部と
ランド（２）をバイアホール（４）（８）を介して接続
した下層の回路パターン（６）を備えた点を特徴とする
ものである。
半導体装置は、絶縁基板（７）の表面に半導体チップ
（１０）を搭載する搭載部（５）、この搭載部（５）の
周囲に、搭載した半導体チップ（１０）と接続した複数
の接続用パッド（１）と複数のランド（２）、この接続
用パッド（１）とランド（２）を接続した上層の回路パ
ターン（３）を有し、上記接続用パッド（１）の一部と
ランド（２）をバイアホール（４）（８）を介して接続
した下層の回路パターン（６）を備えた点を特徴とする
ものである。
【０００５】また、本発明の請求項２に係る半導体装置
は、上記絶縁基板（７）の下層の回路パターン（６）が
絶縁基板（７）の裏面に形成された点を特徴とするもの
である。
は、上記絶縁基板（７）の下層の回路パターン（６）が
絶縁基板（７）の裏面に形成された点を特徴とするもの
である。
【０００６】
【作用】本発明に係る半導体装置によると、絶縁基板の
表面に形成された接続用パッド（１）と下層の回路パタ
ーン（６）がバイアホール（４）で導通し、さらに、こ
の回路パターン（６）がバイアホール（８）で表面のラ
ンド（２）と導通しているので、絶縁基板（７）の表面
に形成された回路パターン（３）の配線密度が小さくな
る。
表面に形成された接続用パッド（１）と下層の回路パタ
ーン（６）がバイアホール（４）で導通し、さらに、こ
の回路パターン（６）がバイアホール（８）で表面のラ
ンド（２）と導通しているので、絶縁基板（７）の表面
に形成された回路パターン（３）の配線密度が小さくな
る。
【０００７】以下、本発明を添付した図面に沿って詳細
に説明する。
に説明する。
【０００８】
【実施例】図１（ａ）は本発明の一実施例に係る半導体
装置の上面図、図１（ｂ）はその半導体装置の内層図で
ある。図２は、図１の実施例に係る半導体装置の断面図
である。
装置の上面図、図１（ｂ）はその半導体装置の内層図で
ある。図２は、図１の実施例に係る半導体装置の断面図
である。
【０００９】本発明の半導体装置を構成する絶縁基板
（９）の表面には、図１（ａ）に示すごとく、表面の中
央部を座ぐって形成された半導体チップを搭載する搭載
部（５）と、この搭載部（５）の周囲の４辺と一定の間
隔を保ち、互いに等間隔に形成された複数の接続用パッ
ド（１）が形成されている。
（９）の表面には、図１（ａ）に示すごとく、表面の中
央部を座ぐって形成された半導体チップを搭載する搭載
部（５）と、この搭載部（５）の周囲の４辺と一定の間
隔を保ち、互いに等間隔に形成された複数の接続用パッ
ド（１）が形成されている。
【００１０】この接続用パッド（１）は、上記搭載部
（５）に搭載した半導体チップと電気的に接続される部
分で、半田により半導体チップのリードフレームと溶着
されたり、ワイヤボンディング（９）により接続される
ものである。
（５）に搭載した半導体チップと電気的に接続される部
分で、半田により半導体チップのリードフレームと溶着
されたり、ワイヤボンディング（９）により接続される
ものである。
【００１１】また、この表面には、上記接続用パッド
（１）と電気的に接続され、他の半導体装置と接続を目
的としたランド（２）が、接続用パッド（１）に対応し
て、搭載部（５）を中心位置とすると、接続用パッド
（１）よりさらに中心位置から遠ざかる位置に形成され
ている。
（１）と電気的に接続され、他の半導体装置と接続を目
的としたランド（２）が、接続用パッド（１）に対応し
て、搭載部（５）を中心位置とすると、接続用パッド
（１）よりさらに中心位置から遠ざかる位置に形成され
ている。
【００１２】尚、本実施例では、搭載部（５）の全周に
これらのランド（２）や上層の回路パターン（３）が同
様に形成されるので、図１においては、一方のみを表記
するだけで、他の三方は省略した。
これらのランド（２）や上層の回路パターン（３）が同
様に形成されるので、図１においては、一方のみを表記
するだけで、他の三方は省略した。
【００１３】上記半導体装置を構成する絶縁基板（７）
としては、基材に樹脂ワニスを含浸し乾燥して得られる
プリプレグを重ね合わせ、加熱加圧成形して樹脂を硬化
した絶縁樹脂基板、またはアルミナ等のセラミック系の
絶縁基板が用いられる。この絶縁樹脂基板の基材とし
て、一例を示せばガラス繊維が用いられる。このガラス
繊維はアラミド繊維等と同様に、耐熱性、耐湿性などに
優れて特に好ましい。また、耐熱性に優れる有機繊維の
布やこれらの混合物を基材として用いることもできる。
上記基材に含浸する樹脂ワニスとしては、エポキシ樹脂
が用いられる。エポキシ樹脂はその電気的特性、及び、
経済性を考慮すると最適であるが、他の樹脂としては、
ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリエ
ステル樹脂、ポリフェニレンオキサイド樹脂等の単独、
変性物、混合物等が用いられる。
としては、基材に樹脂ワニスを含浸し乾燥して得られる
プリプレグを重ね合わせ、加熱加圧成形して樹脂を硬化
した絶縁樹脂基板、またはアルミナ等のセラミック系の
絶縁基板が用いられる。この絶縁樹脂基板の基材とし
て、一例を示せばガラス繊維が用いられる。このガラス
繊維はアラミド繊維等と同様に、耐熱性、耐湿性などに
優れて特に好ましい。また、耐熱性に優れる有機繊維の
布やこれらの混合物を基材として用いることもできる。
上記基材に含浸する樹脂ワニスとしては、エポキシ樹脂
が用いられる。エポキシ樹脂はその電気的特性、及び、
経済性を考慮すると最適であるが、他の樹脂としては、
ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリエ
ステル樹脂、ポリフェニレンオキサイド樹脂等の単独、
変性物、混合物等が用いられる。
【００１４】上記接続用パッド（１）、ランド（２）及
び上層の回路パターン（３）は、該絶縁基板（７）の表
面に配設された金属箔をエッチングして形成された回路
パターンであり、既存のプリント基板の回路形成方法で
容易に形成できる。また、他の方法としては、レジスト
をコーティングしたのち金属メッキを行って形成する方
法などがある。また、絶縁基板（７）の表面の半導体チ
ップを搭載する窪み（１１）で構成された搭載部（５）
は、本実施例においては、絶縁基板（７）の表面をざぐ
り加工して形成したものであるが、絶縁基板（７）を形
成する際に、多層板の製造方法を用い、各々の基板を一
体化するときに窪み（１１）有する基板を最上部に重ね
合わせ、一体化する方法も用いることができる。
び上層の回路パターン（３）は、該絶縁基板（７）の表
面に配設された金属箔をエッチングして形成された回路
パターンであり、既存のプリント基板の回路形成方法で
容易に形成できる。また、他の方法としては、レジスト
をコーティングしたのち金属メッキを行って形成する方
法などがある。また、絶縁基板（７）の表面の半導体チ
ップを搭載する窪み（１１）で構成された搭載部（５）
は、本実施例においては、絶縁基板（７）の表面をざぐ
り加工して形成したものであるが、絶縁基板（７）を形
成する際に、多層板の製造方法を用い、各々の基板を一
体化するときに窪み（１１）有する基板を最上部に重ね
合わせ、一体化する方法も用いることができる。
【００１５】また、上記絶縁基板（７）の接続用パッド
（１ａ）（１ｂ）の搭載部（５）の周辺には、バイアホ
ール（４ａ）（４ｂ）が形成されている。これらのバイ
アホール（４ａ）（４ｂ）は、図２に示す如く、絶縁基
板（７）の厚み方向に進行するインタースティシャルバ
イアホールである。
（１ａ）（１ｂ）の搭載部（５）の周辺には、バイアホ
ール（４ａ）（４ｂ）が形成されている。これらのバイ
アホール（４ａ）（４ｂ）は、図２に示す如く、絶縁基
板（７）の厚み方向に進行するインタースティシャルバ
イアホールである。
【００１６】尚、図２は、説明が容易にできるように、
絶縁基板（７）の内部に存在する下層の回路パターン
（６）の接続の様子が理解できるよう、一部透視した断
面図になっている。
絶縁基板（７）の内部に存在する下層の回路パターン
（６）の接続の様子が理解できるよう、一部透視した断
面図になっている。
【００１７】また、上記ランド（２）には、基絶縁板
（９）の表面より裏面に貫通するバイアホール（８）
が、それぞれ形成されている。さらに、この絶縁基板
（７）の内部にはバイアホール（４ａ）（４ｂ）とスル
ーホール（８）を接続する下層の回路パターン（６ａ）
（６ｂ）が形成されている。図１（ｂ）はこの絶縁基板
（７）の内層の部分を表面に沿って破断した上面図で、
バイアホール（４ａ）（４ｂ）とスルーホール（８ａ）
（８ｂ）とを下層の回路パターン（６ａ）（６ｂ）が接
続している。
（９）の表面より裏面に貫通するバイアホール（８）
が、それぞれ形成されている。さらに、この絶縁基板
（７）の内部にはバイアホール（４ａ）（４ｂ）とスル
ーホール（８）を接続する下層の回路パターン（６ａ）
（６ｂ）が形成されている。図１（ｂ）はこの絶縁基板
（７）の内層の部分を表面に沿って破断した上面図で、
バイアホール（４ａ）（４ｂ）とスルーホール（８ａ）
（８ｂ）とを下層の回路パターン（６ａ）（６ｂ）が接
続している。
【００１８】このバイアホール（４ａ）（４ｂ）は、例
えば直径が０．３５ｍｍ乃至０．４５ｍｍのめっきされ
た穴で、電気的導通性を有する。したがって、接続用パ
ッド（１ａ）（１ｂ）は、バイアホール（４ａ）（４
ｂ）、下層の回路パターン（６ａ）（６ｂ）、および、
バイアホール（８ａ）（８ｂ）とを介し、ランド（２
ａ）（２ｂ）に接続されて、一連の導通回路を形成す
る。
えば直径が０．３５ｍｍ乃至０．４５ｍｍのめっきされ
た穴で、電気的導通性を有する。したがって、接続用パ
ッド（１ａ）（１ｂ）は、バイアホール（４ａ）（４
ｂ）、下層の回路パターン（６ａ）（６ｂ）、および、
バイアホール（８ａ）（８ｂ）とを介し、ランド（２
ａ）（２ｂ）に接続されて、一連の導通回路を形成す
る。
【００１９】他の接続用パッド（１）は、図１（ａ）に
示す如く、絶縁基板（７）の表面に形成された上層の回
路パターン（３）により、他のランド（２）に接続され
ている。
示す如く、絶縁基板（７）の表面に形成された上層の回
路パターン（３）により、他のランド（２）に接続され
ている。
【００２０】図３は、図１と同じ上面図を持つ他の実施
例の半導体装置の断面図である。図に示す如く、バイア
ホール（４）が絶縁基板（７）の表面より裏面に対し貫
通したバイアホールで、このバイアホール（４）とバイ
アホール（８）を接続する下層の回路パターン（６）
が、絶縁基板（７）の裏面に形成されたものである。
例の半導体装置の断面図である。図に示す如く、バイア
ホール（４）が絶縁基板（７）の表面より裏面に対し貫
通したバイアホールで、このバイアホール（４）とバイ
アホール（８）を接続する下層の回路パターン（６）
が、絶縁基板（７）の裏面に形成されたものである。
【００２１】上記図２の実施例と同様に、接続用パッド
（１）が、バイアホール（４）、下層の回路パターン
（６）、および、バイアホール（８）を介し、ランド
（２）に接続されて、一連の導通回路を形成している。
（１）が、バイアホール（４）、下層の回路パターン
（６）、および、バイアホール（８）を介し、ランド
（２）に接続されて、一連の導通回路を形成している。
【００２２】尚、この図３は、説明が容易にできるよう
に、絶縁基板（７）の裏面に存在する回路パターン
（６）の接続の様子が理解できるよう、一部透視した断
面図になっている。
に、絶縁基板（７）の裏面に存在する回路パターン
（６）の接続の様子が理解できるよう、一部透視した断
面図になっている。
【００２３】上述のごとく、本発明に係る半導体装置
は、絶縁基板（７）の表面の接続用パッド（１）の一部
とランド（２）をバイアホール（４）（８）を介して接
続する下層の回路パターン（６）を備えているので、、
絶縁基板（７）の表面の回路パターン（３）の密度を小
さくすることができる。
は、絶縁基板（７）の表面の接続用パッド（１）の一部
とランド（２）をバイアホール（４）（８）を介して接
続する下層の回路パターン（６）を備えているので、、
絶縁基板（７）の表面の回路パターン（３）の密度を小
さくすることができる。
【００２４】
【発明の効果】以上、述べたように、本発明の半導体装
置によると、絶縁基板（７）の表面に半導体チップ（１
０）を搭載する搭載部（５）、この搭載部（５）の周囲
に、搭載した半導体チップ（１０）と接続した複数の接
続用パッド（１）と複数のランド（２）、この接続用パ
ッド（１）とランド（２）を接続する回路パターン
（３）を有し、上記接続用パッド（１）の一部とランド
（２）をバイアホール（４）（８）を介して接続する下
層の回路パターン（６）を備えるので、表面に形成され
る回路パターンの単位面積当たりの配線密度が小さくす
ることができ、回路パターンの配線経路を選択する自由
度が高くなり、互いの回路間隔を広く取ることができる
配線経路を選択することができる。また、互いの回路間
隔を広く取ることができる、回路形成する際に、発生し
ていたショート等の回路不良を減少することができる。
置によると、絶縁基板（７）の表面に半導体チップ（１
０）を搭載する搭載部（５）、この搭載部（５）の周囲
に、搭載した半導体チップ（１０）と接続した複数の接
続用パッド（１）と複数のランド（２）、この接続用パ
ッド（１）とランド（２）を接続する回路パターン
（３）を有し、上記接続用パッド（１）の一部とランド
（２）をバイアホール（４）（８）を介して接続する下
層の回路パターン（６）を備えるので、表面に形成され
る回路パターンの単位面積当たりの配線密度が小さくす
ることができ、回路パターンの配線経路を選択する自由
度が高くなり、互いの回路間隔を広く取ることができる
配線経路を選択することができる。また、互いの回路間
隔を広く取ることができる、回路形成する際に、発生し
ていたショート等の回路不良を減少することができる。
【図１】（ａ）は本発明に係る半導体装置の一実施例の
上面図である。（ｂ）は本発明に係る半導体装置の一実
施例の上面に沿って破断した内層の上面図である。
上面図である。（ｂ）は本発明に係る半導体装置の一実
施例の上面に沿って破断した内層の上面図である。
【図２】図１の半導体装置の断面図である。
【図３】本発明の他の実施例に係る半導体装置の断面図
である。
である。
【図４】従来の半導体装置の上面図である。
１ 接続用パッド ２ ランド ３ 回路パターン ４ バイアホール ５ 搭載部 ６ 回路パターン ７ 絶縁基板 ８ バイアホール ９ ワイヤボンディング １０ 半導体チップ
Claims (2)
- 【請求項１】 絶縁基板（７）の表面に半導体チップ
（１０）を搭載する搭載部（５）、この搭載部（５）の
周囲に、搭載した半導体チップ（１０）と接続した複数
の接続用パッド（１）と複数のランド（２）、この接続
用パッド（１）とランド（２）を接続する回路パターン
（３）を有し、上記接続用パッド（１）の一部とランド
（２）をバイアホール（４）（８）を介して接続する下
層の回路パターン（６）を備えることを特徴とする半導
体装置。 - 【請求項２】 上記絶縁基板（７）の下層の回路パター
ン（６）が絶縁基板（７）の裏面に形成したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060494A JPH07240480A (ja) | 1994-02-28 | 1994-02-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060494A JPH07240480A (ja) | 1994-02-28 | 1994-02-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240480A true JPH07240480A (ja) | 1995-09-12 |
Family
ID=12308481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060494A Withdrawn JPH07240480A (ja) | 1994-02-28 | 1994-02-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240480A (ja) |
-
1994
- 1994-02-28 JP JP3060494A patent/JPH07240480A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0460822B1 (en) | Integrated circuit packaging using flexible substrate | |
| US5920123A (en) | Multichip module assembly having via contacts and method of making the same | |
| US20030183418A1 (en) | Electrical circuit and method of formation | |
| JP2005515611A (ja) | インターポーザを有する高性能低コスト超小型回路パッケージ | |
| US6407343B1 (en) | Multilayer wiring board | |
| US20140146500A1 (en) | Multi-piece substrate | |
| US20120307466A1 (en) | Component-embedded substrate | |
| JP4484176B2 (ja) | ボールグリッドアレイ型パッケージの接続構造 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP2549393B2 (ja) | 回路基板の製造方法 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
| JPH07240480A (ja) | 半導体装置 | |
| JP4975664B2 (ja) | 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 | |
| JP2017152448A (ja) | 多数個取り配線基板 | |
| JP4582272B2 (ja) | 多層プリント配線板 | |
| JP2000022019A (ja) | ピン付きプリント配線板およびその製造方法 | |
| JP3617264B2 (ja) | プラスチック回路基板の電解めっき方法 | |
| JPH08274215A (ja) | 半導体パッケージ | |
| JP3430636B2 (ja) | プリント配線板の製造方法 | |
| JP4073579B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| JP2001168228A (ja) | プリント配線基板、プリント配線基板の製造方法、半導体パッケージ、半導体パッケージの製造方法、及び半導体装置 | |
| JP3591197B2 (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
| JP7128098B2 (ja) | 配線基板 | |
| KR101829327B1 (ko) | 테스트 보드와 반도체 칩 매개장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |