JPH07211814A - 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 - Google Patents
表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法Info
- Publication number
- JPH07211814A JPH07211814A JP667794A JP667794A JPH07211814A JP H07211814 A JPH07211814 A JP H07211814A JP 667794 A JP667794 A JP 667794A JP 667794 A JP667794 A JP 667794A JP H07211814 A JPH07211814 A JP H07211814A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- external connection
- mounting
- pads
- surface mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 この表面実装用半導体パッケージをプリント
配線板等からなるマザーボードに搭載して用いる場合、
該表面実装用半導体パッケージの外部接続用パッドとマ
ザーボード上の外部接続用パッドの半田付けによる接続
を確実にし、一連の導通回路の信頼性の向上を図ること
ができる表面実装用半導体パッケージ、及び該表面実装
用半導体パッケージを用いてマザーボードに実装する、
表面実装用半導体パッケージの電気的接続の信頼性が高
い実装方法を提供する。 【構成】 表面に半導体チップを搭載し、この半導体チ
ップと接続する回路パターン（３）、裏面に外部接続用
パッド（６）、この外部接続用パッド（６）内に表面の
回路パターン（３）と導通するスルーホール導電路を
（２）を形成したことを特徴とする。
配線板等からなるマザーボードに搭載して用いる場合、
該表面実装用半導体パッケージの外部接続用パッドとマ
ザーボード上の外部接続用パッドの半田付けによる接続
を確実にし、一連の導通回路の信頼性の向上を図ること
ができる表面実装用半導体パッケージ、及び該表面実装
用半導体パッケージを用いてマザーボードに実装する、
表面実装用半導体パッケージの電気的接続の信頼性が高
い実装方法を提供する。 【構成】 表面に半導体チップを搭載し、この半導体チ
ップと接続する回路パターン（３）、裏面に外部接続用
パッド（６）、この外部接続用パッド（６）内に表面の
回路パターン（３）と導通するスルーホール導電路を
（２）を形成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装用半導体パッ
ケージと、該表面実装用半導体パッケージをマザーボー
ドへ実装する実装方法に関するものである。
ケージと、該表面実装用半導体パッケージをマザーボー
ドへ実装する実装方法に関するものである。
【０００２】
【従来の技術】従来、電子機器に使用されている半導体
パッケージ、とくにリードレス半導体パッケージには、
リードレスチップキャリア（以下、ＬＣＣ）等がある。
ＬＣＣの一例を示すと、図５の斜視図に示す如く、セラ
ミック基板、またはプラスチック基板等の四つの側面す
べてに電極パッド（８）を設け、該基板（１）の上面の
中央部には半導体チップを搭載する凹部（９）を穿設
し、凹部（９）の周囲には上記電極パッド（８）と半導
体チップとを連結するための回路パターン（３）が形成
されたリードのない表面実装型パッケージである。ま
た、図６は、上記ＬＣＣをマザーボードとなるプリント
配線板に実装したときの一部破断拡大斜視図で、実装す
るプリント配線板（４）の上面に形成された外部接続用
パッド（５）にＬＣＣの側面に形成された電極パッド
（８）が対向し、リフロー半田付けによりプリント配線
板（４）の外部接続用パッド（５）と接続を行い、ＬＣ
Ｃの上面の回路パターン（３）、電極パッド（５）、外
部接続用パッド（５）と一連の導通回路を形成する。し
かしながら、上記ＬＣＣにおいては、電極パッド（５）
が半円筒状に形成されるため、加工時の裁断により発生
したストレスに起因した、電極パッド（５）のメッキ剥
がれや亀裂が生じたり、半田上げが充分であったりし
て、導通不良が起こるといった問題がある。
パッケージ、とくにリードレス半導体パッケージには、
リードレスチップキャリア（以下、ＬＣＣ）等がある。
ＬＣＣの一例を示すと、図５の斜視図に示す如く、セラ
ミック基板、またはプラスチック基板等の四つの側面す
べてに電極パッド（８）を設け、該基板（１）の上面の
中央部には半導体チップを搭載する凹部（９）を穿設
し、凹部（９）の周囲には上記電極パッド（８）と半導
体チップとを連結するための回路パターン（３）が形成
されたリードのない表面実装型パッケージである。ま
た、図６は、上記ＬＣＣをマザーボードとなるプリント
配線板に実装したときの一部破断拡大斜視図で、実装す
るプリント配線板（４）の上面に形成された外部接続用
パッド（５）にＬＣＣの側面に形成された電極パッド
（８）が対向し、リフロー半田付けによりプリント配線
板（４）の外部接続用パッド（５）と接続を行い、ＬＣ
Ｃの上面の回路パターン（３）、電極パッド（５）、外
部接続用パッド（５）と一連の導通回路を形成する。し
かしながら、上記ＬＣＣにおいては、電極パッド（５）
が半円筒状に形成されるため、加工時の裁断により発生
したストレスに起因した、電極パッド（５）のメッキ剥
がれや亀裂が生じたり、半田上げが充分であったりし
て、導通不良が起こるといった問題がある。
【０００３】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、その目的とするところは、
この表面実装用半導体パッケージをプリント配線板等か
らなるマザーボードに搭載して用いる場合、該表面実装
用半導体パッケージの外部接続用パッドとマザーボード
上の外部接続用パッドの半田付けによる接続を確実に
し、一連の導通回路の信頼性の向上を図ることができる
表面実装用半導体パッケージ、及び該表面実装用半導体
パッケージを用いてマザーボードに実装する、表面実装
用半導体パッケージの電気的接続の信頼性が高い実装方
法を提供することにある。
鑑みてなされたものであり、その目的とするところは、
この表面実装用半導体パッケージをプリント配線板等か
らなるマザーボードに搭載して用いる場合、該表面実装
用半導体パッケージの外部接続用パッドとマザーボード
上の外部接続用パッドの半田付けによる接続を確実に
し、一連の導通回路の信頼性の向上を図ることができる
表面実装用半導体パッケージ、及び該表面実装用半導体
パッケージを用いてマザーボードに実装する、表面実装
用半導体パッケージの電気的接続の信頼性が高い実装方
法を提供することにある。
【０００４】
【課題を解決するための手段】本発明の請求項１に係る
表面実装用半導体パッケージは、表面に半導体チップを
搭載し、この半導体チップと接続する回路パターン
（３）、裏面に外部接続用パッド（６）、この外部接続
用パッド（６）内に表面の回路パターン（３）と導通す
るスルーホール導電路を（２）を形成したことを特徴と
する。
表面実装用半導体パッケージは、表面に半導体チップを
搭載し、この半導体チップと接続する回路パターン
（３）、裏面に外部接続用パッド（６）、この外部接続
用パッド（６）内に表面の回路パターン（３）と導通す
るスルーホール導電路を（２）を形成したことを特徴と
する。
【０００５】また、請求項２に係る表面実装用半導体の
マザーボード実装方法は、請求項１記載の表面実装用半
導体パッケージをマザーボードに実装する際に、互いの
外部接続用パッド（６）（５）を一致させ、スルーホー
ル導電路（２）内に半田上げすることにより互いの回路
を接続し、表面実装用半導体パッケージ（１）をマザー
ボードに実装することを特徴とする。
マザーボード実装方法は、請求項１記載の表面実装用半
導体パッケージをマザーボードに実装する際に、互いの
外部接続用パッド（６）（５）を一致させ、スルーホー
ル導電路（２）内に半田上げすることにより互いの回路
を接続し、表面実装用半導体パッケージ（１）をマザー
ボードに実装することを特徴とする。
【０００６】
【作用】本発明に係る表面実装用半導体パッケージによ
ると、表面実装用半導体パッケージ（１）の表面に形成
された回路パターン（３）と裏面に形成された外部接続
用パッド（６）がスルーホール導電路（２）により導通
しているので、表面実装用半導体パッケージ（１）を実
装するプリント配線板（４）等とリフローにより半田付
けした際に、周囲が閉塞されているためスルーホール導
電路（２）の開孔部より内壁に向かい毛細管現象の如く
半田上がりが生じる。半田上がりが生じることにより、
表面実装用半導体パッケージ（１）とプリント配線板
（４）との接続を確実なものとすることができる。
ると、表面実装用半導体パッケージ（１）の表面に形成
された回路パターン（３）と裏面に形成された外部接続
用パッド（６）がスルーホール導電路（２）により導通
しているので、表面実装用半導体パッケージ（１）を実
装するプリント配線板（４）等とリフローにより半田付
けした際に、周囲が閉塞されているためスルーホール導
電路（２）の開孔部より内壁に向かい毛細管現象の如く
半田上がりが生じる。半田上がりが生じることにより、
表面実装用半導体パッケージ（１）とプリント配線板
（４）との接続を確実なものとすることができる。
【０００７】以下、本発明を添付した図面に沿って詳細
に説明する。
に説明する。
【０００８】
【実施例】図１は本発明の一実施例に係る表面実装用半
導体パッケージの斜視図である。図２は本発明の一実施
例に係る表面実装用半導体パッケージをマザーボードと
なるプリント配線板に実装したときの一部破断拡大図で
ある。
導体パッケージの斜視図である。図２は本発明の一実施
例に係る表面実装用半導体パッケージをマザーボードと
なるプリント配線板に実装したときの一部破断拡大図で
ある。
【０００９】本発明の表面実装用半導体パッケージを構
成する基板（１）の表面には、図１に示すごとく、表面
の中央部を座ぐって形成された半導体チップを搭載する
凹部（９）と、回路パターン（３）を備え、この回路パ
ターン（３）は、該基板（１）の表面に配設された金属
箔をエッチングして形成された回路パターン、その他金
属メッキで形成した回路など、とくに制限はなく、凹部
（９）に搭載された半導体チップと接続される。また、
基板（１）の表面の半導体チップを搭載する凹部（９）
は、半導体チップを搭載できればとくにその形状、製法
は限定しない。
成する基板（１）の表面には、図１に示すごとく、表面
の中央部を座ぐって形成された半導体チップを搭載する
凹部（９）と、回路パターン（３）を備え、この回路パ
ターン（３）は、該基板（１）の表面に配設された金属
箔をエッチングして形成された回路パターン、その他金
属メッキで形成した回路など、とくに制限はなく、凹部
（９）に搭載された半導体チップと接続される。また、
基板（１）の表面の半導体チップを搭載する凹部（９）
は、半導体チップを搭載できればとくにその形状、製法
は限定しない。
【００１０】上記表面実装用半導体パッケージを構成す
る基板（１）としては、基材に樹脂ワニスを含浸し乾燥
して得られるプリプレグを重ね合わせ、加熱加圧成形し
て樹脂を硬化した絶縁樹脂基板、またはアルミナ等のセ
ラミック系の絶縁基板が用いられる。この絶縁樹脂基板
の基材としては、特に限定するものではないが、ガラス
繊維やアラミド繊維等の無機材料の方が耐熱性、耐湿性
などに優れて好ましい。また、耐熱性に優れる有機繊維
の布やこれらの混合物を基材として用いることもでき
る。上記基材に含浸する樹脂ワニスとしては、エポキシ
樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、
ポリエステル樹脂、ポリフェニレンオキサイド樹脂等の
単独、変性物、混合物等が用いられる。
る基板（１）としては、基材に樹脂ワニスを含浸し乾燥
して得られるプリプレグを重ね合わせ、加熱加圧成形し
て樹脂を硬化した絶縁樹脂基板、またはアルミナ等のセ
ラミック系の絶縁基板が用いられる。この絶縁樹脂基板
の基材としては、特に限定するものではないが、ガラス
繊維やアラミド繊維等の無機材料の方が耐熱性、耐湿性
などに優れて好ましい。また、耐熱性に優れる有機繊維
の布やこれらの混合物を基材として用いることもでき
る。上記基材に含浸する樹脂ワニスとしては、エポキシ
樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、
ポリエステル樹脂、ポリフェニレンオキサイド樹脂等の
単独、変性物、混合物等が用いられる。
【００１１】上記基板（１）はスルーホール導電路
（２）を有する。このスルーホール導電路（２）は、上
面の回路パターン（３）と下面の外部接続用パッド
（６）を接続するために形成されたものであり、上面の
回路パターン（３）の一部は、半導体チップとワイヤー
ボンディングにより接続され、他の一部は、スルーホー
ル導電路（２）の開孔部に接続されて、一連の導通回路
を形成する。
（２）を有する。このスルーホール導電路（２）は、上
面の回路パターン（３）と下面の外部接続用パッド
（６）を接続するために形成されたものであり、上面の
回路パターン（３）の一部は、半導体チップとワイヤー
ボンディングにより接続され、他の一部は、スルーホー
ル導電路（２）の開孔部に接続されて、一連の導通回路
を形成する。
【００１２】上記外部接続用パッド（６）は、図３に示
すごとく、表面実装用半導体パッケージを構成する上記
基板（１）の下面に形成され、基板（１）の上面より貫
通するスルーホール導電路（２）の開孔部を有する。図
３においては、外部接続用パッド（６）は長方形のもの
を開示したが、形状や大きさは特に限定するものではな
く、半導体パッケージを実装するプリント配線板（４）
の外部接続用パッド（５）に応じて変わるもので、その
内部にスルーホール導電路（２）の開孔部を有するもの
であれば、円形や多角形のものでもよい。
すごとく、表面実装用半導体パッケージを構成する上記
基板（１）の下面に形成され、基板（１）の上面より貫
通するスルーホール導電路（２）の開孔部を有する。図
３においては、外部接続用パッド（６）は長方形のもの
を開示したが、形状や大きさは特に限定するものではな
く、半導体パッケージを実装するプリント配線板（４）
の外部接続用パッド（５）に応じて変わるもので、その
内部にスルーホール導電路（２）の開孔部を有するもの
であれば、円形や多角形のものでもよい。
【００１３】次に、上記表面実装用半導体パッケージを
プリント配線板に搭載して、実装する方法を説明する。
プリント配線板に搭載して、実装する方法を説明する。
【００１４】上記で説明した図１に示す表面実装用半導
体パッケージを、該表面実装用半導体パッケージの裏面
に形成された外部接続用パッド（６）と、実装するプリ
ント配線板（４）の上面に形成された外部接続用パッド
（５）が互いに一致するよう、プリント配線板（４）の
上面に配し、リフロー半田付けにより表面実装用半導体
パッケージとプリント配線板（４）を接続する。リフロ
ー半田付けを行った表面実装用半導体パッケージの状態
は、接続されている外部接続用パッド（６）の部分を断
面図として表すと、図４に示す如く、プリント配線板
（４）の外部接続用パッド（６）から表面実装用半導体
パッケージの外部接続用パッド（５）の間に半田の架橋
（７）が形成され、一部の半田が、スルーホール導電路
（２）の下部の開孔部より、スルーホール導電路（２）
の内壁に沿って上部の開孔部に向かって半田上がりが生
じる。この半田上がりは、従来のＬＣＣに比べ非常に勝
るもので、その理由は、従来のＬＣＣの外部接続用パッ
ドは半円筒状の電極パッドであり、本発明におけるスル
ーホール導電路（２）は周囲が閉塞されているために、
毛細管現象が著しく起こるためである。
体パッケージを、該表面実装用半導体パッケージの裏面
に形成された外部接続用パッド（６）と、実装するプリ
ント配線板（４）の上面に形成された外部接続用パッド
（５）が互いに一致するよう、プリント配線板（４）の
上面に配し、リフロー半田付けにより表面実装用半導体
パッケージとプリント配線板（４）を接続する。リフロ
ー半田付けを行った表面実装用半導体パッケージの状態
は、接続されている外部接続用パッド（６）の部分を断
面図として表すと、図４に示す如く、プリント配線板
（４）の外部接続用パッド（６）から表面実装用半導体
パッケージの外部接続用パッド（５）の間に半田の架橋
（７）が形成され、一部の半田が、スルーホール導電路
（２）の下部の開孔部より、スルーホール導電路（２）
の内壁に沿って上部の開孔部に向かって半田上がりが生
じる。この半田上がりは、従来のＬＣＣに比べ非常に勝
るもので、その理由は、従来のＬＣＣの外部接続用パッ
ドは半円筒状の電極パッドであり、本発明におけるスル
ーホール導電路（２）は周囲が閉塞されているために、
毛細管現象が著しく起こるためである。
【００１５】上述のごとく、本発明に係る表面実装用半
導体パッケージは、基板（１）の表面の回路パターン
（３）より、裏面に形成された外部接続用パッド（６）
に対し、この外部接続用パッド（６）内にスルーホール
導電路（２）が貫通して形成されているので、該表面実
装用半導体パッケージを搭載するプリント配線板（４）
に対して、表面実装用半導体パッケージを正確な位置に
配し、半田上げすることにより確実に接続し、実装する
ことができる。
導体パッケージは、基板（１）の表面の回路パターン
（３）より、裏面に形成された外部接続用パッド（６）
に対し、この外部接続用パッド（６）内にスルーホール
導電路（２）が貫通して形成されているので、該表面実
装用半導体パッケージを搭載するプリント配線板（４）
に対して、表面実装用半導体パッケージを正確な位置に
配し、半田上げすることにより確実に接続し、実装する
ことができる。
【００１６】
【発明の効果】以上、述べたように、本発明の表面実装
用半導体パッケージによると、リードレスチップキャリ
アのごとく、半導体パッケージを半裁加工することがな
いのでスルーホールの壁面のメッキの剥がれや亀裂とい
った問題が発生することがない表面実装用半導体パッケ
ージを供給することができ、また、プリント配線板等の
マザーボードに実装する際には、該表面実装用半導体パ
ッケージとプリント配線板等の外部接続用パッドを接続
するためにリフロ半田付けを行うと、該表面実装用半導
体パッケージに形成されたスルーホール導電路の内壁に
半田上げを確認することができ、物理的接続と電気的接
続に高い信頼性を得ることができる。
用半導体パッケージによると、リードレスチップキャリ
アのごとく、半導体パッケージを半裁加工することがな
いのでスルーホールの壁面のメッキの剥がれや亀裂とい
った問題が発生することがない表面実装用半導体パッケ
ージを供給することができ、また、プリント配線板等の
マザーボードに実装する際には、該表面実装用半導体パ
ッケージとプリント配線板等の外部接続用パッドを接続
するためにリフロ半田付けを行うと、該表面実装用半導
体パッケージに形成されたスルーホール導電路の内壁に
半田上げを確認することができ、物理的接続と電気的接
続に高い信頼性を得ることができる。
【図１】本発明に係る一実施例の表面実装用半導体パッ
ケージの斜視図である。
ケージの斜視図である。
【図２】本発明に係る一実施例の表面実装用半導体パッ
ケージをプリント配線板に実装した一部破断拡大図であ
る。
ケージをプリント配線板に実装した一部破断拡大図であ
る。
【図３】本発明に係る一実施例の表面実装用半導体パッ
ケージの下面の一部破断拡大図である。
ケージの下面の一部破断拡大図である。
【図４】本発明に係る一実施例の表面実装用半導体パッ
ケージのスルーホール導電路の断面図である。
ケージのスルーホール導電路の断面図である。
【図５】従来例の表面実装用半導体パッケージの斜視図
である。
である。
【図６】従来例の表面実装用半導体パッケージをプリン
ト配線板に実装した一部破断拡大図である。
ト配線板に実装した一部破断拡大図である。
１ 基板 ２ スルーホール導電路 ３ 回路パターン ４ プリント配線板 ５ 外部接続用パッド ６ 外部接続用パッド ７ 半田の架橋 ８ 電極パッド ９ 凹部
Claims (2)
- 【請求項１】 表面に半導体チップを搭載し、この半導
体チップと接続する回路パターン、裏面に外部接続用パ
ッド、この外部接続用パッド内に表面の回路パターンと
導通するスルーホール導電路を形成したことを特徴とす
る表面実装用半導体パッケージ。 - 【請求項２】 請求項１記載の表面実装用半導体パッケ
ージをマザーボードに実装する際に、互いの外部接続用
パッドを一致させ、スルーホール導電路内に半田上げす
ることにより互いの回路を接続し、表面実装用半導体パ
ッケージをマザーボードに実装することを特徴とする表
面実装用半導体パッケージのマザーボード実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP667794A JPH07211814A (ja) | 1994-01-25 | 1994-01-25 | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP667794A JPH07211814A (ja) | 1994-01-25 | 1994-01-25 | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211814A true JPH07211814A (ja) | 1995-08-11 |
Family
ID=11645001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP667794A Withdrawn JPH07211814A (ja) | 1994-01-25 | 1994-01-25 | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211814A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080268A1 (en) * | 2001-03-30 | 2002-10-10 | Infineon Technologies Ag | A substrate for mounting a semiconductor chip |
| US7615707B2 (en) | 2005-02-04 | 2009-11-10 | Lite-On Technology Corp. | Printed circuit board and forming method thereof |
-
1994
- 1994-01-25 JP JP667794A patent/JPH07211814A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080268A1 (en) * | 2001-03-30 | 2002-10-10 | Infineon Technologies Ag | A substrate for mounting a semiconductor chip |
| US7294853B2 (en) | 2001-03-30 | 2007-11-13 | Infineon Technologies, A.G. | Substrate for mounting a semiconductor |
| US7615707B2 (en) | 2005-02-04 | 2009-11-10 | Lite-On Technology Corp. | Printed circuit board and forming method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100458832B1 (ko) | 리드리스 칩 캐리어의 설계 및 구조 | |
| US5886876A (en) | Surface-mounted semiconductor package and its manufacturing method | |
| US6320249B1 (en) | Multiple line grids incorporating therein circuit elements | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH01230289A (ja) | 電子回路ユニット | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| KR200231862Y1 (ko) | 반도체 패키지 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001148441A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH10163591A (ja) | プリント配線板 | |
| JPH07176647A (ja) | チップキャリア | |
| JP3615236B2 (ja) | 混成集積回路装置 | |
| JP3194034B2 (ja) | 電子部品用パッケージ | |
| JPH07273241A (ja) | チップキャリア | |
| JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
| JP2001274530A (ja) | プリント配線板 | |
| JPH08274215A (ja) | 半導体パッケージ | |
| KR20010076477A (ko) | 패키지기판의 메인기판 연결장치 | |
| JPH0427131A (ja) | 電子部品搭載用基板 | |
| JPH07297221A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |