JP2532486Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2532486Y2
JP2532486Y2 JP1990099921U JP9992190U JP2532486Y2 JP 2532486 Y2 JP2532486 Y2 JP 2532486Y2 JP 1990099921 U JP1990099921 U JP 1990099921U JP 9992190 U JP9992190 U JP 9992190U JP 2532486 Y2 JP2532486 Y2 JP 2532486Y2
Authority
JP
Japan
Prior art keywords
main surface
wiring board
semiconductor device
semiconductor element
glass cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1990099921U
Other languages
English (en)
Other versions
JPH0456342U (ja
Inventor
周幸 加藤
誠一 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1990099921U priority Critical patent/JP2532486Y2/ja
Publication of JPH0456342U publication Critical patent/JPH0456342U/ja
Application granted granted Critical
Publication of JP2532486Y2 publication Critical patent/JP2532486Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体装置に関し、特に配線基板上に半導体
素子を搭載し、その上部を樹脂で覆った半導体装置に関
する。
〔従来の技術〕
従来のこの種の半導体装置は、第２図に示すように、
半導体素子１を搭載する配線基板が、ガラス布エポキシ
基板5,又はガラス布BT,又はガラス布ポリイミドの銅張
積層板を使用していた。
第２図において、従来の半導体装置は、半導体素子１
と、ガラス布エポキシ基板５と、外部接続用端子10と、
半導体素子１のパッドと基板５の配線ランド11とを電気
的に接続するボンディングワイヤ８と、封入樹脂９とを
備えている。基板５の下主面上には、配線回路６が形成
され、その上にはソルダーレジスト７が形成されてい
る。基板５の上主面上には、接着剤２が形成され、これ
で半導体素子１が固着される。端子10は、基板５に設け
られたスルーホールに嵌入されている。
〔考案が解決しようとする課題〕 前述した従来の半導体装置は、ベースとなる基板が、
ガラス布エポキシ系，又はガラス布トリアジン系，又は
ガラス布ポリイミド系からできている。今後パッケージ
の多ピン化に伴ない高密度配線になることから、配線ピ
ッチを狭くしなければならないが、このような基板では
バイアスをかけた場合に配線のマイグレーション発生が
ある為、配線間隔を50μｍ以上にしなければならず、高
密度配線が出来ないという欠点がある。
本考案の目的は、前記欠点が解決され、高密度配線下
でバイアスをかけてもマイグレーション発生がないよう
にした半導体装置を提供することにある。
〔課題を解決するための手段〕
本考案の半導体装置の構成は、配線基板の上主表面に
半導体素子の主面が接着され、前記配線基板に設けられ
たスルーホールに挿入された外部接続用端子が前記配線
基板の下主表面から導出され、少なくとも前記半導体素
子の表面が樹脂で封入され、前記配線基板の中心層がガ
ラス布を基材とする積層板からなり、前記配線基板の上
主表面及び下主表面を構成する主表面層がいずれもアラ
ミド繊維にエポキシ樹脂を含浸させてなる金属張積層板
からなることを特徴とする。
〔実施例〕
次に図面を参照しながら本考案を説明する。
第１図は本考案の一実施例の半導体装置を示す断面図
である。第１図において、本実施例の半導体装置は、半
導体素子１が固着される基板が特に特徴的である。
即ち、ガラス布エポキシ系積層基板５は、半導体装置
の基板の中心材であり、厚さは0.4〜1.2mm程度である。
その基板の表裏にそれぞれ接着層４を介して、アラミド
繊維に高純度なエポキシ系樹脂を含浸した0.3mm厚以上
の銅張積層板３を張り合せ、その表面をエッチングして
配線回路６を形成する。配線回路６は、マイグレーショ
ンの心配がないので、配線間隔が現在の50μｍ以上にと
らわれなくて良い。この基板上に半導体素子１を接着剤
２を介して固定し、半導体素子１の上面を封入樹脂９で
覆い、外部から保護している。又、ボンディングワイヤ
８は、半導体素子１と基板とを電気的に接続している。
又、外部接続用端子10は、外部と接続させる為に基板と
半田等により接続させる。配線回路６の主表面は、ソル
ダーレジスト７で覆われる。
前述した本実施例の半導体装置では、高密度配線下で
バイアスをかけてもマイグレーション発生がなく、又表
面層の誘電率が3.9と低いことから、超多ピン対応が可
能である。又、ガラス布エポキシ系等の積層板を40〜70
％にすることにより、板厚を1.2mmや1.6mm等と厚くして
も、厚さ方向の膨張係数がそれほど大きくならず、温度
サイクル試験時等のスルーホールの断線が発生しない。
〔考案の効果〕
以上説明したように、本考案は、半導体素子を搭載す
る基板の中心層と表裏面層が異なった材料で構成されて
いて、中心層はガラス布エポキシ系，又はガラス布トリ
アジン系，又はガラス布ポリイミド系積層板であり、表
裏面層はアラミド繊維にエポキシ樹脂を含浸させた金属
張積層板にすることにより、配線間が50μｍ以下の様な
高密度配線下でバイアスをかけても配線材である銅のマ
イグレーション発生がなく、又表裏面層の誘電率も3.9
と今までのガラス布エポキシ銅張積層板等より低いの
で、高密度配線が可能となり、超多ピン対応が可能にな
るという効果がある。
【図面の簡単な説明】
第１図は本考案の一実施例の半導体装置の断面図、第２
図は従来の半導体装置の断面図である。 １…半導体素子、２…接着剤、３…アラミドエポキシ、
４…接着層、５…ガラス布エポキシ基板、６…配線回
路、７…ソルダーレジスト、８…ボンディングワイヤ、
９…封入樹脂、10…外部接続用端子。

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】配線基板の上主表面に半導体素子の主面が
    接着され、前記配線基板に設けられたスルーホールに挿
    入された外部接続用端子が前記配線基板の下主表面から
    導出され、少なくとも前記半導体素子の表面が樹脂で封
    入され、前記配線基板の中心層がガラス布を基材とする
    積層板からなり、前記配線基板の上主表面及び下主表面
    を構成する主表面層がいずれもアラミド繊維にエポキシ
    樹脂を含浸させてなる金属張積層板からなることを特徴
    とする半導体装置。
JP1990099921U 1990-09-25 1990-09-25 半導体装置 Expired - Lifetime JP2532486Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990099921U JP2532486Y2 (ja) 1990-09-25 1990-09-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990099921U JP2532486Y2 (ja) 1990-09-25 1990-09-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH0456342U JPH0456342U (ja) 1992-05-14
JP2532486Y2 true JP2532486Y2 (ja) 1997-04-16

Family

ID=31842191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990099921U Expired - Lifetime JP2532486Y2 (ja) 1990-09-25 1990-09-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2532486Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221694A (ja) * 1988-07-08 1990-01-24 Matsushita Electric Works Ltd 多層プリント配線板
JPH0626875B2 (ja) * 1988-11-30 1994-04-13 新神戸電機株式会社 銅張積層板

Also Published As

Publication number Publication date
JPH0456342U (ja) 1992-05-14

Similar Documents

Publication Publication Date Title
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US5841194A (en) Chip carrier with peripheral stiffener and semiconductor device using the same
US6756663B2 (en) Semiconductor device including wiring board with three dimensional wiring pattern
US5869889A (en) Thin power tape ball grid array package
KR20020001536A (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US5550403A (en) Improved laminate package for an integrated circuit and integrated circuit having such a package
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
US4731700A (en) Semiconductor connection and crossover apparatus
US20020063331A1 (en) Film carrier semiconductor device
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US6057594A (en) High power dissipating tape ball grid array package
JP2532486Y2 (ja) 半導体装置
US5982026A (en) Inexpensive resin molded semiconductor device
JP2620611B2 (ja) 電子部品搭載用基板
JPH04304693A (ja) チップ実装体と複合チップ実装体
JPS6110299A (ja) 集積回路実装構造
JPH05211256A (ja) 半導体装置
JPH08130288A (ja) 半導体装置
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPH08172144A (ja) 半導体装置及びその製造方法
JP3639736B2 (ja) 半導体装置用パッケージ
JPH098222A (ja) 半導体装置を搭載した電子部品装置
JPH0645763A (ja) 印刷配線板