JP3597433B2 - データ再生システムにおけるクロック調整装置及び光ディスク装置 - Google Patents
データ再生システムにおけるクロック調整装置及び光ディスク装置 Download PDFInfo
- Publication number
- JP3597433B2 JP3597433B2 JP36155099A JP36155099A JP3597433B2 JP 3597433 B2 JP3597433 B2 JP 3597433B2 JP 36155099 A JP36155099 A JP 36155099A JP 36155099 A JP36155099 A JP 36155099A JP 3597433 B2 JP3597433 B2 JP 3597433B2
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- clock
- signal
- data
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、光ディスク装置や光磁気ディスク或いは磁気ディスク装置等のデータ記録装置における記録媒体のデータ再生システムに用いられるクロック調整装置に関する。例えば、光磁気ディスク装置に用いられる光磁気ディスクは、高密度化及び転送レートと共に高信頼性への要請もあり、より高精度なデータの記録・再生手法が望まれている。その手法の1つに、記録データ信号をパーシャルレスポンス(PR)波形に変調して光磁気ディスクに記録する処理と、この光磁気ディスクからの再生信号を所定周期でサンプリングした後、いわゆるビタビ復号(最尤復号:MLSE)処理して最も確からしいデータを検出する処理とを、組合せた手法(以下、PRML方式とする)が採用されている。
【0002】
このPRML方式では、量子化後の再生信号をクロック信号に同期してサンプリングできるように位相補償を行うことが重要である。
【0003】
【従来の技術】
記録媒体からの再生信号をクロック信号に同期してサンプリングし、そのサンプリング値からビタビ復号アルゴリズムに従って記録データを再生するようにしたデータ再生用システムでは、最適なサンプリング値が得られるようにクロック信号の位相を調整する必要がある。
【0004】
このデータ再生システムにおける従来のクロック調整装置では、ビタビ復号アルゴリズムに従って記録データを再生するための処理の過程で得られる演算値(例えば、再生信号の中心値等)を用いてクロック信号の位相誤差量を演算し、その位相誤差量を用いてクロック信号の位相制御を行うようにしている。
このようなクロック調整装置によれば、ビタビ復号アルゴリズムに従ったデータ再生のための処理過程で得られる演算値を用いてクロック信号の位相誤差量を得ていることから、当該クロック調整装置を含めたデータ再生システム全体の構成を簡略化できる。
【0005】
【発明が解決しようとする課題】
ところで、上述したデータ再生システムでは、記録媒体上の記録データの高密度化により、より高速なクロック信号が必要となる。
しかし、従来のクロック調整装置では、ビタビ復号アルゴリズムに従ったデー―タ再生のための処理過程で得られる演算値を用いてクロック信号の位相誤差量を得ていることから、その演算値を得るための時間的な遅れのために、適正な位相にて再生信号のサンプリングを保証し得る高速なクロック信号を得ることが困難であった。
【0006】
そこで、本発明の第一の課題は、適正な位相にて記録媒体からの再生信号のサンプリングを保証し得る高速なクロック信号を創出できるようにしたクロック調整装置を提供することである。
また、本発明の第二の課題は、このようなクロック調整装置を備えたデータ再生システムを有する光ディスク装置を提供することである。
【0007】
【課題を解決するための手段】
上記第一の課題を解決するために、本発明は、請求項1に記載されるように、記録データを所定のパーシャルレスポンス特性の記録規則に従って変調することにより得られる信号を記録した記録媒体からの再生信号をクロックに信号に同期してサンプリングし、該サンプリング値を用いてビタビ復号アルゴリズムに従って当該記録データを再生するようにしたデータ再生システムにおけるクロック調整装置において、上記サンプリング値の変化の状態に基づいてクロック信号の位相誤差量を演算する位相誤差演算手段を有し、該位相誤差演算手段にて得られた位相誤差量に基づいて上記クロック信号の位相調整を行うように構成される。
【0008】
記録媒体には、記録データを所定のパーシャルレスポンス特定の記録規則に従って変調することにより得られる信号が記録されている。従って、その記録媒体から得られる再生信号の波形は、上記所定のパーシャルレスポンス特性に依存する。また、そのような再生信号を適切な位相のクロック信号にてサンプリングすると、得られるサンプリング値の変化の状態も、上記所定のパーシャルレスポンス特性に依存する。そのことから、再生信号の上記クロック信号に同期してサンプリングされたサンプリング値の変化の状態と本来パーシャルレスポンス特性に対応したサンプリング値の変化の状態との差異の程度から当該クロック信号の位相誤差を得ることができる。
【0009】
上記クロック調整装置では、上記位相誤差演算手段が、上記のような理論に従って、サンプリング値の変化の状態に基づいてクロック信号の位相誤差量を演算する。そして、その位相誤差量に基づいて再生信号のサンプリングタイミングを決めるクロック信号の位相調整がなされる。パーシャルレスポンス特性に対応した再生信号から本来サンプリングされるべきサンプリング値となる期待値が各サンプリングタイミングにおいて等間隔に変化する場合、容易に位相誤差量を演算できるという観点から、本発明は、上記クロック調整装置において、上記位相誤差演算手段は、連続的にサンプリングされる3つのサンプリング値の前2つのサンプリング値の差の絶対値と後2つのサンプリング値の差の絶対値との差に基づいて位相誤差量を演算するように構成する。
【0010】
より早期に適正な位相にクロックを調整できるという観点から、本発明は、請求項2に記載されるように、上記各クロック調整装置において、相誤差演算手段は、最密パターンデータを再生するアクイジションモードでは、連続して得られるすべてのサンプリング値を対象として連続的に位相誤差量を演算するように構成する。
【0011】
このようなクロック調整装置では、最密パターンデータを再生して得られる再生信号についてのすべてのサンプリング値を対象として連続的に位相誤差量が演算されるので、クロックの位相調整のために位相誤差量をフィードバックする頻度が多くなり、より早期にクロックを適正な位相に調整できるようになる。
特に、再生信号のエッジ部分に波形歪みが生じやすい記録媒体からデータを再生する場合に、その再生信号のエッジ部分でクロックの位相はずれを防止する観点から、本発明は、請求項3に記載されるように、上記クロック調整装置において、再生信号のサンプリング値の変化に基づいて当該再生信号のエッジ部分を検出するエッジ検出手段を有し、上記位相誤差演算手段は、上記エッジ検出手段にて検出された再生信号のエッジ部分でのサンプリング値を対象として位相誤差量を演算するように構成することができる。
【0012】
特に、再生信号の立上りエッジ部分に注目してクロックの位相はずれを防止するという観点から、本発明は、請求項4に記載されるように、上記クロック調整装置において、上記エッジ検出手段は、当該再生信号の立上りエッジ部分を検出する立上り検出手段を有し、上記位相誤差演算手段は、上記立上り検出手段にて検出された再生信号の立上りエッジ部分でのサンプリング値を対象として位相誤差量を演算するように構成することができる。
【0013】
また、特に、再生信号の立下りエッジ部分に注目してクロックの位相はずれを防止するという観点から、本発明は、請求項5に記載されるように、上記クロック調整装置において、上記エッジ検出手段は、当該再生信号の立下りエッジ部分を検出する立下り検出手段を有し、上記位相誤差演算手段は、上記立下り検出手段にて検出された再生信号の立下りエッジ部分でのサンプリング値を対象として位相誤差量を演算するように構成することができる。
【0014】
再生信号のエッジ部分を離散的なサンプリング値に基づいて容易に検出できるという観点から、本発明は、請求項6に記載されるように、上記各クロック調整装置において、上記エッジ検出手段は、連続するサンプリング値が所定のしきい値より小さい値から大きい値に変化するときに、再生信号のエッジ部分であると判定するように構成することができる。
【0015】
更に、具体的なエッジ検出手法を提供するという観点から、本発明は、請求項7に記載されるように、上記エッジ検出手段は、連続する3つのサンプリング値のうち前2つのサンプリング値の差の符号と後2つのサンプリング値の差の符号が同じとなり、かつ、最初のサンプリング値と最後のサンプリング値との間に上記所定のしきい値があるときに、再生信号のエッジ部分であると判定するように構成することができる。
【0016】
ディスク状の記録媒体の偏心等により再生信号にエンベロープ変動が生じても、上記しきい値に基づいてより正確に再生信号のエッジ部分を検出できるという観点から、本発明は、請求項8に記載されるように、上記クロック調整装置において、上記エッジ検出手段は、再生信号のエンベロープ変動に対応したオフセット量を演算するオフセット量演算手段を有し、上記再生信号のエッジ部分の判定に用いられる所定のしきい値が、上記オフセット量演算手段にて演算されたオフセット量に従って変化するように構成することができる。
【0017】
再生すべき記録媒体などに応じて再生信号の波形が変化しても、より正確に再生信号のエッジ部分を検出することができるという観点から、本発明は、請求項9に記載されるように、上記クロック調整装置において、上記所定のしきい値を設定するしきい値設定手段を有するように構成することができる。
このようなクロック調整装置では、しきい値設定手段にて当該記録媒体に適したしきい値が設定されるクロック信号の調整を効率的に行うという観点から、本発明は、請求項10に記載されるように、上記各クロック調整装置において、位相誤差演算手段は、再生信号からサンプリングされる全てのサンプリング値を対象として連続的に位相誤差量を演算するアクイジション動作モードと、エッジ検出手段にて検出される再生信号のエッジ部分でのサンプリング値を対象として位相誤差量を演算するトラッキング動作モードとを有し、アクイジション動作モードにて上記位相誤差演算手段によって演算する位相誤差量が所定の範囲に収束した状態で所定時間継続したときに、位相誤差演算手段の動作モードをトラッキング動作モードに切換える動作モード切換え手段を有するように構成することができる。
【0018】
このようなクロック調整装置では、位相調整の初期段階においては、アクイジション動作モードにより、位相誤差量を頻度高く演算して、そのより多く得られた位相誤差量に基づいてクロックの位相調整がなされる。このアクイジション動作モードにてクロックの位相誤差量が所定の範囲に収束した状態が所定時間継続したときには、クロックの位相が正規の位相に近づいたとして、トラッキング動作モードにて、再生信号のエッジ部分でのサンプリング値に基づいて演算された位相誤差量に基づいてクロックの位相調整がなされる。その結果、トラッキング動作モードでは、クロックの位相が所定の範囲からはずれることが防止される。
【0019】
記録媒体の特性などに応じて、動作モードの切換えタイミングが調整できるとう観点から、本発明は、請求項11に記載されるように、上記クロック調整装置において、上記動作モード切換え手段は、動作モードの切換えの基準となる上記所定時間を設定する収束時間設定手段を有するように構成することができる。
また、同様の観点から、本発明は、請求項12に記載されるように、上記クロック調整装置において、上記動作モード切換え手段は、動作モードの切換えの基準となる上記位相誤差量が収束したことを表す所定の範囲を設定する収束範囲設定手段を有するように構成することができる。
【0020】
上記アクイジション動作モードにおいて早期にクロックの位相を正規の位相に調整し、その後のトラッキング動作モードにおいて、発振することなく安定したクロックの位相調整が可能となるという観点から、本発明は、請求項13に記載されるように、上記各クロック調整装置において、位相誤差演算手段にて演算される位相誤差量に対してゲイン調整を行うゲイン調整手段を有し、該ゲイン調整手段にてゲイン調整された位相誤差量を用いてクロックの位相調整を行うようにし、上記位相誤差演算手段がアクイジション動作モードにて位相誤差演算を行う際に上記ゲイン調整手段に対して第一のゲインを設定し、上記位相誤差演算手段がトラッキング動作モードにて位相誤差演算を行う際に上記ゲイン調整手段に対して上記第一のゲインより小さい第二のゲインを設定するゲイン切換え手段を有するように構成することができる。
【0021】
トラッキング動作モードにおいて、本来再生されるべき再生信号波形により近い波形の再生信号に対応したサンプリング値に基づいてクロックの位相誤差量が演算んできるという観点から、本発明は、請求項14に記載されるように、上記各クロック調整装置において、上記データ再生システムは、再生信号のサンプリング値の波形等化処理を行うイコライザを有し、トラッキング動作モードにおいて、上記位相誤差演算手段は、上記イコライザでの波形等化処理後のサンプリング値の変化の状態に基づいて位相誤差量を演算するように構成することができる。
【0022】
また、上記イコライザでの波形等化処理後のサンプリング値の変化の状態に基づいて演算される位相誤差量に基づいてクロックの位相調整を行う動作に切換わる場合、イコライザでの波形等化処理による遅延が位相誤差演算に影響を与えないようにするという観点から、本発明は、請求項15に記載されるように、上記クロック調整装置において、位相誤差演算手段が位相誤差量を演算するために使用するサンプリング値を上記イコライザでの波形等化処理後のサンプリング値に切換える前後の所定時間に演算される位相誤差量をクロックの位相調整に使用することを禁止する手段を有するように構成することができる。
【0023】
再生信号の振幅が変化しても、適正なクロックの位相調整ができるという観点から、本発明は、請求項16に記載されるように、上記各クロック調整装置において、位相誤差演算手段にて演算される位相誤差量を、クロック信号の位相調整に係るフィードバックループの伝達関数が一定に保持されるように、正規化する正規化手段を有するように構成することができる。
【0024】
上記第二の課題を解決するため、本発明は、請求項17に記載されるように、記録データを所定のパーシャルレスポンス特性の記録規則に従って変調することにより得られる信号を記録した光ディスク記録媒体からの再生信号をクロックに信号に同期してサンプリングし、該サンプリング値を用いてビタビ復号アルゴリズムに従って当該記録データを再生すると共に、上記クロック信号の位相調整を行うクロック調整手段を備えたデータ再生システムを有する光ディスク装置において、上記クロック調整手段は、上記サンプリング値の変化の状態に基づいてクロック信号の位相誤差量を演算する位相誤差演算手段を有し、該位相誤差演算手段にて得られた位相誤差量に基づいて上記クロック信号の位相調整を行い、上記位相誤差演算手段は、連続的にサンプリングされる3つのサンプリング値の前2つのサンプリング値の差の絶対値と後2つのサンプリング値の差の絶対値との差に基づいて位相誤差量を演算するように構成する。
【0025】
上記光ディスク記録媒体は、光ディスク、光磁気ディスクなど、光学的に信号の読み出しがなされる媒体であれば、特に限定されない。
【0026】
【発明の実施の形態】
次に、本発明の実施例を図面に基づいて説明する。
本発明を適用した実施例に係る光ディスク装置は、例えば図1に示すように構成される。この光ディスク装置は、記録媒体として光磁気ディスクを使用する光磁気ディスク装置である。
【0027】
図1において、この光磁気ディスク装置は、記録媒体となる光磁気ディスク10、光学ヘッド20、アンプ21、再生系ユニット25、書込み系ユニット26、電磁石27、制御ユニット(MPU)28、サーボ系ユニット29及びモータ30を有している。光磁気ディスク10には、所定のパーシャルレスポンス特性(例えば、拘束長2のパーシャルレスポンスPR(1,1))の記録規則に従ったデータの記録がなされ、また、この光磁気ディスク10からデータの再生が行われる。
【0028】
MPU28は、コネクタ32、インターフェース回路31を介して供給される外部ユニット(図示せず)からのデータ再生命令及びデータ書込み命令に従って、再生系ユニット25、書込み系ユニット26及びサーボ系ユニット29を制御する。MPU28による再生系ユニット25の制御に関しては後に詳述する。
上記光磁気ディスク装置では、データ再生命令が供給されたときに、光学ヘッド20が光磁気ディスク10を光学的に走査し、その際光学ヘッド20から出力される再生信号がアンプ21を介して再生系ユニット25に供給される。この再生系ユニット25は、供給される再生信号を量子化すると共に、その量子化データから最尤(ML)復号アルゴリズム(例えば、ビタビ復号アルゴリズム)に従って出力デ―タを生成する。この出力データが、MPU28に供給され、さらにMPU28からインターフェース回路31及びコネクタ32を介して外部ユニットに出力される。
【0029】
一方、MPU28は、外部ユニットから記録データと共に書込み命令を受信すると、この記録データを所定の記録規制(例えば、パーシャルレスポンスPR(1,1))に従って変調し、その変調されたデータを書込み系ユニット26に供給する。書込み系ユニット26は、供給されたデータに従って光学ヘッド20の駆動制御を行い、更にMPU28がその記録データの変調にて得られたデータに基づいて電磁石27を制御する。その結果、光磁気ディスク10に上記所定の記録規則に従ったデータが書込まれる。
【0030】
なお、MPU28にて制御されるサーボ系ユニット29は、モータ30を駆動させて光磁気ディスク10を所定の速度で回転させると共に、光学ヘッド20を光磁気ディスク10の記録/再生位置に位置付ける。
上記再生系ユニット25は、例えば、図2に示すように構成される。
図2において、再生系ユニット25は、ローパスフィルタ(LPF)22、アナログ・デジタル変換器(ADC)23、デジタル等化器(EQ:イコライザ)24、ビタビ検出器100及びクロック生成回路200を有している。
【0031】
図1に示したアンプ21にて増幅された再生信号は、ローパスフィルタ22によって波形成形され、クロック生成回路200からのクロック信号に同期してデジタル信号に変換される。即ち、上記再生信号はクロック信号に同期して作動するアナログ・デジタル変換器(ADC)23にてサンプリングされることにより再生信号の量子化が行われる。
【0032】
アナログ・デジタル変換器(ADC)23がクロック生成回路200のクロック信号に同期して連続的にサンプリング行い、デジタル化して出力する再生信号のサンプリング値は、デジタルイコライザ24によって波形等化処理され、等化出力データ(量子化データ)として出力される。このデジタルイコライザ24からの等化出力データが上記クロック信号に同期してビタビ検出器100に供給される。ビタビ検出器100は、クロック信号に同期して順次供給される等化出力データからビタビ復号アルゴリズムに従って記録データを検出し、再生データとして出力する。なお、図示していないが上記アナログ・デジタル変換器(ADC)23及びビタビ検出器100もクロック生成回路200のクロック信号に同期して作動する。
【0033】
上記ビタビ検出器100は、一般的なビタビ検出器と同様に、ブランチメトリック計算ユニット(BM)101、ACSユニット102、パスメトリックメモリ(PMM)103及びパスメモリ(PM)104を有している。
ブランチメトリック計算ユニット(BM)101は、パーシャルレスポンス特性に依存して再生信号において本来取り得るべき値となる各期待値と再生信号のサンプリング値との差に対応したブランチメトリック値(BM値)を演算する。ACSユニット102は、上記ブランチメトリック値とパスメトリックメモリ(PMM)103に格納された1クロック前の(前回演算した)パスメトリック値(PM値)とを加算(Add)し、この加算後のパスメトリック値(PM値)を2つずつ比較して(Compare)、小さい方のパスメトリック値(PM値)を選択(Select)する。この選択されたパスメトリック値(PM値)が新たなパスメトリック値(PM値)としてパスメトリックメモリ(PMM)103に格納される。上記処理の結果、パスメトリック値(PM値)は、ブランチメトリック値(BM値)の積算値となる。
【0034】
上記のように小さい方のパスメトリック値(PM値)を選択するということは、ビタビ復号アルゴリズムにおける状態遷移のパスを選択することに相当する。すなわち、ASCユニット102では、常にパスメトリック値(PM値)が最少となるようにパスが選択される。上記のように選択されたパスに相当するデータ(2値データ)がASCユニット102からパスメモリ(PM)104に供給される。パスメモリ(PM)104では、選択された各パスに対応したデータが順次シフトされると共に、その過程で、選択されなかった各パスに対応するデータが順次シフトされると共に、その過程で、選択されなかった各パスに対応するデータが順次淘汰されて生き残りパスに相当するデータがパスメモリ(PM)104からデータ出力として出力される。このように、パーシャルレスポンス(PR)波形にてデータを記録すると共に、ビタビ検出器100を用いて最もらしい(ML)データを検出することにより、高密度記録された光磁気ディスク10から高精度にてデータを再生することが可能となる。
【0035】
上記クロック生成回路200は、位相誤差検出手段としての位相誤差検出ユニット230、及びデジタル・アナログ変換器(DAC)240、位相調整発振ユニット250を備えている。
位相誤差検出ユニット230は、後述するようにビタビ検出器100によりビタビ処理される前の再生信号をデジタル処理した後のサンプリング値に基づいて上記クロック信号の位相誤差量を検出する。そして、アナログ・デジタル変換器23により量子化されイコライザ24で処理される前のサンプリング値(第1サンプリング値)と、イコライザ24で処理され後のサンプリング値(第2サンプリング値)とが位相誤差検出ユニット230へ供給される。この第1サンプリング値及び第2サンプリング値が、位相誤差検出ユニット230においてクロック信号の位相誤差量の算出に用いられる。
【0036】
位相誤差検出ユニット230で検出されたクロック信号の位相誤差量は、デジタル・アナログ変換器(DAC)240によって電圧レベル(アナログ値)に変換される。位相調整発振ユニット250はループフィルタ(LF)及び電圧制御発振器(VCO)を有しており、デジタル・アナログ変換器(DAC)240からの位相誤差量に対応した電圧レベルにより位相誤差量を低減するように所定の発信クロック信号の位相制御を行う。そして、位相調整発振ユニット250にて位相調整されたクロック信号が再生信号のサンプリング処理を行う上述したアナログ・デジタル変換器23に供給される。
【0037】
図3は、図2の位相誤差検出ユニット230の構成を示す図である。なお、この位相誤差検出ユニット230に複数の制御信号を入力する上記MPU28も合わせて示している。
位相差検出ユニット230は、2つのモード即ちアクイジションモード及びトラッキングモードにより、クロック信号の位相誤差の検出を行う。アクイジションモードは引き込みのモードであり、このモードにおいて光磁気ディスク10の各トラックの先頭に配置されているVFO領域を用いた引き込みの動作が行われる。アクイジションモードではゲインを高く(Hi)に設定して早めの引き込み動作を行うことが好ましい。上記VFO領域にはパーシャルレスポンス特性に従って変調した連続的な繰返しパターンが記録されており、この繰返しパターンに対応して位相調整することでクロック信号の位相誤差を低減することができる。
【0038】
一方、トラッキングモードはアクイジションモードによる引き込みに制御が完了し、位相誤差量が小さくなり、ゲインを低く(Low)設定して緩やかに位相誤差の制御を行うモードである。このトラッキングモードは、VFO領域の後に存在している記録データ(DATA)領域で用いられる。記録データ領域には、所望のデータをパーシャルレスポンス特性に従って変調して得られるデータ信号が記録されている。
【0039】
上記位相誤差検出ユニット230は、マルチプレクサ(MUX)231、位相誤差検出部233、エッジ検出部235、オア回路236、アンド回路237、ゲイン調整部238及びアンド回路239を有している。位相誤差検出ユニット230は、MPU28から入力される種々の制御信号に従ってクロック信号の位相誤差量を検出する。
【0040】
図2で示したイコライザ23前後から連続的に出力される第1サンプリング値S1と第2サンプリング値S2は、マルチプレクサ(MUX)231へ入力される。MPU28は、トラッキングモードの時には第1サンプリング値S1を、アクイジションモードの時には第2サンプリング値S2をマルチプレクサ(MUX)231から出力するようにサンプリング値選択信号(S1_S2_SEL)をMUX231へ入力する。また、MPU28は、全サンプル点で位相誤差量を出力する場合” 1” 、エッジ部のみで位相誤差量を出力する場合は” 0” とするモード切換え信号(M_SEL)をオア回路236へ入力する。
【0041】
上記位相誤差検出部233は、アクイジションモード及びトラッキングモードにおいて、後述する演算を行ってクロック信号の位相誤差量を算出し、その出力信号をアンド回路237へ入力する。エッジ検出部235はトラッキングモードにおいて、再生信号の記録データにおける立上がり或いは立下りのエッジ検出を行い、その出力信号はオア回路236を介してアンド回路237へ入力される。
【0042】
アンド回路237は、位相誤差検出部233及びエッジ検出部235からの出力信号を受け、アンド条件に従ってゲイン調整部238へ出力をおこなう。このとき、MPU28はそのときのモードに対応したゲイン調整信号GAをゲイン調整部238へ入力して所定のゲインを設定する。例えば、アクイジションモードにおいてはハイ(Hi)ゲインを設定し、トラッキングモードにおいてはロー(Low)ゲインを設定する。
【0043】
上記位相誤差検出ユニット230の動作を大略すると、アクイジションモードにおいては第1サンプリング値S1がマルチプレクサ231を介して位相誤差検出部233へ入力され、後述する所定演算処理により位相誤差量が算出され、その出力信号がアンド回路237に入力される。このときマルチプレクサ231からの出力信号はエッジ検出部235へも供給されるが、オア回路236に対してMPU28からモード切換え信号(M_SEL)として常に” 1” (アクイジションモード)が入力されているので、アクイジションモードでは位相誤差検出部233からの出力信号はアンド回路237を通過しゲイン調整部238へ入力されることになる。即ち、アクイジションモードにおいては、ピーク点(最大値)、ボトム点(最小値)、立ち上がり、立下り及び中点を含めた最密の再生データにいて位相誤差量が検出される。そして、アンド回路237からの出力信号はゲイン調整部238でハイ状態にゲイン調整された後、位相誤差量として出力される。
【0044】
上記ゲイン調整部239でのゲイン調整処理のなされた位相誤差量は、アンド回路239を介して図2に示すデジタル・アナログ変換器(DAC)に供給される。このアンド回路239は、後述するようなマスク信号(PEOUT_EN)にてゲート制御される。ローレベルのマスク信号(PEOUT_EN)がアンド回路239に供給される状態では、ゲイン調整部238からの位相誤差量は、後段のデジタル・アナログ変換器240には供給されない。
【0045】
また、トラッキングモードにおいては第2サンプリング値S2がマルチプレクサ231を介して位相誤差検出部233に入力されると共にエッジ検出部235へも入力される。位相誤差検出部233では所定演算処理により位相誤差量が算出され、その出力信号がアンド回路237へ供給される。エッジ検出部235は後述する所定のエッジ検出処理を行いエッジであると判定した時には” 1” の検出信号を出力し、エッジではないとの判定をした時には” 0” の検出信号を出力する。このエッジ検出信号はオア回路236へ供給される。このとき、オア回路236に対してMPU28からモード切換え信号(M_SEL)として” 0” (トラッキングモード)が入力されている。よって、エッジ検出信号が” 1” の時には、位相誤差検出部233から出力信号はアンド回路237を通過する。よって、エッジ部のみの位相誤差量をゲイン調整部238へ供給することになる。このときの位相誤差量はゲイン調整部238でロー状態にゲイン調整された後に出力される。
【0046】
次に、位相誤差検出部233において行われる位相誤差量の演算について説明する。図4は位相誤差検出部233の構成を示すブロック図である。
図4において、例えば時刻tにおける第1のサンプリング値Yt、その前の時刻t−1における第2のサンプリング値Yt−1 、さらにその前の時刻t−2における第3のサンプリング値Yt−2 が位相誤差検出部233に順次入力した場合を想定する。
【0047】
位相誤差検出部233は、時刻tにおいてサンプリング値Yt を検出した時に、それ以前のサンプリング値Yt−1 とサンプリング値Yt−2 のそれぞれが並列的にセットされるフィリップフロップ331、332、及び減算器333、334、符号計算器335、336、乗算器337、338、減算器339を有している。
【0048】
上記位相誤差検出部233では、下記数式に基づいて位相誤差量を算出するための演算が行われる。
上記数式は、サンプリングを行った再生信号の波形にピーク値、中点及びボトム値が存在することから、これらいずれの状態におけるサンプリング値に基づいても位相誤差量を適性に検出することができるように遷移方向を補正する符号hatを備えている。
【0049】
上記サンプリング値Ytとフィリップフロップ331にセットされていたサンプリング値Yt-1は減算器333へ入力される。減算器333ではYt−Yt-1の減算を行い第1差値を求める。これと並列に、フィリップフロップ331にセットされていたサンプリング値Yt-1とフィリップフロップ332にセットされていたサンプリング値Yt-2は減算器334へ入力される。減算器334ではYt-1−Yt-2の減算を行い第1差値を求める。減算器333による第1差値は符号計算器335へ出力され、符号計算器335はYt−Yt-1の符号計算(hatt 、 t-1を決定する)を行い、このhatt 、 t-1を乗算器337へ出力する。これと並列に減算器334による第1差値は符号計算器336へ出力され、符号計算器336はYt-1−Yt-2の符号計算(hatt-1 、 t-2を決定する)を行い、このhatt-1 、 t-2を乗算器338へ出力する。乗算器337、338の算出値は減算器339へ出力される。そして、最終的に減算器339において上記数式の演算を行って位相誤差量を得る。即ち、減算器339において上記のように遷移方向を補正する符号(hat)を掛けて絶対値化した2つの第1差値から、さらにその差を求めて第2差値を得、これを位相誤差量とする。
【0050】
図5は上記数式の演算により求められる位相誤差量を説明するために、一例としてのビタビ処理前の再生信号Rについて示す図である。この再生信号Rに対してクロック信号に同期してサンプリングが行われ、そのサンプリング値Yを取得する。図5において、丸印で示したボトム点、中点、ピーク点となる時刻t、t−1、t−2でクロック信号を発してサンプリングが行うことが理想的である。仮に、時刻t、t−1、t−2でサンプリングが行われたとして、上記数式により位相誤差量を求めると、
となり、位相誤差量が無いことが確認できる。
【0051】
次に、図5において位相誤差が生じている場合について説明する。三角印で示した時刻T、T−1、T−2でクロック信号を発してサンプリングを行っているが、ボトム点、中点、ピーク点から外れた位置である。例えばYT=0.1、YT-1=0.7、YT-2=1.9とする。この場合について、上記数式により位相誤差量を求めると、
となる。この結果からクロック信号が0.6の位相誤差量をもって遅れ過ぎていることが算出されており、この位相誤差量0.6を修正するように位相誤差の制御が行われる。本計算例では立下り途中の中点を含む例を示したがこの逆に立上がり途中の中点を含む場合、ボトム点或いはピーク点を含むエッジ部分についても同様に位相誤差量を算出できる。第1差値すなわち実際のサンプリング値の差値(YT−YT-1)、(Yt-1−YT-2)に遷移方向を補正するための符号hat t 、 t-1 又はhat t-1 、 t-2 を掛け合わせることにより、サンプリング値がサンプリングされた位置に拘わらず第1差値に基づいて適性な位相誤差量を検出できるように絶対値化し、この絶対値化した2つの第1差値の差を更に求めて第2差値を得、この第2差値を位相誤差量として位相補償の制御に用いている。
【0052】
次に、図6から図8に基づいて、上記エッジ検出部235によるトラッキングモードにおけるエッジ検出について説明する。エッジ検出部235は順次取得したサンプリング値から立上がりエッジ又は立下りエッジを検出する。上述したと同様に時刻tにおける第1のサンプリング値Yt、その前の時刻t−1における第2のサンプリング値Yt−1 、さらにその前の時刻t−2における第3のサンプリング値Yt−2 とする。立上がりエッジを検出する場合は、(Yt−1 −Yt−2 )>0 かつ(Yt −Yt−1 )>0とする。
【0053】
トラッキングモードでサンプリング対象とされる再生信号はデータ信号であり、ばらつきがありエッジを誤検出する虞がある。そこで図6に示すようにエッジ誤検出防止のために閾値Tを設定することが好ましい。立上がりエッジの場合、第3のサンプリング値Yt−2 が閾値Tより小(Yt−2 <閾値T)で、第1のサンプリング値Ytが閾値Tより大(Yt>閾値T)との条件を設定することで、エッジ部の誤検出を抑制することができる。図6において、(a)は立上がりエッジとして検出するが、(b)及び(c)はエッジではないとして除外される。なお、ここでの閾値Tは、例えば上記MPU28からの制御信号により設定される。
【0054】
また、、立下りエッジ部に関しても同様に誤検出防止の条件を設定できる。この場合は立上がりエッジを検出する場合の条件と逆にすればよい。即ち、(Yt−1 −Yt−2 )<0 かつ (Yt −Yt−1 )<0であり、さらに第3のサンプリング値Yt−2 が閾値Tより大(Yt−2 >閾値T)で、第1のサンプリング値Ytが閾値Tより小(Yt<閾値T)との条件とする。
【0055】
さらに、データ信号のエッジ検出に関してはデータ波形に対称性が無い場合を考慮する必要がある。例えば上段に示すようなデータ波形では、上記したエッジ検出の条件式を当てはめても、楕円内に示されるような隣接する2つのサンプリング値を誤ってそれぞれをエッジとして検出してしまう場合がある。このように検出してしまうと図7中の中段で示すようなエッジが連続する誤った再生データ波形となる。これを防止するめに、サンプリング値間の差が一定値(これをマスク閾値mTとする)より小さいときには一方のエッジにマスク処理を施すことが好ましい。このマスク閾値mTについても、例えば上記MPU28からの制御信号によって設定することができる。
【0056】
ここでのマスク閾値mTによるマスク処理として、絶対値|(Yt−1 −Yt−2 )|<mT或いは絶対値|(Yt −Yt−1 )|<mTであるときに一方のサンプリング値にマスクをすることで、図7中の下段で示すような好ましい再生データ波形を得ることができる。
上記閾値Tは、通常MPU28により設定される固定値である。データ信号はエンベロープ変動等により振幅方向にオフセットしている場合がある。そこで、エンベロープ変動等によるオフセット量を算出できるようにして、閾値Tにオフセット量を加味してエッジ検出を行うことがより好ましい。すなわち、エンベロープ変動等に追従可能となるように、オフセット量計算器により算出したオフセット量と閾値Tとを加算器により加算してエッジ検出部235に入力することが好ましい。これにより、エッジ検出のための閾値Tとして最適なレベルを保つことができる。
【0057】
図8は、上記オフセットも加味した閾値T及びマスク閾値mTを設定してあるエッジ検出部235の構成を示す図である。
エッジ検出部235は、時刻tにおいてサンプリング値Yt を検出した時に、それ以前のサンプリング値Yt−1 とサンプリング値Yt−2 のそれぞれが並列的にセットされるフィリップフロップ351、352、及びオフセット量計算器353、加算器354、減算器356、357を有している。エッジ検出部235は、さらに立上がりエッジ検出用の比較器361〜364、絶対値演算回路371、372、比較器373、374、アンド回路375、377及び、立下がりエッジ検出用の比較器365〜368、アンド回路376、378等を有している。
【0058】
ここで、立上がりエッジの検出と立下りエッジの検出の違いは、条件がほぼ反対となるだけでその処理内容は同様であるので、立上がりの場合について説明する。
立上がりのデータであるかの判定を行う。サンプリング値Ytとフィリップフロップ351にセットされていたサンプリング値Yt−1 とが減算器356に入力され、これと並列的にフィリップフロップ351にセットされていたサンプリング値Yt−1 とフィリップフロップ352にセットされていたサンプリング値Yt−2 とが減算器357に入力される。減算器356の演算結果は比較器361へ出力され(Yt−Yt−1 )が0より大か、否かが判定され、0より大のときにはアンド回路375へ” 1” が出力され、反対に0以下のときにはアンド回路375へ” 0” が出力される。これと並列的に減算器357の演算結果は比較器362へ出力され(Yt−1 −Yt−2 )が0より大か、否かが判定され、0より大のときにはアンド回路375へ” 1” が出力され、反対に0以下のときにはアンド回路375へ” 0” が出力される。即ち、比較器361及び比較器362からの出力が共に” 1” であるときに、立上がりエッジであるとの検出がされることになる。
【0059】
次に、MPU28で設定された閾値Tを跨ぐサンプリング値となっているか、すなわち閾値Tを間にしてサンプリング値Ytとサンプリング値Yt−2 が存在しているかの判定が行われる。比較器363にサンプリング値YtとMPU28からの閾値Tが入力される。その際、データ信号にオフセットがあるときにはオフセット量計算器353で算出されたオフセット量とMPU28からの閾値Tとが加算器354で加算され修正された閾値Tを比較器363へ入力する。
【0060】
比較器363では閾値Tとサンプリング値Ytの比較を行い、サンプリング値Ytが閾値Tより大きいときにはアンド回路375へ” 1” が出力し、反対にサンプリング値Ytが閾値T以下のときにはアンド回路375へ” 0” を出力する。
これと並列的に比較器364では閾値Tとサンプリング値Yt−2の比較を行い、サンプリング値Yt−2が閾値Tより小さいときにはアンド回路375へ” 1” を出力し、反対にサンプリング値Yt−2が閾値T以上のときにはアンド回路375へ” 0” を出力する。即ち、比較器363及び比較器364からの出力が共に” 1” であるときに、適性なエッジであるとの検出がされることになる。
【0061】
次に、MPU28から設定されるマスク閾値mTに基づきマスク処理の必要の有無の判定が行われる。(Yt−Yt−1 )の減算を行う減算器356の出力は絶対値演算回路371へも入力される。絶対演算回路371で算出された|(Yt−Yt−1 )|とMPU28から入力されるマスク閾値mTとが比較器373に入力される。比較器373では、|(Yt−Yt−1 )|とマスク閾値mTとの比較を行い、|(Yt−Yt−1 )|がマスク閾値mTより大きい時には” 1” をアンド回路375へ出力し、|(Yt−Yt−1 )|がマスク閾値mT以下の時には” 0” をアンド回路375へ出力する。よって、絶対値|(Yt−Yt−1 )|がマスク閾値mT以下の時にはエッジではないとの判定がなされ、一方のサンプリング値がマスク処理される。これと並列的に(Yt−1 −Yt−2 )の減算を行う減算器357の出力は絶対値演算回路372にも入力される。絶対演算回路372で算出された|(Yt−1 −Yt−2 )|とMPU28からのマスク閾値mTとが比較器374に入力される。比較器374では、|(Yt−1 −Yt−2 )|とマスク閾値mTと比較を行い、|(Yt−1 −Yt−2 )|がマスク閾値mTより大きい時には” 1” をアンド回路375へ出力し、|(Yt−Yt−1 )|がマスク閾値mT以下の時には” 0” をアンド回路375へ出力してエッジではないとして同様にマスク処理を行う。
【0062】
上述したような複数の入力信号を受けるアンド回路375では全ての入力信号が” 1” のときに出力” 1” をアンド回路377へ出力する。立上りエッジを選択する場合には、MPU28から” 1” となる立上り選択信号がアンド回路377に供給される。そして、アンド回路377からの出力はオア回路379に入力される。
【0063】
立下りエッジの場合についても、比較器365〜368、絶対値演算回路371、372、比較器373、374、アンド回路376にて同様に処理される。立下りエッジを選択する場合、MPU28から” 1” となる立下り選択信号がアンド回路378に供給される。このアンド回路378を介した立下りエッジ検出信号は、アンド回路378からの出力はオア回路379へ入力される。よって、立上がり又は立下りエッジが検出されたときにはオア回路379からエッジ検出信号が出力される。即ち、図3で示したエッジ検出部235からオア回路236へ” 1” が出力される。
【0064】
図9は本実施例のクロック信号の位相誤差が収束して行く様子を示した図である。上記MPU28はアクイジションモードからトラッキングモードへの切換え動作を行う際の判定基準として、検出された位相誤差量が所定振幅の範囲内にあり、かつ所定時間Cを超えたかの基準により収束判定を行う。この収束判定で位相誤差量が所定範囲に収束したと判定された以降において、アクイジションモードからトラッキングモードへ切換えることで円滑なモード切換を可能とする。
【0065】
ここでの収束判定処理は上述したMPU28により行われるように設定することができ、収束したとの判定があった時にMPU28から上記モード切換え信号(M_SEL)を出力することで、自動的にアクイジションモードからトラッキングモードへ切換を行うことができる。さらに、このモード切換に伴って、MPU28からゲイン調整部238へ入力するゲイン調整信号GAについても上記収束が確認された以降において自動的にハイ(Hi)からロー(Low)へ切換えるように設定してもよい。
【0066】
図9において、位相誤差量の所定振幅は例えばHからLの範囲とされる。位相誤差検出部233で検出された位相誤差量がHからLの範囲に入った時に時間の計数が開始される。図9で時間C1の場合は所定時間Cを超えないのでモード切換えは実行されず、アクイジションモードが維持される。一方、時間C2の場合は所定時間Cを超えるのでモード切換が実行され、アクイジションモードからトラッキングモードへの切換えが実行され、ゲインもハイからローに切換えられる。これ以降はトラッキングモードが維持される。
【0067】
図10はクロック信号の位相誤差量を検出するために用いるサンプリング信号の切換えについて示している。前述したようアクイジションモードではアナログ・デジタル変換器(ADC)23後の第1サンプリング値S1を位相誤差量の算出に用いている。一方、トラッキングモードではイコライザ24で処理された後の第2サンプリング値S2を位相誤差量の算出に用いている。イコライザ24で処理された第2ビタビ処理前サンプリング値をアクイジションモード及びトラッキングモードで用いることも可能であるが、速やかな引き込み動作を実行する観点からはアクイジションモードではADC23後の第1サンプリング値を用いることが好ましい。このように2種類のビタビ処理前のサンプリング値を選択的に用いることで、PRMLによる実際のサンプリング値に対し効率的な位相制御を行うことができる。
【0068】
しかし、アクイジションモードからトラッキングモードへの切換え時においては、それまで取り込んでいた第1ビタビ処理前サンプリング値と第2サンプリング値とが混在して位相誤差量を算出する時点が存在する。前述したようにアクイジションモードとトラッキングモードとでは、サンプリングを行う条件が大きく異なっており、このモード切換え時の位相誤差出力値を用いると誤動作の虞が生じる。そこで、本実施では位相誤差量の算出基準を第1サンプリング値から第2サンプリング値へ切換えたとき、所定時間の間、位相誤差出力をマスク信号(PEOUT_EN)にてマスクするようにしている。これにより誤動作を防止することができる。具体的には、このマスク信号(PEOUT_EN)はMPU28から図3に示すアンド回路239にゲート制御信号として供給される。
【0069】
なお、前述したように入力されるサンプル値をイコライザ前(S1)からイコライザ後(S2)に切り換えを行う信号(S1_S2_SEL)は、MPU28から出力されている。その際、図10に示すように、サンプル値切り換え後、しばらくしてからゲインをハイからローに変更することが出来る。
図11は位相誤差出力の正規化について示した図である。アクイジションモードの終了時におけるピーク点(最大値)或いはボトム点(最小値)から、入力値の振幅からクロック生成回路200の伝達関数における位相比較器のゲインKΦが一定になるような位相誤差量のゲインを定めることが好ましい。このように位相誤差量の出力値が一定となるようにゲイン調整することで、積分器の定数を変更することなく振幅の相違する入力に対応することが可能となる。このゲイン調整は、図3に示すゲイン調整部238にてなされる。
【0070】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【0071】
【発明の効果】
以上詳述したところから明らかなように、請求項1から16に記載の発明によれば、ビタビ復号アルゴリズムに従った記録データの再生に用いられるサンプリング値を複数取得して、そのサンプリング値の変化の状態に基づいてクロック信号の位相誤差量が検出される。
【0072】
上記のようなクロック調整装置の動作の過程では、ビタビ復号アルゴリズムに従った記録データの再生のための処理過程で得られる演算値を用いることなく、ビタビ処理前の複数のサンプリング値からクロック信号の位相誤差量を算出してクロック信号の位相制御がなされるので、速やかに位相誤差を解消して位相補償を行うことができる。
【0073】
請求項17に記載の発明によれば、適性かつ高速にクロック信号の位相誤差を解消するよに位相誤差を補償するクロック調整装置を有するので、高精度かつ高信頼のデータ再生が可能な光ディスク装置として提供できる。
【図面の簡単な説明】
【図1】本発明を適用した実施例に係る光ディスク装置の構成を示す図である。
【図2】実施例装置内の再生系ユニットの構成を示す図である。
【図3】図2に示した位相誤差検出ユニットの構成を示す図である。
【図4】図3に示した位相誤差検出部の構成を示すブロック図である。
【図5】数式の演算により求められる位相誤差量を説明するために、一例としてのビタビ処理前の再生信号Rについて示す図である。
【図6】エッジ誤検出防止のための閾値Tについて説明する図である。
【図7】マスク閾値mTについて説明する図である。
【図8】図3に示したエッジ検出部の構成を示すブロック図である。
【図9】本実施例のクロック信号の位相誤差が収束して行く様子を示した図である。
【図10】クロック信号の位相誤差量を検出するために用いるサンプリング信号の切換えについて示した図である。
【図11】位相誤差出力の正規化について示した図である。
【符号の説明】
10 光磁気ディスク
23 アナログ・デジタル変換器(ADC)
24 デジタル等化器(EQ:イコライザ)
25 再生系ユニット
28 制御ユニット(MPU)
100 ビタビ検出器
200 クロック再生回路
230 位相誤差検出ユニット
233 位相誤差検出部
235 エッジ検出部
Claims (17)
- 記録データを所定のパーシャルレスポンス特性の記録規則に従って変調することにより得られる信号を記録した記録媒体からの再生信号をクロックに信号に同期してサンプリングし、該サンプリング値を用いてビタビ復号アルゴリズムに従って当該記録データを再生するようにしたデータ再生システムにおけるクロック調整装置において、
上記サンプリング値の変化の状態に基づいてクロック信号の位相誤差量を演算する位相誤差演算手段を有し、該位相誤差演算手段にて得られた位相誤差量に基づいて上記クロック信号の位相調整を行い、
上記位相誤差演算手段は、連続的にサンプリングされる3つのサンプリング値の前2つのサンプリング値の差の絶対値と後2つのサンプリング値の差の絶対値との差に基づいて位相誤差量を演算することを特徴とするデータ再生システムにおけるクロック調整装置。 - 請求項1記載のデータ再生システムにおけるクロック調整装置において、
上記位相誤差演算手段は、最密パターンデータを再生するアクイジションモードでは、連続して得られるすべてのサンプリング値を対象として連続的に位相誤差量を演算するようにしたデータ再生システムにおけるクロック調整装置。 - 請求項1記載のデータ再生システムにおけるクロック調整装置において、
再生信号のサンプリング値の変化に基づいて当該再生信号のエッジ部分を検出するエッジ検出手段を有し、
上記位相誤差演算手段は、上記エッジ検出手段にて検出された再生信号のエッジ部分でのサンプリング値を対象として位相誤差量を演算するようにしたデータ再生システムにおけるクロック調整装置。 - 請求項3記載のデータ再生システムにおけるクロック調整装置において、
上記エッジ検出手段は、当該再生信号の立上りエッジ部分を検出する立上り検出手段を有し、
上記位相誤差演算手段は、上記立上り検出手段にて検出された再生信号の立上りエッジ部分でのサンプリング値を対象として位相誤差量を演算するようにしたデータ再生システムにおけるクロック調整装置。 - 請求項3記載のデータ再生システムにおけるクロック調整装置において、
上記エッジ検出手段は、当該再生信号の立下りエッジ部分を検出する立下り検出手段を有し、
上記位相誤差演算手段は、上記立下り検出手段にて検出された再生信号の立下りエッジ部分でのサンプリング値を対象として位相誤差量を演算するようにしたデータ再生システムにおけるクロック調整装置。 - 請求項3乃至5いずれか記載のデータ再生システムにおけるクロック調整装置において、
上記エッジ検出手段は、連続するサンプリング値が所定のしきい値より小さい値から大きい値に変化するときに、再生信号のエッジ部分であると判定するようにしたデータ再生システムにおけるクロック調整装置。 - 請求項6記載のデータ再生システムにおけるクロック調整装置において、
上記エッジ検出手段は、連続する3つのサンプリング値のうち前2つのサンプリング値の差の符号と後2つのサンプリング値の差の符号が同じとなり、かつ、最初のサンプリング値と最後のサンプリング値との間に上記所定のしきい値があるときに、再生信号のエッジ部分であると判定するようにしたデータ再生システムにおけるクロック調整装置。 - 請求項6または7記載のデータ再生システムにおけるクロック調整装置において、
上記エッジ検出手段は、再生信号のエンベロープ変動に対応したオフセット量を演算するオフセット量演算手段を有し、上記再生信号のエッジ部分の判定に用いられる所定のしきい値が、上記オフセット量演算手段にて演算されたオフセット量に従って変化するようにしたデータ再生システムにおけるクロック調整装置。 - 請求項6乃至8いずれか記載のデータ再生システムにおけるクロック調整 装置において、
上記所定のしきい値を設定するしきい値設定手段を有するデータ再生システムにおけるクロック調整装置。 - 請求項3乃至9いずれか記載のデータ再生システムにおけるクロック調整装置において、
上記位相誤差演算手段は、再生信号からサンプリングされる全てのサンプリング値を対象として連続的に位相誤差量を演算するアクイジション動作モードと、エッジ検出手段にて検出される再生信号のエッジ部分でのサンプリング値を対象として位相誤差量を演算するトラッキング動作モードとを有し、アクイジション動作モードにて上記位相誤差演算手段によって演算する位相誤差量が所定の範囲に収束した状態で所定時間継続したときに、位相誤差演算手段の動作モードをトラッキング動作モードに切換える動作モード切換え手段を有するデータ再生システムにおけるクロック調整装置。 - 請求項10記載のデータ再生システムにおけるクロック調整装置において、
上記動作モード切換え手段は、動作モードの切換えの基準となる上記所定時間を設定する収束時間設定手段を有するデータ再生システムにおけるクロック調整装置。 - 請求項10または11記載のデータ再生システムにおけるクロック調整装置において、
上記動作モード切換え手段は、動作モードの切換えの基準となる上記位相誤差量が収束したことを表す所定の範囲を設定する収束範囲設定手段を有するデータ再生システムにおけるクロック調整装置。 - 請求項10乃至12いずれか記載のデータ再生システムにおけるクロック調整装置において、
上記位相誤差演算手段にて演算される位相誤差量に対してゲイン調整を行うゲイン調整手段を有し、該ゲイン調整手段にてゲイン調整された位相誤差量を用いてクロックの位相調整を行うようにし、上記位相誤差演算手段がアクイジション動作モードにて位相誤差演算を行う際に上記ゲイン調整手段に対して第一のゲインを設定し、上記位相誤差演算手段がトラッキング動作モードにて位相誤差演算を行う際に上記ゲイン調整手段に対して上記第一のゲインより小さい第二のゲインを設定するゲイン切換え手段を有するデータ再生システムにおけるクロック調整装置。 - 請求項10乃至13いずれか記載のデータ再生システムにおけるクロック調整装置において、
上記データ再生システムは、再生信号のサンプリング値の波形等化処理を行うイコライザを有し、トラッキング動作モードにおいて、上記位相誤差演算手段は、上記イコライザでの波形等化処理後のサンプリング値の変化の状態に基づいて位相誤差量を演算するようにしたデータ再生システムにおけるクロック調整装置。 - 請求項14記載のデータ再生システムにおけるクロック調整装置において、
上記位相誤差演算手段が位相誤差量を演算するために使用するサンプリング値を上記イコライザでの波形等化処理後のサンプリング値に切換える前後の所定時間に演算される位相誤差量をクロックの位相調整に使用することを禁止する手段を有するデータ再生システムにおけるクロック調整装置。 - 請求項1乃至15いずれか記載のデータ再生システムにおけるクロック調整装置において、
上記位相誤差演算手段にて演算される位相誤差量を、クロック信号の位相調整に係るフィードバックループの伝達関数が一定に保持されるように、正規化する正規化手段を有するデータ再生システムにおけるクロック調整装置。 - 記録データを所定のパーシャルレスポンス特性の記録規則に従って変調することにより得られる信号を記録した光ディスク記録媒体からの再生信号をクロックに信号に同期してサンプリングし、該サンプリング値を用いてビタビ復号アルゴリズムに従 って当該記録データを再生すると共に、上記クロック信号の位相調整を行うクロック調整手段を備えたデータ再生システムを有する光ディスク装置において、
上記クロック調整手段は、上記サンプリング値の変化の状態に基づいてクロック信号の位相誤差量を演算する位相誤差演算手段を有し、該位相誤差演算手段にて得られた位相誤差量に基づいて上記クロック信号の位相調整を行い、
上記位相誤差演算手段は、連続的にサンプリングされる3つのサンプリング値の前2つのサンプリング値の差の絶対値と後2つのサンプリング値の差の絶対値との差に基づいて位相誤差量を演算することを特徴とする光ディスク装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36155099A JP3597433B2 (ja) | 1999-12-20 | 1999-12-20 | データ再生システムにおけるクロック調整装置及び光ディスク装置 |
EP00119180A EP1111606B1 (en) | 1999-12-20 | 2000-09-05 | Clock adjustment apparatus for a data reproduction system and an apparatus having a data reproduction system including such a clock adjustment apparatus |
DE60038940T DE60038940D1 (de) | 1999-12-20 | 2000-09-05 | Takteinstellungsapparat für ein Datenwiedergabesystem und ein Apparat mit Datenwiedergabesystem das solch einen Takteinstellungsapparat enthält |
US09/656,692 US6977879B1 (en) | 1999-12-20 | 2000-09-07 | Apparatus for adjusting phase of clock signal based on phase error calculated from sampled values of readout signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36155099A JP3597433B2 (ja) | 1999-12-20 | 1999-12-20 | データ再生システムにおけるクロック調整装置及び光ディスク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001176209A JP2001176209A (ja) | 2001-06-29 |
JP3597433B2 true JP3597433B2 (ja) | 2004-12-08 |
Family
ID=18474037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36155099A Expired - Fee Related JP3597433B2 (ja) | 1999-12-20 | 1999-12-20 | データ再生システムにおけるクロック調整装置及び光ディスク装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6977879B1 (ja) |
EP (1) | EP1111606B1 (ja) |
JP (1) | JP3597433B2 (ja) |
DE (1) | DE60038940D1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4006294B2 (ja) * | 2002-08-07 | 2007-11-14 | 富士通株式会社 | タイミングリカバリ方法及び記憶装置 |
GB2399241B (en) * | 2003-03-06 | 2006-04-12 | Ifr Ltd | Improved waveform generation |
US7478030B1 (en) * | 2003-06-19 | 2009-01-13 | Xilinx, Inc. | Clock stabilization detection for hardware simulation |
EP1494413A1 (en) * | 2003-07-02 | 2005-01-05 | CoreOptics, Inc., c/o The Corporation Trust Center | Channel estimation and sequence estimation for the reception of optical signal |
KR100641328B1 (ko) * | 2004-12-24 | 2006-11-01 | 삼성전자주식회사 | 타이밍 복원 방법 및 타이밍 복원 장치 |
US7571339B2 (en) * | 2006-04-19 | 2009-08-04 | Agilent Technologies, Inc. | Clock recovery system with triggered phase error measurement |
US7675703B2 (en) * | 2007-06-08 | 2010-03-09 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic recording disk drive with patterned media and system for clocking write data |
CN101568967A (zh) * | 2007-11-26 | 2009-10-28 | 松下电器产业株式会社 | 相位比较器、pll电路、信息再生处理装置、光盘再生装置和磁盘再生装置 |
KR102113979B1 (ko) * | 2013-11-11 | 2020-05-25 | 현대모비스 주식회사 | 차량 avn과 디지털 시계 간 동기화 장치 및 그 방법 |
TWI556584B (zh) * | 2015-03-26 | 2016-11-01 | 威盛電子股份有限公司 | 相位偵測裝置以及相位調整方法 |
CN110726884A (zh) * | 2019-11-21 | 2020-01-24 | 国网福建省电力有限公司 | 一种基于带电指示器的远程核相仪及核相方法 |
CN112671527A (zh) * | 2021-01-13 | 2021-04-16 | 北京方天长久科技股份有限公司 | 一种无同步时钟串行通信数据采样方法及*** |
US20230367357A1 (en) * | 2022-05-11 | 2023-11-16 | Mediatek Inc. | Clock adjustment circuit using pattern filter circuit to select predetermined data patterns for phase error detection under acquisition mode and tracking mode and associated clock adjustment method |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56160175A (en) | 1980-05-14 | 1981-12-09 | Nec Corp | Synchronous signal generator |
JPS57141137A (en) | 1981-02-26 | 1982-09-01 | Fujitsu Ltd | Phase synchronous oscillator |
JPH0828889B2 (ja) | 1987-05-19 | 1996-03-21 | パイオニア株式会社 | Pll回路の同期引込み方法 |
EP0316459B1 (en) * | 1987-11-13 | 1992-04-22 | International Business Machines Corporation | Fast timing acquisition for partial-response signalling |
US5258933A (en) * | 1992-08-27 | 1993-11-02 | Quantum Corporation | Timing control for PRML class IV sampling data detection channel |
JPH0750697A (ja) | 1993-04-12 | 1995-02-21 | Fujitsu General Ltd | 4相位相復調回路および4相位相復調回路の位相比較器 |
JPH07111662A (ja) | 1993-10-14 | 1995-04-25 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
US5663942A (en) * | 1994-05-02 | 1997-09-02 | Matsushita Electric Industrial Co., Ltd. | Jitter measurement apparatus detecting amplitude of phase errors between information signal and synchronized clock signal |
US5572558A (en) * | 1994-11-17 | 1996-11-05 | Cirrus Logic, Inc. | PID loop filter for timing recovery in a sampled amplitude read channel |
US5777967A (en) * | 1995-04-05 | 1998-07-07 | Matsushita Electric Industrial Co., Ltd. | Optical disk device |
JPH097304A (ja) | 1995-06-15 | 1997-01-10 | Pioneer Electron Corp | ディジタル信号再生装置 |
JP3015832B2 (ja) * | 1995-06-27 | 2000-03-06 | 富士通株式会社 | データ再生装置 |
WO1997009790A1 (en) * | 1995-09-06 | 1997-03-13 | Analog Devices, Inc. | A decimating prml signal processor system |
US5978335A (en) * | 1996-06-28 | 1999-11-02 | Ibm | Integrated calibration apparatus for a multi-mode information storage system |
JP3956062B2 (ja) * | 1996-07-30 | 2007-08-08 | ソニー株式会社 | 再生装置および方法 |
US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
JP3404228B2 (ja) * | 1996-09-10 | 2003-05-06 | 富士通株式会社 | クロック位相検出回路 |
ID19364A (id) * | 1996-09-25 | 1998-07-02 | Thomson Brandt Gmbh | Mereproduksi atau alat perekaman untuk mereproduksi, atau perekam, suatu medium perekam optikal |
JP3085361B2 (ja) * | 1996-10-22 | 2000-09-04 | 日本電気株式会社 | デジタル復調器における多段検波システム |
JP4098844B2 (ja) * | 1997-02-26 | 2008-06-11 | 富士通株式会社 | クロック位相引込み・追従装置 |
JP4048571B2 (ja) * | 1997-04-24 | 2008-02-20 | ソニー株式会社 | 情報再生装置および再生方法 |
KR100289714B1 (ko) * | 1997-08-21 | 2001-05-15 | 윤종용 | 데이터검출기및그방법 |
JP3739541B2 (ja) * | 1997-09-05 | 2006-01-25 | パイオニア株式会社 | 情報再生装置 |
JP3956436B2 (ja) * | 1997-09-05 | 2007-08-08 | 株式会社日立製作所 | データ復調方法及びこれを用いた光ディスク装置 |
JPH11328874A (ja) | 1998-05-12 | 1999-11-30 | Matsushita Electric Ind Co Ltd | データ再生装置におけるクロック再生装置 |
EP1114391B1 (en) * | 1998-09-14 | 2009-07-08 | Datalogic Scanning, Inc. | Fast edge detection system tolerant of high degree of intersymbol interference |
JP3883090B2 (ja) * | 1999-02-17 | 2007-02-21 | 富士通株式会社 | データ再生システムにおけるクロック調整装置 |
JP3337997B2 (ja) * | 1999-03-29 | 2002-10-28 | 松下電器産業株式会社 | 周波数検出型位相同期回路 |
JP3683120B2 (ja) * | 1999-04-16 | 2005-08-17 | 松下電器産業株式会社 | クロック再生装置 |
-
1999
- 1999-12-20 JP JP36155099A patent/JP3597433B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-05 EP EP00119180A patent/EP1111606B1/en not_active Expired - Lifetime
- 2000-09-05 DE DE60038940T patent/DE60038940D1/de not_active Expired - Lifetime
- 2000-09-07 US US09/656,692 patent/US6977879B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6977879B1 (en) | 2005-12-20 |
EP1111606A1 (en) | 2001-06-27 |
EP1111606B1 (en) | 2008-05-21 |
JP2001176209A (ja) | 2001-06-29 |
DE60038940D1 (de) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5677802A (en) | Phase locked loop circuit with adjustable offset characteristic, method for adjustment and apparatus | |
JP4783821B2 (ja) | 信号処理装置及びデータ記録再生装置ならびにデータ復調装置 | |
US6671244B2 (en) | Information detecting circuit including adaptive equalizer and reproducing apparatus | |
US7616395B2 (en) | Information reproduction apparatus | |
US6603722B1 (en) | System for reproducing data with increased accuracy by reducing difference between sampled and expected values | |
US6798832B1 (en) | Semiconductor device with decision feedback equalizer | |
JP3597433B2 (ja) | データ再生システムにおけるクロック調整装置及び光ディスク装置 | |
JP4100878B2 (ja) | データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 | |
WO2004061845A1 (ja) | 信号処理装置及び信号処理方法 | |
JP2877109B2 (ja) | 情報検出装置および情報検出方法 | |
US6618338B1 (en) | Data reproduction control method and apparatus, and optical disk unit | |
JP3815543B2 (ja) | 記録状態検出装置およびこれを備えた情報記録再生装置 | |
JP3609721B2 (ja) | デジタルデータ再生装置及びデジタルデータ再生方法 | |
US6922384B2 (en) | Information reproducing apparatus | |
JP4576008B2 (ja) | 信号処理装置及び該信号処理装置を搭載したデータ記録再生装置 | |
JP3883090B2 (ja) | データ再生システムにおけるクロック調整装置 | |
JP3512156B2 (ja) | オフセットコントロール回路及びオフセットコントロール方法 | |
US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
JP2002230904A (ja) | 情報再生装置 | |
JP2977031B2 (ja) | データ検出器及びその方法 | |
US20020181375A1 (en) | Phase detection using sampled data | |
JP2888187B2 (ja) | 情報検出装置 | |
JP3225588B2 (ja) | ディジタル信号再生回路 | |
JP4682182B2 (ja) | データ復調装置 | |
JP2002025201A (ja) | 記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |