JPH09162233A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09162233A
JPH09162233A JP7320505A JP32050595A JPH09162233A JP H09162233 A JPH09162233 A JP H09162233A JP 7320505 A JP7320505 A JP 7320505A JP 32050595 A JP32050595 A JP 32050595A JP H09162233 A JPH09162233 A JP H09162233A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
resin
tape
flexible resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7320505A
Other languages
English (en)
Other versions
JP2685039B2 (ja
Inventor
Tsuguo Nakamura
嗣雄 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7320505A priority Critical patent/JP2685039B2/ja
Publication of JPH09162233A publication Critical patent/JPH09162233A/ja
Application granted granted Critical
Publication of JP2685039B2 publication Critical patent/JP2685039B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の高性能化と小型・軽量化を同時
に達成可能な放熱手段を有した半導体装置を提供するこ
とにある。 【解決手段】 半導体チップ1のバンプ電極1aの形成
面と反対側の面には放熱板6が接着剤7により固定され
ている。半導体チップ1および放熱板6は封止樹脂4に
より、放熱板6の半導体チップ1と接着されている面と
反対側の面を除き、被覆されている。さらに、封止樹脂
4はデバイスホール2a内を埋めると共に、可撓性樹脂
テープ2の配線リード3の形成されていない面をその四
辺端部近傍まで放熱板6の前記露出面8を除き均一な厚
さで被覆している。このとき、放熱板6の側面を封止樹
脂4で覆い、樹脂面と放熱板6の表面は略同一の高さで
ある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特にテープキャリアを用いた表面実装用半導体装置の中
でテープBGA(Ball Grid Array)パッケージの放熱
構造に関する。
【0002】
【従来の技術】テープキャリアとは、中央にデバイスホ
ールを開口した可撓性樹脂テープの一面に金属箔を接着
し、この金属箔にエッチング等を行って所定の導電パタ
ーンを形成しつつ前記デバイスホール内に導体リードを
突出させ、この導体リードに対し半導体チップの電極パ
ッドを接続した半導体装置であって、連続的に回路基板
への実装を可能とする技術である。また、半導体チップ
を樹脂等で封止したものをテープキャリアパッケージ
(TCP)と呼ばれている。
【0003】また、TCP技術を用い、半導体装置側に
回路基板と接続するための半田ボールを形成し、回路基
板への実装性を向上させた新パッケージとしてBGAが
提案され、半導体装置側基材としてガラスエポキシ基板
を用いたプラスチックBGA、可撓性樹脂テープを用い
たテープBGAが実用化されて来ている。
【0004】TCP方式における放熱手段として、例え
ば実開平3−88350号公報に開示されているよう
に、放熱手段がモールド樹脂内に埋め込まれ放熱手段の
表面が外部に露出していない形式のものがある。
【0005】また、特開平4−245462号公報に開
示されているような、放熱手段が半導体装置に外付けさ
れ、放熱手段の表面、或は放熱フィンを含む放熱手段が
外部に露出した構造のものも大きなパワーを必要とする
バイポーラ型半導体装置およびパワートランジスタの放
熱手段として一般に使用されている。
【0006】
【発明が解決しようとする課題】上述したBGA型もし
くはTCP(Tape Carrier Package)型の半導体装置
は、高密度実装パッケージとして小型軽量の電子機器に
多く採用されている。
【0007】しかしながら、電子機器の高機能、高速化
が進む中で半導体素子への要求仕様はますます厳しくな
り、特に熱特性が半導体素子の高性能化の上で周波数特
性と並び重要な要素となってきている。
【0008】このような技術動向の中で前述の放熱手段
においては、 1)放熱手段がモールド樹脂内に埋め込まれているた
め、放熱特性が樹脂の熱伝達特性に大きく影響を受け
て、十分な放熱効果が得にくい。 2)放熱手段の外形寸法が大きく、電子機器の小型軽量
化ニーズに合わない。 等の問題点が顕在化していた。
【0009】そこで本発明は、上記従来技術の問題点に
鑑み、半導体素子の高性能化と小型・軽量化を同時に達
成可能な放熱手段を有した高密度実装パッケージである
半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、中央にデバイスホールが開孔
された可撓性樹脂テープと、該可撓性樹脂テープの第1
主面に設けられ、一端が前記デバイスホール内に突出し
てインナーリードになされ他端にランドが形成された配
線リードとを有するテープキャリアと、前記インナーリ
ードに接続された電極端子を有する半導体チップとを有
し、少なくとも前記半導体チップの電極端子形成面を樹
脂封止するとともに、前記可撓性樹脂テープの第2主面
に第1主面のランドに対向する範囲を除きガードリング
を形成し、さらに前記ランド上に導電性バンプを備えた
ことを特徴とする。
【0011】そして、前記半導体チップの電極端子形成
面と反対の面を樹脂封止すると共に、この樹脂封止した
部分と前記ガードリングを、前記可撓性樹脂テープの第
1主面のランドに対向する部位を除き、リブを介して接
続したものが装置の平面性を向上させる上で好ましい。
【0012】また、前記半導体チップに放熱手段を設置
し、該放熱手段の端面を封止樹脂より露出させたものも
本発明の特徴である。
【0013】すなわち、前記半導体チップの電極端子形
成面と反対の面に接着層を介して放熱手段が接合され、
かつ、該放熱手段の半導体チップと接合された面と反対
の面と同一面になるように前記可撓性樹脂テープの第2
主面側が樹脂封止され、前記放熱手段表面が封止樹脂面
から露出しているものや、前記半導体チップの電極端子
形成面に接着層を介して放熱手段が接合され、かつ、該
放熱手段の半導体チップと接合された面と反対の面が前
記可撓性樹脂テープの配線リード形成面より突出し、突
出し量が前記配線リード形成面より大きく前記導電性バ
ンプ先端より少ない露出高さであるものが考えられる。 (作用)上記のとおりの発明では、テープキャリアに半
導体チップを実装したいわゆるTCP構造において、少
なくとも半導体チップの電極端子形成面を樹脂封止する
とともに、可撓性樹脂テープの第2主面(配線リード及
びランドの形成面と反対の面)の外側端部にガードリン
グを配置することにより、可撓性樹脂テープの平面性が
向上し、ランド上に形成したバンプのコプラナリティが
均一化することに伴い、回路基板への実装歩留りが向上
する。
【0014】そして、第2主面に形成するガードリング
は第1主面のランドに対向する範囲を除いて配置される
ことで、ランドとバンプおよびバンプと回路基板との接
続状態を可撓性樹脂テープの第2主面側からの透過光を
使い、目視により接続外観検査が可能となる。
【0015】加えて、半導体チップに放熱板を直接接合
し、放熱板の端面を封止樹脂より露出させた構造を採る
ことにより、半導体チップより発生した熱を極めて効率
良く装置外へ放熱させることが可能となる。
【0016】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0017】(第1の実施形態)図1は本発明に係る半
導体装置の第1の実施形態を説明するための図であり、
(a)は平面図、(b)は(a)に示した半導体装置の
断面図である。
【0018】本形態の半導体装置は、図1に示すよう
に、中央部にデバイスホール2aが開孔された、ポリイ
ミドフィルム等からなる可撓性樹脂テープ2の表面に銅
箔を接着し、デバイスホール2a内に突出するようにパ
ターニングされた配線リード3を持つテープキャリアが
パッケージ基板として用いられている。
【0019】配線リード3のデバイスホール2の内への
突出部はインナーリード3aとなされており、また配線
リード3はインナーリード3aの反対側の端部またはそ
の途中において他の部分より幅広にされたランド3bを
有している。さらに、ランド3b上には導電性バンプ5
が形成されている。
【0020】インナーリード3aには半導体チップ1の
バンプ電極1aがボンディングされている。半導体チッ
プ1のバンプ電極1aの形成面と反対側の面には放熱板
6が接着剤7により固定されている。
【0021】半導体チップ1および放熱板6はモールド
樹脂である封止樹脂4により、放熱板6の半導体チップ
1と接着されている面と反対側の面を除き、被覆されて
いる。さらに、封止樹脂4はデバイスホール2a内を埋
めると共に、可撓性樹脂テープ2の配線リード3の形成
されていない面をその四辺端部近傍まで放熱板6の前記
露出面8を除き均一な厚さで被覆している。このとき、
図1に示すように放熱板6の側面を封止樹脂4で覆い、
樹脂面と放熱板6の表面は略同一の高さとすることで、
放熱板6と樹脂の間に不用意に力が入らず、亀裂が生じ
て外れる等の不良が生じにくい。
【0022】本形態の半導体装置では、上述した封止樹
脂の強度により剛性が与えられており、補強材等の別部
品を配置することなく、単純な構造でテープキャリアの
変形防止が可能となる。
【0023】また、放熱板6が半導体チップ1と接着さ
れると共に、半導体チップ1と接着されていない反対側
の面が封止樹脂より露出した露出面8となっているた
め、半導体チップ1の動作により発生した熱を極めて効
率的に放熱することが可能である。
【0024】(第2の実施形態)図2は本発明に係る半
導体装置の第2の実施形態を説明するための図である。
図2では図1に示した第1の実施形態と同一の構成要素
に同一符号が付してあり、ここでは第1の実施形態と重
複する説明は省略することとする。
【0025】本形態の半導体装置は、図2に示すよう
に、第1の実施形態と同様のテープキャリアがパッケー
ジ基板として用いられている。そして、第1の実施形態
と同様に配線リード3のインナーリードとバンプ電極1
aを介して接続された半導体チップ1がデバイスホール
に配置されている。
【0026】半導体チップ1のパンプ電極1aが形成さ
れている面には、その電極を除いて接着層9が形成さ
れ、この接着層9により放熱板10が装着されている。
【0027】半導体チップ1および放熱板10はモール
ド樹脂である封止樹脂4により、放熱板10の半導体チ
ップ1と接着されている面と反対側の面を除き、被覆さ
れている。そして、放熱板10の接着層9と接着した面
と反対側の面は封止樹脂4の表面から突出させ、その突
出寸法は配線リード3の面より大きく、かつ導電性バン
プ5の先端より低い露出高さを有している。さらに、封
止樹脂4は放熱板10を囲むようにデバイスホール内を
埋めると共に、可撓性樹脂テープ2の配線リード3の形
成されていない面をその四辺端部近傍まで均一な厚さで
被覆している。
【0028】ここで接着層9の材質は絶縁性を有してい
るとともに極めて不純的濃度が低いことは言うまでもな
く、半導体素子の高性能化を達成する上で重要な要素の
一つであり、半導体チップの動作によりデンドライトの
発生がない材質を選択することが重要である。
【0029】また、本形態の半導体装置を回路基板に実
装した場合は、バンプ5の変形により放熱板10が回路
基板と接触し、その部分を通じてさらに効率良く半導体
チップを放熱させることが可能である。
【0030】(第3の実施形態)図3は本発明に係る半
導体装置の第3の実施形態を説明するための図であり、
(a)は平面図、(b)は(a)に示した半導体装置の
断面図である。この図でも図1に示した第1の実施形態
と同一の構成要素に同一符号が付してあり、ここでは第
1の実施形態と重複する説明は省略することとする。
【0031】本形態の半導体装置は、図3に示すよう
に、デバイスホール2aおよび半導体チップ1の外周を
封止樹脂4により覆うと共に可撓性樹脂テープ2の変形
を防止するためガードリング11を設置したものであ
る。ガードリング11は可撓性樹脂テープ2の配線リー
ド3やランド3bを形成した第1主面と反対側の第2主
面の領域を除く範囲に設置されている。すなわち、可撓
性樹脂テープ2の第2主面の外周端部にガードリング1
1が設置されている。
【0032】この様に、ガードリング11を設置して可
撓性樹脂テープ2を補強すると共に、ランド3bをガー
ドリング11により遮光しないため、ランド3bとバン
プ5およびバンプ5と回路基板(図示せず)との接続状
態を可撓性樹脂テープ2の第2主面側からの透過光(例
えばポリイミドテープを適用する場合など光の透過性を
利用する)を使い、目視により接続外観検査が可能とな
る。
【0033】(第4の実施形態)図4は本発明に係る半
導体装置の第4の実施形態を示す平面図である。この図
でも図1に示した第1の実施形態と同一の構成要素に同
一符号が付してあり、ここでは第1の実施形態と重複す
る説明は省略することとする。
【0034】本形態の半導体装置は、図4に示すよう
に、第3の実施形態のガードリング11の構造に加え、
可撓性樹脂テープ2の第2主面側にてガードリング12
と封止樹脂4の部分をリブ12を介し接続することによ
り更に可撓性樹脂テープ2の変形が防止され回路基板へ
の実装性が向上する。また、リブ12は第3の実施形態
と同様に目視による接続外観検査を可能にするため、可
撓性樹脂テープ2の第1主面のランドに対向する部位を
除いて配設されている。
【0035】また、上述の第3および第4の実施形態に
おいて、第1および第2の実施形態に示すように放熱板
を半導体チップと接着した面と反対側の面をパッケージ
表面に露出するように設置し、電気的および熱的特性を
向上させることも十分可能である。
【0036】
【発明の効果】本発明は以上説明したように構成される
ので、以下に記載する効果を奏する。
【0037】請求項1に記載の発明は、中央にデバイス
ホールを持つ可撓性樹脂テープの第1主面に、一端が前
記デバイスホール内に突出するインナーリードとされ他
端がランドを持つように配線リードを形成したテープキ
ャリアと、前記インナーリードに接続された電極端子を
有する半導体チップとを含み、少なくとも前記半導体チ
ップの電極端子形成面を樹脂封止するとともに、前記可
撓性樹脂テープの第2主面に第1主面のランドに対向す
る範囲を除きガードリングを形成し、さらに前記ランド
上に導電性バンプを備えた半導体装置であるので、前記
樹脂テープ面の平面性が向上し、バンプのコプラナリテ
ィが均一化することに伴い、プリント回路基板への実装
歩留りが向上する等の効果が得られる。また、ガードリ
ングは第1主面のランドに対向する範囲を除いて形成さ
れているので、ランドとバンプおよびバンプと回路基板
との接続状態を可撓性樹脂テープの第2主面側からの透
過光を使い、目視により接続外観検査が可能となる。
【0038】請求項2に記載の発明は、前記半導体チッ
プの電極端子形成面と反対の面を樹脂封止すると共に、
この樹脂封止した部分と前記ガードリングを、前記可撓
性樹脂テープの第1主面のランドに対向する部位を除
き、リブを介して接続したことにより、可撓性樹脂テー
プの変形がさらに防止され回路基板への実装性が向上す
る。
【0039】請求項3に記載の発明は、請求項1又は2
に記載の発明に加え、前記半導体チップに放熱手段を設
置し、該放熱手段の端面を封止樹脂より露出させたこと
により、半導体チップで発生した熱を極めて効率的に半
導体パッケージ外へ放熱させることができ、高速動作の
安定が可能となる。また、放熱板の一部は半導体装置内
に封止樹脂より内包された構造となるため、放熱効果を
高めながら半導体装置の小型化が同時に達成されるとい
う利点も有している。
【0040】請求項4に記載の発明は、請求項1又は2
に記載の発明に加え、前記半導体チップの電極端子形成
面と反対の面に接着層を介して放熱手段が接合され、か
つ、該放熱手段の半導体チップと接合された面と反対の
面と同一面になるように前記可撓性樹脂テープの第2主
面側が樹脂封止され、前記放熱手段表面が封止樹脂面か
ら露出していることにより、放熱板と樹脂の間に不用意
に力が入らず、亀裂が生じて外れる等の不良が生じにく
い。また、封止樹脂の強度により剛性が与えられてお
り、補強材等の別部品を配置することなく、単純な構造
でテープキャリアの変形防止が可能となる。
【0041】請求項5に記載の発明は、請求項1又は2
に記載の発明に加え、前記半導体チップの電極端子形成
面に接着層を介して放熱手段が接合され、かつ、該放熱
手段の半導体チップと接合された面と反対の面が前記可
撓性樹脂テープの配線リード形成面より突出し、突出し
量が前記配線リード形成面より大きく前記導電性バンプ
先端より少ない露出高さであるので、半導体装置を基板
実装した場合、バンプの変形に伴い放熱板が実装基板に
接触し、その部分を通しさらに効率よく実装基板への放
熱が可能となる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の第1の実施形態を説
明するための図であり、(a)は平面図、(b)は
(a)に示した半導体装置の断面図である。
【図2】本発明に係る半導体装置の第2の実施形態を説
明するための図である。
【図3】本発明に係る半導体装置の第3の実施形態を説
明するための図であり、(a)は平面図、(b)は
(a)に示した半導体装置の断面図である。
【図4】本発明に係る半導体装置の第4の実施形態を示
す平面図である。
【符号の説明】
1 半導体チップ 1a バンプ電極 2 可撓性樹脂テープ 2a デバイスホール 3 配線リード 3a インナーリード 3b ランド 4 封止樹脂 5 バンプ 6 放熱板 7,9 接着層 8 露出面 10 放熱板 11 ガードリング 12 リブ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 中央にデバイスホールが開孔された可撓
    性樹脂テープと、該可撓性樹脂テープの第1主面に設け
    られ、一端が前記デバイスホール内に突出してインナー
    リードになされ他端にランドが形成された配線リードと
    を有するテープキャリアと、 前記インナーリードに接続された電極端子を有する半導
    体チップとを有し、 少なくとも前記半導体チップの電極端子形成面を樹脂封
    止するとともに、前記可撓性樹脂テープの第2主面に第
    1主面のランドに対向する範囲を除きガードリングを形
    成し、さらに前記ランド上に導電性バンプを備えた半導
    体装置。
  2. 【請求項2】 前記半導体チップの電極端子形成面と反
    対の面を樹脂封止すると共に、この樹脂封止した部分と
    前記ガードリングを、前記可撓性樹脂テープの第1主面
    のランドに対向する部位を除き、リブを介して接続した
    ことを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記半導体チップに放熱手段を設置し、
    該放熱手段の端面を封止樹脂より露出させたことを特徴
    とする請求項1又は2に記載の半導体装置。
  4. 【請求項4】 前記半導体チップの電極端子形成面と反
    対の面に接着層を介して放熱手段が接合され、かつ、該
    放熱手段の半導体チップと接合された面と反対の面と同
    一面になるように前記可撓性樹脂テープの第2主面側が
    樹脂封止され、前記放熱手段表面が封止樹脂面から露出
    していることを特徴とする請求項1又は2に記載の半導
    体装置。
  5. 【請求項5】 前記半導体チップの電極端子形成面に接
    着層を介して放熱手段が接合され、かつ、該放熱手段の
    半導体チップと接合された面と反対の面が前記可撓性樹
    脂テープの配線リード形成面より突出し、突出し量が前
    記配線リード形成面より大きく前記導電性バンプ先端よ
    り少ない露出高さであることを特徴とする請求項1又は
    2に記載の半導体装置。
JP7320505A 1995-12-08 1995-12-08 半導体装置 Expired - Lifetime JP2685039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7320505A JP2685039B2 (ja) 1995-12-08 1995-12-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7320505A JP2685039B2 (ja) 1995-12-08 1995-12-08 半導体装置

Publications (2)

Publication Number Publication Date
JPH09162233A true JPH09162233A (ja) 1997-06-20
JP2685039B2 JP2685039B2 (ja) 1997-12-03

Family

ID=18122207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7320505A Expired - Lifetime JP2685039B2 (ja) 1995-12-08 1995-12-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2685039B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999056313A1 (fr) * 1998-04-24 1999-11-04 Hitachi, Ltd. Dispositif semi-conducteur et son procede de production
US6645794B2 (en) 2000-10-18 2003-11-11 Hitachi, Ltd. Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023463A (ja) 2009-07-14 2011-02-03 Denso Corp 半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999056313A1 (fr) * 1998-04-24 1999-11-04 Hitachi, Ltd. Dispositif semi-conducteur et son procede de production
US6645794B2 (en) 2000-10-18 2003-11-11 Hitachi, Ltd. Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding

Also Published As

Publication number Publication date
JP2685039B2 (ja) 1997-12-03

Similar Documents

Publication Publication Date Title
US5610442A (en) Semiconductor device package fabrication method and apparatus
US5889324A (en) Package for a semiconductor device
TW201411788A (zh) 集成電路封裝件及其裝配方法
JPH09260552A (ja) 半導体チップの実装構造
JP2000077563A (ja) 半導体装置およびその製造方法
JP2825084B2 (ja) 半導体装置およびその製造方法
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JPS6042620B2 (ja) 半導体装置の封止体
JP2685039B2 (ja) 半導体装置
JP2768315B2 (ja) 半導体装置
JPH05275580A (ja) 半導体装置
JPH0697307A (ja) 半導体集積回路装置
JP3239874B2 (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP3258564B2 (ja) 半導体装置およびその製造方法
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100230919B1 (ko) 반도체 패키지
JPH0645763A (ja) 印刷配線板
JPH1131713A (ja) フィルムキャリアテープを用いたbga型半導体装置
JP2003007904A (ja) 半導体装置
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JP3016380B2 (ja) 半導体装置
JPH11260963A (ja) 半導体装置及びその製造方法
JP2504262Y2 (ja) 半導体モジュ―ル
JP2000232198A (ja) 半導体集積回路装置およびその製造方法