JPH07263309A - アモルファスカーボンを用いた半導体装置製造方法 - Google Patents
アモルファスカーボンを用いた半導体装置製造方法Info
- Publication number
- JPH07263309A JPH07263309A JP6049548A JP4954894A JPH07263309A JP H07263309 A JPH07263309 A JP H07263309A JP 6049548 A JP6049548 A JP 6049548A JP 4954894 A JP4954894 A JP 4954894A JP H07263309 A JPH07263309 A JP H07263309A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- etching
- manufacturing
- amorphous carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
く高精度に微細パターンを形成することができる露光技
術を提供する。 【構成】 光を反射する表面上に複素屈折率の虚数部の
絶対値が0.2以下である透明膜を形成する工程と、前
記透明膜の表面上に複素屈折率の虚数部の絶対値が0.
3以上の反射防止膜を形成する工程と、前記反射防止膜
の表面上にフォトレジスト膜を塗布し、所定の領域を露
光して該フォトレジスト膜をパターニングする工程とを
含む半導体装置の製造方法であって、前記フォトレジス
ト膜に入射する入射光と、前記反射防止膜、前記透明膜
及び前記光を反射する表面から反射した反射光とが重な
り合って前記フォトレジスト膜内に発生する光強度分布
の平均値をIave 、光強度分布の振幅をIδとしたと
き、定在波の大きさIsw=Iδ/Iave が0.2以下に
なるように前記反射防止膜及び前記透明膜の膜厚を設定
する。
Description
(a−C:H)を用いた半導体装置の製造方法に関し、
特に、フォトレジスト膜の露光時の反射防止膜としてa
−C:Hを使用する半導体装置の製造方法に関する。
む炭化水素系化合物をいい、炭素の結晶構造に近いもの
から有機物に近いものまでを含む。
て、Al表面上にカーボンを1000Å程度蒸着する方
法が特開昭60−235426に開示されている。カー
ボンを蒸着することにより、パターンのくびれを抑える
ことができる旨教示されている。
成すればフォトリソグラフィにおける反射防止効果が保
証されるかは判明していない。反射防止膜としてカーボ
ン膜を使用すると、カーボン膜をエッチングする技術が
重要になるが、半導体プロセス上十分な加工精度を有す
るエッチング技術は未だ開発されていない。
ンエッチングを行う方法、SiO2膜のエッチング装置
を使用し、エッチングガスとしてCF4 /CHF3 /A
rを用いて室温でエッチングを行う方法、Alのエッチ
ング装置を使用し、エッチングガスとしてCl2 /BC
l3 を用いて室温でエッチングを行う方法、またはWの
エッチング装置を使用し、エッチングガスとしてSF6
/N2 を用いて室温でエッチングする方法等が考えられ
るが、上記方法では十分なエッチング速度、及びレジス
ト膜に対する十分な選択比が得られない。
も、O2 またはO2 /CF4 等のエッチングガスを用い
てマイクロ波によりプラズマを発生させ酸素ラジカルに
より剥離を行うダウンフロー型、またはO2 等のエッチ
ングガスを用いて高周波プラズマを発生させ酸素ラジカ
ルにより剥離を行うバレル型等の方法が考えられるが、
十分な剥離を行うことは困難である。
現像する場合、所望のレジストパターンが得られないこ
とがある。このような場合、レジスト膜を再度作成(リ
メイク)することになる。反射防止用カーボン膜とその
上のレジスト膜を共に剥離、リメイクすればよいが工程
は複雑化する。下のカーボン膜の反射防止効果を損なわ
ず、レジスト膜のみを剥離する技術は確立していない。
微細パターン特に1μm以下のパターンを形成する場
合、基板上にカーボンを蒸着するだけでは十分な効果が
得られない。これは、主に、反射防止膜を透過した露光
光が反射率の高い基板表面で反射した反射光の影響のた
めと考えられる。なお、反射防止膜表面からの反射を完
全に防止することはできないため、反射防止膜表面から
の反射光の影響もあると考えられる。
たレジストパターンの線幅が下地の形状によって変化す
る場合がある。また、カーボン膜の結合エネルギは、非
常に高いため、従来の方法ではエッチング速度が遅く、
かつレジストとのエッチング選択比が低い。このため、
反射防止膜としてカーボン膜を用いるとレジスト膜を厚
くする必要が生じ、却って露光精度が悪化することもあ
る。
困難である。例えば、カーボン膜を完全に剥離できずW
配線と層間絶縁膜との間にカーボン膜が残った場合に
は、W配線とカーボン膜間、及びカーボン膜と層間絶縁
膜間の密着性が悪くなる。また、コンタクトホール形成
時にカーボン膜が残ると、良好な電気的接続が得られな
くなる。
法のばらつきが少なく高精度に微細パターンを形成する
ことができる露光技術を提供することである。本発明の
他の目的は、カーボン膜をレジスト膜に対して選択性良
くエッチングする技術、及びほぼ完全に剥離する技術を
提供することである。
造方法は、光を反射する表面上に複素屈折率の虚数部の
絶対値が0.2以下である透明膜を形成する工程と、前
記透明膜の表面上に複素屈折率の虚数部の絶対値が0.
3以上の反射防止膜を形成する工程と、前記反射防止膜
の表面上にフォトレジスト膜を塗布し、所定の領域を露
光して該フォトレジスト膜をパターニングする工程とを
含む半導体装置の製造方法であって、前記フォトレジス
ト膜に入射する入射光と、前記反射防止膜、前記透明膜
及び前記光を反射する表面から反射した反射光とが重な
り合って前記フォトレジスト膜内に発生する光強度分布
の平均値をIave 、光強度分布の振幅をIδとしたと
き、定在波の大きさIsw=Iδ/Iave が0.2以下に
なるように前記反射防止膜及び前記透明膜の膜厚を設定
する。
面の少なくとも一部にアモルファスカーボン膜が露出し
た基板を準備する準備工程と、還元性フッ化物ガス、ハ
ロゲンガス及び酸素を含むガスからなる群のうち少なく
とも一つのガスを使用し、前記基板を70℃〜450℃
に加熱する工程と、前記アモルファスカーボン膜をドラ
イエッチングで除去するアモルファスカーボン膜除去工
程とを含む。
この順番で積層し、それぞれの膜厚を適当に選択するこ
とにより、光を反射する表面、透明膜表面及び反射防止
膜表面からの反射光を小さくすることができる。これに
より、反射防止膜表面に形成されたレジスト膜内の入射
光と反射光の重ね合わせにより生ずる定在波の成分を極
小にすることができる。
ことにより、ハレーションを防止し、微細パターンを高
精度に形成することができる。還元性フッ化物ガス、ハ
ロゲンガスまたは酸素を含むガスを用い、基板を70℃
〜450℃に加熱することにより、a−C:H膜を効率
よくエッチングすることができる。
いて説明する。図1は、レジスト膜内の光の強度を示
す。反射率の高い高反射基板1の上に、透明膜2、a−
C:H膜3、レジスト膜4がこの順番に形成されてい
る。レジスト膜4の表面から光が入射するとa−C:H
膜3、透明膜2、高反射基板1の表面で光が反射し、レ
ジスト膜4内で入射光と反射光が重なり合う。通常、入
射光と反射光の振幅は異なるため、レジスト膜4内の光
の強度が完全に0になる点は無く、図11に示すように
半波長の周期で最大と最小が繰り返される。
することは、レジスト膜内に定在波が形成されているこ
とを示している。この光の強度の平均をIave 、強度変
化の振幅をIδとしたとき、レジスト膜4内の定在波の
大きさIswを平均光強度で規格化して、 Isw=Iδ/Iave と定義する。例えば、入射光と反射光との振幅が等しけ
ればレジスト膜4内には完全な定在波が発生するため、
Iδ=Iave となり、定在波の大きさIswは1となる。
また、入射光のみで反射波がなければIδ=0となるた
め、定在波の大きさIswは0となる。すなわち、下地か
らの反射が小さければ定在波の大きさIswは小さくな
る。
強度従ってハレーションの大きさも小さくなり、より微
細なパターンを高精度に露光することができる。図2
は、透明膜の、膜厚と反射防止膜の膜厚に対する定在波
の大きさIswの変化を示す。横軸は透明膜の膜厚を単位
Åで表し、縦軸はa−C:H膜の膜厚を単位Åで表す。
各曲線に対応して示した数字は定在波の大きさIswを示
す。なお、図は、露光波長が365nmであって、高反
射基板1として複素屈折率が2.94−2.66iの下
地WSi層、透明膜2として屈折率が1.48の高温酸
化膜(HTO膜)、a−C:H膜3の複素屈折率を1.
58−0.752i、レジスト膜4の複素屈折率を1.
65−0.02iとしたときのシミュレーション結果を
示す。ここで、iは虚数単位を表す。
H膜が約300Åのとき定在波の大きさが極小となるこ
とがわかる。図3は、a−C:H膜の膜厚を300Åに
固定し、透明膜の膜厚を変化させたとき、及び透明膜の
膜厚を400Åに固定し、a−C:H膜の膜厚を変化さ
せたときの定在波の大きさを示す。横軸はa−C:H膜
または透明膜の膜厚を単位Åで表し、縦軸は定在波の大
きさIswを表す。図中の○は、a−C:H膜の厚さを3
00Åに固定した場合の透明膜の膜厚に対応する定在波
の大きさ、●は透明膜の膜厚を400Åに固定した場合
のa−C:H膜の膜厚に対する定在波の大きさを示す。
a−C:H膜の厚さが300Å、透明膜の厚さが400
Åのとき定在波の大きさIswが0.05となり、最小と
なることがわかる。
には、寸法のばらつきを線幅の10%すなわち0.03
μm以内に抑えることが好ましい。このためには、定在
波の大きさを0.2以下にすることが望まれる。定在波
の大きさを0.2以下にするためには、a−C:H膜の
厚さが300Åのとき透明膜の厚さを250〜550Å
とすればよい。また、透明膜の厚さが400Åのときa
−C:H膜の厚さを210〜450Åとすればよい。さ
らに好ましくは、a−C:H膜の膜厚及び透明膜の膜厚
がそれぞれ300Å、400Åの±20%以内、すなわ
ち、定在波の大きさの極小値を与える膜厚から±20%
以内の膜厚とすればよい。
屈折率の虚数部(消衰係数)が0である場合を考えた
が、消衰係数が0.2以下の膜であれば実質的に透明膜
と考えることができる。また、反射防止膜として消衰係
数が0.752のa−C:H膜を考えたが、消衰係数が
0.3以上の膜であれば反射防止膜として使用すること
ができる。
説明する。高反射基板として複素屈折率2.94−2.
66iのWSi表面の基板、反射防止膜として複素屈折
率1.58−0.75i、厚さ300Åのa−C:H
膜、レジスト膜として複素屈折率1.65−0.02
i、厚さ0.76μmのノボラック系レジスト膜を使用
したサンプルについてレジスト膜のパターニングを行っ
た。比較のため、透明膜の厚さが1000Åのサンプル
についてもパターニングを行った。
厚さを1000Åとした場合、及びa−C:H膜の厚さ
を300Å、透明膜の厚さを400Åとし最適化した場
合のレジスト膜パターニング後の基板表面のSEM写真
のスケッチを示す。
0の上に、斜面12aまたは12b、上面11aまたは
11bが現れた直線状のレジストパターンが図の縦方向
に形成されている。なお、図の横方向には、基板表面に
段差が形成されている。
れるように基板表面の段差部分で線幅が太くなったり細
くなったりしている。また、a−C:H膜及び透明膜の
厚さを最適化した図4(B)では、基板表面の段差に関
係なく線幅はほぼ一定である。
線の場合について示したが、露光波長が異なれば最適な
膜厚も異なる。例えば、露光波長が248nmの場合に
は、同様のシミュレーションより、アモルファスカーボ
ン膜の厚さが200〜500Å、SiO2 膜の厚さが5
0〜300Åもしくは700〜1100Åである場合
に、定在波の大きさを小さくできることが導出される。
を最適に選ぶことにより、下地基板の段差に無関係に微
細パターンの線幅をほぼ一定に形成することができる。
なお、上記実施例では、反射防止膜としてa−C:H
膜、透明膜としてSiO 2 膜を使用した場合について説
明したが、その他の材料を使用してもよい。例えば、反
射防止膜としてHを含まないまたはわずかしか含まない
カーボン膜を使用してもよい。また、透明膜として屈折
率が1.48〜2.0のPSG、BSG、BPSG等の
SiO2 を主成分とする無機ガラス、屈折率が約2のS
iN膜等を使用してもよい。この場合には、各材料の複
素屈折率に応じて最適の膜厚とすればよい。
エッチングする技術について説明する。図5は、スパッ
タリングにより作成したカーボン膜とレジスト膜とをマ
イクロ波プラズマのダウンフローにより剥離する場合の
温度に対するアッシング速度の関係を示す。横軸は温度
の逆数を単位1000/Kで表し、縦軸はアッシング速
度を単位Å/minで表す。図の実線aはスパッタカー
ボン膜のアッシング速度、実線bはレジスト膜のアッシ
ング速度を示す。
(ZIR−9100)を使用した。また、アッシング
は、アッシングガスとしてO2 を1000sccm流
し、圧力1.0Torr、マイクロ波電力1.0kWの
条件で行った。
離するためには、70℃程度以上とする必要があること
がわかる。また、半導体プロセスとして100Å/mi
nさらにスループット向上を考えると500Å/min
程度のアッシング速度が好ましいことを考慮すると、基
板温度は約150℃以上、さらに好ましくは200℃以
上であることが望ましい。また、450℃以上では、反
射防止膜としてのカーボンが膜として存在しなくなるた
め、基板温度は450℃以下とする必要がある。
ングは、例えばO2 ガスを1000sccm、CF4 ガ
スを60sccm流し、圧力1.0Torr、マイクロ
波電力1.0kWで行う必要がある。この場合、まず3
0℃程度の低温でレジスト膜を剥離し、その後基板を加
熱してカーボン膜を剥離することが好ましい。最初から
基板を加熱するとサイドウォールフェンスが残るためで
ある。なお、30℃程度ではカーボン膜は剥離できな
い。
ズマのダウンフローによりカーボン膜を剥離する場合に
ついて示したが、RIE、電子サイクロトロン共鳴エッ
チング(ECR)等でカーボン膜を除去する場合にも基
板を加熱することによりエッチング速度を増加すること
ができる。
150sccm流し、圧力0.2Torr、高周波電力
150Wの条件でRIEによりエッチングしてもよい。
または、エッチングガスとしてCF4 /CHF3 をそれ
ぞれ50sccmずつ流し、圧力0.05Torr、高
周波電力350Wの条件でRIEによりエッチングして
もよい。この条件では、カーボン膜の下にSiO2 膜が
ある場合に、SiO2膜も同時にエッチングすることが
できる。
2 をそれぞれ40sccm/40sccm流し、圧力
0.05Torr、高周波電力350Wの条件でRIE
によりエッチングしてもよい。この条件では、カーボン
膜の下にブランケットタングステン膜(B−W膜)があ
る場合に、B−W膜も同時にエッチングすることができ
る。これらの条件においても、基板温度を70℃〜45
0℃とすることが好ましい。
NF3 等のフッ素化合物ガス、Br 2 、I2 等のハロゲ
ンガス、CO、CO2 等の酸素を含むガス、あるいはこ
れらの混合ガスを用いてもよい。
l3 をそれぞれ40sccm/60sccm流し、圧力
4.0mTorr、マイクロ波電力800W、高周波電
力150Wの条件でECRによりカーボン膜をエッチン
グしてもよい。なお、この場合は、基板温度を100℃
〜450℃とすることが好ましい。この条件でエッチン
グすることにより、カーボン膜の下にAl膜がある場合
に、Al膜も同時にエッチングすることができる。
H膜をエッチングマスクとしても使用することにより、
RIE時のレジスト膜側面からのイオンの反射による基
板表面の局所的ダメージを防止する方法について説明す
る。
を参照して説明する。図6(A)に示すように、シリコ
ン基板20の表面にフィールド酸化膜21が形成され活
性領域が画定されている。シリコン基板20表面の活性
領域には、ゲート絶縁膜22が形成されている。ゲート
絶縁膜22及びフィールド酸化膜21の上には、アモル
ファスSi、ポリシリコン、シリサイド等の導電性膜2
3、24が形成されている。導電性膜24の上には、S
iO2 膜等の絶縁膜25が形成されている。
が塗布され、その上にSOG等の絶縁膜27が塗布され
ている。絶縁膜27の上には、ゲート電極を形成すべき
領域にレジストパターン28が形成されている。
ン28をマスクとして、絶縁膜27を選択的にドライエ
ッチングする。エッチング後、レジストパターン28を
除去する。
スクとしてレジスト膜26を選択的にドライエッチング
する。図7(A)に示すように、レジスト膜26をマス
クとして絶縁膜25を選択的にドライエッチングする。
このとき、レジスト膜26上の絶縁膜27も同時に除去
される。
をマスクとして導電膜23、24をドライエッチング
し、ゲート電極を形成する。このとき、図6(C)の工
程でレジスト膜26をエッチングする際の寸法のばらつ
きが大きいと、ゲート長の精度が不安定になる。
ジスト膜26の側面でイオンが反射され、ゲート電極近
傍の基板表面に衝突する。この反射されたイオンによ
り、ゲート電極近傍の基板表面が局所的にエッチングさ
れる。ゲート電極近傍の過度のエッチングを抑制するた
めにゲート絶縁膜露出後直ちにエッチングを停止する
と、フィールド酸化膜21の端面に導電性膜の領域23
aが残る。この導電性膜の領域23aが残ると、半導体
素子間、またはソース/ドレイン間のリーク電流の原因
になる。
23aを完全に除去しようとすると、ゲート電極近傍が
過度にエッチングされ、溝29が形成される。図7
(D)に示すように、ゲート電極部分をマスクとしてイ
オン注入を行い、ソース領域30及びドレイン領域31
を形成する。なお、ゲート電極部分にサイドウォールを
形成して再度イオン注入を行い、LDD構造としてもよ
い。次に、層間絶縁膜32を形成し、ソース領域30及
びドレイン領域31の部分にコンタクトホールを形成
し、ソース電極33、ドレイン電極34を形成する。
域30とドレイン領域31のゲート電極近傍に溝29が
形成されているため、ドレイン電流が流れない。このよ
うに、レジスト膜26の側面からのイオンの反射が原因
となり、素子不良が発生する。
例について説明する。図8(A)に示すように、シリコ
ン基板40の表面にフィールド酸化膜41が形成され活
性領域が画定されている。シリコン基板40表面の活性
領域には、ゲート絶縁膜42が形成されている。ゲート
絶縁膜42及びフィールド酸化膜41の上には、アモル
ファスSiからなる導電性膜43、WSiからなる導電
性膜44が積層して形成されている。導電性膜44の上
には、SiO2 膜等の絶縁膜45が形成されている。
成されている。a−C:H膜46の上には、ゲート電極
を形成すべき領域にレジストパターン47が形成されて
いる。
ン48をマスクとして、a−C:H膜46、絶縁膜45
を選択的にドライエッチングする。エッチング条件はC
F4/CHF3 /Arガスの流量がそれぞれ60/10
/400sccm、圧力500mTorr、入力電力5
00Wである。
パターン47をマスクとして、塩素系ガスを用いて導電
性膜44を選択的にドライエッチングする。このとき、
時間制御等により導電性膜43の表面でエッチングを停
止する。
6上のレジストパターン47を除去する。図9(B)に
示すように、a−C:H膜46をマスクとして導電性膜
43をドライエッチングし、ゲート電極を形成する。こ
のとき、エッチングの入力高周波電力を下げエッチング
速度を下げると共に、ゲート絶縁膜42と導電性膜43
の選択性を上げてエッチングを行う。エッチング後、a
−C:H膜46を除去する。
をマスクとしてイオン注入を行い、ソース領域49及び
ドレイン領域50を形成する。なお、ゲート電極部分に
サイドウォールを形成して再度イオン注入を行い、LD
D構造としてもよい。次に、層間絶縁膜48を形成し、
ソース領域49及びドレイン領域50部分にコンタクト
ホールを設け、ソース電極51、ドレイン電極52を形
成する。
レジスト膜をマスクとして使用しないため、レジスト膜
の側面からのイオンの反射がない。このため、基板表面
のゲート電極近傍が過度にエッチングされることを防止
できる。また、ゲート電極近傍の局所的なダメージがな
いため、フィールド酸化膜41端面の導電性膜43も完
全に除去することができる。
ロセスにおいては、フォトリソグラフィ時の重ね合わせ
の精度が非常に厳しくなっている。重ね合わせの精度が
基準値以下の場合には、レジストパターンを剥離して再
度パターニングする。レジストに化学増幅型ネガレジス
トを使用する場合は、通常、レジストの剥離に酸素プラ
ズマアッシングを用いる。
レジストをこの方法で剥離すると、少なくとも一部のa
−C:H膜も同時に剥離されてしまう。a−C:H膜に
痕跡が残ると、a−C:H膜を堆積する工程からやり直
さなければならず手戻りが大きい。このため、a−C:
H膜を剥離せず、化学増幅型ネガレジストのみを剥離す
る方法が望まれている。
レジストを剥離する実施例について説明する。 a−C:H膜上に化学増幅型ネガレジストを形成し、コ
ンク硫酸と1.3重量%の過酸化水素水溶液の混合液を
使用して化学増幅型ネガレジストを除去した。このエッ
チャントによるa−C:H膜のエッチング速度は、1.
5Å/min程度で実質的に無視できる値であった。一
方、化学増幅型ネガレジストは1〜3分程度で全て剥離
することができた。
間エッチャントに晒されるが、この時間にエッチングさ
れる膜厚は約1.5〜4.5Å程度である。通常a−
C:H膜を反射防止膜として使用する場合、その膜厚は
約200Å以上である。従って、4.5Åエッチングさ
れたとしても全体の膜厚の2%程度であり、反射防止膜
としての機能に支障はない。
のみを使用してもよい。また、1.3重量%の過酸化水
素水溶液の割合が20%以下であれば同様の効果を得る
ことができる。また、エッチャントとして水酸化アンモ
ニウム、ヒドラジン系化合物、テトラメチルアンモニウ
ムハイドロオキサイド等のアルカリ溶液を使用してもよ
い。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
適切な厚さの反射防止膜と透明膜の積層構造を使用する
ことにより、反射率の高い表面上に高精度にレジストパ
ターンを形成することができる。また、反射防止膜とし
てa−C:H膜を使用した場合でも、a−C:H膜を高
精度に選択的に除去でき、かつ完全に剥離することがで
きる。このため、コンタクトホールを介して歩留りよく
配線を引き出すことが可能になる。
の断面図である。
ある。
ある。
ための基板表面のSEM写真をスケッチした基板平面図
である。
ある。
るための基板の断面図である。
るための基板の断面図である。
を説明するための基板の断面図である。
を説明するための基板の断面図である。
Claims (22)
- 【請求項1】 光を反射する表面上に複素屈折率の虚数
部の絶対値が0.2以下である透明膜を形成する工程
と、 前記透明膜の表面上に複素屈折率の虚数部の絶対値が
0.3以上の反射防止膜を形成する工程と、 前記反射防止膜の表面上にフォトレジスト膜を塗布し、
所定の領域を露光して該フォトレジスト膜をパターニン
グする工程とを含む半導体装置の製造方法であって、 前記フォトレジスト膜に入射する入射光と、前記反射防
止膜、前記透明膜及び前記光を反射する表面から反射し
た反射光とが重なり合って前記フォトレジスト膜内に発
生する光強度分布の平均値をIave 、光強度分布の振幅
をIδとしたとき、定在波の大きさIsw=Iδ/Iave
が0.2以下になるように前記反射防止膜及び前記透明
膜の膜厚を設定する半導体装置の製造方法。 - 【請求項2】 前記反射防止膜の膜厚を、その膜厚を変
化させたときに前記定在波の大きさIswが極小値となる
ような膜厚を中心として±20%の範囲内に設定する請
求項1記載の半導体装置の製造方法。 - 【請求項3】 前記透明膜の膜厚を、その膜厚を変化さ
せたときに前記定在波の大きさIswが極小値となるよう
な膜厚を中心として±20%の範囲内に設定する請求項
1または2記載の半導体装置の製造方法。 - 【請求項4】 前記フォトレジスト膜に入射する入射光
は、波長が約365nmのi線であり、前記反射防止膜
は、厚さ210Å〜450Åのアモルファスカーボン膜
であり、前記透明膜は、厚さ250Å〜550ÅのSi
O2 膜であり、前記光を反射する表面はWSi表面であ
る請求項1記載の半導体装置の製造方法。 - 【請求項5】 前記フォトレジスト膜に入射する入射光
は、波長が228〜268nmであり、前記反射防止膜
は、厚さ200Å〜500Åのアモルファスカーボン膜
であり、前記透明膜は、厚さ50Å〜300Åもしくは
700Å〜1100ÅのSiO2 膜であり、前記光を反
射する表面はWSi表面である請求項1記載の半導体装
置の製造方法。 - 【請求項6】 前記反射防止膜は、カーボン、または炭
素と水素を主成分とする炭化水素化合物であり、 前記透明膜は、酸化シリコン膜、窒化シリコン膜あるい
は無機ガラスである請求項1〜4のいずれかに記載の半
導体装置の製造方法。 - 【請求項7】 表面の少なくとも一部にアモルファスカ
ーボン膜が露出した基板を準備する準備工程と、 還元性フッ化物ガス、ハロゲンガス及び酸素を含むガス
からなる群のうち少なくとも一つのガスを使用し、前記
基板を70℃〜450℃に加熱する工程と、 前記アモルファスカーボン膜をドライエッチングで除去
するアモルファスカーボン膜除去工程とを含む半導体装
置の製造方法。 - 【請求項8】 前記還元性フッ化物ガスは、SF6 また
はNF3 である請求項7記載の半導体装置の製造方法。 - 【請求項9】 前記ハロゲンガスは、Cl2 、Br2 ま
たはI2 である請求項7記載の半導体装置の製造方法。 - 【請求項10】 前記酸素を含むガスは、O2 、COま
たはCO2 である請求項7記載の半導体装置の製造方
法。 - 【請求項11】 前記アモルファスカーボン膜除去工程
は、電子サイクロトロン共鳴エッチングによりエッチン
グする請求項7記載の半導体装置の製造方法。 - 【請求項12】 前記アモルファスカーボン膜除去工程
は、反応性イオンエッチングによりエッチングする請求
項7記載の半導体装置の製造方法。 - 【請求項13】 前記アモルファスカーボン膜除去工程
は、マイクロ波プラズマのダウンフローによりアッシン
グする請求項7記載の半導体装置の製造方法。 - 【請求項14】 前記アモルファスカーボン膜除去工程
は、高周波プラズマによりアッシングする請求項7記載
の半導体装置の製造方法。 - 【請求項15】 前記準備工程は、前記基板上にスパッ
タまたは化学気相成長(CVD)によりアモルファスカ
ーボン膜を堆積する工程を含む請求項7〜14のいずれ
かに記載の半導体装置の製造方法。 - 【請求項16】 パターニングすべき膜が形成された基
板の上にアモルファスカーボン膜を形成する工程と、 前記アモルファスカーボン膜の表面上に所定の領域にパ
ターニングされたレジストパターンを形成する工程と、 前記レジストパターンをマスクとして、少なくとも前記
アモルファスカーボン膜を選択的にエッチングする第1
エッチング工程と、 前記レジストパターンを除去する工程と、 前記アモルファスカーボン膜をマスクとして、前記パタ
ーニングすべき膜の少なくとも下層部分を選択的にエッ
チングする第2エッチング工程とを含む半導体装置の製
造方法。 - 【請求項17】 前記第1エッチング工程は、前記エッ
チングすべき膜の少なくとも下層部分を残して一部上層
部分をエッチングする工程を含み、 前記第2エッチング工程は、前記第1エッチング工程と
異なるエッチング条件で、前記下層部分をエッチングす
る工程を含む請求項16記載の半導体装置の製造方法。 - 【請求項18】 前記エッチングすべき膜は、下層と、
該下層とエッチング特性の異なる上層を含んで構成され
ており、 前記第1エッチング工程は、前記上層をエッチングし、
前記下層をほとんどエッチングしないエッチング条件で
行い、 前記第2エッチング工程は、前記下層をエッチングする
エッチング条件で行う請求項17記載の半導体装置の製
造方法。 - 【請求項19】 アモルファスカーボン膜表面に形成さ
れた化学増幅型ネガレジストパターンを、アモルファス
カーボンを実質的にエッチングしない酸溶液を用いて該
化学増幅型ネガレジストパターンを剥離する工程を含む
半導体装置の製造方法。 - 【請求項20】 前記酸溶液は、少なくとも硫酸を含む
請求項19記載の半導体装置の製造方法。 - 【請求項21】 前記酸溶液は、さらに過酸化水素を含
む請求項20記載の半導体装置の製造方法。 - 【請求項22】 アモルファスカーボン膜表面に形成さ
れた化学増幅型ネガレジストパターンを、アモルファス
カーボンを実質的にエッチングしないアルカリ溶液を用
いて該化学増幅型ネガレジストパターンを剥離する工程
を含む半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04954894A JP3441011B2 (ja) | 1994-03-18 | 1994-03-18 | アモルファスカーボンを用いた半導体装置製造方法 |
KR1019950005266A KR100214173B1 (ko) | 1994-03-18 | 1995-03-14 | 반도체 장치의 제조방법 |
US08/404,550 US5750316A (en) | 1994-03-18 | 1995-03-15 | Manufacture of semiconductor device using a-c anti-reflection coating |
US09/466,830 US6420095B1 (en) | 1994-03-18 | 1999-12-20 | Manufacture of semiconductor device using A-C anti-reflection coating |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04954894A JP3441011B2 (ja) | 1994-03-18 | 1994-03-18 | アモルファスカーボンを用いた半導体装置製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002380946A Division JP2004031892A (ja) | 2002-12-27 | 2002-12-27 | アモルファスカーボンを用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07263309A true JPH07263309A (ja) | 1995-10-13 |
JP3441011B2 JP3441011B2 (ja) | 2003-08-25 |
Family
ID=12834256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04954894A Expired - Lifetime JP3441011B2 (ja) | 1994-03-18 | 1994-03-18 | アモルファスカーボンを用いた半導体装置製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5750316A (ja) |
JP (1) | JP3441011B2 (ja) |
KR (1) | KR100214173B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100253589B1 (ko) * | 1997-04-21 | 2000-06-01 | 김영환 | 반도체소자의 미세패턴 형성방법 |
JP2007149768A (ja) * | 2005-11-24 | 2007-06-14 | Nec Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3887035B2 (ja) | 1995-12-28 | 2007-02-28 | 株式会社東芝 | 半導体装置の製造方法 |
JPH10261574A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体装置の製造方法 |
US6428894B1 (en) * | 1997-06-04 | 2002-08-06 | International Business Machines Corporation | Tunable and removable plasma deposited antireflective coatings |
US5981398A (en) * | 1998-04-10 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask method for forming chlorine containing plasma etched layer |
TW473459B (en) * | 1998-12-10 | 2002-01-21 | Ibm | Method for forming transparent conductive film using chemically amplified resist |
DE19904390A1 (de) * | 1999-02-04 | 2000-08-10 | Abb Schweiz Ag | Verfahren zur Aufbringung einer DLC-Schicht |
US6136679A (en) * | 1999-03-05 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Gate micro-patterning process |
US6890448B2 (en) * | 1999-06-11 | 2005-05-10 | Shipley Company, L.L.C. | Antireflective hard mask compositions |
JP2001147515A (ja) * | 1999-09-07 | 2001-05-29 | Ricoh Co Ltd | フォトマスク設計方法、フォトマスク設計装置、コンピュータ読取可能な記憶媒体、フォトマスク、フォトレジスト、感光性樹脂、基板、マイクロレンズ及び光学素子 |
US6225215B1 (en) | 1999-09-24 | 2001-05-01 | Lsi Logic Corporation | Method for enhancing anti-reflective coatings used in photolithography of electronic devices |
US6573030B1 (en) * | 2000-02-17 | 2003-06-03 | Applied Materials, Inc. | Method for depositing an amorphous carbon layer |
US6527867B1 (en) * | 2000-05-30 | 2003-03-04 | Lsi Logic Corporation | Method for enhancing anti-reflective coatings used in photolithography of electronic devices |
JP2002189304A (ja) * | 2000-12-19 | 2002-07-05 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
US6541397B1 (en) * | 2002-03-29 | 2003-04-01 | Applied Materials, Inc. | Removable amorphous carbon CMP stop |
US6835663B2 (en) * | 2002-06-28 | 2004-12-28 | Infineon Technologies Ag | Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity |
US6927178B2 (en) * | 2002-07-11 | 2005-08-09 | Applied Materials, Inc. | Nitrogen-free dielectric anti-reflective coating and hardmask |
US7129180B2 (en) * | 2003-09-12 | 2006-10-31 | Micron Technology, Inc. | Masking structure having multiple layers including an amorphous carbon layer |
US7132201B2 (en) * | 2003-09-12 | 2006-11-07 | Micron Technology, Inc. | Transparent amorphous carbon structure in semiconductor devices |
EP1762895B1 (en) * | 2005-08-29 | 2016-02-24 | Rohm and Haas Electronic Materials, L.L.C. | Antireflective Hard Mask Compositions |
US20080254233A1 (en) * | 2007-04-10 | 2008-10-16 | Kwangduk Douglas Lee | Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes |
CN104843972B (zh) * | 2015-03-26 | 2018-04-27 | 苏州含光微纳科技有限公司 | 一种新型的用于光学透镜加工的模芯及其制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60235426A (ja) * | 1984-05-09 | 1985-11-22 | Seiko Instr & Electronics Ltd | 半導体集積回路装置の製造方法 |
KR950011563B1 (ko) * | 1990-11-27 | 1995-10-06 | 가부시끼가이샤 도시바 | 반도체장치의 제조방법 |
US5472829A (en) * | 1991-12-30 | 1995-12-05 | Sony Corporation | Method of forming a resist pattern by using an anti-reflective layer |
JPH06342744A (ja) * | 1993-03-26 | 1994-12-13 | Fujitsu Ltd | a−Cによる反射防止 |
-
1994
- 1994-03-18 JP JP04954894A patent/JP3441011B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-14 KR KR1019950005266A patent/KR100214173B1/ko not_active IP Right Cessation
- 1995-03-15 US US08/404,550 patent/US5750316A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100253589B1 (ko) * | 1997-04-21 | 2000-06-01 | 김영환 | 반도체소자의 미세패턴 형성방법 |
JP2007149768A (ja) * | 2005-11-24 | 2007-06-14 | Nec Electronics Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5750316A (en) | 1998-05-12 |
KR100214173B1 (ko) | 1999-08-02 |
JP3441011B2 (ja) | 2003-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3441011B2 (ja) | アモルファスカーボンを用いた半導体装置製造方法 | |
US5750441A (en) | Mask having a tapered profile used during the formation of a semiconductor device | |
US20060003268A1 (en) | Method of forming semiconductor patterns | |
KR100272644B1 (ko) | 드라이에칭방법 | |
US6258725B1 (en) | Method for forming metal line of semiconductor device by (TiA1)N anti-reflective coating layer | |
KR20060056346A (ko) | 유기 arc를 구비하는 반도체 장치 및 그것을 위한 방법 | |
US5914277A (en) | Method for forming metallic wiring pattern | |
US6420095B1 (en) | Manufacture of semiconductor device using A-C anti-reflection coating | |
JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
JP2004031892A (ja) | アモルファスカーボンを用いた半導体装置の製造方法 | |
JP3700231B2 (ja) | 接続孔の形成方法 | |
JP3279016B2 (ja) | ドライエッチング方法 | |
JP2006276869A (ja) | 半導体装置の製造方法 | |
KR100326954B1 (ko) | 반도체기기 제조방법 | |
JP2004363371A (ja) | 電子デバイスの製造方法 | |
KR20020056013A (ko) | 듀얼 다미센 형성방법 | |
JP2000277494A (ja) | 有機系反射防止膜のエッチング方法および半導体装置の製造方法 | |
JP3277652B2 (ja) | ドライエッチング方法 | |
KR100472035B1 (ko) | 반도체 소자의 제조 방법 | |
JP3289480B2 (ja) | 半導体装置の製造方法 | |
KR970006933B1 (ko) | 반도체 소자의 도전층 제조방법 | |
KR100910865B1 (ko) | 반도체소자 제조방법 | |
JP2006303496A (ja) | 半導体装置の製造方法 | |
JPH0864580A (ja) | 半導体装置の製造方法 | |
KR100205095B1 (ko) | 반도체 소자의 비트라인 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030603 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |