JPH0722433A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 高速性の向上が図れるバイポーラトランジス
タを提供する。 【構成】 高濃度コレクタ埋込層８ａはコレクタウォー
ル２２からエミッタ２９を越える領域の下部に形成され
ており、外部ベース２４の下部には形成されていない。 【効果】 ベース・コレクタ間耐圧を変えることなくエ
ピタキシャル層を薄く形成でき、コレクタ抵抗を低減で
きるとともにコレクタ−基板容量も小さくできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体装置の構造に関
し、特にバイポーラ型半導体集積回路装置の構造に関す
るものである。

【０００２】

【従来の技術】バイポーラトランジスタが高速性、高駆
動性に優れた半導体素子のひとつであることは広く知ら
れていることであり、バイポーラＬＳＩのデバイス性能
の向上のために微細化およびデバイス構造の工夫がなさ
れてきている。

【０００３】図１７は従来のバイポーラトランジスタの
構造を示す断面図である。図において、１はＰ型シリコ
ン基板、７はＮ型エピタキシャル層、８はＮ型高濃度コ
レクタ埋込層、９はＰＮ分離層、１９はチャネルカット
領域であるＰ⁺領域、２０は酸化膜、２２はコレクタウ
ォール、２４は外部ベース領域、２６は真性ベース領
域、２７はＣＶＤ酸化膜、２９はエミッタ領域、３０は
ポリシリコンエミッタ電極、３１は層間酸化膜、３２は
アルミニウム配線である。

【０００４】次に、図１７で示したバイポーラトランジ
スタの製造工程を図１８〜図２８に従って順次説明す
る。まず、図１８に示すように、Ｐ型シリコン基板１上
に酸化膜パターン２を形成し、この酸化膜パターン２を
マスクとしてＳｂのイオン注入１１１を行い高温アニー
ルを行うことにより高濃度Ｎ型領域３を形成する。

【０００５】次に図１９に示すように、酸化膜パターン
２を除去した後、薄い酸化膜４を形成する。次に、イオ
ン注入用マスクとなるレジストパターン５を形成し、Ｂ
のイオン注入２２２を行ったのち高温アニールすること
によりＰＮ分離層となるＰ型領域６を形成する。

【０００６】次に図２０に示すように、レジストパター
ン５及び酸化膜４を除去したのち、シリコンエピタキシ
ャル層７を形成する。この時、高濃度のＮ型領域３のＳ
ｂ及びＰ型領域６のＢがＰ型シリコン基板１内とシリコ
ンエピタキシャル層７内に拡散し、高濃度コレクタ埋込
層８、ＰＮ分離層９が形成される。

【０００７】次に図２１に示すように、薄い酸化膜１０
を形成し窒化膜（図示しない）を堆積した後、リソグラ
フィ技術を用いて窒化膜をパターニングする。この窒化
膜をマスクにして酸化膜１０越しにＢ注入（図示しな
い）を行うことによりＰＮ分離層９の上方にのみＰ型領
域１１を形成する。更に、この窒化膜をマスクに酸化を
行い酸化膜１０の一部分に厚い酸化膜１２を形成する。
窒化膜を除去した後、全面にＰ注入（図示しない）を行
うことによりＰ型領域１１を除く活性領域表面上のみＮ
型領域１３を形成する。

【０００８】次に図２２に示すように、高温アニールを
行うことによりシリコンエピタキシャル層７はＮ型エピ
タキシャル層７となり、Ｐ型領域１１はＰＮ分離層９と
なる。その後、酸化膜１０、厚い酸化膜１２を除去し、
薄い酸化膜１４、ポリシリコン膜１５、窒化膜１６を順
次堆積した後、レジストパターン１７をマスクとして窒
化膜１６のパターニングを行う。

【０００９】次に図２３に示すように、全面にイオン注
入用マスクとしてレジストパターン１８を形成し、Ｂの
イオン注入３３３を行いチャネルカット領域であるＰ⁺
領域１９をＰＮ分離層９に形成する。

【００１０】次に図２４に示すように、レジストパター
ン１７、１８を除去した後、窒化膜１６パターンをマス
クにしてポリシリコン膜１５を酸化し厚い酸化膜２０を
形成する。窒化膜１６パターンおよび酸化されなかった
ポリシリコン膜１５を除去したのち、再度窒化膜２１を
堆積してパターニングを行い窒化膜２１パターンを形成
する。さらにリンガラス（図示しない）を堆積し高温ア
ニールを施すことにより、コレクタウォール２２を形成
したのち、リンガラスをエッチングにより除去する。

【００１１】次に図２５に示すように、窒化膜２１パタ
ーンをエッチング除去した後、レジストパターン２３を
形成する。このレジストパターン２３をマスクとしてＢ
Ｓ₂を高濃度にイオン注入４４４することによって外部
ベース２４を形成する。

【００１２】次に図２６に示すように、レジストパター
ン２３は除去し、再度レジストパターン２５を形成す
る。このレジストパターン２５をマスクとしてＢをイオ
ン注入５５５しＰ型の真性ベース２６を形成する。

【００１３】次に図２７に示すように、レジストパター
ン２５を除去した後、全面にＣＶＤ酸化膜２７を堆積す
る。その後エミッタ形成用マスクとしてレジストパター
ン２８を形成し、酸化膜を除去したのち、砒素をイオン
注入６６６しＮ型エミッタ領域２９を形成する。

【００１４】次に図２８に示すように、レジストパター
ン２８を除去後ポリシリコン膜を堆積し、ポリシリコン
膜をパターニングすることによりポリシリコンエミッタ
電極３０を形成する。

【００１５】最後に図１７に示すように、全面に層間酸
化膜３１を堆積する。この層間酸化膜３１にコンタクト
ホールを形成し、ポリシリコンエミッタ電極３０、外部
ベース２４、コレクタウォール２２を電気的に接続する
ためにアルミニウム配線３２を形成することによってバ
イポーラトランジスタが完成する。

【００１６】

【発明が解決しようとする課題】従来のバイポーラトラ
ンジスタは以上のように構成されており、図１７に示す
ように、コレクタ抵抗を低減するためにコレクタウォー
ル２２下部から外部ベース２４下の広範囲にわたってＮ
型高濃度コレクタ埋込層８を形成しているので、コレク
タ−基板容量が大きくなりバイポーラトランジスタの高
速性を妨げていた。

【００１７】また、ベース−コレクタ耐圧は外部ベース
２４とＮ型高濃度コレクタ埋込層８との距離Ｌ１で決定
されるので、Ｌ１を大きくしてベース−コレクタ耐圧を
充分保証するためにＮ型エピタキシャル層７を充分厚く
形成しなければならなかった。これに伴い真性ベース２
６とＮ型高濃度コレクタ埋込層８との距離Ｌ２も大きく
なってしまい、コレクタ抵抗が増しバイポーラトランジ
スタの高速性の妨げとなるといった問題点があった。

【００１８】この発明は上記のような問題点を解消する
ためになされたもので、コレクタ抵抗を低減することが
できより高速なバイポーラ型半導体装置を提供すること
を目的とする。

【００１９】

【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、高濃度コレクタ埋込層をコレクタウォ
ール下からエミッタ下を越えて形成し、外部ベース下に
は形成しないようにしたものである。

【００２０】また、この発明の請求項２に係る半導体装
置は、外部ベース下において、高濃度コレクタ埋込層の
上面をエピタキシャル層内であって半導体基板とエピタ
キシャル層との界面近傍に形成するようにしたものであ
る。

【００２１】さらに、この発明の請求項３に係る半導体
装置は、コレクタウォール下からエミッタ下を越え外部
ベースに至るまでの領域の高濃度コレクタ埋込層の膜厚
を他の領域のそれよりも厚く形成するようにしたもので
ある。

【００２２】さらにこの発明の請求項４に係る半導体装
置の製造方法は、高濃度コレクタ埋込層の形成におい
て、上記高濃度コレクタ埋込層のコレクタウォール下か
らエミッタ下を越え外部ベースに至るまでの領域に注入
する不純物の拡散係数を上記高濃度コレクタ埋込層の他
の領域に注入する不純物の拡散係数よりも大きいものを
イオン注入することによって形成したものである。

【００２３】

【作用】この発明における半導体装置は、高濃度コレク
タ埋込層をコレクタウォール下からエミッタ下を越えて
形成し、外部ベース下には形成しないようにしたので、
同じベース・コレクタ耐圧下でエピタキシャル層を薄く
形成でき、コレクタ抵抗を低減できる。また高濃度コレ
クタ埋込層領域が小さくなるので、コレクタ−基板容量
も減少する。

【００２４】また、外部ベース下において、高濃度コレ
クタ埋込層の上面を、エピタキシャル層内であって、半
導体基板とエピタキシャル層との界面近傍に形成するよ
うにしたので、同じベース・コレクタ耐圧下でエピタキ
シャル層を薄く形成でき、コレクタ抵抗を低減できる。

【００２５】さらに、コレクタウォール下からエミッタ
下を越えた領域までの高濃度コレクタ埋込層の膜厚を他
の領域のそれよりも厚く形成するようにしたので、同じ
厚さのエピタキシャル層であっても真性ベース・高濃度
コレクタ埋込層間の距離は短くでき、コレクタ抵抗を低
減できる。さらに、高濃度コレクタ埋込層の断面積も大
きくなり、埋込層内のコレクタ抵抗も低減できる。

【００２６】

【実施例】以下、この発明の実施例を図を用いて説明す
る。なお、従来の技術の説明と重複する部分については
適宜、その説明を省略する。

【００２７】実施例１．図１はこの発明の実施例１のバ
イポーラトランジスタの構造を示す断面図である。図に
おいて従来例と同等のものには同番号を付し、詳細な説
明は省略する。８ａはＮ型高濃度コレクタ埋込層であ
り、コレクタウォール２２からエミッタ２９を越える領
域の下部に形成されており、外部ベース２４の下部には
Ｎ型高濃度コレクタ埋込層８ａは形成されていない。

【００２８】次に、図１で示したバイポーラトランジス
タの製造方法について説明する。図２に示すように、Ｐ
型シリコン基板１上に酸化膜２をパターニングする。こ
のときコレクタウォール２２形成予定領域下からシリコ
ン基板１の水平方向に沿って少なくともエミッタ２９形
成予定領域下を越え、外部ベース２４形成予定領域下に
は達しないように酸化膜２を開口する。その後Ｓｂのイ
オン注入１１１を行い高濃度Ｎ型領域３を形成する。

【００２９】その後、従来例の図１９と同様の工程を経
て図３で示すＮ型高濃度コレクタ埋込層８ａ、ＰＮ分離
層９を形成する。さらに、従来例の図２１〜図２８の工
程を経て図１に示したバイポーラトランジスタが完成す
る。

【００３０】図１に示したバイポーラトランジスタは、
外部ベース２４の真下にはＮ型高濃度コレクタ埋込層８
ａは存在しないので外部ベースと高濃度埋込層間距離Ｌ
１は斜めの距離となり、同じベース−コレクタ耐圧に対
してエピタキシャル層７は薄く形成することができる。
従ってエピタキシャル層７膜厚に依存する真性ベース・
高濃度コレクタ埋込層間距離Ｌ２は小さくなりコレクタ
抵抗を低減できる。またＮ型高濃度コレクタ埋込層８ａ
領域は小さくなるのでコレクタ−基板容量も減少する。
従ってバイポーラトランジスタの高速性が向上する。

【００３１】実施例２．図４は本発明の第２の実施例の
バイポーラトランジスタの構造を示す断面図である。図
において、Ｎ型高濃度コレクタ埋込層は８ａと８ｂとよ
りなり、Ｎ型高濃度コレクタ埋込層８ａは上記実施例１
に示したものと同じものであり、Ｎ型高濃度コレクタ埋
込層８ｂは高濃度コレクタ埋込層８ａに接続しかつその
上面がエピタキシャル層内で、エピタキシャル層７とシ
リコン基板１との界面近傍に形成されたものである。

【００３２】次に図４で示したバイポーラトランジスタ
の製造方法について説明する。上記実施例１と同様にし
て図２、図１９、図３、の工程および従来例の図２１〜
図２４の工程をその順に終了した後、図５に示すように
外部ベース形成用のレジストパターン２３をマスクとし
て、ＢＳ₂をイオン注入４４４することによって外部ベ
ース２４を形成したのち、同じレジストパターン２３を
マスクとしてＮ型不純物を高エネルギーで注入７７７し
て高温アニールを行いＮ型高濃度コレクタ埋込層８ｂを
形成する。このとき、イオン注入エネルギー、高温アニ
ールの温度および時間を制御することによってＮ型高濃
度コレクタ埋込層８ｂの上面をエピタキシャル層７内で
はあるが、できるだけシリコンエピタキシャル層７とシ
リコン基板との界面近傍に形成する。例えばＰをエネル
ギー１．５ＭｅＶ、ドーズ量４×１０¹⁵／ｃｍ²でイオ
ン注入して形成する。

【００３３】さらに従来例が図２６〜図２８の工程を経
て図４で示したバイポーラトランジスタが完成する。

【００３４】図４に示したバイポーラトランジスタは外
部ベース２４の下にＮ型高濃度コレクタ埋込層８ｂを形
成はしているが外部ベース２４より充分下に形成されて
おり外部ベース・高濃度コレクタ埋込層間距離Ｌ１、真
性ベース・高濃度コレクタ埋込層間距離Ｌ２については
上記実施例１と同様にＬ１を変化させずＬ２を小さく形
成できる。さらに高濃度コレクタ埋込層８ａ、８ｂがト
ランジスタ動作層下の全面に形成されておりコレクタ抵
抗の一層の低減も期待できる。以上のことからバイポー
ラトランジスタの高速性が向上する。

【００３５】実施例３．図６は本発明の実施例３のバイ
ポーラトランジスタの構造を示す断面図である。図にお
いて、Ｎ型高濃度コレクタ埋込層は８ｃと８ｄよりな
り、Ｎ型高濃度コレクタ埋込層８ｃの膜厚はＮ型高濃度
コレクタ埋込層８ｄのそれより厚く形成されたものであ
る。

【００３６】次に図６で示したバイポーラトランジスタ
の製造方法を図を用いて説明する。まず図７に示すよう
に、Ｐ型シリコン基板１上に酸化膜２をパターニングす
る。このときコレクタウォール２２形成予定領域下から
シリコン基板１の水平方向に沿って少なくともエミッタ
２９形成予定領域下を越え、外部ベース２４形成予定領
域下には達しないように酸化膜２を開口する。その後Ａ
ｓをイオン注入８８８し高濃度Ｎ型不純物領域３ｃを形
成する。

【００３７】次に図８に示すように、酸化膜２を除去し
たのち先に形成した高濃度Ｎ型不純物領域３ｃに連なっ
て、外部ベース２４形成予定領域下を開口するように酸
化膜パターン２ａを形成する。この酸化膜パターン２ａ
をマスクとしてＳｂをイオン注入９９９して高濃度Ｎ型
不純物領域３ｄを形成する。このとき高濃度Ｎ型不純物
領域３ｄに注入する不純物は高濃度Ｎ型不純物領域３ｃ
を形成するために注入する不純物より拡散係数の小さい
物質を選ぶ。

【００３８】その後、従来例の図１９と同様の工程を経
て図９で示すＮ型高濃度コレクタ埋込層８ｃ、８ｄ、Ｐ
Ｎ分離層９を形成する。このとき、注入した不純物の拡
散係数の違いからＮ型高濃度コレクタ埋込層８ｃはＮ型
高濃度コレクタ埋込層８ｄより厚く形成される。

【００３９】さらに従来例の図２１〜図２８の工程を経
て図６に示したバイポーラトランジスタが完成する。

【００４０】図６に示したバイポーラトランジスタで
は、Ｎ型高濃度コレクタ埋込層８ｃ、８ｄは注入イオン
の拡散係数の違いから真性ベース２６下にあるＮ型高濃
度コレクタ埋込層８ｃは８ｄより厚く形成されるためエ
ピタキシャル層７の厚さを変えることなく真性ベース２
６とＮ型高濃度コレクタ埋込層８ｃとの距離Ｌ２を小さ
くすることができ、ベース・コレクタ耐圧を充分確保で
きるとともにベース・コレクタ抵抗を小さくできる。さ
らにＮ型高濃度コレクタ埋込層８ｃの断面積が大きくな
ることからＮ型高濃度コレクタ埋込層８ｃ内でのコレク
タ抵抗もさらに低減できる。従ってバイポーラトランジ
スタの高速性を向上できる。

【００４１】実施例４．なお、上記実施例１、２、３は
ＰＮ分離が施されているバイポーラトランジスタについ
て説明したがＰＮ分離の他トレンチ分離、酸化膜分離、
いずれの分離構造を用いてもよい。

【００４２】図１０はトレンチ分離構造を有するこの発
明のバイポーラトランジスタの構造を示す断面図であ
り、その製造方法を図１１〜図１６に従って説明する。

【００４３】まず図１１に示すように、Ｐ型シリコン基
板１表面全面にＮ型不純物、例えばＳｂをイオン注入
（図示せず）し高濃度の不純物領域３ｅを形成する。さ
らに図２と同様にしてイオン注入マスク用の酸化膜２パ
ターンを形成し基板表面にＮ型不純物、例えばＡｓを高
濃度でイオン注入１１１１し、高温アニールを行う。こ
のとき注入する不純物は、先にシリコン基板１表面全面
に注入した不純物より拡散係数の大きい物質を選ぶ。

【００４４】次に図１２に示すように、酸化膜パターン
２を除去した後、シリコン基板１表面上にＮ型シリコン
エピタキシャル層７を形成する。このときＮ型高濃度コ
レクタ埋込層８ｅ、８ｆは注入されたイオンの拡散係数
の違いからＮ型高濃度コレクタ埋込層８ｆがＮ型高濃度
コレクタ埋込層８ｅより突出した形で形成される。

【００４５】次に図１３に示すように、エピタキシャル
層７の主表面に薄い酸化膜３３、ポリシリコン膜３４、
窒化膜３５を順次堆積した後、レジストパターン（図示
せず）をマスクとして窒化膜３５、ポリシリコン膜３４
をパターニングする。

【００４６】次に図１４に示すように、ポリシリコン膜
３４、窒化膜３５をマスクにしてＬＯＣＯＳ法を用いて
熱酸化し、フィールド酸化膜３６を形成する。その後、
ポリシリコン膜３４、窒化膜３５を除去する。

【００４７】次に図１５に示すように、全面にポリシリ
コン層３７、ＣＶＤ酸化膜３８を順次形成する。その後
トレンチ分離形成のためのレジストパターン（図示せ
ず）を形成し、これをマスクとしてまずＣＶＤ酸化膜３
８をエッチングする。次にこのＣＶＤ酸化膜３８をマス
クとしてポリシリコン層３７をエッチングする。さらに
このポリシリコン層３７をマスクとしてフィールド酸化
膜３６をエッチングしエピタキシャル層７を露出させ
る。続いて、エピタキシャル層７、Ｎ型高濃度コレクタ
埋込層８ｅおよびシリコン基板１を異方性エッチングす
ることにより除去する。その後このエッチングで形成さ
れたトレンチ分離溝３９にＢをイオン注入２２２２しＰ
型領域４０を形成する。

【００４８】次に図１６に示すように、ＣＶＤ酸化膜４
１を堆積することによってトレンチ分離溝３９を埋め
る。その後不要なＣＶＤ酸化膜３８、４１およびポリシ
リコン膜３７を除去する。

【００４９】さらに従来例の図２４〜図２８の工程を経
て図１０に示すトレンチ分離構造のバイポーラトランジ
スタが完成する。

【００５０】図１０に示したバイポーラトランジスタは
高濃度コレクタ埋込層８ｅのうちコレクタウォール２２
下からエミッタ２９領域下を越えて外部ベース２４下領
域の手前まで高濃度コレクタ埋込層８ｆが形成されてい
る。従って真性ベース・コレクタ間距離Ｌ２は高濃度コ
レクタ埋込層８ｆの厚さ分小さくなりコレクタ抵抗を低
減でき、かつ、外部ベース・高濃度コレクタ埋込層間距
離Ｌ１は大きく変わることがないのでベース・コレクタ
耐圧も充分である。つまりバイポーラトランジスタの高
速性が向上する。

【００５１】実施例５．また、上記実施例１、２、３、
４はＮＰＮ型バイポーラトランジスタについて説明した
が、ＰＮＰ型バイポーラトランジスタの場合でも上記実
施例のそれぞれの場合と同様の効果を得ることができ
る。

【００５２】

【発明の効果】以上のように、この発明によれば高濃度
コレクタ埋込層をコレクタウォール下からエミッタ下を
越えて形成し外部ベース下には形成しないようにしたの
で、同じベース・コレクタ間耐圧下でエピタキシャル層
を薄く形成でき、コレクタ抵抗を低減できる。また、高
濃度コレクタ埋込層領域が小さくなるので、コレクタ−
基板容量も減少する。従ってバイポーラトランジスタの
高速性を向上させる効果がある。

【００５３】また、外部ベース下において高濃度コレク
タ埋込層の上面を、エピタキシャル層内であって、半導
体基板とエピタキシャル層との界面近傍に形成するよう
にしたので、同じベースコレクタ間耐圧下でエピタキシ
ャル層を薄く形成でき、コレクタ抵抗を低減でき、バイ
ポーラトランジスタの高速性を向上させる効果がある。

【００５４】さらに、コレクタウォール下からエミッタ
下を越え外部ベースに至るまでの領域の高濃度コレクタ
埋込層の膜厚を他の領域のそれよりも厚く形成するよう
にしたので、同じ厚さのエピタキシャル層であっても真
性ベース・高濃度コレクタ埋込層間の距離は短くでき、
高濃度コレクタ埋込層の断面積も大きくなるので、コレ
クタ抵抗を低減でき、バイポーラトランジスタの高速性
を向上させる効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１のバイポーラトランジスタ
の構造を示す断面図である。

【図２】図１のバイポーラトランジスタの製造方法の一
工程を示す断面図である。

【図３】図１のバイポーラトランジスタの製造方法の一
工程を示す断面図である。

【図４】この発明の実施例２のバイポーラトランジスタ
の構造を示す断面図である。

【図５】図４のバイポーラトランジスタの製造方法を示
す断面図である。

【図６】この発明の実施例３のバイポーラトランジスタ
の構造を示す断面図である。

【図７】図６のバイポーラトランジスタの製造方法の一
工程を示す断面図である。

【図８】図６のバイポーラトランジスタの製造方法の一
工程を示す断面図である。

【図９】図６のバイポーラトランジスタの製造方法の一
工程を示す断面図である。

【図１０】この発明の実施例４のバイポーラトランジス
タの構造を示す断面図である。

【図１１】図１０のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図１２】図１０のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図１３】図１０のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図１４】図１０のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図１５】図１０のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図１６】図１０のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図１７】従来のバイポーラトランジスタの構造を示す
断面図である。

【図１８】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図１９】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図２０】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図２１】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図２２】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図２３】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図２４】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図２５】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図２６】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図２７】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【図２８】図１７のバイポーラトランジスタの製造方法
の一工程を示す断面図である。

【符号の説明】

１ シリコン基板 ７ エピタキシャル層 ８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆ 高濃度コレクタ
埋込層 ２２ コレクタウォール ２４ 外部ベース ２６ 真性ベース ２９ エミッタ

【手続補正書】

【提出日】平成５年１１月１６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正内容】

【０００５】次に図１９に示すように、酸化膜パターン
２を除去した後、薄い酸化膜４を形成する。次に、イオ
ン注入用マスクとなるレジストパターン５を形成し、Ｂ
のイオン注入２２２を行い、レジストパターン５を除去
したのち高温アニールすることによりＰＮ分離層となる
Ｐ型領域６を形成する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正内容】

【０００６】次に図２０に示すように、酸化膜４を除去
したのち、シリコンエピタキシャル層７を形成する。こ
の時、高濃度のＮ型領域３のＳｂ及びＰ型領域６のＢが
Ｐ型シリコン基板１内とシリコンエピタキシャル層７内
に拡散し、高濃度コレクタ埋込層８、ＰＮ分離層９が形
成される。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】次に図２２に示すように、高温アニールを
行うことによりシリコンエピタキシャル層７はＮ型ウエ
ル層７となり、Ｐ型領域１１はＰＮ分離層９となる。そ
の後、酸化膜１０、厚い酸化膜１２を除去し、薄い酸化
膜１４、ポリシリコン膜１５、窒化膜１６を順次堆積し
た後、レジストパターン１７をマスクとして窒化膜１６
のパターニングを行う。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】次に図２５に示すように、窒化膜２１パタ
ーンをエッチング除去した後、レジストパターン２３を
形成する。このレジストパターン２３をマスクとしてＢ
Ｆ₂ を高濃度にイオン注入４４４することによって外部
ベース２４を形成する。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】次に図４で示したバイポーラトランジスタ
の製造方法について説明する。上記実施例１と同様にし
て図２、図１９、図３、の工程および従来例の図２１〜
図２４の工程をその順に終了した後、図５に示すように
外部ベース形成用のレジストパターン２３をマスクとし
て、ＢＦ₂ をイオン注入４４４することによって外部ベ
ース２４を形成したのち、同じレジストパターン２３を
マスクとしてＮ型不純物を高エネルギーで注入７７７し
て高温アニールを行いＮ型高濃度コレクタ埋込層８ｂを
形成する。このとき、イオン注入エネルギー、高温アニ
ールの温度および時間を制御することによってＮ型高濃
度コレクタ埋込層８ｂの上面をエピタキシャル層７内で
はあるが、できるだけシリコンエピタキシャル層７とシ
リコン基板との界面近傍に形成する。例えばＰをエネル
ギー１．５ＭｅＶ、ドーズ量４×１０¹⁵／ｃｍ²でイオ
ン注入して形成する。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体基板と、上記基板上
   に形成された第２導電型のエピタキシャル層と、上記エ
   ピタキシャル層の一部に形成された第２導電型のコレク
   タウォールと、上記エピタキシャル層の一部表面領域に
   形成された第１導電型の外部ベースおよび真性ベース
   と、上記真性ベースの一部表面領域に形成された第２導
   電型のエミッタと、上記半導体基板と上記エピタキシャ
   ル層とに渡って形成された第２導電型の高濃度コレクタ
   埋込層とを備えたバイポーラ型半導体装置において、 上記高濃度コレクタ埋込層を、上記コレクタウォール下
   から上記エミッタ下を越えて形成し上記外部ベース下に
   は形成しないことを特徴とする半導体装置。
2. 【請求項２】 第１導電型の半導体基板と、上記基板上
   に形成された第２導電型のエピタキシャル層と、上記エ
   ピタキシャル層の一部に形成された第２導電型のコレク
   タウォールと、上記エピタキシャル層の一部表面領域に
   形成された第１導電型の外部ベースおよび真性ベース
   と、上記真性ベースの一部表面領域に形成された第２導
   電型のエミッタと、上記半導体基板と上記エピタキシャ
   ル層とに渡って形成された第２導電型の高濃度コレクタ
   埋込層とを備えたバイポーラ型半導体装置において、 上記外部ベース下において上記高濃度コレクタ埋込層の
   上面を、上記エピタキシャル層内であって上記半導体基
   板と上記エピタキシャル層との界面近傍に形成すること
   を特徴とする半導体装置。
3. 【請求項３】 第１導電型の半導体基板と、上記基板上
   に形成された第２導電型のエピタキシャル層と、上記エ
   ピタキシャル層の一部に形成された第２導電型のコレク
   タウォールと、上記エピタキシャル層の一部表面領域に
   形成された第１導電型の外部ベースおよび真性ベース
   と、上記真性ベースの一部表面領域に形成された第２導
   電型のエミッタと、上記半導体基板と上記エピタキシャ
   ル層とに渡って形成された第２導電型の高濃度コレクタ
   埋込層とを備えたバイポーラ型半導体装置において、 上記コレクタウォール下から上記エミッタ下を越え上記
   外部ベースに至るまでの領域の上記高濃度コレクタ埋込
   層の膜厚を他の領域のそれよりも厚く形成したことを特
   徴とする半導体装置。
4. 【請求項４】 高濃度コレクタ埋込層の形成において、 上記高濃度コレクタ埋込層のコレクタウォール下からエ
   ミッタ下を越え外部ベースに至るまでの領域に注入する
   不純物の拡散係数を上記高濃度コレクタ埋込層の他の領
   域に注入する不純物の拡散係数よりも大きいものをイオ
   ン注入することによって形成したことを特徴とする請求
   項３記載の半導体装置の製造方法。