JPH11260829A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 コレクタトップ型とエミッタトップ型の両方
のＳｉＧｅベースバイポーラトランジスタにおいて、エ
ミッタとコレクタの不純物濃度は同じであった。そのた
めエミッタの不純物濃度が低く、ベースからエミッタへ
の正孔の注入量が増大し、トランジスタの動作速度が低
下する問題があった。また、コレクタ濃度が高く、耐圧
が低下する問題があった。 【解決手段】 コレクタトップ型トランジスタとエミッ
タトップ型トランジスタで別々に低濃度層へのイオン打
ち込みによりエミッタ不純物濃度を高くする。 【効果】 選択的イオン打ち込みの工程を追加するだけ
で、トランジスタの遮断周波数をコレクタトップ型で約
４倍、エミッタトップ型で約１．２倍に向上できる。ま
た、コレクタトップ型、エミッタトップ型共に、従来型
と比較して、ベース−コレクタ間耐圧、エミッタ−コレ
クタ間耐圧をそれそれ１．５倍、１．２倍に向上でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳｉＧｅベース層
を有するバイポーラトランジスタを含む半導体装置およ
びその製造方法に係わり、特に、マイクロ波、ミリ波用
ＩＣに好適な半導体装置に関する。

【０００２】

【従来の技術】マイクロ波、ミリ波用の増幅器において
利得を高くするためには、寄生素子の影響が小さいコレ
クタトップ型のバイポーラトランジスタが有効となって
いる。高利得増幅器とそれ以外の高速動作回路とを集積
する場合、高利得増幅器用のコレクタトップ型バイポー
ラトランジスタと高速動作回路用のエミッタトップ型バ
イポーラトランジスタを同一基板上に形成する必要があ
る。ここで、コレクタトップ型バイポーラトランジスタ
とは、基板の表面側からその深さ方向に向って、コレク
タ領域、ベース領域、エミッタ領域の夫々を順次配列し
たものを言う。また、エミッタトップ型バイポートラン
ジスタとは、基板の表面側からその深さ方向に向って、
エミッタ領域、ベース領域、コレクタ領域の夫々を順次
配列したものを言う。

【０００３】本発明に関連する従来技術については、ア
イ・イー・イー・イー エレクトロン デバイス レタ
ー第１９巻第９号（１９９４年）（ＩＥＥＥ Ｅlectron
Ｄevice Ｌetter Ｖol.１９， Ｎo.９ ｐｐ.３６０〜
３６２ (１９９４)）に記載されており、この従来のＳ
ｉＧｅ(珪素・ゲルマニウム)ベースバイポーラトランジ
スタについて、図１７及び図１８を用いて説明する。

【０００４】図１７は従来のＳｉＧｅベースバイポーラ
トランジスタの主要部分の縦断面構造を示したものであ
る。本図において、符号２はn+型Ｓｉ層、３は低濃度ｎ
型シリコン(Ｓｉ)層、５は絶縁膜であるＳiＯ₂膜、６は
絶縁膜であるＳｉ₃Ｎ₄膜、８はｐ型多結晶Ｓｉ膜、１０
はＳiＯ₂膜、１２はノンドープ単結晶ＳｉＧｅ膜、１３
はｐ型単結晶ＳｉＧｅ膜、１４ａはノンドープ単結晶Ｓ
ｉ層、１４ｂはノンドープ単結晶ＳｉＧｅ層、１７はn+
型Ｓｉ層、１８はＳiＯ₂膜、１９はＳｉ₃Ｎ₄膜、２０は
ｎ型多結晶Ｓｉ膜、２５ａはイオン打ち込みにより形成
したｎ型Ｓｉ層、２５ｂはイオン打ち込みにより形成し
たｎ型ＳｉＧｅ層、２６はイオン打ち込みにより形成し
たｎ型Ｓｉ層である。本トランジスタはコレクタトップ
型、エミッタトップ型の両方向動作が可能となってお
り、ｎ型Ｓｉ層２６が真性エミッタもしくは真性コレク
タ、ｐ型単結晶ＳｉＧｅ膜１３がベース、ｎ型Ｓｉ層２
５ａ、ｎ型ＳｉＧｅ層２５ｂが真性コレクタもしくは真
性エミッタとなっている。

【０００５】図１８は図１７のトランジスタの真性領域
(図中の破線Ａ部分)における不純物濃度の縦方向分布を
示したものである。ＳｉＧｅベース層の両側(上側及び
下側)のＳｉＧｅ層／単結晶Ｓｉ層界面(図１８中、Ｙ点
及びＸ点)でのｎ型不純物濃度は、約４×１０¹⁷［atoms
／cm³］とほぼ同じになっている。

【０００６】

【発明が解決しようとする課題】通常バイポーラトラン
ジスタのベース−コレクタ接合におけるコレクタのｎ型
不純物濃度は、ベース−コレクタ間およびエミッタ−コ
レクタ間の耐圧を確保するために、５×１０¹⁷［atoms
／cm³］以下と低濃度になっている。図１７、図１８に
示した従来型のバイポーラトランジスタでは、コレクタ
トップ型、エミッタトップ型の両方向動作が可能となっ
ている。この場合には、どちらの動作方向においてもベ
ース−コレクタ間及びエミッタ−コレクタ間の耐圧が確
保できるように、ｐ型ＳｉＧｅベース層の両側(上側及
び下側)のＳｉＧｅ層／単結晶Ｓｉ層界面でのｎ型不純
物濃度は、約４×１０¹⁷［atoms／cm³］とほぼ同じでか
つ低濃度になっている。

【０００７】ところが、この従来型のバイポーラトラン
ジスタでは、どちらの動作方向においてもエミッタ−ベ
ース接合のｎ型不純物濃度も約４×１０¹⁷［atoms／c
m³］と低濃度になってしまう。その結果、どちらの動作
方向においても、ベースからエミッタに注入される正孔
量が多くなり動作速度が低下する問題点があった。

【０００８】特に、コレクタトップ型ではエミッタ−ベ
ース接合面積がトランジスタの真性領域面積(動作領域
面)よりも数倍大きくなっており、また、エミッタ−ベ
ース接合の真性領域以外(動作領域以外)の部分において
エミッタがノンドープとなっているため、ベースからエ
ミッタに注入される正孔量が非常に多くなり、大幅に動
作速度が低下する問題があった。

【０００９】すなわち、本従来型トランジスタの最大遮
断周波数は、エミッタトップ型が６４［ＧＨｚ］である
のに対し、コレクタトッップ型は１４［ＧＨｚ］となっ
ていた。

【００１０】本発明の目的は、同一基板上に形成したコ
レクタトップ型及びエミッタトップ型のＳｉＧｅベース
バイポーラトランジスタにおいて、エミッタが低濃度で
あることに起因した動作速度の低下を、工程数、工程時
間を大幅に増加させることなしに防止することにある。
さらに、動作速度の改善によって耐圧低下の副作用が出
ないようにすることも本発明の目的である。

【００１１】また、図１７に示した従来型のバイポーラ
トランジスタでは、ｐ型多結晶Ｓｉ膜８とノンドープ単
結晶Ｓｉ層１４ａの境界が低不純物濃度となっている。
そのため、コレクタトップ型として使用した場合、ベー
ス−コレクタ間に逆方向バイアスを印加するとその境界
が空乏化し、その結果、ベース−コレクタ間にリーク電
流が発生する問題があった。このリーク電流を抑制する
ことも本発明の目的である。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１４】コレクタトップ型トランジスタとエミッタ
トップ型トランジスタにおいて、それぞれのエミッタ−
ベース接合のｎ型不純物濃度を調整する工程以外は、全
部共通の工程で共通の構造を持ったトランジスタを形成
する。すなわち、エピタキシャル成長法によりコレクタ
トップ型トランジスタとエミッタトップ型トランジスタ
におけるｐ型単結晶ＳｉＧｅベース層とその両側(上側
及び下側)の低不純物濃度層を同一の工程で形成する。

【００１５】エミッタ−ベース接合のｎ型不純物濃度の
高濃度化は、コレクタトップ型トランジスタとエミッタ
トップ型トランジスタで別々に、イオン打ち込みにより
ｎ型不純物をｐ型単結晶ＳｉＧｅベース層の両側(上側
及び下側)の低不純物濃度層に打ち込むことにより行
う。すなわち、コレクタトップ型トランジスタでは、ｐ
型単結晶ＳｉＧｅベース層の下側の低不純物濃度層の適
当な領域にイオン打ち込みによりｎ型不純物を少なくと
もｐ型単結晶ＳｉＧｅベース層の上側の１．５倍となる
ように添加する。ただし、このイオン打ち込みは、エピ
タキシャル成長によるｐ型単結晶ＳｉＧｅベース層の形
成より前に行ってもよい。また、エミッタトップ型トラ
ンジスタでは、ｐ型単結晶ＳｉＧｅベース層の上側の低
不純物濃度層の適当な領域にイオン打ち込みによりｎ型
不純物を少なくともｐ型単結晶ＳｉＧｅベース層の下側
の１．５倍となるように添加する。

【００１６】以上の方法により、コレクタトップ型トラ
ンジスタ、エミッタトップ型トランジスタ共に、エミッ
タ−ベース接合におけるｎ型不純物濃度をベース−コレ
クタ接合での濃度の１．５倍以上にすることができる。
その結果、コレクタトップ型トランジスタ、エミッタト
ップ型トランジスタ共に、ベースからエミッタへの正孔
の注入を低減することができ、動作速度を大幅に向上さ
せることが可能となる。また、本方法によると、エミッ
タトップ型、コレクタトップ型共にコレクタのｎ型不純
物濃度が低く保たれるので、トランジスタの耐圧低下の
問題はない。また、本方法によると、従来型トランジス
タと比較して選択的なイオン打ち込みの工程を増やすの
みであるので、工程数、工程時間の大幅な増大はない。

【００１７】また、従来型のバイポーラトランジスタで
コレクタトップ型として使用した場合のベース−コレク
タ間リーク電流については、以下の手段により抑制す
る。すなわち、前記ｐ型多結晶Ｓｉ膜とノンドープ単結
晶Ｓｉ層が、絶縁膜及びｐ型単結晶ＳｉＧｅ膜によって
分離され直接接することがない構造とする。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００１９】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００２０】（実施形態１）本発明の実施形態１につい
て、図１乃至図５を用いて説明する。図１は本発明の実
施形態１である半導体装置の縦断面図であり、同一基板
上に形成されたコレクタトップ型及びエミッタトップ型
のＳｉＧｅベースバイポーラトランジスタの縦断面構造
を示したものである。

【００２１】本図において、符号１はｐ型Ｓｉ基板、２
はn+型Ｓｉ層、３は低濃度ｎ型シリコン(Ｓｉ)層、４は
n+型Ｓｉ層、５は絶縁膜であるＳiＯ₂膜、６は絶縁膜で
あるＳｉ₃Ｎ₄膜、７は絶縁膜であるＳiＯ₂膜、８はｐ型
多結晶Ｓｉ膜、９はｎ型多結晶Ｓｉ膜、１０はＳiＯ
₂膜、１１ａ、１１ｂはイオン打ち込みにより形成した
ｎ型Ｓｉ層、１２はノンドープ単結晶ＳｉＧｅ層、１３
はｐ型単結晶ＳｉＧｅ層、１４はノンドープ単結晶Ｓｉ
／単結晶ＳｉＧｅ層、１５はイオン打ち込みにより形成
したｎ型単結晶Ｓｉ／単結晶ＳｉＧｅ層、１６、１６ａ
はイオン打ち込みにより形成したｎ型単結晶Ｓｉ／単結
晶ＳｉＧｅ層、１７はn+型Ｓｉ層、１８はＳiＯ₂膜、１
９はＳｉ₃Ｎ₄膜、２０はn+型多結晶Ｓｉ膜、２１はＳi
Ｏ₂膜、２２、２３、２４は金属膜となっている。

【００２２】２つのトランジスタのうち、左側がコレク
タトップ型で右側がエミッタトップ型となっている。両
トランジスタとも２２がエミッタ電極、２３がベース電
極、２４がコレクタ電極となっている。コレクタトップ
型トランジスタのエミッタもしくはエミッタトップ型の
コレクタを引き出すためのn+型Ｓｉ層２およびn+型Ｓｉ
層４、コレクタトップ型トランジスタのコレクタもしく
はエミッタトップ型のエミッタを引き出すためのn+型Ｓ
ｉ層１７及びn+型多結晶Ｓｉ膜２０、両タイプトランジ
スタのベース層であるｐ型単結晶ＳｉＧｅ層１３、さら
にトランジスタの寄生領域の大部分は両タイプのトラン
ジスタで共通の工程で形成されている。

【００２３】図２は図１におけるコレクタトップ型バイ
ポーラトランジスタの主要部分の詳細な縦断面構造を示
したものである。本図の各符号で図１に含まれるものは
図１の場合と同じものを指している。また、１４ａはノ
ンドープ単結晶Ｓｉ層、１４ｂはノンドープ単結晶Ｓｉ
Ｇｅ層、１５ａはイオン打ち込みにより形成したｎ型単
結晶Ｓｉ層、１５ｂ、１６ｃはイオン打ち込みにより形
成したｎ型単結晶ＳｉＧｅ層である。１５ａ及び１５ｂ
のイオン打ち込みによるｎ型単結晶Ｓｉ／単結晶ＳｉＧ
ｅ層が真性エミッタ、１６ａ及び１６ｃのイオン打ち込
みによるｎ型単結晶Ｓｉ／単結晶ＳｉＧｅ層が真性コレ
クタ、ｐ型単結晶ＳｉＧｅ層１３がベース層となってい
る。２はエミッタ引き出しのためのn+型Ｓｉ層、８はベ
ース引き出しのためのｐ型多結晶Ｓｉ膜、１７はエミッ
タ引き出しのためのn+型Ｓｉ層、２０はコレクタ引き出
しのためのｎ型多結晶Ｓｉ膜である。

【００２４】図３は図２におけるコレクタトップ型バイ
ポーラトランジスタの真性領域である破線Ａ部分のｎ型
不純物濃度、ｐ型不純物濃度及びＧｅ濃度の縦方向分布
と、寄生領域である破線Ｂ部分のｎ型不純物濃度の縦方
向分布とを示したグラフである。破線Ａの真性部分にお
いて、エミッタ−ベース接合近傍、すなわちｎ型単結晶
Ｓｉ層／単結晶ＳｉＧｅ層界面(図３中、Ｘ点)でのｎ型
不純物濃度は、１×１０¹⁸［atoms／cm³］であり、ベー
ス−コレクタ接合側のｎ型単結晶Ｓｉ層／単結晶ＳｉＧ
ｅ層界面(図３中、Ｙ点)での１×１０¹⁷［atoms／cm³］
と比較して１桁大きくなっている。破線Ｂの部分のエミ
ッタ−ベース接合近傍、すなわちｎ型単結晶Ｓｉ層／単
結晶ＳｉＧｅ層界面でのｎ型不純物濃度は１×１０
¹⁷［atoms／cm³］となっている。

【００２５】図４は図１におけるエミッタトップ型バイ
ポーラトランジスタの主要部分の詳細な縦断面構造を示
したものである。本図の各符号は図１、図２の場合と同
じものを指している。１１ｂのイオン打ち込みによるｎ
型単結晶Ｓｉ層が真性コレクタ、１６ｂ及び１６ｄのイ
オン打ち込みによるｎ型単結晶Ｓｉ／単結晶ＳｉＧｅ層
が真性エミッタ、ｐ型単結晶ＳｉＧｅ層１３がベース層
となっている。２はコレクタ引き出しのためのn+型Ｓｉ
層、８はベース引き出しのためのｐ型多結晶Ｓｉ膜、１
７はエミッタ引き出しのためのn+型Ｓｉ層、２０はエミ
ッタ引き出しのためのn+型多結晶Ｓｉ膜である。

【００２６】本トランジスタでは、ｐ型多結晶Ｓｉ膜８
とノンドープ単結晶Ｓｉ層１４ａとがＳiＯ₂膜１８及び
ｐ型単結晶ＳｉＧｅ膜１３によって分離され直接接して
いない。

【００２７】図５は図４におけるトランジスタの真性領
域である破線Ａ部分のｎ型不純物濃度、ｐ型不純物濃度
及びＧｅ濃度の縦方向分布を示したグラフである。破線
Ａ部分において、エミッタ−ベース接合近傍、すなわち
ｎ型単結晶Ｓｉ層／単結晶ＳｉＧｅ層界面(図５中、Ｙ
点)でのｎ型不純物濃度は１×１０¹⁸［atoms／cm³］で
あり、ベース−コレクタ接合側のｎ型単結晶Ｓｉ層／単
結晶ＳｉＧｅ層界面（図５中、Ｘ点）での１×１０
¹⁷［atoms／cm³］と比較して１桁大きくなっている。

【００２８】次に本発明の実施形態１の製造方法を図１
１乃至図１４を用いて説明する。まず、図１におけるコ
レクタトップ型ＳｉＧｅベースバイポーラトランジス
タ、すなわち図２のトランジスタの製造方法を図１１及
び図１２を用いて説明する。図１１、図１２はコレクタ
トップ型トランジスタの製造主要工程での主要部分の縦
断面構造を示している。

【００２９】まず、ｎ型Ｓｉ層２の上に通常のエピタキ
シャル成長法により低濃度ｎ型シリコン層３を形成す
る。

【００３０】次に、Ｓｉの酸化により膜厚２０［ｎｍ］
のＳiＯ₂膜５を形成し、その後、通常の化学気相成長
（ＣＶＤ：Ｃhemical Ｖapor Ｄeposition）法により膜
厚３０［ｎｍ］のＳｉ₃Ｎ₄膜６、膜厚１５０［ｎｍ］の
ｐ型多結晶Ｓｉ膜８、膜厚２００［ｎｍ］のＳiＯ₂膜１
０を堆積する。

【００３１】次に、通常のホトリソグラフィとドライエ
ッチングによりＳiＯ₂膜１０とｐ型多結晶Ｓｉ膜８に開
口部を形成する。

【００３２】次に、加速エネルギー３０［keＶ］により
不純物としてＰ(燐)をイオン打ち込みし、その後、９０
０［℃］で２０分間加熱することによりｎ型Ｓｉ層１１
ａを形成する。ｎ型Ｓｉ層１１ａのＰ(燐)のピーク濃度
が１×１０¹⁷［atoms／cm³］となるように打ち込み量を
調整する。ここまでの工程を図１１(ａ)に示す。

【００３３】次に、通常のＣＶＤ法により膜厚５０［ｎ
ｍ］のＳiＯ₂膜２７を堆積した後、異方性ドライエッチ
ングにより開口部側壁以外のＳiＯ₂膜２７を除去する。

【００３４】次に、熱リン酸に浸すことにより開口部底
面とその周辺のＳｉ₃Ｎ₄膜６をエッチング除去する。さ
らに、フッ酸水溶液に浸すことにより開口部底面とその
周辺のＳiＯ₂膜５をエッチング除去する。ここまでの工
程を図１１(ｂ)に示す。

【００３５】次に、通常の低圧ＣＶＤ法による選択エピ
タキシャル成長により、膜厚１０［ｎｍ］のノンドープ
単結晶ＳｉＧｅ層１２、膜厚２０［ｎｍ］のｐ型単結晶
ＳｉＧｅ層１３、膜厚１０［ｎｍ］のノンドープ単結晶
ＳｉＧｅ層１４ｂ、膜厚４０［ｎｍ］のノンドープ単結
晶Ｓｉ層１４ａを形成する。ここまでの工程を図１１
(ｄ)に示す。

【００３６】次に、通常のＣＶＤ法により、膜厚３０
［ｎｍ］のＳiＯ₂膜１８、膜厚１００［ｎｍ］のＳｉ₃
Ｎ₄膜１９を堆積し、異方性ドライエッチングにより開
口部側壁以外のＳｉ₃Ｎ₄膜１９を除去する。その後、加
速エネルギー１３０［keＶ］及び６０［keＶ］により不
純物としてＰ(燐)をイオン打ち込みし、ｎ型Ｓｉ層１５
ｂ及びｎ型ＳｉＧｅ層１５ａを形成する。ｎ型Ｓｉ層１
５ａ／ＳｉＧｅ層１５ｂ界面でのＰ(燐)のピーク濃度が
１×１０¹⁸［atoms／cm³］となるように打ち込み量を調
整する。ここまでの工程を図１２(ｄ)に示す。

【００３７】次に、加速エネルギー５０［keＶ］により
不純物としてＰ(燐)をイオン打ち込みし、ｎ型ＳｉＧｅ
層１６ｃ及びｎ型Ｓｉ層１６ａを形成する。ｎ型Ｓｉ層
１６ａ／ＳｉＧｅ層１６ｂ界面でのＰ(燐)のピーク濃度
が１×１０¹⁷［atoms／cm³］となるように打ち込み量を
調整する。ここまでの工程を図１２(ｅ)に示す。

【００３８】次に、フッ酸水溶液に浸すことにより開口
部底面のＳiＯ₂膜１８をエッチング除去した後、通常の
低圧ＣＶＤ法により膜厚１５０［ｎｍ］のn+型多結晶Ｓ
ｉ膜２０を堆積する。次に、通常のホトリソグラフィと
ドライエッチングによりn+型多結晶Ｓｉ膜２０を選択的
に除去した後、９００［℃］で１０秒の加熱を行い、イ
オン打ち込みを行った部分の不純物を活性化すると共
に、n+型多結晶Ｓｉ膜２０から不純物を拡散させてn+型
Ｓｉ層１７を形成する。この工程により、コレクタトッ
プ型ＳｉＧｅベースバイポーラトランジスタが形成され
る。ここまでの工程を図１２(ｆ)に示す。

【００３９】次に、図１におけるエミッタトップ型Ｓｉ
Ｇｅベースバイポーラトランジスタ、すなわち図４のト
ランジスタの製造方法を図１３及び図１４を用いて説明
する。図１３、図１４はエミッタトップ型トランジスタ
の製造主要工程での主要部分の縦断面構造を示してい
る。本トランジスタの製造方法は、イオン打ち込み法に
よりエミッタ及びコレクタのｎ型不純物濃度を調節する
工程以外は図１１及び図１２で説明したコレクタトップ
型トランジスタの場合と同じである。また、これら共通
の工程は、コレクタトップ型トランジスタの形成と同時
に行われる。

【００４０】まず、n+型Ｓｉ層２の上に通常のエピタキ
シャル成長法により低濃度ｎ型シリコン層３を形成す
る。

【００４１】次にＳｉの酸化により膜厚２０［ｎｍ］の
ＳiＯ₂膜５を形成した後、通常の化学気相成長(ＣＶＤ)
法により膜厚３０［ｎｍ］のＳｉ₃Ｎ₄膜６、膜厚１５０
［ｎｍ］のｐ型多結晶Ｓｉ膜８、膜厚２００［ｎｍ］の
ＳiＯ₂膜１０を堆積する。

【００４２】次に、通常のホトリソグラフィとドライエ
ッチングによりＳiＯ₂膜１０とｐ型多結晶Ｓｉ膜８に開
口部を形成する。以上の工程はコレクタトップ型トラン
ジスタの形成工程と同時に行われる。

【００４３】次に、加速エネルギー１００［keＶ］によ
り不純物としてＰ(燐)をイオン打ち込みし、その後、９
００［℃］で２０分間加熱することによりｎ型Ｓｉ層１
１ｂを形成する。１１ｂと単結晶ＳｉＧｅ層１４の界面
においてＰ(燐)濃度が１×１０¹⁷［atoms／cm³］となる
ように打ち込み量を調整する。このイオン打ち込み工程
はコレクタトップ型トランジスタの形成とは独立して行
われる。ここまでの工程を図１３(ａ)に示す。

【００４４】次に、図１３(ｂ)、図１３(ｃ)に示す工程
は図１１に示したコレクタトップ型トランジスタの場合
と同じでかつ同時に行われるため、説明は省略する。

【００４５】次に、通常のＣＶＤ法により、膜厚３０
［ｎｍ］のＳiＯ₂膜１８、膜厚１００［ｎｍ］のＳｉ₃
Ｎ₄膜１９を堆積し、異方性ドライエッチングにより開
口部側壁以外のＳｉ₃Ｎ₄膜１９を除去する。これらの工
程は、コレクタトップ型トランジスタの形成工程と同時
に行われる。その後、加速エネルギー５０［keＶ］によ
り不純物としてＰ(燐)をイオン打ち込みし、ｎ型ＳｉＧ
ｅ層１６ｄ及びｎ型Ｓｉ層１６ｂを形成する。ｎ型Ｓｉ
層１６ｂ／ＳｉＧｅ層１６ｄ界面でのＰ(燐)のピーク濃
度が１×１０¹⁸［atoms／cm³］となるように打ち込み量
を調整する。このイオン打ち込み工程はコレクタトップ
型トランジスタの形成とは独立して行われる。ここまで
の工程を図１４(ｄ)に示す。

【００４６】次に、フッ酸水溶液に浸すことにより開口
部底面のＳiＯ₂膜１８をエッチング除去した後、通常の
低圧ＣＶＤ法により膜厚１５０［ｎｍ］のn+型多結晶Ｓ
ｉ膜２０を堆積する。

【００４７】次に、通常のホトリソグラフィとドライエ
ッチングによりn+型多結晶Ｓｉ膜２０を選択的に除去し
た後、９００［℃］で１０秒の加熱を行い、イオン打ち
込みを行った部分の不純物を活性化すると共に、n+型多
結晶Ｓｉ膜２０から不純物を拡散させてn+型Ｓｉ層１７
を形成する。これらの工程は、図１１(ｆ)に示したコレ
クタトップ型トランジスタの場合と同じでかつ同時に行
われる。この工程により、エミッタトップ型ＳｉＧｅベ
ースバイポーラトランジスタが形成される。ここまでの
工程を図１４(ｅ)に示す。

【００４８】本実施形態では、コレクタトップ型、エミ
ッタトップ型共に、真性領域（動作領域）におけるエミ
ッタ側のｎ型Ｓｉ／ＳｉＧｅ層界面でのｎ型不純物濃度
が１×１０¹⁸［atoms／cm³］と、従来型よりも２．５倍
高くなっているため、ベース層からエミッタ層への正孔
の注入が抑制されている。また、本実施形態のコレクタ
トップ型トランジスタでは、エミッタの真性領域以外の
部分でもイオン打ち込みによるｎ型Ｓｉ層１１ａ、１１
ｂによりベース層からエミッタ層への正孔の注入がさら
に抑制されている。ただし、ｎ型Ｓｉ層１１ａ、１１ｂ
のｎ型不純物濃度は１×１０¹⁷［atoms／cm³］と真性領
域よりも１桁低くなっているため、これらの層によるエ
ミッタ接合容量の増大は無視できる大きさである。

【００４９】本実施形態によると、ベースからエミッタ
への正孔の注入は、従来型トランジスタと比較して、コ
レクタトップ型トランジスタでは約１／１０、エミッタ
トップ型トランジスタでは約１／２となっており、その
結果、最大遮断周波数は、コレクタトップ型トランジス
タでは約４倍、エミッタトップ型トランジスタでは約
１．２倍となる効果がある。

【００５０】さらに、コレクタトップ型、エミッタトッ
プ型共に、真性領域におけるコレクタ側のｎ型Ｓｉ／Ｓ
ｉＧｅ層界面でのｎ型不純物濃度は、１×１０¹⁷［atom
s／cm³］と従来型の１／４となっている。そのため、コ
レクタトップ型、エミッタトップ型共に、従来型と比較
してベース−コレクタ間耐圧、エミッタ−コレクタ間耐
圧がそれぞれ１．５倍、１．２倍になる効果もある。

【００５１】また、本実施形態によると、ｐ型多結晶Ｓ
ｉ膜８とノンドープ単結晶Ｓｉ層１４ａは、ＳiＯ₂膜１
８及びｐ型単結晶ＳｉＧｅ膜１３によって分離され直接
接していないため、コレクタトップ型トランジスタのベ
ース−コレクタ間リーク電流が従来型と比較して１桁減
少する効果もある。

【００５２】（実施形態２）次に、本発明の実施形態２
について、図６及び図７を用いて説明する。図６は本発
明の実施形態２であるコレクタトップ型トランジスタの
主要部分の詳細な縦断面構造を示したものである。図１
におけるコレクタトップ型トランジスタを図６のトラン
ジスタと入れ替えたものが実施形態２の全体となる。図
６の各符号で図１、図２に含まれるものは図１、図２の
場合と同じものを指している。１１ｃはイオン打ち込み
により形成したｎ型単結晶Ｓｉ／単結晶ＳｉＧｅ層であ
る。１１ｃのイオン打ち込みによるｎ型単結晶Ｓｉ／単
結晶ＳｉＧｅ層が真性エミッタとなっている。それ以外
の部分のはたらきは、実施形態１(図２)の場合と同じで
ある。

【００５３】図７は図６におけるトランジスタの真性領
域である破線Ａ部分のｎ型とｐ型の不純物濃度とＧｅ組
成の縦方向分布を示したグラフである。実施形態１の図
３の場合と同様に、破線Ａの真性部分において、エミッ
タ−ベース接合近傍、すなわちｎ型単結晶Ｓｉ層／単結
晶ＳｉＧｅ層界面(図７中、Ｘ点)でのｎ型不純物濃度
は、１×１０¹⁸［atoms／cm³］であり、ベース−コレク
タ接合側のｎ型単結晶Ｓｉ層／単結晶ＳｉＧｅ層界面
(図７中、Ｙ点)での１×１０¹⁷［atoms／cm³］と比較し
て１桁大きくなっている。

【００５４】本実施形態のコレクタトップ型トランジス
タの製造方法は、イオン打ち込みによるｎ型単結晶Ｓｉ
／単結晶ＳｉＧｅ層１１ｃの形成以外は、図１１で示し
た実施形態１のコレクタトップ型トランジスタの製造方
法と同じである。図１１(ａ)において、ｎ型Ｓｉ層１１
ａを形成する代わりに、加速エネルギー３０［keＶ］及
び１００［keＶ］により不純物としてＰ(燐)をイオン打
ち込みし、その後、９００［℃］で２０分間加熱するこ
とによりｎ型Ｓｉ層１１ｃを形成する。基板表面におい
てＰ(燐)濃度が１×１０¹⁸［atoms／cm³］となるように
打ち込み量を調整する。また、図１２(ｄ)におけるｎ型
単結晶Ｓｉ／単結晶ＳｉＧｅ層１５ａ、１５ｂの形成は
本実施形態では不要である。

【００５５】本実施形態と前述の実施形態１との違いを
以下に説明する。図２に示した実施形態１のコレクタト
ップ型トランジスタのエミッタ層でイオン打ち込みによ
りｎ型不純物濃度を１×１０¹⁸［atoms／cm³］としたの
はコレクタ開口部直下のみであるが、本実施形態では、
ベース引き出しのためのｐ型多結晶Ｓｉ膜８の開口部直
下のエミッタ層が１×１０¹⁸［atoms／cm³］と高濃度化
されている。本実施形態によると前述の実施形態１と比
較して、コレクタトップ型トランジスタのエミッタ層の
高濃度化に要するイオン打ち込み工程が１回分少なくで
きる効果がある。ただし、１×１０¹⁸［atoms／cm³］と
高濃度化されたエミッタ領域が実施形態１と比較して広
くなっているためにエミッタ−ベース接合の寄生容量が
増大することにより、コレクタトップ型トランジスタの
遮断周波数が実施形態１と比較して約２割低下する副作
用がある。

【００５６】（実施形態３）次に、本発明の実施形態３
について、図８を用いて説明する。図８は本発明の実施
形態３であるコレクタトップ型トランジスタの主要部分
の詳細な縦断面構造を示したものである。図１における
コレクタトップ型トランジスタを図８のトランジスタと
入れ替えたものが本実施形態の全体となる。図８の各符
号は図１、図２の場合と同じものを指している。各部分
のはたらきは、実施形態１(図２)の場合と同じである。
本トランジスタの真性部分の不純物の縦方向分布は実施
形態１(図３)の場合と同じである。本実施形態のコレク
タトップ型トランジスタの製造方法は、図１１、図１２
で示した実施形態１のコレクタトップ型トランジスタの
製造方法において図１１(ａ)のｎ型Ｓｉ層１１ａの形成
工程のみを省いたものと同じである。

【００５７】本実施形態と前述の実施形態１との違いを
以下に説明する。図２に示した実施形態１のコレクタト
ップ型トランジスタでは、イオン打ち込みによりエミッ
タ層のうちコレクタ開口部直下のｎ型不純物濃度を１×
１０¹⁸［atoms／cm³］とし、ベース引き出しのためのｐ
型多結晶Ｓｉ膜８の開口部直下のｎ型不純物濃度を１×
１０¹⁷［atoms／cm³］としたが、図８の実施形態３で
は、コレクタ開口部直下のｎ型不純物濃度を１×１０¹⁸
［atoms／cm³］としたのみである。

【００５８】本実施形態によると前述の実施形態１と比
較して、コレクタトップ型トランジスタのエミッタ層の
高濃度化に要するイオン打ち込み工程が１回分少なくで
きる効果がある。ただし、真性領域周辺のエミッタ層が
ノンドープとなっているために、その部分にベースから
注入される正孔の数が増大することにより、コレクタト
ップ型トランジスタの遮断周波数が実施形態１と比較し
て約２割低下する副作用がある。

【００５９】（実施形態４）次に、本発明の実施形態４
について、図９及び図１０を用いて説明する。図９は本
発明の実施形態４であるエミッタトップ型トランジスタ
の主要部分の詳細な縦断面構造を示したものである。図
１におけるエミッタトップ型トランジスタを図９のトラ
ンジスタと入れ替えたものが本実施形態の全体となる。
図９の各符号で図１、図４に含まれるものは図１、図４
の場合と同じものを指している。１７ａはn+型単結晶Ｓ
ｉＧｅ層である。１７及び１７ａのn+型単結晶Ｓｉ／単
結晶ＳｉＧｅ層が真性エミッタとなっている。それ以外
の部分のはたらきは、実施形態１(図４)の場合と同じで
ある。

【００６０】図１０は図９におけるトランジスタの真性
領域である破線Ａ部分のｎ型とｐ型の不純物濃度とＧｅ
組成の縦方向分布を示したグラフである。実施形態１の
図４の場合と同様に、破線Ａの真性部分において、エミ
ッタ−ベース接合近傍、すなわちｎ型単結晶Ｓｉ層／単
結晶ＳｉＧｅ層界面(図１０中、Ｙ点)でのｎ型不純物濃
度は、１×１０¹⁹［atoms／cm³］であり、ベース−コレ
クタ接合側のｎ型単結晶Ｓｉ層／単結晶ＳｉＧｅ層界面
（図１０中、Ｘ点）での１×１０¹⁷［atoms／cm³］と比
較して２桁大きくなっている。

【００６１】本実施形態のエミッタトップ型トランジス
タの製造方法は、図１４(ｅ)においてn+型多結晶Ｓｉ膜
２０の堆積前にノンドープ単結晶Ｓｉ層１４ａをドライ
エッチングにより２０［ｎｍ］削る工程以外は、図１４
(ｅ)で示した実施形態１のエミッタトップ型トランジス
タの製造方法と同じである。

【００６２】本実施形態と前述の実施形態１との違いを
以下に説明する。図４に示した実施形態１のエミッタト
ップ型トランジスタでは、n+型多結晶Ｓｉ膜２０からの
不純物拡散によるn+型Ｓｉ層１７とｐ型ＳｉＧｅベース
層１３との間に不純物濃度が１０¹⁸［atoms／cm³］台の
ｎ型単結晶Ｓｉ層１６ｂ／単結晶ＳｉＧｅ層１６ｄが挟
まっていたが、本実施形態ではこのｎ型単結晶Ｓｉ層１
６ｂ／単結晶ＳｉＧｅ層１６ｄ層がなく、n+型多結晶Ｓ
ｉ膜２０からの不純物拡散によるn+型ＳｉＧｅ層１７ａ
がｐ型ＳｉＧｅベース層１３と直接接している。

【００６３】本実施形態によるとベース層近傍のエミッ
タ層がより高濃度となり、ベース層からエミッタ層への
正孔の注入をさらに低減できるため、実施形態１と比較
して、エミッタトップ型トランジスタの遮断周波数を１
割向上できる効果がある。

【００６４】また、エミッタのｎ型層の形成にイオン打
ち込みを使わないために、イオン打ち込みによる結晶ダ
メージがなくトランジスタのリーク電流を低減できる効
果もある。

【００６５】また、エミッタ層の高濃度化に要するイオ
ン打ち込み工程が１回分少なくできる効果がある。ただ
し、ノンドープ単結晶Ｓｉ層１４ａをドライエッチング
により削る工程が余分に必要になるという副作用があ
る。

【００６６】なお、本発明の実施形態１〜４において
は、トランジスタのベース層より上層の部分が台形状に
突出している。これは、この部分を選択エピタキシャル
成長により形成するようになっているためである。本構
造によると、前述のように、コレクタトップ型トランジ
スタのベース−コレクタ間リーク電流が従来型と比較し
て１桁減少する効果がある。しかし、この構造はこのベ
ース−コレクタ間リーク電流低減以外の効果に関しては
必然的なものではない。たとえば、図２においてＳｉ₃
Ｎ₄膜６の膜厚を５０［ｎｍ］に増やすと図１５に示す
ようにこのような台形状の突起がないトランジスタとな
るが、本トランジスタを図２のトランジスタの代わりに
用いることにより、ベース−コレクタ間リーク電流以外
の点に関しては図２のトランジスタと同様な効果を得る
ことが可能であることは言うまでもない。

【００６７】また、選択エピタキシャル成長を用いる代
わりに全面成長を用いることにより図１６に示すトラン
ジスタを形成することも可能であるが、この場合にもベ
ース−コレクタ間リーク電流以外の点に関しては図２の
トランジスタと同様な効果を得ることが可能であること
は言うまでもない。

【００６８】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。

【００６９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００７０】従来の技術では、同一基板上に形成された
コレクタトップ型トランジスタとエミッタトップ型トラ
ンジスタのコレクタとエミッタの不純物濃度は同じとな
っていた。本発明によると、同一基板上に形成されたコ
レクタトップ型トランジスタとエミッタトップ型トラン
ジスタにおいて、それぞれコレクタの不純物濃度を低く
保ったまま、エミッタの不純物濃度を高くすることが可
能である。エミッタの不純物濃度を高くした場合には、
ベースからエミッタへの正孔の注入が抑制され動作速度
を向上させることが可能である。

【００７１】また、コレクタ不純物濃度を低く保つこと
はベース−コレクタ間耐圧、エミッタ−コレクタ間耐圧
を高く保ち、ベース−コレクタ間の寄生容量を低くし、
動作速度を向上させる効果がある。定量的な改善効果は
エミッタの不純物濃度とコレクタの不純物濃度の比率に
依存している。本発明の効果を顕著に出すためにはエミ
ッタの不純物濃度をすくなくともコレクタの不純物濃度
の約１．５倍にする必要がある。エミッタの不純物濃度
を１×１０¹⁸［atoms／cm³］と従来型トランジスタの
２．５倍、コレクタの不純物濃度を１×１０¹⁷［atoms
／cm³］と従来型トランジスタの１／４と、エミッタの
不純物濃度とコレクタの不純物濃度の比率を１０倍とし
た場合、最大遮断周波数は、従来型トランジスタと比較
してコレクタトップ型トランジスタでは約４倍、エミッ
タトップ型トランジスタでは約１．２倍となる効果があ
る。

【００７２】また、コレクタトップ型、エミッタトップ
型共に、従来型トランジスタと比較してベース−コレク
タ間耐圧、エミッタ−コレクタ間耐圧がそれぞれ１．５
倍、１．２倍になる効果もある。

【図面の簡単な説明】

【図１】本発明の実施形態１である半導体装置の縦断面
図である。

【図２】本発明の実施形態１におけるコレクタトップ型
バイポーラトランジスタの主要部分の縦断面図である。

【図３】図２のコレクタトップ型バイポーラトランジス
タの真性領域におけるｎ型不純物濃度、ｐ型不純物濃度
及びＧｅ濃度の縦方向分布を示すグラフである。

【図４】本発明の実施形態１におけるエミッタトップ型
バイポーラトランジスタの主要部分の縦断面図である。

【図５】図４のエミッタトップ型バイポーラトランジス
タの真性領域におけるｎ型不純物濃度、ｐ型不純物濃度
及びＧｅ濃度の縦方向分布を示すグラフである。

【図６】本発明の実施形態２におけるコレクタトップ型
バイポーラトランジスタの主要部分の縦断面図である。

【図７】図６のコレクタトップ型バイポーラトランジス
タの真性領域におけるｎ型不純物濃度、ｐ型不純物濃度
及びＧｅ濃度の縦方向分布を示すブラフである。

【図８】本発明の実施形態３におけるコレクタトップ型
バイポーラトランジスタの主要部分の縦断面図である。

【図９】本発明の実施形態４におけるエミッタトップ型
バイポーラトランジスタの主要部分の縦断面図である。

【図１０】図９のエミッタトップ型バイポーラトランジ
スタの真性領域におけるｎ型不純物濃度、ｐ型不純物濃
度及びＧｅ濃度の縦方向分布を示すグラフである。

【図１１】本発明の実施形態１におけるコレクタトップ
型バイポーラトランジスタの製造方法における主要な工
程での主要部分の縦断面図である。

【図１２】本発明の実施形態１におけるコレクタトップ
型バイポーラトランジスタの製造方法における主要な工
程での主要部分の縦断面図である。

【図１３】本発明の実施形態１におけるエミッタトップ
型バイポーラトランジスタの製造方法における主要な工
程での主要部分の縦断面図である。

【図１４】本発明の実施形態１におけるエミッタトップ
型バイポーラトランジスタの製造方法における主要な工
程での主要部分の縦断面図である。

【図１５】本発明の実施形態５におけるコレクタトップ
型バイポーラトランジスタの主要部分の縦断面図であ
る。

【図１６】本発明の実施形態６におけるコレクタトップ
型バイポーラトランジスタの主要部分の縦断面図であ
る。

【図１７】従来技術における、コレクタトップ型、エミ
ッタトップ型の両方向動作を行うバイポーラトランジス
タの主要部分の縦断面図である。

【図１８】図１７のバイポーラトランジスタの真性領域
におけるｎ型不純物濃度、ｐ型不純物濃度及びＧｅ濃度
の縦方向分布を示すグラフである。

【符号の説明】

１…ｐ型Ｓｉ基板、２…ｎ₊型Ｓｉ層、３…低濃度ｎ型
シリコン層、４…n+型Ｓｉ層、５…ＳiＯ₂膜、６…Ｓｉ
₃Ｎ₄膜、７…ＳiＯ₂膜、８…ｐ型多結晶Ｓｉ膜、９…ｎ
型多結晶Ｓｉ膜、１０…ＳiＯ₂膜、１１ａ…ｎ型Ｓｉ
層、１１ｂ…ｎ型Ｓｉ層、１１ｃ…ｎ型Ｓｉ層、１２…
ノンドープ単結晶ＳｉＧｅ層、１３…ｐ型単結晶ＳｉＧ
ｅ層、１４…ノンドープ単結晶Ｓｉ／単結晶ＳｉＧｅ
層、１４ａ…ノンドープ単結晶ＳｉＧｅ層、１４ｂ…ノ
ンドープ単結晶Ｓｉ層、１５…ｎ型単結晶Ｓｉ／単結晶
ＳｉＧｅ層、１５ａ…ｎ型単結晶Ｓｉ層、１５ｂ…ｎ型
単結晶ＳｉＧｅ層、１６…ｎ型単結晶Ｓｉ／単結晶Ｓｉ
Ｇｅ層、１６ａ…ｎ型単結晶Ｓｉ層、１６ｂ…ｎ型単結
晶Ｓｉ層、１６ｃ…ｎ型単結晶ＳｉＧｅ層、１６ｄ…ｎ
型単結晶ＳｉＧｅ層、１７…n+型Ｓｉ層、１７ａ…n+型
ＳｉＧｅ層、１８…ＳiＯ₂膜、１９…Ｓｉ₃Ｎ₄膜、２０
…n+型多結晶Ｓｉ膜、２１…ＳiＯ₂膜、２２…金属膜、
２３…金属膜、２４…金属膜、２５ａ…ｎ型単結晶Ｓｉ
層、２５ｂ…ｎ型単結晶ＳｉＧｅ層、２６…ｎ型単結晶
Ｓｉ層、２７…ＳiＯ₂膜。

Claims (11)

【特許請求の範囲】
1. 【請求項１】 コレクタトップ型で真性ベースが第２種
   導電型のＳｉとＧｅの混晶（ＳｉＧｅ）層よりなるバイ
   ポーラトランジスタと、エミッタトップ型で真性ベース
   が第２種導電型ＳｉＧｅ層よりなるバイポーラトランジ
   スタを同一基板上に有する半導体装置であって、 ベース層下部のＳｉＧｅ層／Ｓｉ層界面での第１種導電
   型不純物濃度と前記ベース層上部のＳｉＧｅ層／Ｓｉ層
   界面での第１種導電型不純物濃度の大小関係が、コレク
   タトップ型とベーストップ型とで反対になっていること
   を特徴とする半導体装置。
2. 【請求項２】 第１種導電型Ｓｉエミッタ層上に、開口
   部が形成された少なくとも第２種導電型ベース引き出し
   用多結晶Ｓｉ膜と絶縁膜とを含む多層膜を有し、かつそ
   の開口部に両側をノンドープもしくは低不純物濃度のＳ
   ｉＧｅ層に挟まれた第２種導電型のＳｉＧｅベース層を
   有し、そのＳｉＧｅベース層上に少なくとも第１種導電
   型単結晶Ｓｉ層からなるコレクタ層を有するコレクタト
   ップ型バイポーラトランジスタであって、 前記コレクタ開口部領域直下のＳｉエミッタ層上面が前
   記第２種導電型ベース引き出し用多結晶Ｓｉ膜開口部の
   外側の領域のＳｉエミッタ層上面と比較して高不純物濃
   度となっており、かつ、少なくともコレクタ開口部領域
   直下において、エミッタ−ベース接合のＳｉＧｅ層／単
   結晶Ｓｉ層界面の第１種導電型不純物の濃度が、ベース
   −コレクタ接合のＳｉＧｅ層／単結晶Ｓｉ層界面と比較
   して１．５倍以上高くなっていることを特徴とするバイ
   ポーラトランジスタ。
3. 【請求項３】 請求項２に記載のバイポーラトランジス
   タであって、前記第２種導電型ベース引き出し用多結晶
   Ｓｉ膜開口部領域直下のＳｉエミッタ層上面が本開口部
   外側領域直下のＳｉエミッタ層上面よりも高不純物濃度
   となっていることを特徴とするバイポーラトランジス
   タ。
4. 【請求項４】 請求項３に記載のバイポーラトランジス
   タであって、前記コレクタ開口部領域直下のＳｉエミッ
   タ層上面が、前記コレクタ開口部の外側でかつ前記第２
   種導電型ベース引き出し用多結晶Ｓｉ膜開口部領域直下
   のＳｉエミッタ層上面よりも高不純物濃度となっている
   ことを特徴とするバイポーラトランジスタ。
5. 【請求項５】 第１種導電型Ｓｉコレクタ層上に、開口
   部が形成された少なくとも第２種導電型ベース引き出し
   用多結晶Ｓｉ膜と絶縁膜とを含む多層膜を有し、かつそ
   の開口部に両側をノンドープもしくは低不純物濃度のＳ
   ｉとＧｅの混晶（ＳｉＧｅ）層に挟まれた第２種導電型
   のＳｉＧｅベース層を有し、その単結晶ＳｉＧｅベース
   層上に第１種導電型単結晶Ｓｉ層でかつ下層の不純物濃
   度が５×１０¹⁹［atoms／cm³］以下の低不純物濃度層と
   上層の不純物濃度が５×１０¹⁹［atoms／cm³］以上の高
   不純物濃度層との積層からなるエミッタ層を有するエミ
   ッタトップ型バイポーラトランジスタであって、 エミッタ開口部領域直下の低不純物濃度エミッタ層の方
   がエミッタ開口部領域の外側の低不純物濃度エミッタ層
   と比較して高不純物濃度となっており、かつ、少なくと
   もエミッタ開口部領域直下において、エミッタ−ベース
   接合のＳｉＧｅ層／単結晶Ｓｉ層界面の第１種導電型不
   純物濃度が、ベース−コレクタ接合のＳｉＧｅ層／単結
   晶Ｓｉ層界面と比較して１．５倍以上高くなっているこ
   とを特徴とするバイポーラトランジスタ。
6. 【請求項６】 第１種導電型Ｓｉエミッタ層上に、開口
   部が形成された少なくとも第２種導電型ベース引き出し
   用多結晶Ｓｉ膜と絶縁膜とを含む多層膜を有し、かつそ
   の開口部の第２種導電型ベース引き出し用多結晶Ｓｉ膜
   の側壁に絶縁膜を有し、かつその開口部に上下をノンド
   ープもしくは低不純物濃度のＳｉとＧｅの混晶（ＳｉＧ
   ｅ）層に挟まれた第２種導電型のＳｉＧｅベース層と、
   そのＳｉＧｅベース層上に少なくとも第１種導電型単結
   晶Ｓｉ層からなるコレクタ層を有するコレクタトップ型
   バイポーラトランジスタであって、 前記第１種導電型単結晶Ｓｉコレクタ層の上面が前記ベ
   ース引き出し用多結晶Ｓｉ膜側壁の絶縁膜の下端よりも
   上に位置していることを特徴とするバイポーラトランジ
   スタ。
7. 【請求項７】 第１種導電型Ｓｉコレクタ層上に、開口
   部が形成された少なくとも第２種導電型ベース引き出し
   用多結晶Ｓｉ膜と絶縁膜とを含む多層膜を有し、かつそ
   の開口部の第２種導電型ベース引き出し用多結晶Ｓｉ膜
   の側壁に絶縁膜を有し、かつその開口部に上下をノンド
   ープもしくは低不純物濃度のＳｉとＧｅの混晶（ＳｉＧ
   ｅ）層に挟まれた第２種導電型のＳｉＧｅベース層と、
   そのＳｉＧｅベース層上に少なくとも第１種導電型単結
   晶Ｓｉ層からなるエミッタ層を有するエミッタトップ型
   バイポーラトランジスタであって、 前記第１種導電型単結晶Ｓｉエミッタ層の上面が前記ベ
   ース引き出し用多結晶Ｓｉ膜側壁の絶縁膜の下端よりも
   上に位置していることを特徴とするバイポーラトランジ
   スタ。
8. 【請求項８】 請求項７に記載のエミッタトップ型バイ
   ポーラトランジスタであって、前記第２種導電型のＳｉ
   Ｇｅベース層上のＳｉ層のうち、エミッタ開口部領域が
   それ以外の領域と比較して薄くなっていることを特徴と
   するバイポーラトランジスタ。
9. 【請求項９】 請求項１に記載の半導体装置であって、
   前記コレクタトップ型バイポーラトランジスタが請求項
   ２もしくは請求項３もしくは請求項４もしくは請求項６
   に記載のバイポーラトランジスタであり、前記エミッタ
   トップ型トランジスタが請求項５もしくは請求項７もし
   くは請求項８に記載のバイポーラトランジスタであるこ
   とを特徴とする半導体装置。
10. 【請求項１０】 請求項１に記載の半導体装置であっ
    て、前記コレクタトップ型バイポーラトランジスタが請
    求項２もしくは請求項３もしくは請求項４もしくは請求
    項６に記載のバイポーラトランジスタであることを特徴
    とする半導体装置。
11. 【請求項１１】 請求項１もしくは請求項９もしくは請
    求項１０に記載の半導体装置の製造方法であって、コレ
    クタトップ型トランジスタとエミッタトップ型トランジ
    スタの両方のＳｉＧｅベース層を同時に形成する工程
    と、コレクタトップ型トランジスタの真性領域とエミッ
    タトップ型トランジスタの真性領域のそれぞれのエミッ
    タ部分にイオン打ち込みにより第１種導電型不純物を導
    入する工程を含むことを特徴とする半導体装置の製造方
    法。