JPH0685554A - 半導体送信装置 - Google Patents
半導体送信装置Info
- Publication number
- JPH0685554A JPH0685554A JP4231808A JP23180892A JPH0685554A JP H0685554 A JPH0685554 A JP H0685554A JP 4231808 A JP4231808 A JP 4231808A JP 23180892 A JP23180892 A JP 23180892A JP H0685554 A JPH0685554 A JP H0685554A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- bias voltage
- gate
- output
- drain bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【目的】 Ｇａ Ａｓ ＦＥＴのゲートバイアスが適正
値範囲外となった場合、Ｇａ Ａｓ ＦＥＴのドレイン
に印加されるドレインバイアス電圧をしゃ断し、Ｇａ
Ａｓ ＦＥＴの破壊を防止する。 【構成】 Ｇａ Ａｓ ＦＥＴのゲートにソースフォロ
ワーを接続し、ゲートバイアス電圧を検出しウィンドコ
ンパレータに入力する。ゲートバイアス電圧が適正値範
囲外の時はウィンドコンパレータから異常信号を発生す
る。ドレインバイアス電圧はしゃ断回路を経由してＧａ
Ａｓ ＦＥＴのドレインに印加されているが、ゲート
バイアス電圧が適正値範囲外になったことにより異常信
号が発生するとしゃ断回路はＧａ Ａｓ ＦＥＴのドレ
インに対するドレインバイアス電圧の印加をしゃ断す
る。
値範囲外となった場合、Ｇａ Ａｓ ＦＥＴのドレイン
に印加されるドレインバイアス電圧をしゃ断し、Ｇａ
Ａｓ ＦＥＴの破壊を防止する。 【構成】 Ｇａ Ａｓ ＦＥＴのゲートにソースフォロ
ワーを接続し、ゲートバイアス電圧を検出しウィンドコ
ンパレータに入力する。ゲートバイアス電圧が適正値範
囲外の時はウィンドコンパレータから異常信号を発生す
る。ドレインバイアス電圧はしゃ断回路を経由してＧａ
Ａｓ ＦＥＴのドレインに印加されているが、ゲート
バイアス電圧が適正値範囲外になったことにより異常信
号が発生するとしゃ断回路はＧａ Ａｓ ＦＥＴのドレ
インに対するドレインバイアス電圧の印加をしゃ断す
る。
Description
【０００１】
【産業上の利用分野】この発明は半導体送信装置の電源
に関するものである。
に関するものである。
【０００２】
【従来の技術】図３は従来の半導体送信装置を示す図で
ある。図において１はガリウム砒素電界効果型トランジ
スタ（Ｇａ Ａｓ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａ
ｎｓｉｓｔｏｒ；以下Ｇａ Ａｓ ＦＥＴと呼ぶ）、４
はこのＧａ Ａｓ ＦＥＴ１にゲートバイアス電圧を供
給するゲートバイアス回路、１２はＧａ Ａｓ ＦＥＴ
１にドレインバイアス電圧を供給するドレインバイアス
回路である。
ある。図において１はガリウム砒素電界効果型トランジ
スタ（Ｇａ Ａｓ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａ
ｎｓｉｓｔｏｒ；以下Ｇａ Ａｓ ＦＥＴと呼ぶ）、４
はこのＧａ Ａｓ ＦＥＴ１にゲートバイアス電圧を供
給するゲートバイアス回路、１２はＧａ Ａｓ ＦＥＴ
１にドレインバイアス電圧を供給するドレインバイアス
回路である。
【０００３】従来の半導体送信装置は上記のように構成
され、ゲートバイアス回路４で発生された一定負電圧で
あるゲートバイアス電圧はＧａ Ａｓ ＦＥＴ１のゲー
トに印加される。また、ドレインバイアス回路１２で発
生された一定正電圧であるドレインバイアス電圧はＧａ
Ａｓ ＦＥＴ１のドレインに印加される。
され、ゲートバイアス回路４で発生された一定負電圧で
あるゲートバイアス電圧はＧａ Ａｓ ＦＥＴ１のゲー
トに印加される。また、ドレインバイアス回路１２で発
生された一定正電圧であるドレインバイアス電圧はＧａ
Ａｓ ＦＥＴ１のドレインに印加される。
【０００４】
【発明が解決しようとする課題】上記のような従来の半
導体送信装置では、ゲートバイアス回路４の故障により
Ｇａ Ａｓ ＦＥＴ１のゲートにゲートバイアス電圧の
適正値が印加されない状態、特に正電圧に近い状態でＧ
ａ Ａｓ ＦＥＴ１のドレインにドレインバイアス電圧
を印加した場合、Ｇａ Ａｓ ＦＥＴ１の性質としてＧ
ａ Ａｓ ＦＥＴ１のドレインに過大電流が流れ、Ｇａ
Ａｓ ＦＥＴ１を破壊するという問題点があった。
導体送信装置では、ゲートバイアス回路４の故障により
Ｇａ Ａｓ ＦＥＴ１のゲートにゲートバイアス電圧の
適正値が印加されない状態、特に正電圧に近い状態でＧ
ａ Ａｓ ＦＥＴ１のドレインにドレインバイアス電圧
を印加した場合、Ｇａ Ａｓ ＦＥＴ１の性質としてＧ
ａ Ａｓ ＦＥＴ１のドレインに過大電流が流れ、Ｇａ
Ａｓ ＦＥＴ１を破壊するという問題点があった。
【０００５】この発明は、かかる課題を解決するために
なされたものであり、ゲートバイアス回路に異常が発生
しゲートバイアス電圧が適正値の範囲外となった場合、
ドレインバイアス電圧をしゃ断しＧａ Ａｓ ＦＥＴが
破壊することを防止する電源を得ることを目的とする。
なされたものであり、ゲートバイアス回路に異常が発生
しゲートバイアス電圧が適正値の範囲外となった場合、
ドレインバイアス電圧をしゃ断しＧａ Ａｓ ＦＥＴが
破壊することを防止する電源を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体送
信装置においては、ゲートバイアス電圧をソースフォロ
ワーを構成する低周波電力増幅用電界効果型トランジス
タ［Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏ
ｒ；以下ＦＥＴと呼ぶ］のゲートに接続し電流増幅した
後、その出力をウィンドコンパレータに入力し、ゲート
バイアス電圧が適正値の範囲外にある時は、異常信号を
出力することによりしゃ断回路を駆動し、Ｇａ Ａｓ
ＦＥＴ１に印加されるドレインバイアス電圧をしゃ断す
るものである。
信装置においては、ゲートバイアス電圧をソースフォロ
ワーを構成する低周波電力増幅用電界効果型トランジス
タ［Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏ
ｒ；以下ＦＥＴと呼ぶ］のゲートに接続し電流増幅した
後、その出力をウィンドコンパレータに入力し、ゲート
バイアス電圧が適正値の範囲外にある時は、異常信号を
出力することによりしゃ断回路を駆動し、Ｇａ Ａｓ
ＦＥＴ１に印加されるドレインバイアス電圧をしゃ断す
るものである。
【０００７】また、しゃ断回路にてドレインバイアス電
圧しゃ断する際、時間的にしゃ断を容易にするようゲー
トバイアス電圧の変動時間を長くするようＧａ Ａｓ
ＦＥＴのゲートにコンデンサを付加する。
圧しゃ断する際、時間的にしゃ断を容易にするようゲー
トバイアス電圧の変動時間を長くするようＧａ Ａｓ
ＦＥＴのゲートにコンデンサを付加する。
【０００８】
【作用】上記のように構成された半導体送信装置におい
て、Ｇａ Ａｓ ＦＥＴに印加されるゲートバイアス電
圧はソースフォロワーを構成する低周波電力増幅用ＦＥ
Ｔのゲートに接続する。ソースフォロワーはその素子及
び回路的性質によりその入力インピーダンスは高く、出
力電力は入力電圧にほぼ等しくなる。従ってゲートバイ
アス回路の故障等にてＧａ Ａｓ ＦＥＴのゲートに適
正範囲外のゲートバイアス電圧が印加された場合、その
ゲートバイアス電圧は低周波電力増幅用ＦＥＴより構成
されるソースフォロワーを介し、ウィンドコンパレータ
に入力され異常信号を発生し、しゃ断回路にてＧａ Ａ
ｓ ＦＥＴのドレインバイアス電圧をしゃ断し、Ｇａ
Ａｓ ＦＥＴのドレインにドレインバイアス電圧が印加
されないようにし、Ｇａ Ａｓ ＦＥＴの破壊を防止す
る。
て、Ｇａ Ａｓ ＦＥＴに印加されるゲートバイアス電
圧はソースフォロワーを構成する低周波電力増幅用ＦＥ
Ｔのゲートに接続する。ソースフォロワーはその素子及
び回路的性質によりその入力インピーダンスは高く、出
力電力は入力電圧にほぼ等しくなる。従ってゲートバイ
アス回路の故障等にてＧａ Ａｓ ＦＥＴのゲートに適
正範囲外のゲートバイアス電圧が印加された場合、その
ゲートバイアス電圧は低周波電力増幅用ＦＥＴより構成
されるソースフォロワーを介し、ウィンドコンパレータ
に入力され異常信号を発生し、しゃ断回路にてＧａ Ａ
ｓ ＦＥＴのドレインバイアス電圧をしゃ断し、Ｇａ
Ａｓ ＦＥＴのドレインにドレインバイアス電圧が印加
されないようにし、Ｇａ Ａｓ ＦＥＴの破壊を防止す
る。
【０００９】また、Ｇａ Ａｓ ＦＥＴのゲートに大容
量のコンデンサを付加し、ゲートバイアス電圧が適正範
囲外に変化する変動時間をゆるやかにすることにより、
しゃ断回路によるドレインバイアス電圧のしゃ断を時間
的に容易にする。
量のコンデンサを付加し、ゲートバイアス電圧が適正範
囲外に変化する変動時間をゆるやかにすることにより、
しゃ断回路によるドレインバイアス電圧のしゃ断を時間
的に容易にする。
【００１０】
【実施例】実施例１．図１はこの発明の一実施例を示す
図であり、１，４，１２は上記従来装置と全く同一のも
のである。２はＧａ Ａｓ ＦＥＴ１のドレインに接続
されるドレインバイアス端子、３は接地されたドレイン
バイアス接地端子、５はＧａ ＡｓＦＥＴ１のゲートに
接続された異常検出端子、６は接地された異常検出接地
端子、７は異常検出端子５と接続された異常入力端子、
８は異常検出接地端子６と接続され接地された異常入力
リターン端子、９は異常入力端子７とゲートが接続され
ドレインがバイアス電圧ＶDSに接続されソースが付加抵
抗を介して接地された低周波電力増幅用ＦＥＴ、１０は
低周波電力増幅用ＦＥＴ９のソースに一方の電極が接続
され他の一方の電極が接地されている負荷抵抗、１１は
入力される電圧がＧａ Ａｓ ＦＥＴのゲートバイアス
電圧の適正値の範囲外である時異常信号を出すウィンド
コンパレータ、１３はドレインバイアス端子２と接続さ
れるドレインバイアス出力端子、１４はドレインバイア
ス接地端子３に接続されたドレインバイアス出力リター
ン端子、１５はウィンドコンパレータ１１の出力とドレ
インバイアス回路１２の発生するドレインバイアス電圧
が入力されウィンドコンパレータ１１の出力が異常信号
を出力していない時ドレインバイアス電圧を出力し異常
信号出力時はドレインバイアス電圧をしゃ断するしゃ断
回路、１６は送信機部、１７は電源部である。
図であり、１，４，１２は上記従来装置と全く同一のも
のである。２はＧａ Ａｓ ＦＥＴ１のドレインに接続
されるドレインバイアス端子、３は接地されたドレイン
バイアス接地端子、５はＧａ ＡｓＦＥＴ１のゲートに
接続された異常検出端子、６は接地された異常検出接地
端子、７は異常検出端子５と接続された異常入力端子、
８は異常検出接地端子６と接続され接地された異常入力
リターン端子、９は異常入力端子７とゲートが接続され
ドレインがバイアス電圧ＶDSに接続されソースが付加抵
抗を介して接地された低周波電力増幅用ＦＥＴ、１０は
低周波電力増幅用ＦＥＴ９のソースに一方の電極が接続
され他の一方の電極が接地されている負荷抵抗、１１は
入力される電圧がＧａ Ａｓ ＦＥＴのゲートバイアス
電圧の適正値の範囲外である時異常信号を出すウィンド
コンパレータ、１３はドレインバイアス端子２と接続さ
れるドレインバイアス出力端子、１４はドレインバイア
ス接地端子３に接続されたドレインバイアス出力リター
ン端子、１５はウィンドコンパレータ１１の出力とドレ
インバイアス回路１２の発生するドレインバイアス電圧
が入力されウィンドコンパレータ１１の出力が異常信号
を出力していない時ドレインバイアス電圧を出力し異常
信号出力時はドレインバイアス電圧をしゃ断するしゃ断
回路、１６は送信機部、１７は電源部である。
【００１１】前記のように構成された半導体送信装置に
おいてはＧａ Ａｓ ＦＥＴ１のゲートに印加されてい
るゲートバイアス電圧は低周波電力増幅用ＦＥＴ９と負
荷抵抗１０に構成されているソースフォロワーに入力さ
れる。ソースフォロワーはその使用素子及び回路的性質
として入力インピーダンスが高く電圧利得はほぼ１であ
る。従ってソースフォロワーの出力電圧はＧａ Ａｓ
ＦＥＴ１に印加されるゲートバイアス電圧と同値と考え
ることができる。また、ウィンドコンパレータ１１は入
力電圧がＧａ Ａｓ ＦＥＴ１のゲートバイアス電圧の
適正値の範囲外時、異常信号を出力するように設定す
る。従ってゲートバイアス回路４の異常等によりＧａ
Ａｓ ＦＥＴ１のゲートに印加されるゲートバイアス電
圧が適正範囲外となった時ウィンドコンパレータ１１は
異常信号を出力し、しゃ断回路１５はドレインバイアス
回路１２で発生しＧａ Ａｓ ＦＥＴのドレインに印加
されているドレインバイアス電圧をしゃ断するためＧａ
Ａｓ ＦＥＴ１に過大電流が流れ破壊することを防止
する。
おいてはＧａ Ａｓ ＦＥＴ１のゲートに印加されてい
るゲートバイアス電圧は低周波電力増幅用ＦＥＴ９と負
荷抵抗１０に構成されているソースフォロワーに入力さ
れる。ソースフォロワーはその使用素子及び回路的性質
として入力インピーダンスが高く電圧利得はほぼ１であ
る。従ってソースフォロワーの出力電圧はＧａ Ａｓ
ＦＥＴ１に印加されるゲートバイアス電圧と同値と考え
ることができる。また、ウィンドコンパレータ１１は入
力電圧がＧａ Ａｓ ＦＥＴ１のゲートバイアス電圧の
適正値の範囲外時、異常信号を出力するように設定す
る。従ってゲートバイアス回路４の異常等によりＧａ
Ａｓ ＦＥＴ１のゲートに印加されるゲートバイアス電
圧が適正範囲外となった時ウィンドコンパレータ１１は
異常信号を出力し、しゃ断回路１５はドレインバイアス
回路１２で発生しＧａ Ａｓ ＦＥＴのドレインに印加
されているドレインバイアス電圧をしゃ断するためＧａ
Ａｓ ＦＥＴ１に過大電流が流れ破壊することを防止
する。
【００１２】実施例２．図２は上記実施例１においてＧ
ａ Ａｓ ＦＥＴ１のゲートに大容量のコンデンサ１８
を付加したものであり、ゲートバイアス回路４の故障等
にてゲートバイアス電圧が適正値範囲外となってもコン
デンサ１８が無い場合に比較してＧａＡｓ ＦＥＴ１の
ゲートに印加されるゲートバイアス電圧の変動時間を長
くし、しゃ断回路１５によるドレインバイアス電圧のし
ゃ断を時間的に容易にすることができる。
ａ Ａｓ ＦＥＴ１のゲートに大容量のコンデンサ１８
を付加したものであり、ゲートバイアス回路４の故障等
にてゲートバイアス電圧が適正値範囲外となってもコン
デンサ１８が無い場合に比較してＧａＡｓ ＦＥＴ１の
ゲートに印加されるゲートバイアス電圧の変動時間を長
くし、しゃ断回路１５によるドレインバイアス電圧のし
ゃ断を時間的に容易にすることができる。
【００１３】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載されたような効果を奏する。
れているので、以下に記載されたような効果を奏する。
【００１４】Ｇａ Ａｓ ＦＥＴのゲートバイアス電圧
が適正電圧範囲外になったのをソースフォロワーとウィ
ンドコンパレータにより検出し、しゃ断回路を駆動する
ことによりＧａ Ａｓ ＦＥＴのドレインバイアス電圧
をしゃ断し、Ｇａ Ａｓ ＦＥＴの破壊を防止すること
ができる。
が適正電圧範囲外になったのをソースフォロワーとウィ
ンドコンパレータにより検出し、しゃ断回路を駆動する
ことによりＧａ Ａｓ ＦＥＴのドレインバイアス電圧
をしゃ断し、Ｇａ Ａｓ ＦＥＴの破壊を防止すること
ができる。
【図１】この発明の実施例１を示す図である。
【図２】この発明の実施例２を示す図である。
【図３】従来の半導体送信装置を示す図である。
１ Ｇａ Ａｓ ＦＥＴ ２ ドレインバイアス端子 ３ ドレインバイアス接地端子 ４ ゲートバイアス回路 ５ 異常検出端子 ６ 異常検出接地端子 ７ 異常入力端子 ８ 異常入力リターン端子 ９ 低周波電力増幅用ＦＥＴ １０ 負荷抵抗 １１ ウィンドコンパレータ １２ ドレインバイアス回路 １３ ドレインバイアス出力端子 １４ ドレインバイアス出力リターン端子 １５ しゃ断回路 １６ 送信機部 １７ 電源部 １８ コンデンサ
Claims (2)
- 【請求項１】 高周波を増幅するガリウム砒素電界効果
型トランジスタと、このガリウム砒素電界効果型トラン
ジスタのドレインと接続されるドレインバイアス端子
と、接地されたドレインバイアス接地端子と、上記ガリ
ウム砒素電界効果型トランジスタのゲートと接続されゲ
ートバイアス電圧を発生するゲートバイアス回路と、こ
のゲートバイアス電圧に接続される異常検出端子と、接
地された異常検出接地端子と、上記異常検出端子と接続
される異常入力端子と、上記異常検出接地端子に接続さ
れ異常入力リターン端子と、上記異常入力端子がゲート
に接続されソースが負荷抵抗を介して接地されドレイン
がバイアス電圧に接続され上記ゲートバイアス電圧を電
流増幅しゲートバイアス検出信号として出力する低周波
電力増幅用電界効果型トランジスタと、このゲートバイ
アス検出信号が入力され適正ゲートバイアス電圧値の範
囲外の時異常信号を出力するウィンドコンパレータと、
上記ガリウム砒素電界効果型トランジスタのドレインバ
イアス電圧を発生するドレインバイアス回路と、上記ド
レインバイアス端子と接続されるドレインバイアス出力
端子と、上記ドレインバイアス接地端子と接続されるド
レインバイアス出力リターン端子と、上記ウィンドコン
パレータの出力とドレインバイアス電圧が入力されウィ
ンドコンパレータの出力が異常信号を出力してない時は
ドレインバイアス電圧を出力しウィンドコンパレータの
出力が上記異常信号となった時ドレインバイアス電圧を
しゃ断し上記ドレインバイアス出力と上記ドレインバイ
アス出力リターン端子に接続されるしゃ断回路とにより
構成されたことを特徴とする半導体送信装置。 - 【請求項２】 ガリウム砒素電界効果型トランジスタの
ゲートにコンデンサを付加したことを特徴とする請求項
１記載の半導体送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231808A JPH0685554A (ja) | 1992-08-31 | 1992-08-31 | 半導体送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231808A JPH0685554A (ja) | 1992-08-31 | 1992-08-31 | 半導体送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685554A true JPH0685554A (ja) | 1994-03-25 |
Family
ID=16929345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4231808A Pending JPH0685554A (ja) | 1992-08-31 | 1992-08-31 | 半導体送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685554A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7158074B2 (en) | 2002-09-20 | 2007-01-02 | Hitachi, Ltd. | Radar system and car radar system |
| JP2007300528A (ja) * | 2006-05-02 | 2007-11-15 | Fujitsu Ltd | 増幅器ユニット及びその故障検出方法 |
| JP2012100021A (ja) * | 2010-11-01 | 2012-05-24 | Toshiba Corp | 故障または異常検出機能を有するパルス増幅装置およびパルス増幅器故障検出方法 |
-
1992
- 1992-08-31 JP JP4231808A patent/JPH0685554A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7158074B2 (en) | 2002-09-20 | 2007-01-02 | Hitachi, Ltd. | Radar system and car radar system |
| JP2007300528A (ja) * | 2006-05-02 | 2007-11-15 | Fujitsu Ltd | 増幅器ユニット及びその故障検出方法 |
| JP2012100021A (ja) * | 2010-11-01 | 2012-05-24 | Toshiba Corp | 故障または異常検出機能を有するパルス増幅装置およびパルス増幅器故障検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139078B1 (en) | Amplifier transistor circuit | |
| US6404284B1 (en) | Amplifier bias adjustment circuit to maintain high-output third-order intermodulation distortion performance | |
| EP0181146B1 (en) | Transimpedance amplifier circuit | |
| KR940019065A (ko) | 모놀리식 마이크로웨이브 반도체집적회로 및 화합물반도체로 이루어지는 전계효과형 트랜지스터의 바이어스안정화회로 | |
| US5177450A (en) | Cmos power amplifier | |
| WO1990006626A1 (en) | Single input to differential output amplifier | |
| EP0033198B1 (en) | Bias circuit for a field effect transistor | |
| US5021747A (en) | Symmetrical variable impedance apparatus employing MOS transistors | |
| JPH0685554A (ja) | 半導体送信装置 | |
| WO2019067084A1 (en) | RADIO FREQUENCY POWER AMPLIFIER | |
| KR960016811B1 (ko) | 오디오 장치가 스위치 온 및 오프될 때 발생하는 잡음을 방지하는 회로 | |
| JP3313450B2 (ja) | 出力段と電流制限回路とを含む増幅器 | |
| US20040124918A1 (en) | Wideband common-mode regulation circuit | |
| JPH0537256A (ja) | 半導体送信装置 | |
| JPH09199950A (ja) | 増幅器の保護回路 | |
| EP0664609B1 (en) | Buffer for sensor | |
| KR102142816B1 (ko) | 증폭기 출력 전력 제한 회로 | |
| JPH07112133B2 (ja) | 線形増幅器 | |
| JP3343299B2 (ja) | 出力回路 | |
| US5764098A (en) | Bias circuit | |
| JPH06152443A (ja) | 半導体送信装置 | |
| JPH11239029A (ja) | パルス幅変調増幅回路 | |
| JPH07221618A (ja) | 半導体送信装置 | |
| JPS61296804A (ja) | 電界効果トランジスタ増幅器 | |
| JP2993142B2 (ja) | ＧａＡＳダイナミック型分周器回路 |