JP2008078987A - 演算増幅器及び液晶表示装置の駆動方法 - Google Patents

演算増幅器及び液晶表示装置の駆動方法 Download PDF

Info

Publication number
JP2008078987A
JP2008078987A JP2006255655A JP2006255655A JP2008078987A JP 2008078987 A JP2008078987 A JP 2008078987A JP 2006255655 A JP2006255655 A JP 2006255655A JP 2006255655 A JP2006255655 A JP 2006255655A JP 2008078987 A JP2008078987 A JP 2008078987A
Authority
JP
Japan
Prior art keywords
transistor
channel mos
operational amplifier
mos transistor
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006255655A
Other languages
English (en)
Other versions
JP4996185B2 (ja
Inventor
Koichi Nishimura
浩一 西村
Kazuo Suzuki
和男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006255655A priority Critical patent/JP4996185B2/ja
Priority to US11/902,169 priority patent/US7920025B2/en
Priority to CN2007101527854A priority patent/CN101154928B/zh
Publication of JP2008078987A publication Critical patent/JP2008078987A/ja
Application granted granted Critical
Publication of JP4996185B2 publication Critical patent/JP4996185B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】オフセットをキャンセルして液晶表示装置を駆動する演算増幅器を設計することが困難であった。
【解決手段】演算増幅器は、第１導電型の第１のトランジスタ及び第２のトランジスタを有する第１の差動対と、第２導電型の第３のトランジスタ及び第４のトランジスタを有する第２の差動対と、第１の浮遊電流源と、第２の浮遊電流源と、第５のトランジスタ及び第６のトランジスタを有する出力段とを有し、第１及び第３のトランジスタに入力信号が与えられる場合は第１の浮遊電流源によって第５のトランジスタ及び第６のトランジスタに流れる電流を設定し、第２のトランジスタ及び第４のトランジスタに入力信号が与えられる場合は第２の浮遊電流源によって第５のトランジスタ及び第６のトランジスタに流れる電流を設定する。
【選択図】 図１

Description

本発明は、演算増幅器及び演算増幅器を用いた液晶表示装置の駆動方法に関する。
近年、画像などを表示する装置として液晶表示装置が一般的になってきている。そのため、液晶表示装置を駆動するための様々な駆動方法、駆動回路が提案されている。この液晶表示装置の駆動回路に用いられる増幅器として、演算増幅器が広く知られている。このような演算増幅器の１例が特許文献１に示されている。図５は、特許文献１に記載の演算増幅器を示している。図５に示すように、この演算増幅器は、差動入力段５１、中間段５２、出力段５３を有している。
特許文献１に記載の入力段５１は、ＮＭＯＳトランジスタＭＮ５１、ＭＮ５２で形成された差動対とＰＭＯＳトランジスタＭＰ５１、ＭＰ５２で形成された差動対を有している。このそれぞれの差動対には、同じ入力信号が与えられている。入力段５１では、ＰＭＯＳトランジスタの差動対が動作しない入力信号の範囲では、ＮＭＯＳトランジスタの差動対が動作する。逆にＮＭＯＳトランジスタの差動対が動作しない入力信号の範囲では、ＰＭＯＳトランジスタの差動対が動作する。このような構成によって、全電源範囲で動作する入力段５１を得ることが可能となる。
特許文献１に記載の技術では、入力段５１のそれぞれの差動対からの出力を、中間段５２で電流加算することによって、出力段５３から演算増幅器としての出力を取り出している。
一方で、演算増幅器では、演算増幅器固有のオフセットが生じてしまう問題がある。そのため、液晶表示装置を駆動する場合は。特許文献２に示すような演算増幅器を用いることにより、オフセットの問題を解消することが知られている。図６（ａ）、（ｂ）に、特許文献２に記載の技術を示す。通常、演算増幅器を用いて液晶表示装置を駆動する場合は、所定電圧（コモン電圧）に対して正負の極性を反転させながら駆動する。そこで、特許文献２に記載の技術では、表示するフレームごとに図２（ａ）、（ｂ）に示すようにスイッチを切り替えている。このように反転入力端子と、非反転入力端子及び出力端子を切り替えながら液晶表示装置を駆動することにより、図６（ａ）の状態で発生するオフセット電圧＋Ｖｏｓと図６（ｂ）の状態で発生するオフセット電圧−Ｖｏｓを分散させている。このように駆動することにより視覚上、オフセットがないような画像として認識される。
特開平６−３２６５２９号公報 特開平１１−２４９６２３号公報
しかしながら、特許文献１に示した回路では、特許文献２に示したように入力端子、出力端子の切り替えだけでオフセット電圧をキャンセルすることは、不可能であった。特許文献１に示したような全電源範囲で動作する回路でオフセット電圧の問題を解消するためには、複雑な回路構成が必要となり、回路面積の増加などの問題を引き起こす要因となっていた。
本発明の１態様による演算増幅器は、第１導電型の第１のトランジスタ及び第２のトランジスタを有する第１の差動対と、第２導電型の第３のトランジスタ及び第４のトランジスタを有する第２の差動対と、第１の浮遊電流源と、第２の浮遊電流源と、第５のトランジスタ及び第６のトランジスタを有する出力段とを有し、前記第１及び第３のトランジスタに入力信号が与えられる場合は前記第１の浮遊電流源によって前記第５のトランジスタ及び第６のトランジスタに流れる電流を設定し、前記第２のトランジスタ及び第４のトランジスタに前記入力信号が与えられる場合は前記第２の浮遊電流源によって前記第５のトランジスタ及び第６のトランジスタに流れる電流を設定することを特徴とする。
本実施の演算増幅器によれば液晶表示装置などを駆動する場合に、視覚上のオフセットをキャンセルして駆動することが可能となる。
以下、図面を参照して、本発明の実施の形態１について説明する。図１は、本発明の実施の形態１の演算増幅器を示す回路図である。本実施の形態の演算増幅器は、入力段１１、中間段１２、出力段１３を有している。
入力段１１は、Ｎチャンネルのトランジスタで構成されるＮチャンネル差動対ＩＮＮ１、Ｐチャンネルのトランジスタで構成されるＰチャンネル差動対ＩＮＰ１、定電流源Ｉ１１、Ｉ１２を有している。Ｎチャンネル差動対ＩＮＮ１は、ＮチャンネルＭＯＳトランジスタＭＮ１１及びＭＮ１２を有している。Ｐチャンネル差動対ＩＮＰ１は、ＰチャンネルＭＯＳトランジスタＭＰ１１及びＭＰ１２を有している。
中間段１２は、ＰチャンネルＭＯＳトランジスタＭＰ１３〜ＭＰ１６と、ＮチャンネルＭＯＳトランジスタＭＮ１３〜ＭＮ１６とを有している。本実施の形態の中間段１２は、出力段１３の電流決定に関係するＰチャンネルＭＯＳトランジスタＭＰ１７、ＭＰ１９、ＮチャンネルＭＯＳトランジスタＭＮ１７、ＭＮ１９を有している。
出力段１３は、出力バッファアンプを構成するＮチャンネルＭＯＳトランジスタＭＮ１８、ＰチャンネルＭＯＳトランジスタＭＰ１８とを有する。
さらに、本実施の形態の演算増幅器はスイッチＳ１〜Ｓ１４、位相補償容量のＣ１１とＣ１２とを有する。以降の説明において、「メーク型スイッチ」とは制御信号が入った状態の時にスイッチが閉じるタイプを示す。また「ブレーク型スイッチ」とは制御信号が入った状態の時にスイッチが開くタイプを示す。そして「トランスファー型スイッチ」とは共通端子と２つの出力端子（メーク側とブレーク側）をもち、制御信号が入った状態の時に共通端子とメーク側が接続状態になり、制御信号が入っていない状態の時に共通端子とブレーク側が接続状態になるタイプを示す。上記のスイッチＳ１〜Ｓ１４は、トランスファー型スイッチである。
差動対ＩＮＮ１のＮチャンネルＭＯＳトランジスタＭＮ１１、ＭＮ１２は、正転入力端子Ｉｎ＋および反転入力端子に接続される。なお、反転入力端子は、出力端子Ｖｏｕｔに接続され、出力端子の電圧がフィードバックされる端子である。差動対ＩＮＰ１を構成するＰチャンネルＭＯＳトランジスタＭＰ１１、ＭＰ１２は、正転入力端子Ｉｎ＋および反転入力端子に接続される。
スイッチＳ１は、ＰチャンネルＭＯＳトランジスタＭＰ１５、ＭＰ１６の共通接続されたゲートと、ＰチャンネルＭＯＳトランジスタＭＰ１３とＭＰ１４の各々のドレインの接続を切り替える。ここで、スイッチＳ１の共通端子側はＰチャンネルＭＯＳトランジスタＭＰ１５、ＭＰ１６の共通接続されたゲートに接続され、ブレーク端子はＰチャンネルＭＯＳトランジスタＭＰ１３のドレインに接続され、メーク端子はＰチャンネルＭＯＳトランジスタＭＰ１４のドレインに接続される。
スイッチＳ２は、ＮチャンネルＭＯＳトランジスタＭＮ１５、ＭＮ１６の共通接続されたゲートと、ＮチャンネルＭＯＳトランジスタＭＮ１３とＭＮ１４の各々のドレインの接続を切り替える。ここで、スイッチＳ２の共通端子側はＮチャンネルＭＯＳトランジスタＭＮ１５、ＭＮ１６の共通接続されたゲートに接続され、ブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ１３のドレインに接続され、メーク端子はＮチャンネルＭＯＳトランジスタＭＮ１４のドレインに接続される。
ＰチャンネルＭＯＳトランジスタＭＰ１５、ＭＰ１６は、ソース同士が共通接続されている。ＰチャンネルＭＯＳトランジスタＭＰ１５、ＭＰ１６のソースは、正電源（高位側電源）ＶＤＤに接続されている。ＰチャンネルＭＯＳトランジスタＭＰ１５、ＭＰ１６は、フォールデッドカスコード接続の能動負荷として働く。
ＮチャンネルＭＯＳトランジスタＭＮ１５、ＭＮ１６は、同じくソース同士が互いに共通接続されている。ＮチャンネルＭＯＳトランジスタＭＮ１５、ＭＮ１６のソースは、負電源（低位側電源）ＶＳＳに接続される。ＮチャンネルＭＯＳトランジスタＭＮ１５、ＭＮ１６は、フォールデッドカスコード接続の能動負荷として働く。
ＰチャンネルＭＯＳトランジスタＭＰ１３、ＭＰ１４は、各々のゲートが互いに共通接続され、バイアス端子のＢＰ２に接続される。ＰチャンネルＭＯＳトランジスタＭＰ１３、ＭＰ１４のソースは各々、ＰチャンネルＭＯＳトランジスタＭＰ１５、ＭＰ１６の各々のドレインに接続される。
ＮチャンネルＭＯＳトランジスタＭＮ１３、ＭＮ１４は、各々のゲートが互いに共通接続され、バイアス端子のＢＮ２に接続される。ＮチャンネルＭＯＳトランジスタＭＮ１３、ＭＮ１４のソースは各々、ＮチャンネルＭＯＳトランジスタＭＮ１５、ＭＮ１６の各々のドレインに接続される。
スイッチＳ３は、出力段を構成するＰチャンネルＭＯＳトランジスタＭＰ１８のゲートと、ＰチャンネルＭＯＳトランジスタＭＰ１３、ＭＰ１４の各々のドレインの接続を切り替える。ここで、スイッチＳ３の共通端子側はＰチャンネルＭＯＳトランジスタＭＰ１８ゲートに接続され、ブレーク端子はＰチャンネルＭＯＳトランジスタＭＰ１４のドレインに接続され、メーク端子はＰチャンネルＭＯＳトランジスタＭＰ１３のドレインに接続される。
スイッチＳ４は、出力段を構成するＮチャンネルＭＯＳトランジスタＭＮ１８のゲートと、ＮチャンネルＭＯＳトランジスタＭＮ１３、ＭＮ１４の各々のドレインの接続を切り替える。ここで、スイッチＳ４の共通端子側はＮチャンネルＭＯＳトランジスタＭＮ１８ゲートに接続され、ブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ１４のドレインに接続され、メーク端子はＮチャンネルＭＯＳトランジスタＭＮ１３のドレインに接続される。
スイッチＳ５は、位相補償容量のＣ１１の一端と、ＰチャンネルＭＯＳトランジスタＭＰ１５、ＭＰ１６の各々のドレインとを切り替える。ここで、スイッチＳ５の共通端子側は位相補償容量Ｃ１１の一端に接続され、ブレーク端子はＰチャンネルＭＯＳトランジスタＭＰ１６のドレインに接続され、メーク端子はＰチャンネルＭＯＳトランジスタＭＰ１５のドレインに接続される。
スイッチＳ６は、位相補償容量のＣ１２の一端と、ＮチャンネルＭＯＳトランジスタＭＮ１５、ＭＮ１６の各々のドレインとを切り替える。ここで、スイッチＳ６の共通端子側は位相補償容量Ｃ１２の一端に接続され、ブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ１６のドレインに接続され、メーク端子はＮチャンネルＭＯＳトランジスタＭＮ１５のドレインに接続される。
スイッチＳ７は、定電圧源ＢＰ１１と、ＰチャンネルＭＯＳトランジスタＭＰ１７、ＭＰ１９の各々のゲートとを切り替える。ここで、スイッチＳ７の共通端子側は定電圧源ＢＰ１１に接続され、ブレーク端子はＰチャンネルＭＯＳトランジスタＭＰ１７のゲートに接続され、メーク端子はＰチャンネルＭＯＳトランジスタＭＰ１９のゲートに接続される。
スイッチＳ８は、定電圧源ＢＰ１２と、ＰチャンネルＭＯＳトランジスタＭＰ１９、ＭＰ１７の各々のゲートとを切り替える。ここで、スイッチＳ８の共通端子側は定電圧源ＢＰ１２に接続され、ブレーク端子はＰチャンネルＭＯＳトランジスタＭＰ１９のゲートに接続され、メーク端子はＰチャンネルＭＯＳトランジスタＭＰ１７のゲートに接続される。
スイッチＳ９は、定電圧源ＢＮ１２と、ＮチャンネルＭＯＳトランジスタＭＮ１７、ＭＮ１９の各々のゲートとを切り替える。ここで、スイッチＳ９の共通端子側は定電圧源ＢＮ１１に接続され、ブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ１７のゲートに接続され、メーク端子はＮチャンネルＭＯＳトランジスタＭＮ１９のゲートに接続される。
スイッチＳ１０は、定電圧源ＢＮ１１と、ＮチャンネルＭＯＳトランジスタＭＮ１９、ＭＮ１７の各々のゲートとを切り替える。ここで、スイッチＳ１０の共通端子側は定電圧源ＢＮ１２に接続され、ブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ１９のゲートに接続され、メーク端子はＮチャンネルＭＯＳトランジスタＭＰ１７のゲートに接続される。
ＰチャンネルＭＯＳトランジスタＭＰ１９のソースとＮチャンネルＭＯＳトランジスタＭＮ１９のドレインを共通接続してＰチャンネルＭＯＳトランジスタＭＰ１３のドレインに接続する。また、ＰチャンネルＭＯＳトランジスタＭＰ１９のドレインとＮチャンネルＭＯＳトランジスタＭＮ１９のソースを共通接続してＮチャンネルＭＯＳトランジスタＭＮ１３のドレインに接続する。
ＰチャンネルＭＯＳトランジスタＭＰ１７のソースとＮチャンネルＭＯＳトランジスタＭＮ１７のドレインを共通接続してＰチャンネルＭＯＳトランジスタＭＰ１４のドレインに接続する。また、ＰチャンネルＭＯＳトランジスタＭＰ１７のドレインとＮチャンネルＭＯＳトランジスタＭＮ１７のソースを共通接続してＮチャンネルＭＯＳトランジスタＭＮ１４のドレインに接続する。
スイッチＳ１１は、その共通端子を入力端子Ｉｎ＋に接続される。スイッチＳ１１のメーク端子はＮチャンネルＭＯＳトランジスタＭＮ１１のゲートに、ブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ１２のゲートにそれぞれ接続されている。
スイッチＳ１２は、その共通端子を出力端子Ｖｏｕｔに接続される。スイッチＳ１２のブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ１１のゲートに接続され、メーク端子はＮチャンネルＭＯＳトランジスタＭＮ１２のゲートに接続されている。即ち、スイッチＳ１１は、Ｎチャンネル差動対の正転入力信号を切り替え、スイッチＳ１２は、Ｎチャンネル差動対の反転入力信号を切り替える。
スイッチＳ１３は、その共通端子を入力端子Ｉｎ＋に接続される。スイッチＳ１３のメーク端子はＰチャンネルＭＯＳトランジスタＭＰ１１のゲートに接続され、ブレーク端子はＰチャンネルＭＯＳトランジスタＭＰ１２のゲートに接続されている。スイッチＳ１４は、その共通端子を出力端子Ｖｏｕｔに接続される。
スイッチＳ１４のブレーク端子はＰチャンネルＭＯＳトランジスタＭＰ１１のゲートに接続され、メーク端子はＰチャンネルＭＯＳトランジスタＭＰ１２のゲートに接続されている。即ち、スイッチＳ１３は、Ｐチャンネル差動対の正転入力信号を切り替え、スイッチＳ１４は、Ｐチャンネル差動対の反転入力信号を切り替える。
定電流源Ｉ１1は、共通に接続されるＮチャンネルＭＯＳトランジスタＭＮ１１、ＭＮ１２のソースと負電源ＶＳＳとの間に接続される。定電流源Ｉ１2は、共通に接続されるＰチャンネルＭＯＳトランジスタＭＰ１１、ＭＰ１２のソースと正電源ＶＤＤとの間に接続される。
出力トランジスタのＰチャンネルＭＯＳトランジスタＭＰ１８のソースは正電源ＶＤＤに接続され、ＮチャンネルＭＯＳトランジスタＭＮ１８のソースは負電源ＶＳＳに接続される。また、ＰチャンネルＭＯＳトランジスタＭＰ１８のドレインとＮチャンネルＭＯＳトランジスタＭＮ１８のドレインと位相補償容量Ｃ１１の他端と位相補償容量Ｃ１２の他端の各々を共通接続して出力端子Ｖｏｕｔとする。
このように構成された本実施の形態の動作について以下に説明する。図１の回路図において、全てのスイッチＳ１〜Ｓ１４は連動して動作する。このスイッチＳ１〜Ｓ１４は、全てのスイッチがブレーク状態、あるいは全てのスイッチがメーク状態のどちらかの状態をとるものとする。
スイッチＳ１は、ＰチャンネルＭＯＳトランジスタＭＰ１５とＭＰ１６で構成される能動負荷の閾値電圧（Ｖｔ）バラツキで生じるオフセット電圧を切り替えることが可能である。同様に、スイッチＳ２は、ＮチャンネルＭＯＳトランジスタＭＮ１５とＭＮ１６で構成される能動負荷の閾値電圧（Ｖｔ）バラツキで生じるオフセット電圧を切り替えることが可能である。
また、スイッチＳ１１とＳ１２は、Ｎチャンネル差動対のトランジスタのＭＮ１１とＭＮ１２の閾値電圧（Ｖｔ）バラツキで生じるオフセット電圧を切り替えることが可能である。同様に、スイッチＳ１３とＳ１４は、Ｐチャンネル差動対のトランジスタのＭＰ１１とＭＰ１２の閾値電圧（Ｖｔ）バラツキで生じるオフセット電圧を切り替えることが可能である。
図１の回路構成において、アンプのオフセット電圧のほとんどは、４つのバラツキ要因で決定される。この４つのバラツキ要因とは、ＰチャンネルＭＯＳトランジスタＭＰ１５とＭＰ１６で構成される能動負荷の閾値電圧（Ｖｔ）バラツキ、ＮチャンネルＭＯＳトランジスタＭＮ１５とＭＮ１６で構成される能動負荷の閾値電圧（Ｖｔ）バラツキ、Ｎチャンネル差動対のＮチャンネルＭＯＳトランジスタＭＮ１１、ＭＮ１２の閾値電圧（Ｖｔ）バラツキ及びＰチャンネル差動対のＰチャンネルＭＯＳトランジスタＭＰ１１、ＭＰ１２の閾値電圧（Ｖｔ）バラツキである。
従って、これら４つの要因から発生するオフセット電圧は、上述したようにスイッチＳ１、Ｓ２、Ｓ１１〜Ｓ１４を切り替えることにより理想電圧に対し各々逆の極性に現れる。これら４つの要因で発生するオフセット電圧をＶｏｓとし、入力電圧をＶＩＮとすると、出力電圧ＶＯは、スイッチを切り替える毎に、
ＶＯ＝ＶＩＮ±Ｖｏｓ ・・・（１）
となる。ここで「±」で示した極性は、スイッチの２つの状態により、一方のスイッチ状態の時に「＋」、他方のスイッチ状態の時に「−」になる。つまり、スイッチＳ１〜Ｓ１４がブレーク状態のときにＶＯ＝ＶＩＮ＋Ｖｏｓであれば、メーク状態の時にはＶＯ＝ＶＩＮ−Ｖｏｓとなる。ブレーク状態のときにＶＯ＝ＶＩＮ―Ｖｏｓであればメーク状態でＶＯ＝ＶＩＮ＋Ｖｏｓとなる。この極性は、元々アンプがもつオフセット電圧により異なる。
ここで、単純にスイッチＳ１、Ｓ２、Ｓ１１〜Ｓ１４を切り替えただけでは演算増幅器として正常に動作しない。このスイッチの切り替えにより、他の回路接続も切り替える必要がある。一つにはスイッチＳ１とＳ２を切り替えに伴い、能動負荷の入出力が切り替わるので、次段への接続を変える必要がある。これを切り替えるのがスイッチＳ３とＳ４である。ここで問題になるのが出力トランジスタのＭＰ１８とＭＮ１８のアイドリング電流である。すなわちスイッチＳ３とＳ４を切り替えると出力トランジスタのＭＰ１８とＭＮ１８のゲート電位が変動してしまい、アイドリング電流も結果として変動してしまうからである。これを防ぐためにバイアス電圧ＢＰ１１とＢＰ１２、およびＢＮ１１とＢＮ１２の各々２系統のバイアス電圧を用意して、これらをスイッチＳ７〜Ｓ１０で切り替える。これにより、スイッチＳ１、Ｓ２を切り替えても出力トランジスタのアイドリング電流は変化しないようにすることが可能である。更には位相補償容量Ｃ１１、Ｃ１２が接続されているノードの極性に変動に対応するため、これもスイッチで切り替える必要がある。このためのスイッチがＳ５とＳ６である。
同様にして、中間段のアイドリング電流（ＭＰ１３〜ＭＰ１６、及びＭＮ１３〜ＭＮ１６の各ドレイン電流）の変動防止のためにもバイアス電圧ＢＰ１１とＢＰ１２、およびＢＮ１１とＢＮ１２の各々２系統のバイアス電圧をスイッチＳ７〜Ｓ１０で切り替える。
以上のようにスイッチを動作させることにより、スイッチを切り替えて入力を変化させてもアンプとしてのバイアス状態を変動させることなく、（1）式で示したようにオフセット電圧の極性を入れ替えることが可能になる。
ここで、アンプのバイアス電流設計について説明を行う。この図１におけるＮチャンネルＭＯＳトランジスタＭＮ１９とＰチャンネルＭＯＳトランジスタＭＰ１９、及びＮチャンネルＭＯＳトランジスタＭＮ１７とＰチャンネルＭＯＳトランジスタＭＰ１７は、浮遊定電流源として働き、以下のような動作をする。
まず中間段１２のアイドリング電流を、浮遊電流源を使って解析する。この中間段１２の回路構成において、以下のようにして浮遊定電流源の値を求める。定電圧源ＢＰ１２の電圧Ｖ（ＢＰ１２）は、ＰチャンネルＭＯＳトランジスタＭＰ１５とＰチャンネルＭＯＳトランジスタＭＰ１９の各々のゲートとソース間電圧の和に等しい。それぞれのゲート・ソース間電圧をＶＧＳ（ＭＰ１５）、ＶＧＳ（ＭＰ１９）とすると、
Ｖ（ＢＰ１２）＝ＶＧＳ（ＭＰ１５）＋ＶＧＳ（ＭＰ１９）・・・（２）
となる。この（２）式において、ゲートとソース間電圧は次式で示される。
ＶＧＳ＝（２ＩＤ／β）１／２＋Ｖｔ・・・（３）
ここで、β＝（Ｗ／Ｌ）・μ・ＣＯであり、Ｗはゲート幅、Ｌはゲート長、μは移動度、ＣＯは単位面積当たりのゲート酸化膜容量、Ｖｔはしきい値ＩＤは、ドレイン電流を示すものとする。
差動対トランジスタのＭＮ１１とＭＮ１２がアンプ動作している場合は両方のドレイン電流が等しい。従って、その各々のドレイン電流はＩ１１／２となる。ＰチャンネルＭＯＳトランジスタＭＰ１５のドレイン電流は差動段の電流とＰチャンネルＭＯＳトランジスタＭＰ１３のドレイン電流の和の電流が流れる。一般的には浮遊電流源を構成しているＭＰ１９とＭＮ１９のドレイン電流が等しくなるようにＢＰ１１、ＢＰ１２、ＢＮ１１、ＢＮ１２のバイアス電圧を決定する。よって、中間段のアイドリング電流となるＰチャンネルＭＯＳトランジスタＭＰ１３のドレイン電流Ｉｉｄｌｅ（ＭＰ１３）は、以下の式のようになる。
Figure 2008078987
 となる。ここではＶ（ＢＰ１２）の詳細な回路は示さないが、この上記式をＩｉｄｌｅ（ＭＰ１３）について解くことが可能である。実際の式は非常に複雑な式となるので、ここではその式は省略する。
同様にして、定電圧源ＢＮ１２の電圧Ｖ（ＢＮ１２）は、ＮチャンネルＭＯＳトランジスタＭＮ１９とＰチャンネルＭＯＳトランジスタＭＰ１９の各々のドレイン電流が等しくなるように設定する。以上のようにして、中間段の浮遊定電流源を設定する。
ここで、定電圧源ＢＮ１２と定電圧源ＢＰ１２は、２個のＭＯＳトランジスタと定電流源を使って構成することにより素子バラツキによる変動に強くなる。その理由は、上述した（４）式の左辺のＶ（ＢＰ１２）式に右辺と同じ「２Ｖｔ」という項がでるため、この項が左辺と右辺で消去されるためである。（具体回路例は図示せず。）
同様な方法で最終段のアイドリング電流（出力段ＰチャンネルＭＯＳトランジスタＭＰ１８とＮチャンネルＭＯＳトランジスタＭＮ１８のアイドリング電流をＢＰ１１とＢＮ１１で決定することが可能である。
このように本実施の形態によれば、浮遊電流源に与えるバイアス電圧を２種類設定し、スイッチＳ１〜Ｓ１４をブレーク状態、メーク状態で切り替えながら動作させることにより、液晶表示装置上でオフセット電圧の極性を反転させながらフレームを表示させることが可能となる。したがって、視覚上、オフセット電圧が発生していないような画像を表示することが可能となる。
実施の形態２
図２は、本発明の実施の形態２の演算増幅器を示す回路図である。図２において図１を用いて説明した部分と同じ部分に関しては同一の符号を付しその説明を省略する。図２に示す回路図は図１に示した回路からスイッチを削減した例を示すものである。
図２を参照すると、ＰチャンネルＭＯＳトランジスタＭＰ２７のソースとＮチャンネルＭＯＳトランジスタＭＮ２７のドレインの共通接続ノードは、図１におけるＰチャンネルＭＯＳトランジスタＭＰ１４のドレインから切り離し、スイッチＳ３の共通端子に接続する。またＰチャンネルＭＯＳトランジスタＭＰ２７のドレインとＮチャンネルＭＯＳトランジスタＭＮ２７のソースの共通接続ノードは図１におけるＮチャンネルＭＯＳトランジスタＭＮ１４のドレインから切り離し、スイッチＳ４の共通端子に接続する。この接続により定電圧源ＢＰ１２はＰチャンネルＭＯＳトランジスタＭＰ２７のゲートに固定に接続し、定電圧源ＢＮ１２はＮチャンネルＭＯＳトランジスタＭＮ２７のゲートに固定に接続することが可能になる。
同様にして、ＰチャンネルＭＯＳトランジスタＭＰ２９のソースとＮチャンネルＭＯＳトランジスタＭＮ２９のドレインの共通接続ノードは図１におけるＰチャンネルＭＯＳトランジスタＭＰ１３のドレインから切り離し、スイッチＳ７の共通端子に接続する。またＰチャンネルＭＯＳトランジスタＭＰ２９のドレインとＮチャンネルＭＯＳトランジスタＭＮ２９のソースの共通接続ノードは図１におけるＮチャンネルＭＯＳトランジスタＭＮ１３のドレインから切り離し、スイッチＳ８の共通端子に接続する。この接続により定電圧源ＢＰ１１はＰチャンネルＭＯＳトランジスタＭＰ２９のゲートに固定に接続し、定電圧源ＢＮ１１はＮチャンネルＭＯＳトランジスタＭＮ２９のゲートに固定に接続することが可能になる。
なお、この実施の形態において、ＢＰ１１、ＢＰ１２、ＢＮ１１、ＢＮ１２を構成するバイアス回路は常時オン状態のスイッチを含むことを特徴とする。（図示せず）
図２の本実施の形態は、図１の回路構成において、スイッチの数を減らすために工夫した回路構成である。すなわちスイッチの入れる箇所を若干変更することにより、トランスファー型スイッチの数を１４個から２個減らすことができ、合計１２個のトランスファー型スイッチで構成が可能になる。なお、本実施の形態においてスイッチにはバイアス電流が流れる。そのため、この影響を小さくするため、ＢＰ１１、ＢＰ１２、ＢＮ１１、ＢＮ１２を構成するバイアス回路は常時オン状態のスイッチを挿入してバイアス電流の安定化を図るものとする。前述したように、スイッチの挿入箇所以外は全て実施の形態１と同じなので、基本的な動作も実施の形態１と同じである。従って、その詳細な動作の説明は省略する。
実施の形態3
図３は、本発明の実施の形態３の演算増幅器を示す回路図である。実施の形態３では、図２における中間段浮遊電流を構成するＰチャンネルＭＯＳトランジスタＭＰ２９とＮチャンネルＭＯＳトランジスタＭＮ２９の接続状態を変更して、別のタイプの浮遊電流源を構成している。
図３を参照すると、本実施例における浮遊電流源は、ゲート同士が共通接続されたＮチャンネルＭＯＳトランジスタＭＮ３９、ＭＮ３１０と、ゲート同士が共通接続されたＰチャンネルＭＯＳトランジスタＭＰ３９、ＭＰ３１０と、正側がＰチャンネルＭＯＳトランジスタＭＰ３１０のゲートとドレインに共通接続され、負側がＧＮＤ電位に接続された第定電圧源ＢＮ１１と、一端が正電源端子ＶＤＤに接続され、他端がＮチャンネルＭＯＳトランジスタＭＮ３１０のゲートとドレインに共通接続された定電流源Ｉ３３とから構成されている。
ＮチャンネルＭＯＳトランジスタＭＮ３１０のソースとＰチャンネルＭＯＳトランジスタＭＰ３１０のソースとを共通接続し、ＭＯＳトランジスタＭＮ３９のソースとＰチャンネルＭＯＳトランジスタＭＰ３９のソースとを共通接続すると、ＮチャンネルＭＯＳトランジスタＭＮ５９のドレインとＰチャンネルＭＯＳトランジスタＭＰ３９のドレインが各々浮遊電流源の両端子となる。この浮遊電流源を、図２におけるＰチャンネルＭＯＳトランジスタＭＰ２９とＮチャンネルＭＯＳトランジスタＭＮ２９と定電圧源ＢＮ１１とＢＰ１１とから構成される浮遊電流源に置き換える。これ以外の接続条件は図２と同じなので、その説明を省略する。なお、この実施の形態において、ＢＰ１２、ＢＮ１２を構成するバイアス回路は常時オン状態のスイッチを含むことを特徴とする。（図示せず）
基本的にはＭＯＳトランジスタにおいてドレイン電流とソース電流は等しい。従って、直列に接続されたＮチャンネル型ＭＯＳトランジスタＭＮ３１０とＰチャンネル型ＭＯＳトランジスタＭＰ３１０は、それぞれ同じドレイン電流で動作する。すなわち定電流源Ｉ３３がそれぞれのドレイン電流となる。同様にして直列に接続されたＮチャンネル型ＭＯＳトランジスタＭＮ３９とＰチャンネル型ＭＯＳトランジスタＭＰ３９の各々のドレイン電流は等しい。
ここで、定電圧源ＢＮ１１はＰチャンネル型ＭＯＳトランジスタＭＰ３１０とＮチャンネル型ＭＯＳトランジスタＭＮ３１０の動作電圧を決めるバイアス電圧で、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１０のソース電位が丁度ＶＤＤ／２になるようにＢＮ１１を決定するのが最も好ましい。
ここで、Ｎチャンネル型ＭＯＳトランジスタＭＮ３９とＮチャンネル型ＭＯＳトランジスタＭＮ３１０とはゲート長Ｌ、ゲート幅Ｗが、同じＷ／Ｌのディメンジョンで構成されている。また、Ｐチャンネル型ＭＯＳトランジスタＭＰ３１０とＰチャンネル型ＭＯＳトランジスタＭＰ３９とは同じＷ／Ｌのディメンジョンで構成されているものとする。Ｐチャンネル型ＭＯＳトランジスタＭＰ３１０のゲートとソース間にかかる電圧ＶＧＳ（ＭＰ３１０）とＮチャンネル型ＭＯＳトランジスタＭＮ３１０のゲートとソースにかかる電圧ＶＧＳ（ＭＮ３１０）の和はＰチャンネル型ＭＯＳトランジスタＭＰ５９のソースとゲートにかかる電圧ＶＧＳ（ＭＰ３９）とＮチャンネル型ＭＯＳトランジスタＭＮ３９のゲートとソースにかかる電圧ＶＧＳ（ＭＮ３９）の和と等しくなる。数式で示すと、
ＶＧＳ（ＭＰ３１０）＋ＶＧＳ（ＭＮ３１０）＝ＶＧＳ（ＭＰ３９）＋ＶＧＳ（ＭＮ３９）・・・（５）

となる。そして、ゲートとソース間電圧は前述したように（２）式で示すことができるので、
Figure 2008078987
そして、Ｎチャンネル型ＭＯＳトランジスタＭＮ３９のドレイン電流ＩＤ（ＭＮ３９）とＰチャンネル型ＭＯＳトランジスタＭＰ５９のドレイン電流ＩＤ（ＭＰ３９）は等しいので、結果として、
ＩＤ（ＭＮ３９）＋ＩＤ（ＭＰ３９）＝Ｉ３３
となり、浮遊型の定電流源が実現できる。
なお、本実施の形態においてもスイッチにはバイアス電流が流れる。そのため、この影響を小さくするため、ＢＰ１２、ＢＮ１２を構成するバイアス回路は常時オン状態のスイッチを挿入してバイアス電流の安定化を図るものとする。
以上の実施の形態で説明したスイッチに関し、実際の電子回路にてスイッチを実現させるための具体例を図４に示す。図４（ａ）、（ｂ）及び（ｃ）に示すように、メーク型のスイッチはその両端が、ＮチャンネルＭＯＳトランジスタ又はＰチャンネルＭＯＳトランジスタの各々ドレイン／ソースに対応する。そして、スイッチのオン／オフの制御はゲートで行うものとする。ここでＮチャンネルＭＯＳトランジスタの場合はゲートがハイレベルの時にスイッチが閉じ、ゲートがローレベル時にスイッチがオフする。ＰチャンネルＭＯＳトランジスタの場合はその逆で、ゲートがローレベルの時にスイッチが閉じ、ゲートがハイレベル時にスイッチがオフする。図４（ｄ）は、ＮチャンネルとＰチャンネルを抱き合わせた回路でＮチャンネルとＰチャンネルの各々のドレインとソースを共通接続し、各々のゲートに対してはインバータを使って逆位相の信号で駆動するタイプを示す。この場合は、ＮチャンネルＭＯＳトランジスタのゲートがハイレベルの時ＰチャンネルＭＯＳトランジスタのゲートはインバータによりローレベルとなり、その両方がオンする。すなわちスイッチがオンする。逆にＮチャンネルＭＯＳトランジスタのゲートがローレベルの時Ｐチャンネルのゲートはインバータによりハイレベルとなり、その両方がオフする。すなわちスイッチがオフする。
また、図４（ｆ）に示すトランスファー型スイッチの場合は、２つのＮチャンネルＭＯＳトランジスタのソースを共通としてトランスファースイッチの共通端子とし、その２つのＮチャンネルＭＯＳトランジスタの各々のドレインがメーク／ブレーク端子となる。そして、その各々のゲートはインバータを使って、逆位相で駆動するものとする。すなわち一方のゲートがハイレベルの時に他方のゲートはローレベルになる。また、図４（ｇ）に示す２つのＰチャンネルＭＯＳを使ったトランスファースイッチは同じくソースを共通にし、２つのＰチャンネルＭＯＳトランジスタのソースを共通をしてトランスファースイッチの共通端子とし、その２つのＰチャンネルＭＯＳトランジスタの各々のドレインがメーク／ブレーク端子となる。この時、これら２つのＰチャンネルＭＯＳトランジスタの各々のゲートはインバータを使って、逆位相で駆動するものとする。
図４（ｈ）にＮチャンネルとＰチャンネルを抱き合わせた回路を使った場合のトランスファースイッチを示す。トランスファー側の２つの端子に対し、各々ＮチャンネルとＰチャンネルの共通接続されたドレインが接続され、これら４つのソースを共通接続してスイッチの共通端子とする。そして抱き合わせていないＭＯＳトランジスタ同士のＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタのゲートを共通接続し、その共通接続されたゲートをインバータにより逆位相で駆動するものとする。このトランスファースイッチの動作は、基本的には上述したメーク型／ブレーク型の組み合わせであるので動作説明を省略する。
またここでスイッチとしてＮチャンネルＭＯＳトランジスタを使うか、ＰチャンネルＭＯＳトランジスタを使うか、またはＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタの抱き合わせ回路を使うかの判断基準は、スイッチの電位による。例えば、電源電圧をＶＤＤとすると、スイッチにかかる電圧がほぼＶＤＤ／２より高い場合はＰチャンネルＭＯＳトランジスタを使用し、逆にスイッチにかかる電圧がほぼＶＤＤ／２より低い場合はＮチャンネルＭＯＳトランジスタを使用し、更に、ＶＳＳ（ＧＮＤ）からＶＤＤまで全入力電圧範囲で動作させる必要がある場合はＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタの抱き合わせ回路を使用する。
図１〜図３の例だと、Ｓ１１〜Ｓ１４はＶＳＳ（ＧＮＤ）からＶＤＤまで全入力電圧範囲で動作させる必要があるので、図４（ｈ）のタイプを使う必要がある。また、スイッチＳ１はＶＤＤ電圧から約１〜２Ｖ程度下がった電位で動作するのでＰチャンネルＭＯＳトランジスタを使ったスイッチを使う。また、スイッチＳ２はＶＳＳ（ＧＮＤ）から約１〜２Ｖ程度上がった電位で動作するのでＮチャンネルＭＯＳトランジスタを使ったスイッチを使う。
変形例
図７は、図１乃至３に示した実施の形態の入力段１１を変形させた場合の入力段７１を示す回路図である。入力段７１は、Ｎチャンネルのトランジスタで構成されるＮチャンネル差動対ＩＮＮ７１、Ｐチャンネルのトランジスタで構成されるＰチャンネル差動対ＩＮＰ７１、定電流源Ｉ７１、Ｉ７２を有している。Ｎチャンネル差動対ＩＮＮ７１は、ＮチャンネルＭＯＳトランジスタＭＮ７１及びＭＮ７２を有している。Ｐチャンネル差動対ＩＮＰ７１は、ＰチャンネルＭＯＳトランジスタＭＰ７１及びＭＰ７２を有している。
差動対ＩＮＮ７１のＮチャンネルＭＯＳトランジスタＭＮ７１、ＭＮ７２は、正転入力端子Ｉｎ＋および反転入力端子に接続される。なお、反転入力端子は、出力端子Ｖｏｕｔに接続され、出力端子の電圧がフィードバックされる端子である。差動対ＩＮＰ７１を構成するＰチャンネルＭＯＳトランジスタＭＰ７１、ＭＰ７２は、正転入力端子Ｉｎ＋および反転入力端子に接続される。
スイッチＳ７１は、その共通端子を入力端子Ｉｎ＋に接続される。スイッチＳ７１のメーク端子はＮチャンネルＭＯＳトランジスタＭＮ７１及びＰチャンネルＭＯＳトランジスタＭＰ７１のゲートに、ブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ７２及びＰチャンネルＭＯＳトランジスタＭＰ７１のゲートにそれぞれ接続されている。
スイッチＳ７２は、その共通端子を出力端子Ｖｏｕｔに接続される。スイッチＳ７２のブレーク端子はＮチャンネルＭＯＳトランジスタＭＮ７１及びＰチャンネルＭＯＳトランジスタＭＰ７１のゲートに接続され、メーク端子はＮチャンネルＭＯＳトランジスタＭＮ７２及びＰチャンネルＭＯＳトランジスタＭＰ７２のゲートのゲートに接続されている。即ち、スイッチＳ７１は、Ｎチャンネル型、Ｐチャンネル型の２つの差動対の正転入力信号を切り替え、スイッチＳ７２は、２つの差動対の反転入力信号を切り替える。
定電流源Ｉ７1は、共通に接続されるＮチャンネルＭＯＳトランジスタＭＮ７１、ＭＮ７２のソースと負電源ＶＳＳとの間に接続される。定電流源Ｉ７2は、共通に接続されるＰチャンネルＭＯＳトランジスタＭＰ７１、ＭＰ７２のソースと正電源ＶＤＤとの間に接続される。なお、入力段以外の構成は図１乃至図３を用いて説明した回路と同様である為、その説明を省略する。
図７に示したように入力段を構成することで、全体として用いられているスイッチ数を更に減少させ、より回路面積を減少させることが可能となる。
以上に説明した本発明の実施形態の演算増幅器は、ＬＣＤソースドライバーの出力アンプ、又はγ補正を決定する階調電源回路に用いる演算増幅器に適する。これらの演算増幅器はオフセット電圧が極力小さい回路が要求され、何らかの手段でオフセットキャンセルが必要である。そのため本発明では従来回路に工夫を加え、簡単な回路構成で空間オフセットキャンセル回路を実現したものである。
本発明の演算増幅器を液晶表示装置におけるソースドライバーの出力アンプや、γ補正を決定する階調電源回路に使用し、１水平期間、または１フレーム期間等々の液晶駆動信号により前記スイッチを切り替える。これにより、演算増幅器で発生するオフセット電圧は空間的にばらまかれ、結果として人間の目をごまかして、見た目にはオフセット電圧のない綺麗な画像が得られる。もし、このオフセット電圧があると、縦すじ等の表示上の不具合が生じるが、本発明を用いることにより均一な階調が得られる。
以上、本発明の実施の形態に基づいて説明したが、本発明は上述の実施の形態に限らず、当業者において種々の変形をすることが可能である。
本発明の実施の形態１にかかる演算増幅器を示す回路図である。 本発明の実施の形態２にかかる演算増幅器を示す回路図である。 本発明の実施の形態３にかかる演算増幅器を示す回路図である。 本発明の実施の形態にかかるスイッチを示す図である。 従来の演算増幅器を示す回路図である。 従来の演算増幅器を示す回路図である。 本発明の演算増幅器の入力段の変形例を示す図である。
符号の説明
ＭＮ１１〜ＭＮ１９、ＭＮ２７，ＭＮ２９、ＭＮ３７、ＭＮ３９、ＭＮ３１０、ＭＮ７１
・・・ＮＭＯＳトランジスタ
ＭＰ１１〜ＭＰ１９、ＭＰ２７，ＭＰ２９、ＭＰ３７、ＭＰ３９、ＭＰ３１０、ＭＰ７１
・・・ＰＭＯＳトランジスタ
Ｓ１〜Ｓ１４、Ｓ７１、Ｓ７２ ・・・スイッチ
Ｉ１１、Ｉ１２、Ｉ３３ ・・・電流源

Claims (9)

  1. 第１導電型の第１のトランジスタ及び第２のトランジスタを有する第１の差動対と、
    第２導電型の第３のトランジスタ及び第４のトランジスタを有する第２の差動対と、
    第１の浮遊電流源と、
    第２の浮遊電流源と、
    第５のトランジスタ及び第６のトランジスタを有する出力段とを有し、
    前記第１及び第３のトランジスタに入力信号が与えられる場合は前記第１の浮遊電流源によって前記第５のトランジスタ及び第６のトランジスタに流れる電流を設定し、前記第２のトランジスタ及び第４のトランジスタに前記入力信号が与えられる場合は前記第２の浮遊電流源によって前記第５のトランジスタ及び第６のトランジスタに流れる電流を設定することを特徴とする演算増幅器。
  2. 前記第１の浮遊電流源には第１のバイアス電圧あるいは第２のバイアス電圧が選択的に与えられ、前記第２の浮遊電流源には第３のバイアス電圧あるいは第４のバイアス電圧が選択的に与えられることを特徴とする請求項１に記載の演算増幅器。
  3. 前記第１の浮遊電流源あるいは第２の浮遊電流源を前記第５のトランジスタ及び第６のトランジスタに選択的に接続する第１及び第２のスイッチ素子を有することを特徴とする請求項１あるいは２に記載の演算増幅器。
  4. 前記第１の浮遊電流源は第１導電型の第７のトランジスタ及び第２導電型の第８のトランジスタを有し、前記第７のトランジスタのソースと第８のトランジスタのドレインが共通接続され、前記第７のトランジスタのドレインと前記第８のトランジスタのソースが共通接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の演算増幅器。
  5. 前記第２の浮遊電流源は第１導電型の第９のトランジスタ及び第２導電型の第１０のトランジスタを有し、前記第９のトランジスタのソースと第１０のトランジスタのドレインが共通接続され、前記第９のトランジスタのドレインと前記第１０のトランジスタのソースが共通接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の演算増幅器。
  6. 前記第２の浮遊電流源は、ゲートが共通接続された第１導電型の第１１、第１２のトランジスタ及びゲートが共通接続された第２導電型の第１３、第１４のトランジスタを有し、
    前記第１１のトランジスタと第１３のトランジスタのソース同士が接続され、前記第１２のトランジスタと第１４のトランジスタのソース同士が接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の演算増幅器。
  7. 前記第１の浮遊電流源に与えられる前記第１あるいは第２のバイアス電圧の選択、及び前記第２の浮遊電流源に与えられる前記第３あるいは第４のバイアス電圧の選択は前記入力信号が与えられるトランジスタに基づいて行われることを特徴とする請求項２乃至６のいずれか１項に記載の演算増幅器。
  8. 前記演算増幅器は、前記第１および第２の差動対に接続される能動負荷部を有し、当該能動負荷部は前記入力信号が与えられるトランジスタに応じて能動負荷素子を切り替えることを特徴とする請求項１乃至７のいずれか１項に記載の演算増幅器。
  9. 請求項1乃至８の演算増幅器を用いて液晶表示装置を駆動する液晶表示装置の駆動方法。
JP2006255655A 2006-09-21 2006-09-21 演算増幅器及び液晶表示装置の駆動方法 Expired - Fee Related JP4996185B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006255655A JP4996185B2 (ja) 2006-09-21 2006-09-21 演算増幅器及び液晶表示装置の駆動方法
US11/902,169 US7920025B2 (en) 2006-09-21 2007-09-19 Operational amplifier and method of driving liquid crystal display
CN2007101527854A CN101154928B (zh) 2006-09-21 2007-09-21 运算放大器及驱动液晶显示器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006255655A JP4996185B2 (ja) 2006-09-21 2006-09-21 演算増幅器及び液晶表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2008078987A true JP2008078987A (ja) 2008-04-03
JP4996185B2 JP4996185B2 (ja) 2012-08-08

Family

ID=39224427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006255655A Expired - Fee Related JP4996185B2 (ja) 2006-09-21 2006-09-21 演算増幅器及び液晶表示装置の駆動方法

Country Status (3)

Country Link
US (1) US7920025B2 (ja)
JP (1) JP4996185B2 (ja)
CN (1) CN101154928B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303121A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 演算増幅器回路、その演算増幅器回路を用いた液晶表示装置の駆動方法
JP2012004671A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 電流源回路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009042428A (ja) * 2007-08-08 2009-02-26 Nec Electronics Corp 増幅回路および表示装置
KR100980347B1 (ko) * 2008-09-05 2010-09-06 주식회사 실리콘웍스 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로
CN101840673B (zh) * 2009-03-20 2012-05-02 奇景光电股份有限公司 放大器与应用该放大器的源极驱动器
JP2011166555A (ja) * 2010-02-12 2011-08-25 Renesas Electronics Corp ソースドライバ及び液晶表示装置
KR101223481B1 (ko) * 2010-08-30 2013-01-17 매그나칩 반도체 유한회사 오버드라이빙 회로를 포함하는 연산증폭기
US9417649B2 (en) * 2013-10-04 2016-08-16 Omron Management Center Of America, Inc. Method and apparatus for a floating current source
JP2017098594A (ja) * 2015-11-18 2017-06-01 シナプティクス・ジャパン合同会社 オーバードライブアンプ及び半導体装置
CN106341120B (zh) * 2016-09-23 2018-04-06 京东方科技集团股份有限公司 输出缓冲器及其工作方法、源极驱动器和显示面板
US10193507B1 (en) * 2017-07-31 2019-01-29 Analog Devices Global Current switching circuit
CN113284447B (zh) * 2020-02-19 2023-01-10 合肥京东方光电科技有限公司 显示驱动电路及其驱动方法、和显示装置
US11251760B2 (en) * 2020-05-20 2022-02-15 Analog Devices, Inc. Amplifiers with wide input range and low input capacitance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125116U (ja) * 1983-02-08 1984-08-23 ヤマハ株式会社 カレントミラ−回路
JPH06326529A (ja) * 1993-03-25 1994-11-25 Philips Electron Nv 線路間差動増幅器用結合駆動・加算回路
JPH07221566A (ja) * 1993-12-16 1995-08-18 Advanced Micro Devices Inc カレントミラー装置
JPH0969736A (ja) * 1995-08-31 1997-03-11 Seikosha Co Ltd 演算増幅器
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
WO2005006544A1 (en) * 2003-07-10 2005-01-20 Koninklijke Philips Electronics N. V. Operational amplifier with constant offset and apparatus comprising such an operational amplifier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885281B2 (ja) * 1996-11-20 1999-04-19 日本電気株式会社 Ｄｃオフセットキャンセル回路及びそれを用いた差動増幅回路
JP3550016B2 (ja) 1998-03-03 2004-08-04 株式会社 日立ディスプレイズ 液晶表示装置の駆動方法および映像信号電圧の出力方法
JP4291100B2 (ja) * 2003-10-01 2009-07-08 日本電気株式会社 差動増幅回路及びそれを用いた液晶表示装置の駆動回路
JP4412027B2 (ja) * 2004-03-29 2010-02-10 日本電気株式会社 増幅回路及び表示装置
JP2005354266A (ja) * 2004-06-09 2005-12-22 Nec Electronics Corp 電圧比較器回路
JP4605601B2 (ja) * 2005-05-16 2011-01-05 ルネサスエレクトロニクス株式会社 演算増幅器
JP4502212B2 (ja) * 2006-01-06 2010-07-14 ルネサスエレクトロニクス株式会社 差動増幅器とデータドライバ及び表示装置
JP4939096B2 (ja) * 2006-04-04 2012-05-23 ルネサスエレクトロニクス株式会社 増幅器及びこれを用いた駆動回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125116U (ja) * 1983-02-08 1984-08-23 ヤマハ株式会社 カレントミラ−回路
JPH06326529A (ja) * 1993-03-25 1994-11-25 Philips Electron Nv 線路間差動増幅器用結合駆動・加算回路
JPH07221566A (ja) * 1993-12-16 1995-08-18 Advanced Micro Devices Inc カレントミラー装置
JPH0969736A (ja) * 1995-08-31 1997-03-11 Seikosha Co Ltd 演算増幅器
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
WO2005006544A1 (en) * 2003-07-10 2005-01-20 Koninklijke Philips Electronics N. V. Operational amplifier with constant offset and apparatus comprising such an operational amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303121A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 演算増幅器回路、その演算増幅器回路を用いた液晶表示装置の駆動方法
JP2012004671A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 電流源回路

Also Published As

Publication number Publication date
CN101154928A (zh) 2008-04-02
JP4996185B2 (ja) 2012-08-08
US7920025B2 (en) 2011-04-05
CN101154928B (zh) 2011-06-08
US20080074405A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP4996185B2 (ja) 演算増幅器及び液晶表示装置の駆動方法
JP4605601B2 (ja) 演算増幅器
JP4861791B2 (ja) 演算増幅器及び表示装置
US8237693B2 (en) Operational amplifier, drive circuit, and method for driving liquid crystal display device
US7405622B2 (en) Operational amplifier with less offset
US7170351B2 (en) Differential AB class amplifier circuit and drive circuit using the same
JP4564285B2 (ja) 半導体集積回路
CN1992512B (zh) 差动放大器及采用了它的显示装置
KR101916224B1 (ko) 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치
US7514965B2 (en) Voltage comparator circuit with symmetric circuit topology
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
JP5273807B2 (ja) 差動増幅器回路
US20090289930A1 (en) Operational amplifier circuit and display panel driving apparatus
US20100033463A1 (en) Operational amplifier circuit and display panel driving apparatus
US20110205193A1 (en) Operational amplifier with decreased through current, and display panel driver and display device incorporating the same
JP2011050040A (ja) 演算増幅器及びそれを用いた半導体装置
US20110007058A1 (en) Differential class ab amplifier circuit, driver circuit and display device
JP2010041392A (ja) Ａｂ級増幅回路、及び表示装置
JP2005354266A (ja) 電圧比較器回路
JP2013141113A (ja) 電圧比較回路
JP3482159B2 (ja) 電源装置、及びこれを用いた液晶表示装置
JP3475903B2 (ja) 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器
JP2013207602A (ja) バイアス回路、半導体集積回路、及び表示装置
JP5198177B2 (ja) 表示用駆動装置
WO2012127956A1 (ja) 演算増幅器回路並びにそれを用いた表示パネルドライバ及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4996185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees