JPH07212181A - 表面実装型圧電部品の構造 - Google Patents

表面実装型圧電部品の構造

Info

Publication number
JPH07212181A
JPH07212181A JP1323094A JP1323094A JPH07212181A JP H07212181 A JPH07212181 A JP H07212181A JP 1323094 A JP1323094 A JP 1323094A JP 1323094 A JP1323094 A JP 1323094A JP H07212181 A JPH07212181 A JP H07212181A
Authority
JP
Japan
Prior art keywords
resonator
package
pedestal
adhesive
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1323094A
Other languages
English (en)
Inventor
Masabumi Harada
正文 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP1323094A priority Critical patent/JPH07212181A/ja
Publication of JPH07212181A publication Critical patent/JPH07212181A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【目的】製造容易にして表面実装に適し、接着剤が圧電
共振子の励振電極を汚す、或は該圧電共振子の励振部分
を固定して発振停止となる恐れのない構造を有する表面
実装型圧電部品を提供することを目的とする。 【構成】圧電素子の励振電極より延設した電極パッド上
にバンプを形成し、該バンプをパッケージ内部底面に設
けた導電部にフリップチップ方法により接続すると共
に、前記圧電素子とパッケージ内壁とを接着剤にて固定
した表面実装型圧電部品に於いて、前記パッケージの内
部底面に前記バンプと高さがほぼ同一の台座を、その端
部が前記圧電素子の外周部と重なるよう配設し、前記接
着剤が圧電共振子の励振電極を汚したり、該圧電共振子
の励振部分を固定して発振停止となる恐れのない構造を
有する表面実装型圧電部品とする。

Description

【発明の詳細な説明】
【０００１】
【産業上利用分野】本発明は大量生産による表面実装型
圧電部品の構造、殊に圧電共振子をパッケージに固定す
る構造に関する。
【０００２】
【従来の技術】弾性表面波（ＳＡＷ）共振子及びその封
止構造は図３（ａ），（ｂ）の平面図及びＡ―Ａ′断面
図に示す如く、圧電基板１上にアルミニウム等の導電性
材料を用いて入出力インタディジタルトラスジューサ
（ＩＤＴ）電極２及びその両側に反射器３，４を配置し
たＳＡＷ共振子５の裏面とパッケージ６を接着剤７にて
機械的に保持した後、前記ＩＤＴ電極２から延設した電
極リード部８，９の先端に設けた電極パッド１０，１１
から前記パッケージ６に設けた導電部１２，１３まで金
又はアルミニウムのワイヤ１４，１５で電気的に接続を
行ない、最後に蓋１６を被せて封止するのが一般的であ
った。尚、前記導電部１２，１３は、電子回路基板上の
配線パターンと電気的接続を可能とするために前記パッ
ケージ６側壁を貫通する導電パターンを介して該パッケ
ージ６の外部壁面に設けた外部電極と接続されている。
また、図３（ａ）は構成を明確にすべく蓋１６を省略し
ている。
【０００３】ところが、前記電極パッド１０，１１と導
電部１２，１３を電気的に接続しているワイヤ１４，１
５が細いため断線し易いという欠陥があった。更に、前
記ワイヤ１４，１５が、電極パッド１０，１１及び導電
部１２，１３と夫々短絡しないようにするための空間が
必要となるため、電子機器の小型化に伴う圧電部品の小
型化要求に対応できないという欠陥があった。
【０００４】そこで、上記欠陥を解決するため、これま
でＩＣの分野で行なわれていたフリップチップ方法によ
りＳＡＷ共振子をパッケージに固定して小型化する方法
が提案されている。該フリップチップ方法とは図４
（ａ）乃至（ｃ）に示す如く、例えばＳＡＷ共振子の電
極パッド１７に金属で直径が約４０〜５０μｍの半球状
のバンプ１８を形成し、該バンプ１８をパッケージ内部
底面の導電部１９に電気的接続するものである。具体的
な接続方法としては、図４（ａ）に示す如く導電部１９
に予め銀ペースト等の導電性接着剤２０を塗布してＳＡ
Ｗ共振子の裏面に荷重をかけて接合する方法、図４
（ｂ）に示す如くバンプ１８の先端に半田２１の塊を予
め付着した上で導電部１９と密着せしめ、リフロー工程
を施して該半田２１を溶解した後に冷却して接合する方
法、図４（ｃ）に示す如くバンプ１８と導電部１９とを
同じ材質の金で形成し、導電部１９を加熱すると共にＳ
ＡＷ共振子とパッケージを狭持するように荷重をかけて
熱圧着する方法などがある。尚、バンプ１８はＳＡＷ共
振子の電極パッド１７側ではなくパッケージの導電部１
９側に設けてもよいことは周知の通りである。
【０００５】上述したフリップチップ方法によりＳＡＷ
共振子をパッケージに固定した表面実装型圧電部品は図
５に示す如き構造となる。予め前記ＳＡＷ共振子５の電
極パッドにバンプ２２，２３を設け、該バンプ２２，２
３を設けた面とパッケージ６の内部底面が向かい合うよ
うにマウントする。もちろん、該パッケージ６の内部底
面には予め前記バンプ２２，２３と対面する位置に導電
部２４，２５を設けておくものとする。該導電部２４，
２５と前記バンプ２２，２３との接続は上記何れのフリ
ップチップ方法であってもよい。
【０００６】しかし、ＳＡＷ共振子５をフリップチップ
方法のみでパッケージ６に固定しても機械的強度が不足
する場合があり、衝撃によりバンプ２２，２３と導電部
２４，２５の接合面に剥離又は割れが発生して断線する
ことがある。そこで、シリコン系、或はエポキシ系の接
着剤２６を前記ＳＡＷ共振子５の外周部に塗布して該Ｓ
ＡＷ共振子５と前記パッケージ６の接着強度を高めてい
る。尚、前記接着剤２６は前記ＳＡＷ共振子５の外周部
全体に塗布しないで部分接着でもよい。但し、ＳＡＷ共
振子５の表面波の伝搬路領域を確保するため該ＳＡＷ共
振子５とパッケージ６の中間に隙間２７を設け、該隙間
２７には接着剤を塗布しないものとする。
【０００７】しかしながら、前記接着剤２６を硬化する
ために加熱処理を施す必要があるが、その加熱途中で前
記接着剤２６がゲル化してＳＡＷ共振子５とパッケージ
６の隙間２７に侵入し、前記ＳＡＷ共振子５のＩＤＴ電
極２を汚すと共に、該ＳＡＷ共振子５の表面波の伝搬路
領域を固定することになるため最悪の場合発振が停止す
るという欠陥があった。
【０００８】
【発明の目的】本発明は上述した如き従来の表面実装型
圧電部品の欠陥を除去すべくなされたものであって、製
造容易にして表面実装に適し、接着剤が圧電共振子の励
振電極を汚す、或は該圧電共振子の励振部分を固定して
発振停止となる恐れのない構造を有する表面実装型圧電
部品を提供することを目的とする。
【０００９】
【発明の概要】上述の目的を達成するため本発明に係わ
る表面実装型圧電部品の構造は、圧電素子の励振電極よ
り延設した電極パッド上にバンプを形成し、該バンプを
パッケージ内部底面に設けた導電部にフリップチップ方
法により接続すると共に、前記圧電素子とパッケージ内
壁とを接着剤にて固定した表面実装型圧電部品に於い
て、前記パッケージの内部底面に前記バンプと高さがほ
ぼ同一の台座を、その端部が前記圧電素子の外周部と重
なるよう配設し、前記接着剤が圧電共振子の励振電極を
汚したり、該圧電共振子の励振部分を固定して発振停止
となる恐れのない構造を有する表面実装型圧電部品とす
る。
【００１０】
【発明の実施例】以下、本発明を実施例を示す図面に基
づいて詳細に説明する。図１は、一実施例の構成を示す
断面図である。
【００１１】即ち、パッケージ６の内部底面に導電部２
４，２５を設けた後にバンプ２２，２３の高さ（例えば
４０〜５０μｍ）とほぼ同じ厚みを持つ絶縁ガラスの台
座２８を設け、該台座の上にＳＡＷ共振子５の外周部が
重なるようにマウントする。更に、ＳＡＷ共振子５とパ
ッケージ６をフリップチップ方法により接続した後、前
記ＳＡＷ共振子５の外周部に塗布したシリコン系、或は
エポキシ系接着剤２９で前記ＳＡＷ共振子５と台座２８
を固定したものである。
【００１２】上述した如く構成することにより、ＳＡＷ
共振子５と台座２８が密着しているため、製造工程に於
いて前記接着剤２９がゲル化してもＳＡＷ共振子５とパ
ッケージ６の隙間２７に侵入することがなくなり、該Ｓ
ＡＷ共振子５のＩＤＴ電極を汚す、或は表面波の伝搬路
領域を固定することのない表面実装型圧電部品となる。
【００１３】また、図１に於いて台座２８は前記ＳＡＷ
共振子５の外周全部を重ねるよう構成していたが、図２
に示す如く前記台座を２箇所に分割した台座３０，３１
として、ＳＡＷ共振子の端縁の一部を重ねるようにし、
接着剤３２，３３を塗布してもよい。尚、台座の分割数
は３箇所以上に分割してもよく、ＳＡＷ共振子の形状と
マウント方法によって適宜選択すればよい。
【００１４】また、パッケージと台座を一体として形成
してもよく、台座を別途設ける工程をなくすことができ
るためパッケージの製造価格を低減することとなる。
【００１５】更に、本発明ではＳＡＷ共振子と台座をシ
リコン系、或はエポキシ系接着剤にて固定するとした
が、低応力の接着剤なら如何なる接着剤を用いてもよ
い。尚、低応力の接着剤とは接着するＳＡＷ共振子と台
座及びパッケージの熱膨張差等により発生するひずみ
と、接着剤自体が硬化するときに発生する内部ひずみを
緩和する接着剤のことである。
【００１６】本発明は前記台座を絶縁ガラスとしたが、
例えばセラミック等の他の絶縁性材料であってもよいも
のとする。尚、該台座を分割したときは、該台座を図１
に示す導電部２４，２５を短絡しないよう配置可能なら
導電性材料で形成してもよい。更に、導電性材料で形成
した台座をパッケージの導電部の一部として利用しても
よい。但し、台座を導電性材料で構成する際には導電部
の短絡が発生しないように注意すべきであることは言う
までもない。
【００１７】更に、ＳＡＷ共振子をマウントするとき、
該ＳＡＷ共振子の裏面に荷重をかけてフリップチップ方
法による接合を確実なものとするが、このとき前記バン
プが変形する現象が発生していた。しかし、本発明を適
用することにより、パッケージから決まった高さにＳＡ
Ｗ共振子を設けることができ、バンプの変形を防止する
ことができる。
【００１８】以上本発明をＳＡＷ共振子を例に説明した
が、本発明はこれのみに限定されるものではなく、ＳＡ
Ｗフィルタ、或は水晶のバルク波を用いた水晶振動子
や、多重モードフィルタの如き共振子、更には水晶以外
の圧電基板を使用した如何なる圧電素子に適用可能であ
る。
【００１９】
【発明の効果】本発明は、以上説明した如く構成するも
のであるから、接着剤が圧電共振子の励振電極を汚した
り、該圧電共振子の励振部を固定して発振停止となるこ
とがなく、更に耐衝撃性も備えた表面実装型圧電部品と
なる。また、圧電共振子の電極とパッケージの導電部を
ワイヤにより電気的に接続する方法に比較して小型化且
つ薄型化でき、表面実装型圧電部品を搭載する電子回路
の低価格化と小型化に効果を発揮する。
【図面の簡単な説明】
【図１】本発明に係わる表面実装型圧電部品の一実施例
を示す断面図
【図２】本発明に係わる表面実装型圧電部品の製造方法
の実施例を示す平面図
【図３】（ａ）及び（ｂ）は従来の表面実装型圧電部品
を示す平面図及び断面図
【図４】（ａ），（ｂ）及び（ｃ）はフリップチップ方
法を示す断面図
【図５】フリップチップ方法による表面実装型圧電部品
の断面図
【符号の説明】
５………ＳＡＷ共振子 ６………パッケージ １６………蓋 ２２，２３………バンプ ２４，２５………導電部 ２７………隙間 ２８，３０，３１………台座 ２９，３２，３３………接着剤

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】圧電素子の励振電極より延設した電極パッ
    ド上にバンプを形成し、該バンプをパッケージ内部底面
    に設けた導電部にフリップチップ方法により接続すると
    共に、前記圧電素子とパッケージ内壁とを接着剤にて固
    定した表面実装型圧電部品に於いて、前記パッケージの
    内部底面に前記バンプと高さがほぼ同一の台座を、その
    端部が前記圧電素子の外周部と重なるよう配設したこと
    を特徴とする表面実装型圧電部品の構造。
  2. 【請求項２】前記バンプを前記導電部側に形成したこと
    を特徴とする請求項１記載の表面実装型圧電部品の構
    造。
  3. 【請求項３】前記圧電素子が弾性表面波（ＳＡＷ）素子
    であることを特徴とする請求項１又は請求項２記載の表
    面実装型圧電部品の構造。
JP1323094A 1994-01-10 1994-01-10 表面実装型圧電部品の構造 Pending JPH07212181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1323094A JPH07212181A (ja) 1994-01-10 1994-01-10 表面実装型圧電部品の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1323094A JPH07212181A (ja) 1994-01-10 1994-01-10 表面実装型圧電部品の構造

Publications (1)

Publication Number Publication Date
JPH07212181A true JPH07212181A (ja) 1995-08-11

Family

ID=11827390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1323094A Pending JPH07212181A (ja) 1994-01-10 1994-01-10 表面実装型圧電部品の構造

Country Status (1)

Country Link
JP (1) JPH07212181A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004019490A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches bauelement und verfhren zur herstellung
JP2007533475A (ja) * 2004-04-22 2007-11-22 エプコス　アクチエンゲゼルシャフト カプセル封入された電気構成素子およびその製造方法
WO2012013416A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und herstellungsverfahren
JP2013225749A (ja) * 2012-04-20 2013-10-31 Kyocera Corp 圧電デバイス及びモジュール部品

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004019490A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches bauelement und verfhren zur herstellung
US7388281B2 (en) 2002-08-22 2008-06-17 Epcos Ag Encapsulated electronic component and production method
JP2007533475A (ja) * 2004-04-22 2007-11-22 エプコス　アクチエンゲゼルシャフト カプセル封入された電気構成素子およびその製造方法
US7544540B2 (en) 2004-04-22 2009-06-09 Epcos Ag Encapsulated electrical component and production method
WO2012013416A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und herstellungsverfahren
US9253886B2 (en) 2010-07-28 2016-02-02 Epcos Ag Module and production method
JP2013225749A (ja) * 2012-04-20 2013-10-31 Kyocera Corp 圧電デバイス及びモジュール部品

Similar Documents

Publication Publication Date Title
US7486160B2 (en) Electronic component and manufacturing method thereof
JPH1155066A (ja) 表面弾性波装置およびその製造方法
JP6315650B2 (ja) 電子デバイス
US20120098389A1 (en) Method for mounting a piezoelectric resonator in a case and packaged piezoelectric resonator
JP2001053178A (ja) 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
JP2010050778A (ja) 圧電デバイス
JPH08204497A (ja) 弾性表面波装置
JPH07212181A (ja) 表面実装型圧電部品の構造
US20230208388A1 (en) Vibrator device and method for manufacturing vibrator device
EP1033810B1 (en) A method of manufacturing a surface acoustic wave apparatus
JPH07212180A (ja) 表面実装型圧電部品
JP2007027211A (ja) 電子部品及びその製造方法
JPH05291864A (ja) 弾性表面波素子実装回路とその製造方法
JP2003283289A (ja) 弾性表面波装置
JP2792377B2 (ja) 半導体装置
JP2004072641A (ja) 表面実装用の水晶発振器
JP2008011125A (ja) 弾性表面波デバイス
JP2000124767A (ja) Ｓａｗフィルタチップの基板実装方法及びｓａｗフィルタチップ
JP7523271B2 (ja) 圧電デバイス
JP2000353934A (ja) 弾性表面波装置
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP2002217219A (ja) 電子装置の製造方法
JPH11260945A (ja) 半導体装置の実装構造及び実装方法
JP2008003011A (ja) 圧電デバイスおよびその製造方法
JPH1168505A (ja) 弾性表面波デバイス並びに該弾性表面波デバイスを基板へ取り付ける実装構造及び実装方法