JPH07202706A - パルス幅変調信号のディジタル信号への復調回路 - Google Patents
パルス幅変調信号のディジタル信号への復調回路Info
- Publication number
- JPH07202706A JPH07202706A JP35261993A JP35261993A JPH07202706A JP H07202706 A JPH07202706 A JP H07202706A JP 35261993 A JP35261993 A JP 35261993A JP 35261993 A JP35261993 A JP 35261993A JP H07202706 A JPH07202706 A JP H07202706A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- output
- signal
- digits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 変調度が１／３〜２／３であるパルス幅変調
信号のみを２進ディジタル信号に復調する。 【構成】 パルス幅変調信号の伝送周波数の２N×３倍
の周波数のパルスを発振器１８から発振させ、このパル
スをパルス幅変調信号が与えられる期間だけ、（Ｎ＋
２）桁の２進のカウンタ２０に与える。エッヂ検出回路
１４は、パルス幅変調信号の立ち上がりを検出して計数
値をクリアする。カウンタ２０のＮ桁までの出力がラッ
チ回路２２に与えられ、そのラッチ出力が出力端子２４
に出力される。（Ｎ＋１）桁の出力はナンド回路２６に
与えられ、（Ｎ＋２）桁の出力はインバータ２８を介し
てナンド回路２６に与えられ、その出力がノア回路１６
に与えられる。ノア回路１６には、パルス幅変調信号も
与えられ、パルス幅変調信号が立ち下がったときの計数
値が変調度１／３〜２／３に対応すると、ノア回路１６
からの出力でラッチ回路２２がラッチされる。
信号のみを２進ディジタル信号に復調する。 【構成】 パルス幅変調信号の伝送周波数の２N×３倍
の周波数のパルスを発振器１８から発振させ、このパル
スをパルス幅変調信号が与えられる期間だけ、（Ｎ＋
２）桁の２進のカウンタ２０に与える。エッヂ検出回路
１４は、パルス幅変調信号の立ち上がりを検出して計数
値をクリアする。カウンタ２０のＮ桁までの出力がラッ
チ回路２２に与えられ、そのラッチ出力が出力端子２４
に出力される。（Ｎ＋１）桁の出力はナンド回路２６に
与えられ、（Ｎ＋２）桁の出力はインバータ２８を介し
てナンド回路２６に与えられ、その出力がノア回路１６
に与えられる。ノア回路１６には、パルス幅変調信号も
与えられ、パルス幅変調信号が立ち下がったときの計数
値が変調度１／３〜２／３に対応すると、ノア回路１６
からの出力でラッチ回路２２がラッチされる。
Description
【０００１】
【産業上の利用分野】本発明は、変調度が１／３〜２／
３の間にあるパルス幅変調信号を２進ディジタル信号に
復調するための復調回路に関するものである。
３の間にあるパルス幅変調信号を２進ディジタル信号に
復調するための復調回路に関するものである。
【０００２】
【従来の技術】近年、一般電話回線を用いて映像信号等
を含む種々のデータがパルス幅変調信号により伝送され
ている。そして、一般電話回線を用いるために、パルス
幅変調信号の有する占有帯域は、狭いことが望ましく、
変調度が１／２であれば最も占有帯域が狭いことが知ら
れている。そこで、変調度１／２を中心として変調度が
所定範囲で変化するパルス幅変調信号が、一般的に利用
されている。
を含む種々のデータがパルス幅変調信号により伝送され
ている。そして、一般電話回線を用いるために、パルス
幅変調信号の有する占有帯域は、狭いことが望ましく、
変調度が１／２であれば最も占有帯域が狭いことが知ら
れている。そこで、変調度１／２を中心として変調度が
所定範囲で変化するパルス幅変調信号が、一般的に利用
されている。
【０００３】また、伝送されたパルス幅変調信号は、適
宜な復調回路により、変調度に応じた２進ディジタル信
号に変換される。
宜な復調回路により、変調度に応じた２進ディジタル信
号に変換される。
【０００４】
【発明が解決しようとする課題】従来のパルス幅変調信
号を２進ディジタル信号に復調する復調回路にあって
は、変調度に対応させて２進ディジタル信号を出力する
のみであり、パルス幅変調信号の誤りを検出するもので
ない。そして、復調された２進ディジタル信号のグルー
プにより、始めて誤り検出が可能であり、誤りが検出さ
れるとグループ全体としての複数の伝送信号が失われる
こととなる。
号を２進ディジタル信号に復調する復調回路にあって
は、変調度に対応させて２進ディジタル信号を出力する
のみであり、パルス幅変調信号の誤りを検出するもので
ない。そして、復調された２進ディジタル信号のグルー
プにより、始めて誤り検出が可能であり、誤りが検出さ
れるとグループ全体としての複数の伝送信号が失われる
こととなる。
【０００５】そこで、パルス幅変調信号の誤りを１つの
パルス幅復調信号毎に検出できれば、誤ったパルス幅変
調信号のみを伝送信号群から捨てれば良く、失われた伝
送信号が少なくて良い。
パルス幅復調信号毎に検出できれば、誤ったパルス幅変
調信号のみを伝送信号群から捨てれば良く、失われた伝
送信号が少なくて良い。
【０００６】本発明は、かかる事情に鑑みてなされたも
ので、１／３〜２／３以外の変調度のパルス幅復調信号
は誤りであるとして２進ディジタル信号に復調せず、１
／３〜２／３の変調度のものだけを２進ディジタル信号
に復調するようにしたパルス幅変調信号のディジタル信
号への復調回路を提供することを目的とする。
ので、１／３〜２／３以外の変調度のパルス幅復調信号
は誤りであるとして２進ディジタル信号に復調せず、１
／３〜２／３の変調度のものだけを２進ディジタル信号
に復調するようにしたパルス幅変調信号のディジタル信
号への復調回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明のパルス幅変調信号のディジタル信号への
復調回路は、１／３〜２／３の変調度のパルス幅変調信
号のみをＮビットの２進ディジタル信号に復調する復調
回路であって、前記パルス幅変調信号の伝送周波数の２
N×３倍の周波数のパルスを発振器から発振させ、この
パルスを前記パルス幅変調信号が与えられている期間だ
け開成されるゲート回路を介して（Ｎ＋１）桁以上の２
進のカウンタに与え、エッヂ検出回路により前記パルス
幅変調信号の立ち上がりエッヂを検出する毎に、前記カ
ウンタの計数値をクリアし、前記カウンタのＮ桁までの
出力をラッチ回路に与え、論理回路により、前記カウン
タの（Ｎ＋１）桁以上の出力と前記パルス幅変調信号か
ら前記カウンタの計数値が２(N -1)〜（２N−１）の間に
前記パルス幅変調信号が立ち下がると、前記ラッチ回路
をラッチ動作させて前記パルス幅変調信号が立ち下がる
ときの前記カウンタのＮ桁までの出力を前記２進ディジ
タル信号として出力するように構成されている。
めに、本発明のパルス幅変調信号のディジタル信号への
復調回路は、１／３〜２／３の変調度のパルス幅変調信
号のみをＮビットの２進ディジタル信号に復調する復調
回路であって、前記パルス幅変調信号の伝送周波数の２
N×３倍の周波数のパルスを発振器から発振させ、この
パルスを前記パルス幅変調信号が与えられている期間だ
け開成されるゲート回路を介して（Ｎ＋１）桁以上の２
進のカウンタに与え、エッヂ検出回路により前記パルス
幅変調信号の立ち上がりエッヂを検出する毎に、前記カ
ウンタの計数値をクリアし、前記カウンタのＮ桁までの
出力をラッチ回路に与え、論理回路により、前記カウン
タの（Ｎ＋１）桁以上の出力と前記パルス幅変調信号か
ら前記カウンタの計数値が２(N -1)〜（２N−１）の間に
前記パルス幅変調信号が立ち下がると、前記ラッチ回路
をラッチ動作させて前記パルス幅変調信号が立ち下がる
ときの前記カウンタのＮ桁までの出力を前記２進ディジ
タル信号として出力するように構成されている。
【０００８】
【作 用】パルス幅変調信号の変調度、すなわちパルス
幅に対応して、カウンタの計数値が出力される。そこ
で、パルス幅変調信号が立ち下がるときのカウンタの計
数値が、１／３〜２／３の変調度に対応する所定の範囲
内にあれば、論理回路により、カウンタのＮ桁までの出
力がラッチ回路でラッチされて２進ディジタル信号とし
て出力される。パルス幅変調信号が立ち下がるときの計
数値が所定の範囲内になければ、論理回路はラッチ回路
をラッチさせることなく、２進ディジタル信号が出力さ
れない。
幅に対応して、カウンタの計数値が出力される。そこ
で、パルス幅変調信号が立ち下がるときのカウンタの計
数値が、１／３〜２／３の変調度に対応する所定の範囲
内にあれば、論理回路により、カウンタのＮ桁までの出
力がラッチ回路でラッチされて２進ディジタル信号とし
て出力される。パルス幅変調信号が立ち下がるときの計
数値が所定の範囲内になければ、論理回路はラッチ回路
をラッチさせることなく、２進ディジタル信号が出力さ
れない。
【０００９】
【実施例】以下、本発明の実施例を、図１ないし図３を
参照して説明する。図１は、本発明のパルス幅変調信号
のディジタル信号への復調回路の一実施例のブロック回
路図であり、図２は、図１の論理回路を変更したブロッ
ク回路図であり、図３は、動作を説明するためのタイム
チャートである。
参照して説明する。図１は、本発明のパルス幅変調信号
のディジタル信号への復調回路の一実施例のブロック回
路図であり、図２は、図１の論理回路を変更したブロッ
ク回路図であり、図３は、動作を説明するためのタイム
チャートである。
【００１０】図１において、パルス幅変調信号が与えら
れる入力端子１０がゲート回路としてのアンド回路１２
の一方の入力端とエッヂ検出回路１４およびノア回路１
６の一方の入力端にそれぞれ接続される。アンド回路１
２の他方の入力端に、パルス幅変調信号の伝送周波数の
２N×３倍の周波数のパルスを発振する発振器１８の出
力端が接続される。ここでＮは、出力させる２進ディジ
タル信号のビット数である。例えば、６ビットの２進デ
ィジタル信号を出力させるならば、Ｎ＝６であり、パル
スの周波数はパルス幅変調信号の伝送周波数の１９２倍
である。そして、アンド回路１２の出力端が、（Ｎ＋
２）桁、例えば８桁、の２進のカウンタ２０の入力端に
接続される。また、エッヂ検出回路１４は、パルス幅変
調信号の立ち上がりエッヂを検出し、その出力端がカウ
ンタ２０のリセット端子に接続される。カウンタ２０の
Ｎ桁、例えば６桁、までの出力端はラッチ回路２２に接
続され、このラッチ回路２２の出力端が２進ディジタル
信号の出力端子２４に接続される。また、カウンタ２０
の（Ｎ＋１）桁、例えば７桁、の出力端がナンド回路２
６の一方の入力端に接続され、（Ｎ＋２）桁、例えば８
桁、の出力端がインバータ２８を介してナンド回路２６
の他方の入力端に接続される。ナンド回路２６の出力端
がノア回路１６の他方の入力端に接続され、その出力端
がラッチ回路２２のラッチ信号入力端に接続される。な
お、ノア回路１６とナンド回路２６およびインバータ２
８により論理回路が形成されている。
れる入力端子１０がゲート回路としてのアンド回路１２
の一方の入力端とエッヂ検出回路１４およびノア回路１
６の一方の入力端にそれぞれ接続される。アンド回路１
２の他方の入力端に、パルス幅変調信号の伝送周波数の
２N×３倍の周波数のパルスを発振する発振器１８の出
力端が接続される。ここでＮは、出力させる２進ディジ
タル信号のビット数である。例えば、６ビットの２進デ
ィジタル信号を出力させるならば、Ｎ＝６であり、パル
スの周波数はパルス幅変調信号の伝送周波数の１９２倍
である。そして、アンド回路１２の出力端が、（Ｎ＋
２）桁、例えば８桁、の２進のカウンタ２０の入力端に
接続される。また、エッヂ検出回路１４は、パルス幅変
調信号の立ち上がりエッヂを検出し、その出力端がカウ
ンタ２０のリセット端子に接続される。カウンタ２０の
Ｎ桁、例えば６桁、までの出力端はラッチ回路２２に接
続され、このラッチ回路２２の出力端が２進ディジタル
信号の出力端子２４に接続される。また、カウンタ２０
の（Ｎ＋１）桁、例えば７桁、の出力端がナンド回路２
６の一方の入力端に接続され、（Ｎ＋２）桁、例えば８
桁、の出力端がインバータ２８を介してナンド回路２６
の他方の入力端に接続される。ナンド回路２６の出力端
がノア回路１６の他方の入力端に接続され、その出力端
がラッチ回路２２のラッチ信号入力端に接続される。な
お、ノア回路１６とナンド回路２６およびインバータ２
８により論理回路が形成されている。
【００１１】また、図２を参照して論理回路の変更例に
つき説明する。２進のカウンタ２０は、（Ｎ＋１）桁で
あり、Ｎ桁までの出力端はラッチ回路２２に接続され、
（Ｎ＋１）桁の出力端が、インバータ３０を介してノア
回路１６の他方の入力端に接続されている。なお、ノア
回路１６とインバータ３０により論理回路が形成されて
いる。
つき説明する。２進のカウンタ２０は、（Ｎ＋１）桁で
あり、Ｎ桁までの出力端はラッチ回路２２に接続され、
（Ｎ＋１）桁の出力端が、インバータ３０を介してノア
回路１６の他方の入力端に接続されている。なお、ノア
回路１６とインバータ３０により論理回路が形成されて
いる。
【００１２】かかる構成において、図３を参照して図１
のブロック回路の動作を説明する。説明の便宜上から以
下Ｎ＝６として説明する。まず、図３（ｉ）のごとくパ
ルス幅変調信号（ａ）の変調度が１／３未満であれば、
立ち下がりのときのカウンタ２０の計数値は２6未満で
あり、７桁の出力（ｃ）および８桁の出力（ｄ）は、と
もに“Ｌ”であり、ナンド回路２６の出力（ｅ）は
“Ｈ”である。そこで、ノア回路１６の出力（ｆ）は
“Ｌ”のままであり、ラッチ回路２２はラッチ動作をせ
ず、出力端子２４にディジタル信号は出力されない。な
お、図３（ｂ）は、パルス幅変調信号の立ち上がりエッ
ヂでエッヂ検出回路１４から出力され、２進のカウンタ
２０の計数値がクリアされるクリア信号である。
のブロック回路の動作を説明する。説明の便宜上から以
下Ｎ＝６として説明する。まず、図３（ｉ）のごとくパ
ルス幅変調信号（ａ）の変調度が１／３未満であれば、
立ち下がりのときのカウンタ２０の計数値は２6未満で
あり、７桁の出力（ｃ）および８桁の出力（ｄ）は、と
もに“Ｌ”であり、ナンド回路２６の出力（ｅ）は
“Ｈ”である。そこで、ノア回路１６の出力（ｆ）は
“Ｌ”のままであり、ラッチ回路２２はラッチ動作をせ
ず、出力端子２４にディジタル信号は出力されない。な
お、図３（ｂ）は、パルス幅変調信号の立ち上がりエッ
ヂでエッヂ検出回路１４から出力され、２進のカウンタ
２０の計数値がクリアされるクリア信号である。
【００１３】また、図３（ii）のごとく、パルス幅変調
信号（ａ）の変調度が１／３〜２／３であれば、立ち下
がりのときのカウンタ２０の計数値は２6以上で２7未満
であり、７桁の出力（ｃ）は“Ｈ”であり、８桁の出力
（ｄ）は“Ｌ”である。そこで、ナンド回路２６の出力
（ｅ）は“Ｌ”であり、パルス幅変調信号が立ち下がる
と同時に、ノア回路１６の出力（ｆ）は“Ｈ”となる。
そこで、ラッチ回路２２はラッチ動作を行ない、６桁ま
での出力が２進ディジタル信号（ｇ）として出力され
る。
信号（ａ）の変調度が１／３〜２／３であれば、立ち下
がりのときのカウンタ２０の計数値は２6以上で２7未満
であり、７桁の出力（ｃ）は“Ｈ”であり、８桁の出力
（ｄ）は“Ｌ”である。そこで、ナンド回路２６の出力
（ｅ）は“Ｌ”であり、パルス幅変調信号が立ち下がる
と同時に、ノア回路１６の出力（ｆ）は“Ｈ”となる。
そこで、ラッチ回路２２はラッチ動作を行ない、６桁ま
での出力が２進ディジタル信号（ｇ）として出力され
る。
【００１４】さらに、図３（iii）のごとく、パルス幅
変調信号（ａ）の変調度が２／３以上であれば、立ち下
がりのときのカウンタ２０の計数値は２7以上であり、
７桁の出力（ｃ）は“Ｌ”であり、８桁の出力（ｄ）は
“Ｈ”である。そこで、ナンド回路２６の出力（ｅ）は
“Ｈ”であり、ノア回路１６の出力（ｆ）は“Ｌ”のま
まであり、ラッチ回路２２からディジタル信号は出力さ
れない。
変調信号（ａ）の変調度が２／３以上であれば、立ち下
がりのときのカウンタ２０の計数値は２7以上であり、
７桁の出力（ｃ）は“Ｌ”であり、８桁の出力（ｄ）は
“Ｈ”である。そこで、ナンド回路２６の出力（ｅ）は
“Ｈ”であり、ノア回路１６の出力（ｆ）は“Ｌ”のま
まであり、ラッチ回路２２からディジタル信号は出力さ
れない。
【００１５】また、図２のブロック回路の動作を説明す
れば、２進のカウンタ２０の７桁の出力（ｃ）は、計数
値が２6未満で“Ｌ”であり、２6以上で２7未満で
“Ｈ”である。２7以上のパルス入力に対してカウンタ
２０は、クリア状態から再び計数を開始し、２7以上の
パルスＭに対して（Ｍ−２7）の計数値として出力され
る。そこで、２7以上で（２7＋２6）未満では、７桁の
出力（ｃ）は“Ｌ”である。なお、パルス入力の数が２
7＋２6、すなわち１９２ではカウンタ２０の７桁の出力
（ｃ）は“Ｈ”となるが、このパルス幅変調信号の変調
度は１であり、実際上で伝送されてくるパルス幅変調信
号としてはあり得ず、無視することができる。そこで、
変調度が１／３〜２／３でのみ７桁の出力（ｃ）は
“Ｈ”であり、これをインバータ３０で反転した出力
（ｅ′）は、図１のナンド回路２６の出力（ｅ）と同じ
となる。したがって、図２に示される論理回路も、図１
の論理回路と同じ作用を奏する。なお、図２のブロック
回路において、８桁以上の２進のカウンタ２０を用いて
も良いことは勿論である。
れば、２進のカウンタ２０の７桁の出力（ｃ）は、計数
値が２6未満で“Ｌ”であり、２6以上で２7未満で
“Ｈ”である。２7以上のパルス入力に対してカウンタ
２０は、クリア状態から再び計数を開始し、２7以上の
パルスＭに対して（Ｍ−２7）の計数値として出力され
る。そこで、２7以上で（２7＋２6）未満では、７桁の
出力（ｃ）は“Ｌ”である。なお、パルス入力の数が２
7＋２6、すなわち１９２ではカウンタ２０の７桁の出力
（ｃ）は“Ｈ”となるが、このパルス幅変調信号の変調
度は１であり、実際上で伝送されてくるパルス幅変調信
号としてはあり得ず、無視することができる。そこで、
変調度が１／３〜２／３でのみ７桁の出力（ｃ）は
“Ｈ”であり、これをインバータ３０で反転した出力
（ｅ′）は、図１のナンド回路２６の出力（ｅ）と同じ
となる。したがって、図２に示される論理回路も、図１
の論理回路と同じ作用を奏する。なお、図２のブロック
回路において、８桁以上の２進のカウンタ２０を用いて
も良いことは勿論である。
【００１６】なお、論理回路は、図１または図２に示さ
れたものに限られず、２進のカウンタ２０の計数値から
パルス幅変調信号の変調度が１／３〜２／３にあるか否
かを判別できれば、いかなる構成であっても良いことは
勿論である。また、復調出力としての２進ディジタル信
号のビット数は６に限られず、適宜に選定すれば良い。
さらに、アンド回路１２に代えて、パルス幅変調信号が
与えられている間に発振器１８からのパルスが２進のカ
ウンタ２０で計数されるいかなる回路構成であっても良
い。
れたものに限られず、２進のカウンタ２０の計数値から
パルス幅変調信号の変調度が１／３〜２／３にあるか否
かを判別できれば、いかなる構成であっても良いことは
勿論である。また、復調出力としての２進ディジタル信
号のビット数は６に限られず、適宜に選定すれば良い。
さらに、アンド回路１２に代えて、パルス幅変調信号が
与えられている間に発振器１８からのパルスが２進のカ
ウンタ２０で計数されるいかなる回路構成であっても良
い。
【００１７】
【発明の効果】以上説明したように、本発明のパルス幅
変調信号のディジタル信号への復調回路は構成されてい
るので、以下のごとき格別な効果を奏する。
変調信号のディジタル信号への復調回路は構成されてい
るので、以下のごとき格別な効果を奏する。
【００１８】請求項１記載のパルス幅変調信号のディジ
タル信号への復調回路にあっては、変調度が１／３未満
または２／３より大きければ、パルス幅変調信号に誤り
があるとして２進ディジタル信号が出力されず、変調度
が１／３〜２／３のものに対応してのみ２進ディジタル
信号が出力される。そこで、伝送信号の誤り検出が１伝
送信号毎になされ、従来の伝送信号群による誤り検出に
比較して、誤りにより捨てられる伝送信号が少なくて良
い。
タル信号への復調回路にあっては、変調度が１／３未満
または２／３より大きければ、パルス幅変調信号に誤り
があるとして２進ディジタル信号が出力されず、変調度
が１／３〜２／３のものに対応してのみ２進ディジタル
信号が出力される。そこで、伝送信号の誤り検出が１伝
送信号毎になされ、従来の伝送信号群による誤り検出に
比較して、誤りにより捨てられる伝送信号が少なくて良
い。
【００１９】また、請求項３記載のものにあっては、請
求項２記載のものに比べて、論理回路の構成が簡単であ
るとともに、２進のカウンタの桁数も１桁少なくても良
く、それだけ安価に製造でき、量産に好適である。
求項２記載のものに比べて、論理回路の構成が簡単であ
るとともに、２進のカウンタの桁数も１桁少なくても良
く、それだけ安価に製造でき、量産に好適である。
【図１】本発明のパルス幅変調信号のディジタル信号へ
の復調回路の一実施例のブロック回路図である。
の復調回路の一実施例のブロック回路図である。
【図２】図１の論理回路を変更したブロック回路図であ
る。
る。
【図３】動作を説明するためのタイムチャートである。
１０ 入力端子 １２ アンド回路 １４ エッヂ検出回路 １６ ノア回路 １８ 発振器 ２０ カウンタ ２２ ラッチ回路 ２４ 出力端子 ２６ ナンド回路 ２８，３０ インバータ
Claims (3)
- 【請求項１】 １／３〜２／３の変調度のパルス幅変調
信号のみをＮビットの２進ディジタル信号に復調する復
調回路であって、前記パルス幅変調信号の伝送周波数の
２N×３倍の周波数のパルスを発振器から発振させ、こ
のパルスを前記パルス幅変調信号が与えられている期間
だけ開成されるゲート回路を介して（Ｎ＋１）桁以上の
２進のカウンタに与え、エッヂ検出回路により前記パル
ス幅変調信号の立ち上がりエッヂを検出する毎に、前記
カウンタの計数値をクリアし、前記カウンタのＮ桁まで
の出力をラッチ回路に与え、論理回路により、前記カウ
ンタの（Ｎ＋１）桁以上の出力と前記パルス幅変調信号
から前記カウンタの計数値が２(N-1)〜（２N−１）の間
に前記パルス幅変調信号が立ち下がると、前記ラッチ回
路をラッチ動作させて前記パルス幅変調信号が立ち下が
るときの前記カウンタのＮ桁までの出力を前記２進ディ
ジタル信号として出力するように構成したことを特徴と
するパルス幅変調信号のディジタル信号への復調回路。 - 【請求項２】 請求項１記載のパルス幅変調信号のディ
ジタル信号への復調回路において、前記２進のカウンタ
を（Ｎ＋２）桁とし、（Ｎ＋１）桁の出力をナンド回路
の一方の入力端に与えるとともに（Ｎ＋２）桁の出力を
インバータを介して前記ナンド回路の他方の入力端に与
え、このナンド回路の出力と前記パルス幅変調信号をノ
ア回路にそれぞれ与え、このノア回路の出力によって前
記ラッチ回路をラッチ動作させるように構成したことを
特徴とするパルス幅変調信号のディジタル信号への復調
回路。 - 【請求項３】 請求項１記載のパルス幅変調信号のディ
ジタル信号への復調回路において、前記２進のカウンタ
を（Ｎ＋１）桁とし、（Ｎ＋１）桁の出力をインバータ
を介してノア回路の一方の入力端に与え、前記パルス幅
変調信号を前記ノア回路の他方の入力端に与え、前記ノ
ア回路の出力によって、前記ラッチ回路をラッチ動作さ
せるように構成したことを特徴とするパルス幅変調信号
のディジタル信号への復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35261993A JP2769777B2 (ja) | 1993-12-28 | 1993-12-28 | パルス幅変調信号のディジタル信号への復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35261993A JP2769777B2 (ja) | 1993-12-28 | 1993-12-28 | パルス幅変調信号のディジタル信号への復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202706A true JPH07202706A (ja) | 1995-08-04 |
| JP2769777B2 JP2769777B2 (ja) | 1998-06-25 |
Family
ID=18425286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35261993A Expired - Lifetime JP2769777B2 (ja) | 1993-12-28 | 1993-12-28 | パルス幅変調信号のディジタル信号への復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769777B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014110610A (ja) * | 2012-12-04 | 2014-06-12 | Nec Engineering Ltd | デジタル復調回路、デジタル復調方法及びデジタル復調用プログラム |
| JP2017005464A (ja) * | 2015-06-09 | 2017-01-05 | ローム株式会社 | デジタルフィルタ、通信装置、電子機器、通信システム、車両 |
-
1993
- 1993-12-28 JP JP35261993A patent/JP2769777B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014110610A (ja) * | 2012-12-04 | 2014-06-12 | Nec Engineering Ltd | デジタル復調回路、デジタル復調方法及びデジタル復調用プログラム |
| JP2017005464A (ja) * | 2015-06-09 | 2017-01-05 | ローム株式会社 | デジタルフィルタ、通信装置、電子機器、通信システム、車両 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2769777B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001374A (en) | Digital filter for removing short duration noise | |
| JPH0129469B2 (ja) | ||
| US4667338A (en) | Noise elimination circuit for eliminating noise signals from binary data | |
| KR880003238A (ko) | 클럭 재생 장치 | |
| US4686676A (en) | Apparatus and method for determining true data in a digital data stream from distorted data | |
| US3614639A (en) | Fsk digital demodulator with majority decision filtering | |
| EP0170454B1 (en) | Fsk demodulator | |
| JPH06216778A (ja) | 通信制御装置の復調回路 | |
| JPH07202706A (ja) | パルス幅変調信号のディジタル信号への復調回路 | |
| US4486715A (en) | Frequency shift key demodulator | |
| US4499425A (en) | Phase velocity sign detector for frequency shift key demodulation | |
| US4764923A (en) | Digital receive filter circuit | |
| JPS61239740A (ja) | 同期信号検出装置 | |
| JP3341544B2 (ja) | 信号周期計測装置 | |
| JPH0738630B2 (ja) | デジタルパターンデコーダおよびデコード方法 | |
| US20020118774A1 (en) | All-digital FSK demodulation with selectable data rate and adjustable resolution | |
| KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| GB2246687A (en) | Receivers for data transmission systems | |
| JP3323139B2 (ja) | Ｆｍ多重復号回路 | |
| EP0638213B1 (en) | Data signal decoding device | |
| JPH08331186A (ja) | 周波数復調回路 | |
| JP2827679B2 (ja) | 半導体装置 | |
| JPS6334665B2 (ja) | ||
| KR920000719Y1 (ko) | 펄스 위상 변복조기 |