JPH07202375A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPH07202375A JPH07202375A JP33502893A JP33502893A JPH07202375A JP H07202375 A JPH07202375 A JP H07202375A JP 33502893 A JP33502893 A JP 33502893A JP 33502893 A JP33502893 A JP 33502893A JP H07202375 A JPH07202375 A JP H07202375A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- film circuit
- circuit board
- thick
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 複数枚の厚膜回路基板の抵抗値を調整する際
に全体の調整時間を短縮させる。 【構成】 基板部7aの製造方法は、抵抗値調整工程前
に施される各種検査工程と抵抗値調整工程とを含んでい
る。検査工程では、基板部7aの厚膜回路の配線パター
ンの接続状態や特性の導出状態の良否を判断し、それを
例えば電気的導通度合いが異なるように記録する。抵抗
値調整工程では、検査工程で記録された電気的導通度合
いを検出し、良であると判断された場合のみ、基板部7
aの厚膜抵抗体に対する抵抗値調整処理を行う。
に全体の調整時間を短縮させる。 【構成】 基板部7aの製造方法は、抵抗値調整工程前
に施される各種検査工程と抵抗値調整工程とを含んでい
る。検査工程では、基板部7aの厚膜回路の配線パター
ンの接続状態や特性の導出状態の良否を判断し、それを
例えば電気的導通度合いが異なるように記録する。抵抗
値調整工程では、検査工程で記録された電気的導通度合
いを検出し、良であると判断された場合のみ、基板部7
aの厚膜抵抗体に対する抵抗値調整処理を行う。
Description
【0001】
【産業上の利用分野】本発明は、厚膜回路基板の製造方
法、特に、厚膜抵抗体を含む厚膜回路が形成された厚膜
回路基板の製造方法に関する。
法、特に、厚膜抵抗体を含む厚膜回路が形成された厚膜
回路基板の製造方法に関する。
【0002】
【従来の技術】厚膜回路基板は、絶縁基板と、絶縁基板
上に形成された厚膜回路とから構成されている。厚膜回
路は、導体パターンと、導体パターンの電極間に配置さ
れた厚膜抵抗体とを含んでいる。このような厚膜回路基
板は、厚膜抵抗体の焼成後に、それまでの工程で形成さ
れた厚膜回路の配線パターンの接続状態や特性の導出状
態を検査する検査工程と抵抗値調整工程とを行う。それ
までの工程で形成された厚膜回路の例えば配線パターン
の接続状態を検査する工程(以下、外観検査工程とい
う)では、外観不良の厚膜回路基板に印をつける。抵抗
値調整工程では、抵抗値測定装置で各厚膜抵抗体の抵抗
値を測定しながら、所定の抵抗値になるようにレーザ装
置で厚膜抵抗体をトリミングする。
上に形成された厚膜回路とから構成されている。厚膜回
路は、導体パターンと、導体パターンの電極間に配置さ
れた厚膜抵抗体とを含んでいる。このような厚膜回路基
板は、厚膜抵抗体の焼成後に、それまでの工程で形成さ
れた厚膜回路の配線パターンの接続状態や特性の導出状
態を検査する検査工程と抵抗値調整工程とを行う。それ
までの工程で形成された厚膜回路の例えば配線パターン
の接続状態を検査する工程(以下、外観検査工程とい
う)では、外観不良の厚膜回路基板に印をつける。抵抗
値調整工程では、抵抗値測定装置で各厚膜抵抗体の抵抗
値を測定しながら、所定の抵抗値になるようにレーザ装
置で厚膜抵抗体をトリミングする。
【0003】
【発明が解決しようとする課題】前記従来の抵抗値調整
工程では、自動的に厚膜抵抗体をトリミングしているの
で、外観検査工程で外観不良と判断された厚膜回路基板
までトリミングしてしまう。すなわち、実際には使用さ
れない厚膜回路基板の抵抗値まで調整することになり、
特に複数枚の厚膜回路基板を処理する際には無駄な時間
が多くなり、効率が悪い。
工程では、自動的に厚膜抵抗体をトリミングしているの
で、外観検査工程で外観不良と判断された厚膜回路基板
までトリミングしてしまう。すなわち、実際には使用さ
れない厚膜回路基板の抵抗値まで調整することになり、
特に複数枚の厚膜回路基板を処理する際には無駄な時間
が多くなり、効率が悪い。
【0004】本発明の目的は、複数枚の厚膜回路基板の
抵抗値を調整する際に無駄な時間をなくし、全体の調整
時間を短縮できるようにすることにある。
抵抗値を調整する際に無駄な時間をなくし、全体の調整
時間を短縮できるようにすることにある。
【0005】
【課題を解決するための手段】本発明に係る厚膜回路基
板の製造方法は、厚膜抵抗体を含む厚膜回路が形成し、
該厚膜回路の良否を判断した後に、厚膜抵抗体を所定抵
抗値に調整する方法において、検査工程と抵抗値調整工
程とを特徴としている。検査工程では、厚膜回路の良否
を判断した結果を、厚膜回路基板の一部に記録する。抵
抗値調整工程では、良否の判断記録を検出して良と判断
されたものについてのみ、厚膜抵抗体に対して抵抗値を
調整する。
板の製造方法は、厚膜抵抗体を含む厚膜回路が形成し、
該厚膜回路の良否を判断した後に、厚膜抵抗体を所定抵
抗値に調整する方法において、検査工程と抵抗値調整工
程とを特徴としている。検査工程では、厚膜回路の良否
を判断した結果を、厚膜回路基板の一部に記録する。抵
抗値調整工程では、良否の判断記録を検出して良と判断
されたものについてのみ、厚膜抵抗体に対して抵抗値を
調整する。
【0006】
【作用】本発明に係る厚膜回路基板の製造方法では、抵
抗値調整工程において、それまでの工程で形成された厚
膜回路の配線パターンの接続状態や特性の導出状態を検
査して、その検査結果が良であると記録された厚膜回路
基板のみに抵抗値調整処理を行う。すなわち、不良であ
る厚膜回路基板には抵抗値調整処理を行わない。したが
って、複数枚の厚膜回路基板を処理する場合に無駄な時
間が少なくなり、全体の調整にかかる時間が短縮され
る。
抗値調整工程において、それまでの工程で形成された厚
膜回路の配線パターンの接続状態や特性の導出状態を検
査して、その検査結果が良であると記録された厚膜回路
基板のみに抵抗値調整処理を行う。すなわち、不良であ
る厚膜回路基板には抵抗値調整処理を行わない。したが
って、複数枚の厚膜回路基板を処理する場合に無駄な時
間が少なくなり、全体の調整にかかる時間が短縮され
る。
【0007】
【実施例】図1に本発明の一実施例によって調整される
厚膜回路基板用原板7を、図2に厚膜回路の配線パター
ンの接続状態を検査するための外観検査装置1を、図3
に抵抗値調整装置11をそれぞれ示す。さらに、図4
に、外観検査装置1及び抵抗値調整装置11を制御する
ための制御部41の制御ブロック図を示す。
厚膜回路基板用原板7を、図2に厚膜回路の配線パター
ンの接続状態を検査するための外観検査装置1を、図3
に抵抗値調整装置11をそれぞれ示す。さらに、図4
に、外観検査装置1及び抵抗値調整装置11を制御する
ための制御部41の制御ブロック図を示す。
【0008】図1に示す厚膜回路基板用原板7は、ほぼ
正方形のセラミック基板からなる。厚膜回路基板用原板
7は、複数枚の(この実施例では8枚)矩形の基板部7
aと基板部7aの外周に設けられた除去縁部7bとから
構成されている。各基板部7a間と、基板部7aと除去
縁部7bとの間は、厚膜回路基板用原板7の上面に形成
された分割溝10によって分けられている。
正方形のセラミック基板からなる。厚膜回路基板用原板
7は、複数枚の(この実施例では8枚)矩形の基板部7
aと基板部7aの外周に設けられた除去縁部7bとから
構成されている。各基板部7a間と、基板部7aと除去
縁部7bとの間は、厚膜回路基板用原板7の上面に形成
された分割溝10によって分けられている。
【0009】各基板部7a上面には、厚膜導体による配
線パターン(省略)が形成されている。さらに、厚膜回
路基板用原板7の上面には、配線パターンの電極部16
(図1では1対のみ示しており、他は省略している)を
連結する多数の厚膜抵抗体9が形成されている。この実
施例では、1枚の基板部7aに30個の厚膜抵抗体9が
形成されている(図1では1個の厚膜抵抗体9のみを示
し、他は省略している)。さらに、厚膜回路基板用原板
7の上面において、除去縁部7bには各基板部7aに対
応する1対の電極からなるダミーパターン8が形成され
ている。ダミーパターン8は、各基板部7aに配線パタ
ーンが形成されるときに同時に形成される。
線パターン(省略)が形成されている。さらに、厚膜回
路基板用原板7の上面には、配線パターンの電極部16
(図1では1対のみ示しており、他は省略している)を
連結する多数の厚膜抵抗体9が形成されている。この実
施例では、1枚の基板部7aに30個の厚膜抵抗体9が
形成されている(図1では1個の厚膜抵抗体9のみを示
し、他は省略している)。さらに、厚膜回路基板用原板
7の上面において、除去縁部7bには各基板部7aに対
応する1対の電極からなるダミーパターン8が形成され
ている。ダミーパターン8は、各基板部7aに配線パタ
ーンが形成されるときに同時に形成される。
【0010】外観検査装置1は、厚膜回路基板用原板7
が載置される支持台2と、厚膜回路基板用原板7を支持
台2上に運び込み外観検査後に運び出すコンベア3と、
各基板部7aの配線パターンなどの接続状態の外観を検
出するためのイメージセンサ4と、ダミーパターン8の
各電極を導通させるための導電性マーカー5とから構成
されている。
が載置される支持台2と、厚膜回路基板用原板7を支持
台2上に運び込み外観検査後に運び出すコンベア3と、
各基板部7aの配線パターンなどの接続状態の外観を検
出するためのイメージセンサ4と、ダミーパターン8の
各電極を導通させるための導電性マーカー5とから構成
されている。
【0011】抵抗値調整装置11は、外観検査装置1と
一直線に配置されており、外観検査装置1によって外観
検査工程が終了した厚膜回路基板用原板7が送られてく
るようになっている。抵抗値調整装置11は、厚膜回路
基板用原板7が載置される支持台12と、支持台12上
に外観検査装置1から厚膜回路基板用原板7を運び込み
さらに外部に運び出すコンベア3と、各基板部7a及び
各ダミーパッド8の電極間の抵抗を測定するための抵抗
値測定装置14と、各厚膜抵抗体9をトリミングするた
めのレーザ装置15とから構成されている。
一直線に配置されており、外観検査装置1によって外観
検査工程が終了した厚膜回路基板用原板7が送られてく
るようになっている。抵抗値調整装置11は、厚膜回路
基板用原板7が載置される支持台12と、支持台12上
に外観検査装置1から厚膜回路基板用原板7を運び込み
さらに外部に運び出すコンベア3と、各基板部7a及び
各ダミーパッド8の電極間の抵抗を測定するための抵抗
値測定装置14と、各厚膜抵抗体9をトリミングするた
めのレーザ装置15とから構成されている。
【0012】抵抗値測定装置14は、30対の第1プロ
ーブ14aと1対の第2プローブ14bとを有してい
る。第1プローブ14aは各基板部7aの厚膜抵抗体9
の抵抗値を、第2プローブ14bはその基板部7aに対
応するダミーパターン8の抵抗値を測定可能である。制
御部41は、CPU,ROM,RAM等からなるマイク
ロコンピュータからなり、コンベア3と、イメージセン
サ4と、マーカー5と、抵抗値測定装置14と、レーザ
装置15と、他の入出力装置とが接続されている。
ーブ14aと1対の第2プローブ14bとを有してい
る。第1プローブ14aは各基板部7aの厚膜抵抗体9
の抵抗値を、第2プローブ14bはその基板部7aに対
応するダミーパターン8の抵抗値を測定可能である。制
御部41は、CPU,ROM,RAM等からなるマイク
ロコンピュータからなり、コンベア3と、イメージセン
サ4と、マーカー5と、抵抗値測定装置14と、レーザ
装置15と、他の入出力装置とが接続されている。
【0013】次に、前記実施例装置により行われる厚膜
回路基板の調整方法について説明する。図1に示す厚膜
回路基板用原板7が、コンベア3により外観検査装置1
に運び込まれると、支持台2上に載置された厚膜回路基
板用原板7の外観、すなわち厚膜回路の配線パターンな
どの接続状態がイメージセンサ4を通して検査される。
このとき、各基板部7a単位で外観検査が行われる。そ
して、制御部41がイメージセンサ4からの情報により
その基板部7aが外観不良であると判断すると、制御部
41はマーカー5を駆動して基板部7aに対応するダミ
ーパターン8の両電極を導通させる。外観不良であると
判断されなかった基板部7aに対応するダミーパターン
8の両極は導通させられない。全ての基板部7aの外観
検査が終了すると、コンベア3は厚膜回路基板用原板7
を抵抗値調整装置11側に送り出す。
回路基板の調整方法について説明する。図1に示す厚膜
回路基板用原板7が、コンベア3により外観検査装置1
に運び込まれると、支持台2上に載置された厚膜回路基
板用原板7の外観、すなわち厚膜回路の配線パターンな
どの接続状態がイメージセンサ4を通して検査される。
このとき、各基板部7a単位で外観検査が行われる。そ
して、制御部41がイメージセンサ4からの情報により
その基板部7aが外観不良であると判断すると、制御部
41はマーカー5を駆動して基板部7aに対応するダミ
ーパターン8の両電極を導通させる。外観不良であると
判断されなかった基板部7aに対応するダミーパターン
8の両極は導通させられない。全ての基板部7aの外観
検査が終了すると、コンベア3は厚膜回路基板用原板7
を抵抗値調整装置11側に送り出す。
【0014】抵抗値調整装置11の支持台12上に載置
された厚膜回路基板用原板7に対して、抵抗値測定装置
14が各基板部7aの厚膜抵抗体9の抵抗値を測定す
る。1枚の基板部7aに対して、30対の第1プローブ
14aが各厚膜抵抗体9の両側の電極を押え、1対の第
2プローブ14bがその基板部7aに対応するダミーパ
ターン8の両電極を押さえる。ここでは、制御部41が
初めに第2プローブ14bからの検出信号に基づいて、
ダミーパターン8の両電極が導通しているか否かを判断
する。ダミーパターン8が導通していなければ(すなわ
ち外観が良であれば)、続いて第1プローブ14aによ
って各厚膜抵抗体9の抵抗値を測定する。この測定値に
基づいて、レーザ装置15が各厚膜抵抗体9をトリミン
グして所望の抵抗値にする。ダミーパターン8が導通し
ていれば(すなわち外観が不良であれば)、その基板部
7aに対して厚膜抵抗体9の抵抗値測定及びレーザ装置
15によるトリミング処理を行わず、次の基板部7aの
処理を行う。
された厚膜回路基板用原板7に対して、抵抗値測定装置
14が各基板部7aの厚膜抵抗体9の抵抗値を測定す
る。1枚の基板部7aに対して、30対の第1プローブ
14aが各厚膜抵抗体9の両側の電極を押え、1対の第
2プローブ14bがその基板部7aに対応するダミーパ
ターン8の両電極を押さえる。ここでは、制御部41が
初めに第2プローブ14bからの検出信号に基づいて、
ダミーパターン8の両電極が導通しているか否かを判断
する。ダミーパターン8が導通していなければ(すなわ
ち外観が良であれば)、続いて第1プローブ14aによ
って各厚膜抵抗体9の抵抗値を測定する。この測定値に
基づいて、レーザ装置15が各厚膜抵抗体9をトリミン
グして所望の抵抗値にする。ダミーパターン8が導通し
ていれば(すなわち外観が不良であれば)、その基板部
7aに対して厚膜抵抗体9の抵抗値測定及びレーザ装置
15によるトリミング処理を行わず、次の基板部7aの
処理を行う。
【0015】このようにして、抵抗値調整工程では、ダ
ミーパターン8の導通,非導通により外観の良・不良を
検出し、外観が良であると判断された場合にはその基板
部7aの処理を行い、外観が不良であると判断された場
合にはその基板部7aの処理を省略する。ここでは、従
来行われていた外観不良の基板部7aに対する抵抗値調
整処理を行わないので無駄な時間が省略でき、厚膜回路
基板用原板7全体の調整時間が短縮される。
ミーパターン8の導通,非導通により外観の良・不良を
検出し、外観が良であると判断された場合にはその基板
部7aの処理を行い、外観が不良であると判断された場
合にはその基板部7aの処理を省略する。ここでは、従
来行われていた外観不良の基板部7aに対する抵抗値調
整処理を行わないので無駄な時間が省略でき、厚膜回路
基板用原板7全体の調整時間が短縮される。
【0016】〔他の実施例〕 (a) 図5に示すダミーパターン18は、除去縁部7
b上に形成されており、1対の電極部18aと電極部1
8a間を連結する幅の狭い連結部18bとから形成され
ている。この場合は、外観不良であると判断された基板
部7aに対応するダミーパターン18は、連結部18b
をリューター等で切断する。すると、両電極18a間の
抵抗値は無限大になり、外観の良好な基板部7aに対応
するダミーパターン18から区別され得る。 (b) 基板部7a上に形成された導体パターンに、基
板部7aの外観の良否を抵抗値の違いとして記録しても
よい。図6に示す基板部7a上には、複数のリード端子
部28が形成されている。基板部7aが外観不良である
場合には、パターン上では互いに導通していないリード
端子部28間を導電性マーカー(図示せず)で導通させ
る。この結果、外観不良である基板部7aの特定のリー
ド端子部28同士が導通された状態になる。
b上に形成されており、1対の電極部18aと電極部1
8a間を連結する幅の狭い連結部18bとから形成され
ている。この場合は、外観不良であると判断された基板
部7aに対応するダミーパターン18は、連結部18b
をリューター等で切断する。すると、両電極18a間の
抵抗値は無限大になり、外観の良好な基板部7aに対応
するダミーパターン18から区別され得る。 (b) 基板部7a上に形成された導体パターンに、基
板部7aの外観の良否を抵抗値の違いとして記録しても
よい。図6に示す基板部7a上には、複数のリード端子
部28が形成されている。基板部7aが外観不良である
場合には、パターン上では互いに導通していないリード
端子部28間を導電性マーカー(図示せず)で導通させ
る。この結果、外観不良である基板部7aの特定のリー
ド端子部28同士が導通された状態になる。
【0017】抵抗値調整工程で、前記特定のリード端子
部28間の抵抗値を測定すれば、基板7aの外観の良否
を判断できる。 (c) 単板からなる厚膜回路基板の製造にも本発明を
採用できる。 (d) 上述の実施例では、抵抗値調整前の検査とし
て、厚膜回路の良・否を厚膜回路の配線パターンの接続
状態の外観検査で判断したが、このような外観検査の他
に厚膜回路の諸特性の導出状態を検査して判断しても構
わない。
部28間の抵抗値を測定すれば、基板7aの外観の良否
を判断できる。 (c) 単板からなる厚膜回路基板の製造にも本発明を
採用できる。 (d) 上述の実施例では、抵抗値調整前の検査とし
て、厚膜回路の良・否を厚膜回路の配線パターンの接続
状態の外観検査で判断したが、このような外観検査の他
に厚膜回路の諸特性の導出状態を検査して判断しても構
わない。
【0018】
【発明の効果】本発明に係る厚膜回路基板の製造方法で
は、抵抗値調整工程においてその前工程の検査工程で良
であると記録された厚膜回路基板のみに抵抗値調整処理
を行うので、複数枚の厚膜回路基板を処理する場合に従
来に比較して無駄な時間が少なくなり、全体の調整時間
が短縮される。
は、抵抗値調整工程においてその前工程の検査工程で良
であると記録された厚膜回路基板のみに抵抗値調整処理
を行うので、複数枚の厚膜回路基板を処理する場合に従
来に比較して無駄な時間が少なくなり、全体の調整時間
が短縮される。
【図1】本発明の一実施例により製造される厚膜回路基
板の平面図。
板の平面図。
【図2】外観検査装置の概略斜視図。
【図3】抵抗値調整装置の概略斜視図。
【図4】制御部の制御ブロック図。
【図5】他の実施例の厚膜回路基板の部分斜視図。
【図6】さらに他の実施例の厚膜回路基板の部分斜視
図。
図。
7a 基板部 9 厚膜抵抗体
Claims (1)
- 【請求項1】厚膜抵抗体を含む厚膜回路を形成し、該厚
膜回路の良否を判断した後に、厚膜抵抗体を所定抵抗値
に調整する厚膜回路基板の製造方法において、 前記厚膜回路の良否を判断した結果を、厚膜回路基板の
一部に記録する検査工程と、 前記良否の判断記録を検出して、良と判断されたものに
ついてのみ、前記厚膜抵抗体に対して抵抗値を調整する
抵抗値調整工程と、を特徴とする厚膜回路基板の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33502893A JPH07202375A (ja) | 1993-12-28 | 1993-12-28 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33502893A JPH07202375A (ja) | 1993-12-28 | 1993-12-28 | 厚膜回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07202375A true JPH07202375A (ja) | 1995-08-04 |
Family
ID=18283935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33502893A Pending JPH07202375A (ja) | 1993-12-28 | 1993-12-28 | 厚膜回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07202375A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187193A (ja) * | 2008-03-21 | 2008-08-14 | Kyocera Corp | 配線基板 |
CN102609004A (zh) * | 2012-03-08 | 2012-07-25 | 台达电子企业管理(上海)有限公司 | 电学参数调节装置以及调节方法 |
-
1993
- 1993-12-28 JP JP33502893A patent/JPH07202375A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187193A (ja) * | 2008-03-21 | 2008-08-14 | Kyocera Corp | 配線基板 |
CN102609004A (zh) * | 2012-03-08 | 2012-07-25 | 台达电子企业管理(上海)有限公司 | 电学参数调节装置以及调节方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09152457A (ja) | 電気的配線検査方法及び装置 | |
JPH07202375A (ja) | 厚膜回路基板の製造方法 | |
US6143355A (en) | Print alignment method for multiple print thick film circuits | |
JP3717578B2 (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
JPH09113567A (ja) | プリント基板のパターンショート・オープン検査装置 | |
JP2952641B2 (ja) | 集積回路装置の試験装置およびその試験方法 | |
JPH07244117A (ja) | 半導体素子の検査装置 | |
JP2001196721A (ja) | 基板歪み計測方法および装置 | |
JPH07244105A (ja) | 実装基板の基板検査装置によるブリッジ半田検出方法 | |
JP2864752B2 (ja) | パターンのズレ検査装置 | |
JPH05299900A (ja) | 回路基板および当該回路基板を用いた混成集積回路装置並びに回路基板における欠損検出方法 | |
JPS6228782Y2 (ja) | ||
JPS6027155A (ja) | 厚膜ハイブリツドic基板 | |
JPH0815361A (ja) | プリント配線板の検査方法 | |
JPH07244106A (ja) | 電気部品接続部とその電気回路の検査方法及び装置 | |
JPH10282179A (ja) | プリント基板の検査方法および検査装置 | |
JP2001201529A (ja) | プリント配線板の試験方法及び試験装置 | |
JPH07280868A (ja) | セラミック基板の配線パターン検査装置と方法 | |
JPH06174774A (ja) | Tabフィルムキャリアテープの電気検査方法 | |
JPH02198186A (ja) | プリント配線板シールド層検査方法と検査手段 | |
JPH05209939A (ja) | パッケージ検査方法 | |
JPH05157780A (ja) | 抵抗素子プロセスモニター装置 | |
KR980012185A (ko) | 웨이퍼의 전기적 테스트 장치 | |
JPS6049945A (ja) | スクリ−ン印刷装置 |