JPH07202375A - 厚膜回路基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 複数枚の厚膜回路基板の抵抗値を調整する際
に全体の調整時間を短縮させる。 【構成】 基板部７ａの製造方法は、抵抗値調整工程前
に施される各種検査工程と抵抗値調整工程とを含んでい
る。検査工程では、基板部７ａの厚膜回路の配線パター
ンの接続状態や特性の導出状態の良否を判断し、それを
例えば電気的導通度合いが異なるように記録する。抵抗
値調整工程では、検査工程で記録された電気的導通度合
いを検出し、良であると判断された場合のみ、基板部７
ａの厚膜抵抗体に対する抵抗値調整処理を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、厚膜回路基板の製造方
法、特に、厚膜抵抗体を含む厚膜回路が形成された厚膜
回路基板の製造方法に関する。

【０００２】

【従来の技術】厚膜回路基板は、絶縁基板と、絶縁基板
上に形成された厚膜回路とから構成されている。厚膜回
路は、導体パターンと、導体パターンの電極間に配置さ
れた厚膜抵抗体とを含んでいる。このような厚膜回路基
板は、厚膜抵抗体の焼成後に、それまでの工程で形成さ
れた厚膜回路の配線パターンの接続状態や特性の導出状
態を検査する検査工程と抵抗値調整工程とを行う。それ
までの工程で形成された厚膜回路の例えば配線パターン
の接続状態を検査する工程（以下、外観検査工程とい
う）では、外観不良の厚膜回路基板に印をつける。抵抗
値調整工程では、抵抗値測定装置で各厚膜抵抗体の抵抗
値を測定しながら、所定の抵抗値になるようにレーザ装
置で厚膜抵抗体をトリミングする。

【０００３】

【発明が解決しようとする課題】前記従来の抵抗値調整
工程では、自動的に厚膜抵抗体をトリミングしているの
で、外観検査工程で外観不良と判断された厚膜回路基板
までトリミングしてしまう。すなわち、実際には使用さ
れない厚膜回路基板の抵抗値まで調整することになり、
特に複数枚の厚膜回路基板を処理する際には無駄な時間
が多くなり、効率が悪い。

【０００４】本発明の目的は、複数枚の厚膜回路基板の
抵抗値を調整する際に無駄な時間をなくし、全体の調整
時間を短縮できるようにすることにある。

【０００５】

【課題を解決するための手段】本発明に係る厚膜回路基
板の製造方法は、厚膜抵抗体を含む厚膜回路が形成し、
該厚膜回路の良否を判断した後に、厚膜抵抗体を所定抵
抗値に調整する方法において、検査工程と抵抗値調整工
程とを特徴としている。検査工程では、厚膜回路の良否
を判断した結果を、厚膜回路基板の一部に記録する。抵
抗値調整工程では、良否の判断記録を検出して良と判断
されたものについてのみ、厚膜抵抗体に対して抵抗値を
調整する。

【０００６】

【作用】本発明に係る厚膜回路基板の製造方法では、抵
抗値調整工程において、それまでの工程で形成された厚
膜回路の配線パターンの接続状態や特性の導出状態を検
査して、その検査結果が良であると記録された厚膜回路
基板のみに抵抗値調整処理を行う。すなわち、不良であ
る厚膜回路基板には抵抗値調整処理を行わない。したが
って、複数枚の厚膜回路基板を処理する場合に無駄な時
間が少なくなり、全体の調整にかかる時間が短縮され
る。

【０００７】

【実施例】図１に本発明の一実施例によって調整される
厚膜回路基板用原板７を、図２に厚膜回路の配線パター
ンの接続状態を検査するための外観検査装置１を、図３
に抵抗値調整装置１１をそれぞれ示す。さらに、図４
に、外観検査装置１及び抵抗値調整装置１１を制御する
ための制御部４１の制御ブロック図を示す。

【０００８】図１に示す厚膜回路基板用原板７は、ほぼ
正方形のセラミック基板からなる。厚膜回路基板用原板
７は、複数枚の（この実施例では８枚）矩形の基板部７
ａと基板部７ａの外周に設けられた除去縁部７ｂとから
構成されている。各基板部７ａ間と、基板部７ａと除去
縁部７ｂとの間は、厚膜回路基板用原板７の上面に形成
された分割溝１０によって分けられている。

【０００９】各基板部７ａ上面には、厚膜導体による配
線パターン（省略）が形成されている。さらに、厚膜回
路基板用原板７の上面には、配線パターンの電極部１６
（図１では１対のみ示しており、他は省略している）を
連結する多数の厚膜抵抗体９が形成されている。この実
施例では、１枚の基板部７ａに３０個の厚膜抵抗体９が
形成されている（図１では１個の厚膜抵抗体９のみを示
し、他は省略している）。さらに、厚膜回路基板用原板
７の上面において、除去縁部７ｂには各基板部７ａに対
応する１対の電極からなるダミーパターン８が形成され
ている。ダミーパターン８は、各基板部７ａに配線パタ
ーンが形成されるときに同時に形成される。

【００１０】外観検査装置１は、厚膜回路基板用原板７
が載置される支持台２と、厚膜回路基板用原板７を支持
台２上に運び込み外観検査後に運び出すコンベア３と、
各基板部７ａの配線パターンなどの接続状態の外観を検
出するためのイメージセンサ４と、ダミーパターン８の
各電極を導通させるための導電性マーカー５とから構成
されている。

【００１１】抵抗値調整装置１１は、外観検査装置１と
一直線に配置されており、外観検査装置１によって外観
検査工程が終了した厚膜回路基板用原板７が送られてく
るようになっている。抵抗値調整装置１１は、厚膜回路
基板用原板７が載置される支持台１２と、支持台１２上
に外観検査装置１から厚膜回路基板用原板７を運び込み
さらに外部に運び出すコンベア３と、各基板部７ａ及び
各ダミーパッド８の電極間の抵抗を測定するための抵抗
値測定装置１４と、各厚膜抵抗体９をトリミングするた
めのレーザ装置１５とから構成されている。

【００１２】抵抗値測定装置１４は、３０対の第１プロ
ーブ１４ａと１対の第２プローブ１４ｂとを有してい
る。第１プローブ１４ａは各基板部７ａの厚膜抵抗体９
の抵抗値を、第２プローブ１４ｂはその基板部７ａに対
応するダミーパターン８の抵抗値を測定可能である。制
御部４１は、ＣＰＵ，ＲＯＭ，ＲＡＭ等からなるマイク
ロコンピュータからなり、コンベア３と、イメージセン
サ４と、マーカー５と、抵抗値測定装置１４と、レーザ
装置１５と、他の入出力装置とが接続されている。

【００１３】次に、前記実施例装置により行われる厚膜
回路基板の調整方法について説明する。図１に示す厚膜
回路基板用原板７が、コンベア３により外観検査装置１
に運び込まれると、支持台２上に載置された厚膜回路基
板用原板７の外観、すなわち厚膜回路の配線パターンな
どの接続状態がイメージセンサ４を通して検査される。
このとき、各基板部７ａ単位で外観検査が行われる。そ
して、制御部４１がイメージセンサ４からの情報により
その基板部７ａが外観不良であると判断すると、制御部
４１はマーカー５を駆動して基板部７ａに対応するダミ
ーパターン８の両電極を導通させる。外観不良であると
判断されなかった基板部７ａに対応するダミーパターン
８の両極は導通させられない。全ての基板部７ａの外観
検査が終了すると、コンベア３は厚膜回路基板用原板７
を抵抗値調整装置１１側に送り出す。

【００１４】抵抗値調整装置１１の支持台１２上に載置
された厚膜回路基板用原板７に対して、抵抗値測定装置
１４が各基板部７ａの厚膜抵抗体９の抵抗値を測定す
る。１枚の基板部７ａに対して、３０対の第１プローブ
１４ａが各厚膜抵抗体９の両側の電極を押え、１対の第
２プローブ１４ｂがその基板部７ａに対応するダミーパ
ターン８の両電極を押さえる。ここでは、制御部４１が
初めに第２プローブ１４ｂからの検出信号に基づいて、
ダミーパターン８の両電極が導通しているか否かを判断
する。ダミーパターン８が導通していなければ（すなわ
ち外観が良であれば）、続いて第１プローブ１４ａによ
って各厚膜抵抗体９の抵抗値を測定する。この測定値に
基づいて、レーザ装置１５が各厚膜抵抗体９をトリミン
グして所望の抵抗値にする。ダミーパターン８が導通し
ていれば（すなわち外観が不良であれば）、その基板部
７ａに対して厚膜抵抗体９の抵抗値測定及びレーザ装置
１５によるトリミング処理を行わず、次の基板部７ａの
処理を行う。

【００１５】このようにして、抵抗値調整工程では、ダ
ミーパターン８の導通，非導通により外観の良・不良を
検出し、外観が良であると判断された場合にはその基板
部７ａの処理を行い、外観が不良であると判断された場
合にはその基板部７ａの処理を省略する。ここでは、従
来行われていた外観不良の基板部７ａに対する抵抗値調
整処理を行わないので無駄な時間が省略でき、厚膜回路
基板用原板７全体の調整時間が短縮される。

【００１６】〔他の実施例〕 （ａ） 図５に示すダミーパターン１８は、除去縁部７
ｂ上に形成されており、１対の電極部１８ａと電極部１
８ａ間を連結する幅の狭い連結部１８ｂとから形成され
ている。この場合は、外観不良であると判断された基板
部７ａに対応するダミーパターン１８は、連結部１８ｂ
をリューター等で切断する。すると、両電極１８ａ間の
抵抗値は無限大になり、外観の良好な基板部７ａに対応
するダミーパターン１８から区別され得る。 （ｂ） 基板部７ａ上に形成された導体パターンに、基
板部７ａの外観の良否を抵抗値の違いとして記録しても
よい。図６に示す基板部７ａ上には、複数のリード端子
部２８が形成されている。基板部７ａが外観不良である
場合には、パターン上では互いに導通していないリード
端子部２８間を導電性マーカー（図示せず）で導通させ
る。この結果、外観不良である基板部７ａの特定のリー
ド端子部２８同士が導通された状態になる。

【００１７】抵抗値調整工程で、前記特定のリード端子
部２８間の抵抗値を測定すれば、基板７ａの外観の良否
を判断できる。 （ｃ） 単板からなる厚膜回路基板の製造にも本発明を
採用できる。 （ｄ） 上述の実施例では、抵抗値調整前の検査とし
て、厚膜回路の良・否を厚膜回路の配線パターンの接続
状態の外観検査で判断したが、このような外観検査の他
に厚膜回路の諸特性の導出状態を検査して判断しても構
わない。

【００１８】

【発明の効果】本発明に係る厚膜回路基板の製造方法で
は、抵抗値調整工程においてその前工程の検査工程で良
であると記録された厚膜回路基板のみに抵抗値調整処理
を行うので、複数枚の厚膜回路基板を処理する場合に従
来に比較して無駄な時間が少なくなり、全体の調整時間
が短縮される。

【図面の簡単な説明】

【図１】本発明の一実施例により製造される厚膜回路基
板の平面図。

【図２】外観検査装置の概略斜視図。

【図３】抵抗値調整装置の概略斜視図。

【図４】制御部の制御ブロック図。

【図５】他の実施例の厚膜回路基板の部分斜視図。

【図６】さらに他の実施例の厚膜回路基板の部分斜視
図。

【符号の説明】

７ａ 基板部 ９ 厚膜抵抗体

Claims (1)

【特許請求の範囲】
1. 【請求項１】厚膜抵抗体を含む厚膜回路を形成し、該厚
   膜回路の良否を判断した後に、厚膜抵抗体を所定抵抗値
   に調整する厚膜回路基板の製造方法において、 前記厚膜回路の良否を判断した結果を、厚膜回路基板の
   一部に記録する検査工程と、 前記良否の判断記録を検出して、良と判断されたものに
   ついてのみ、前記厚膜抵抗体に対して抵抗値を調整する
   抵抗値調整工程と、を特徴とする厚膜回路基板の製造方
   法。