JPH05157780A - 抵抗素子プロセスモニター装置 - Google Patents
抵抗素子プロセスモニター装置Info
- Publication number
- JPH05157780A JPH05157780A JP18442591A JP18442591A JPH05157780A JP H05157780 A JPH05157780 A JP H05157780A JP 18442591 A JP18442591 A JP 18442591A JP 18442591 A JP18442591 A JP 18442591A JP H05157780 A JPH05157780 A JP H05157780A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistance element
- resistance elements
- integrated circuit
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 本発明は、集積回路の実回路と同一の工程に
よって形成された抵抗素子の抵抗値を測定することによ
って集積回路チップの製造工程をモニターするための抵
抗プロセスモニター装置に関し、モニター用抵抗素子の
絶対精度の他にモニター用抵抗素子間の相対精度をも容
易に測定する手段を提供することを目的とする。 【構成】 半導体集積回路基板と、この半導体集積回路
基板上の適宜の場所に実回路と同じ工程によって形成さ
れた複数の抵抗素子１、２と、これら複数の抵抗素子
１、２の端部を接続する接続手段１０と、各抵抗素子
１、２の各端部に形成された測定用パッド３、４、５を
有し、各抵抗素子１、２の抵抗値の絶対精度、および、
異なる抵抗素子１、２間の抵抗値の相対精度を特定する
ことができるように構成した。
よって形成された抵抗素子の抵抗値を測定することによ
って集積回路チップの製造工程をモニターするための抵
抗プロセスモニター装置に関し、モニター用抵抗素子の
絶対精度の他にモニター用抵抗素子間の相対精度をも容
易に測定する手段を提供することを目的とする。 【構成】 半導体集積回路基板と、この半導体集積回路
基板上の適宜の場所に実回路と同じ工程によって形成さ
れた複数の抵抗素子１、２と、これら複数の抵抗素子
１、２の端部を接続する接続手段１０と、各抵抗素子
１、２の各端部に形成された測定用パッド３、４、５を
有し、各抵抗素子１、２の抵抗値の絶対精度、および、
異なる抵抗素子１、２間の抵抗値の相対精度を特定する
ことができるように構成した。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の実回路と同
一の工程によって形成された抵抗素子の抵抗値を測定す
ることによって集積回路チップの製造工程をモニターす
るための抵抗素子プロセスモニター装置に関する。
一の工程によって形成された抵抗素子の抵抗値を測定す
ることによって集積回路チップの製造工程をモニターす
るための抵抗素子プロセスモニター装置に関する。
【０００２】近年、特に、アナログ集積回路において、
特性の高精度化が進み、回路中の抵抗素子の抵抗値の絶
対精度および抵抗素子間の抵抗値の相対精度を向上する
ことが強く要望されている。そのため、抵抗素子の抵抗
値を高精度で、かつ、効率よく測定することができる抵
抗素子プロセスモニター装置が必要になる。
特性の高精度化が進み、回路中の抵抗素子の抵抗値の絶
対精度および抵抗素子間の抵抗値の相対精度を向上する
ことが強く要望されている。そのため、抵抗素子の抵抗
値を高精度で、かつ、効率よく測定することができる抵
抗素子プロセスモニター装置が必要になる。
【０００３】
【従来の技術】従来の抵抗素子プロセスモニター装置
は、集積回路チップに実回路と同一の工程によって形成
された抵抗素子の両端に測定用パッドを設けたもので、
集積回路装置の製造段階で適宜このモニター用抵抗素子
の抵抗値の絶対値を測定することによって、集積回路チ
ップの実回路内の抵抗素子の抵抗値を推定する方法が採
用されていた。
は、集積回路チップに実回路と同一の工程によって形成
された抵抗素子の両端に測定用パッドを設けたもので、
集積回路装置の製造段階で適宜このモニター用抵抗素子
の抵抗値の絶対値を測定することによって、集積回路チ
ップの実回路内の抵抗素子の抵抗値を推定する方法が採
用されていた。
【０００４】図２は、従来の抵抗素子プロセスモニター
装置の構成説明図である。この図において、１１は抵抗
素子、１２、１３は測定用パッド、１４、１５はコンタ
クト、Ｗは抵抗素子の幅、Ｌは抵抗素子の長さである。
装置の構成説明図である。この図において、１１は抵抗
素子、１２、１３は測定用パッド、１４、１５はコンタ
クト、Ｗは抵抗素子の幅、Ｌは抵抗素子の長さである。
【０００５】この従来の抵抗素子プロセスモニター装置
においては、集積回路基板の上の適宜の場所に、幅Ｗ、
長さＬの抵抗素子１１を形成し、その抵抗素子１１の両
端にコンタクト１４、１５によって接続された測定用パ
ッド１２、１３を形成して構成されている。
においては、集積回路基板の上の適宜の場所に、幅Ｗ、
長さＬの抵抗素子１１を形成し、その抵抗素子１１の両
端にコンタクト１４、１５によって接続された測定用パ
ッド１２、１３を形成して構成されている。
【０００６】そして、その測定用パッド１２、１３に測
定用プローブを接触させ、測定用パッド１２、１３間に
所定の電圧を印加し、この間に流れる電流を測定するこ
とによって、抵抗素子１１の抵抗値を測定していた。こ
の場合、抵抗素子１１の幅Ｗと長さＬは、実回路中の抵
抗素子の抵抗値をより正確に反映するように、実回路中
の抵抗素子の大きさ、形状に近似したものに設定されて
いる。
定用プローブを接触させ、測定用パッド１２、１３間に
所定の電圧を印加し、この間に流れる電流を測定するこ
とによって、抵抗素子１１の抵抗値を測定していた。こ
の場合、抵抗素子１１の幅Ｗと長さＬは、実回路中の抵
抗素子の抵抗値をより正確に反映するように、実回路中
の抵抗素子の大きさ、形状に近似したものに設定されて
いる。
【０００７】
【発明によって解決しようとする課題】しかしながら、
上記の従来用いられていた抵抗素子プロセスモニター装
置によると、モニター用抵抗素子の抵抗素子の絶対精度
の測定はできるが、抵抗素子間の抵抗値の相対精度を測
定することができなかった。
上記の従来用いられていた抵抗素子プロセスモニター装
置によると、モニター用抵抗素子の抵抗素子の絶対精度
の測定はできるが、抵抗素子間の抵抗値の相対精度を測
定することができなかった。
【０００８】このように、製造工程や材料等のバラツ
キ、あるいは、不均一性によって発生した抵抗素子間の
抵抗値の相対精度を測定することができないため、抵抗
素子間の抵抗値の相対精度が悪いウェハは、半導体集積
チップの実回路が完成した後にその特性を試験するまで
は判明せず、最終的には破棄する集積回路チップに対し
て製造工程を加えることになり、また、後続の製造工程
に測定の結果をフィードバックすることができず、製造
効率の低下が避けられなかった。
キ、あるいは、不均一性によって発生した抵抗素子間の
抵抗値の相対精度を測定することができないため、抵抗
素子間の抵抗値の相対精度が悪いウェハは、半導体集積
チップの実回路が完成した後にその特性を試験するまで
は判明せず、最終的には破棄する集積回路チップに対し
て製造工程を加えることになり、また、後続の製造工程
に測定の結果をフィードバックすることができず、製造
効率の低下が避けられなかった。
【０００９】本発明は、製造工程や材料の特性のバラツ
キによって発生するモニター用抵抗素子の絶対精度の他
モニター用抵抗素子間の抵抗値の相対精度をも容易に測
定することができる抵抗素子プロセスモニター装置を提
供することを目的とする。
キによって発生するモニター用抵抗素子の絶対精度の他
モニター用抵抗素子間の抵抗値の相対精度をも容易に測
定することができる抵抗素子プロセスモニター装置を提
供することを目的とする。
【００１０】
【課題を解決するための手段】本発明にかかる抵抗素子
プロセスモニター装置においては、上記の問題点を解決
する手段として、半導体集積回路基板と、該半導体集積
回路基板上に実回路と同じ工程によって形成された複数
の抵抗素子と、これら複数の抵抗素子の端部を接続する
接続手段と、各抵抗素子の各端部に形成された測定用パ
ッドとをもって構成し、各抵抗素子の抵抗値の絶対精
度、および、異なる抵抗素子間の抵抗値の相対精度を測
定することができるようにした。
プロセスモニター装置においては、上記の問題点を解決
する手段として、半導体集積回路基板と、該半導体集積
回路基板上に実回路と同じ工程によって形成された複数
の抵抗素子と、これら複数の抵抗素子の端部を接続する
接続手段と、各抵抗素子の各端部に形成された測定用パ
ッドとをもって構成し、各抵抗素子の抵抗値の絶対精
度、および、異なる抵抗素子間の抵抗値の相対精度を測
定することができるようにした。
【００１１】また、この場合、２個の抵抗素子を直列接
続して配置し、該２個の抵抗素子の接続点に測定用パッ
ドを形成し、かつ、各抵抗素子の他端の各々に測定用パ
ッドを形成する構成を採用した。
続して配置し、該２個の抵抗素子の接続点に測定用パッ
ドを形成し、かつ、各抵抗素子の他端の各々に測定用パ
ッドを形成する構成を採用した。
【００１２】
【作用】上記のように、抵抗素子プロセスモニター装置
を、半導体集積回路基板と、該半導体集積回路基板上に
実回路と同じ工程によって形成された複数のモニター用
抵抗素子と、これら複数のモニター用抵抗素子の端部を
接続する接続手段と、各モニター用抵抗素子の各端部に
形成された測定用パッドとをもって構成することによっ
て、各モニター用抵抗素子の抵抗値の絶対精度、およ
び、異なるモニター用抵抗素子間の抵抗値の相対精度を
容易に測定することができる。
を、半導体集積回路基板と、該半導体集積回路基板上に
実回路と同じ工程によって形成された複数のモニター用
抵抗素子と、これら複数のモニター用抵抗素子の端部を
接続する接続手段と、各モニター用抵抗素子の各端部に
形成された測定用パッドとをもって構成することによっ
て、各モニター用抵抗素子の抵抗値の絶対精度、およ
び、異なるモニター用抵抗素子間の抵抗値の相対精度を
容易に測定することができる。
【００１３】
【実施例】図１（Ａ）、（Ｂ）は、本発明の１実施例の
説明図である。この図において、１は第１の抵抗素子、
２は第２の抵抗素子、３は第１の測定用パッド、４は第
２の測定用パッド、５は第３の測定用パッド、６、７、
８、９はコンタクト、１０は配線層、Ｗは抵抗素子の
幅、Ｌは抵抗素子の長さ、ｒ1 は第１の抵抗素子の抵抗
値、ｒ2 は第２の抵抗素子の抵抗値である。
説明図である。この図において、１は第１の抵抗素子、
２は第２の抵抗素子、３は第１の測定用パッド、４は第
２の測定用パッド、５は第３の測定用パッド、６、７、
８、９はコンタクト、１０は配線層、Ｗは抵抗素子の
幅、Ｌは抵抗素子の長さ、ｒ1 は第１の抵抗素子の抵抗
値、ｒ2 は第２の抵抗素子の抵抗値である。
【００１４】本実施例の抵抗素子プロセスモニター装置
においては、図１（Ａ）に示されているように、集積回
路基板上の集積回路チップの適宜の場所に、第１の抵抗
素子１と第２の抵抗素子２を形成し、第１の抵抗素子１
と第２の抵抗素子２の一端の間を金属配線層１０によっ
て電気的に接続し、この接続部に第３の測定用パッド５
を形成し、第１の抵抗素子１と第２の抵抗素子２の開放
端に第１の測定用パッド３、第２の測定用パッド４が形
成されている。
においては、図１（Ａ）に示されているように、集積回
路基板上の集積回路チップの適宜の場所に、第１の抵抗
素子１と第２の抵抗素子２を形成し、第１の抵抗素子１
と第２の抵抗素子２の一端の間を金属配線層１０によっ
て電気的に接続し、この接続部に第３の測定用パッド５
を形成し、第１の抵抗素子１と第２の抵抗素子２の開放
端に第１の測定用パッド３、第２の測定用パッド４が形
成されている。
【００１５】なお、コンタクト６、７、８、９は、第１
の抵抗素子１と第２の抵抗素子２の端部と配線層１０、
あるいは、第１の測定用パッド３、第２の測定用パッド
４、第３の測定用パッド５の間を接続する点である。ま
た、第１の抵抗素子１と第２の抵抗素子の幅Ｗ1 と
Ｗ2 、長さＬ1 とＬ2 は、実回路中の抵抗素子の抵抗値
をより正確に反映するように、実回路中の抵抗素子の大
きさ、形状に近似したものに設定されることがあるが、
抵抗素子の幅Ｗ1 とＷ2 および長さＬ1 とＬ2 は必ずし
も同一ではない。
の抵抗素子１と第２の抵抗素子２の端部と配線層１０、
あるいは、第１の測定用パッド３、第２の測定用パッド
４、第３の測定用パッド５の間を接続する点である。ま
た、第１の抵抗素子１と第２の抵抗素子の幅Ｗ1 と
Ｗ2 、長さＬ1 とＬ2 は、実回路中の抵抗素子の抵抗値
をより正確に反映するように、実回路中の抵抗素子の大
きさ、形状に近似したものに設定されることがあるが、
抵抗素子の幅Ｗ1 とＷ2 および長さＬ1 とＬ2 は必ずし
も同一ではない。
【００１６】図１（Ｂ）は、本実施例の等価回路を示し
ている。この等価回路に沿って本実施例による測定方法
を説明する。
ている。この等価回路に沿って本実施例による測定方法
を説明する。
【００１７】１．絶対精度の測定 第１の測定用パッド３、第２の測定用パッド４、第３の
測定用パッド５に測定装置のプローブを接触させ、第１
の測定用パッド３と第３の測定用パッド５の間に電圧を
印加し、もしくは、電流を供給し、第２の測定用パッド
４は開放し、または、第３の測定用パッド５と接続し
て、従来の抵抗素子プロセスモニター装置と同様に第１
の抵抗素子１の抵抗値を測定することによって、第１の
抵抗素子１の絶対精度を測定する。なお、上記の説明と
は逆に、第２の抵抗素子２の抵抗値を測定するようにし
てもよい。
測定用パッド５に測定装置のプローブを接触させ、第１
の測定用パッド３と第３の測定用パッド５の間に電圧を
印加し、もしくは、電流を供給し、第２の測定用パッド
４は開放し、または、第３の測定用パッド５と接続し
て、従来の抵抗素子プロセスモニター装置と同様に第１
の抵抗素子１の抵抗値を測定することによって、第１の
抵抗素子１の絶対精度を測定する。なお、上記の説明と
は逆に、第２の抵抗素子２の抵抗値を測定するようにし
てもよい。
【００１８】２．相対精度の測定 第１の測定用パッド３と第２の測定用パッド４の間に電
圧を印加し、もしくは、電流を供給し、第３の測定用パ
ッド５の電圧を測定することによって抵抗素子間の相対
精度を測定する。
圧を印加し、もしくは、電流を供給し、第３の測定用パ
ッド５の電圧を測定することによって抵抗素子間の相対
精度を測定する。
【００１９】すなわち、第１の測定用パッド３の電圧を
Ｖ1 、第２のパッド４の電圧をＶ2 とし、第３パッド５
の電圧をＶ3 とすると、第１の抵抗素子１の抵抗値ｒ1
と第２の抵抗素子２の抵抗値ｒ2 の相対精度は次のよう
にして求められる。 ｒ2 ／ｒ1 ＝（Ｖ3 −Ｖ1 ）／（Ｖ2 −Ｖ3 ） なお、上記の実施例においては、モニター用抵抗素子は
２個であったが、３個以上として、集積回路チップ上の
より広い範囲の抵抗値のバラツキを測定することもでき
る。上記のモニター用抵抗素子の配置形態においても、
接続形態においても、実回路中の抵抗素子の抵抗値をよ
りよく反映するように決定される。また、上記実施例に
おいて用いた抵抗素子として、拡散抵抗素子、厚膜抵抗
素子、薄膜抵抗素子等各種の抵抗素子を用いることがで
きる。
Ｖ1 、第２のパッド４の電圧をＶ2 とし、第３パッド５
の電圧をＶ3 とすると、第１の抵抗素子１の抵抗値ｒ1
と第２の抵抗素子２の抵抗値ｒ2 の相対精度は次のよう
にして求められる。 ｒ2 ／ｒ1 ＝（Ｖ3 −Ｖ1 ）／（Ｖ2 −Ｖ3 ） なお、上記の実施例においては、モニター用抵抗素子は
２個であったが、３個以上として、集積回路チップ上の
より広い範囲の抵抗値のバラツキを測定することもでき
る。上記のモニター用抵抗素子の配置形態においても、
接続形態においても、実回路中の抵抗素子の抵抗値をよ
りよく反映するように決定される。また、上記実施例に
おいて用いた抵抗素子として、拡散抵抗素子、厚膜抵抗
素子、薄膜抵抗素子等各種の抵抗素子を用いることがで
きる。
【００２０】
【発明の効果】以上説明したように本発明によれば、実
回路と同一の工程によって形成されたモニター用抵抗素
子の抵抗値の絶対精度および相対精度を測定することに
よって、実回路中の抵抗素子の製造工程や材料のバラツ
キによって発生する抵抗値のズレやバラツキを推定し
て、製造工程の諸条件設定にフィードバックしたり、特
性不良の集積回路チップを早期に発見して工程から除去
することができ、製造管理に寄与するところが大きい。
回路と同一の工程によって形成されたモニター用抵抗素
子の抵抗値の絶対精度および相対精度を測定することに
よって、実回路中の抵抗素子の製造工程や材料のバラツ
キによって発生する抵抗値のズレやバラツキを推定し
て、製造工程の諸条件設定にフィードバックしたり、特
性不良の集積回路チップを早期に発見して工程から除去
することができ、製造管理に寄与するところが大きい。
【図１】（Ａ）、（Ｂ）は本発明の１実施例の説明図で
ある。
ある。
【図２】従来の抵抗素子プロセスモニター装置の構成説
明図である。
明図である。
１ 第１の抵抗素子 ２ 第２の抵抗素子 ３ 第１の測定用パッド ４ 第２の測定用パッド ５ 第３の測定用パッド ６、７、８、９ コンタクト １０ 配線層 Ｗ1 第１の抵抗素子の幅 Ｗ2 第２の抵抗素子の幅 Ｌ1 第１の抵抗素子の長さ Ｌ2 第２の抵抗素子の長さ ｒ1 第１の抵抗素子の抵抗値 ｒ2 第２の抵抗素子の抵抗値
Claims (2)
- 【請求項１】 半導体集積回路基板と、該半導体集積回
路基板上に実回路と同じ工程によって形成された複数の
抵抗素子と、これら複数の抵抗素子の端部を接続する接
続手段と、各抵抗素子の各端部に形成された測定用パッ
ドとを有し、各抵抗素子の抵抗値の絶対精度、および、
異なる抵抗素子間の抵抗値の相対精度を測定することが
できるようにしたことを特徴とする抵抗素子プロセスモ
ニター装置。 - 【請求項２】 ２個の抵抗素子が直列接続されて配置さ
れ、該２個の抵抗素子の接続点に測定用パッドが形成さ
れ、かつ、各抵抗素子の他端の各々に測定用パッドが形
成されたことを特徴とする請求項１記載の抵抗素子プロ
セスモニター装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442591A JPH05157780A (ja) | 1991-07-24 | 1991-07-24 | 抵抗素子プロセスモニター装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442591A JPH05157780A (ja) | 1991-07-24 | 1991-07-24 | 抵抗素子プロセスモニター装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05157780A true JPH05157780A (ja) | 1993-06-25 |
Family
ID=16152932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18442591A Withdrawn JPH05157780A (ja) | 1991-07-24 | 1991-07-24 | 抵抗素子プロセスモニター装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05157780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205258A (ja) * | 2007-02-21 | 2008-09-04 | Seiko Instruments Inc | 半導体装置およびそのトリミング方法 |
| JP2014160831A (ja) * | 2009-07-28 | 2014-09-04 | Skyworks Solutions Inc | 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法 |
-
1991
- 1991-07-24 JP JP18442591A patent/JPH05157780A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205258A (ja) * | 2007-02-21 | 2008-09-04 | Seiko Instruments Inc | 半導体装置およびそのトリミング方法 |
| JP2014160831A (ja) * | 2009-07-28 | 2014-09-04 | Skyworks Solutions Inc | 半導体プロセスセンサおよび半導体プロセスを特徴付ける方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4782288A (en) | Method for evaluating processing parameters in the manufacture of semiconductor devices | |
| US5543633A (en) | Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process | |
| KR100352672B1 (ko) | 집적회로와집적회로의제조방법및평가방법 | |
| US6383827B1 (en) | Electrical alignment test structure using local interconnect ladder resistor | |
| US20030186473A1 (en) | Electrical print resolution test die | |
| JPH05157780A (ja) | 抵抗素子プロセスモニター装置 | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JPS618939A (ja) | 半導体装置 | |
| JPH09207366A (ja) | サーマルヘッドおよびその製造方法 | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPH1126533A (ja) | 層間絶縁膜の膜厚測定方法 | |
| KR100529453B1 (ko) | 프로브 카드용 니들과 그 제조 방법 | |
| JPH0572748B2 (ja) | ||
| JPH0855892A (ja) | 配線抵抗測定用半導体装置 | |
| JPS63122233A (ja) | 半導体集積回路の測定装置 | |
| JP2002176083A (ja) | 線幅測定用素子 | |
| JP2004014694A (ja) | 配線テストパターン及びその評価方法 | |
| JPH0262043A (ja) | 寸法測定用パターン | |
| JPS6282305A (ja) | 鍍膜厚測定用モニタパタ−ン | |
| JPH10270521A (ja) | 半導体装置の接続孔の抵抗値モニタパターン及びモニタ方法 | |
| JPH04129240A (ja) | 半導体装置 | |
| JP2006112967A (ja) | 接合抵抗値測定用半導体チップおよび半導体チップの接合抵抗値測定方法 | |
| JPH04324952A (ja) | 半導体装置の評価方法 | |
| JPH0364944A (ja) | 電子回路装置の検査装置 | |
| JPH03268441A (ja) | 半導体集積回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |