JPH07202195A - 浅い接合のソース/ドレーン領域とシリサイドを有するmosトランジスタの製造方法 - Google Patents
浅い接合のソース/ドレーン領域とシリサイドを有するmosトランジスタの製造方法Info
- Publication number
- JPH07202195A JPH07202195A JP6163338A JP16333894A JPH07202195A JP H07202195 A JPH07202195 A JP H07202195A JP 6163338 A JP6163338 A JP 6163338A JP 16333894 A JP16333894 A JP 16333894A JP H07202195 A JPH07202195 A JP H07202195A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide
- titanium
- drain region
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 52
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000010936 titanium Substances 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 27
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000001133 acceleration Effects 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 238000005546 reactive sputtering Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 111
- 238000010586 diagram Methods 0.000 description 22
- 239000002019 doping agent Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910008484 TiSi Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000005191 phase separation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910010421 TiNx Inorganic materials 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
サイドのような浅い接合のソース/ドレーン領域を有す
るMOSトランジスタの製造方法を提供する。 【構成】 ゲートと側壁スペーサ45とを形成させた後
基板全面にわたってチタニウム過剰のチタニウム窒化膜
を蒸着させ、熱処理工程を行ってチタニウム窒化膜46
とゲートとの界面、およびシリコン基板とチタニウム窒
化膜46との界面にチタニウムシリサイド膜49をそれ
ぞれ形成し、フィールド酸化膜及び側壁スペーサ45と
チタニウム膜との界面にTixOyNz膜48を形成す
る。
Description
造方法に関し、特に1回の金属熱処理工程により薄膜の
シリサイドを形成し、通常のイオン注入装置を利用して
浅い接合のソース/ドレーン領域を形成するMOSトラ
ンジスタの製造方法に関する。
ン以下のMOSトランジスタが集積可能になった。高集
積化によりMOSトランジスタの大きさが小さくなり、
かつMOSトランジスタのソース/ドレーン領域の接合
深さも次第に浅くなった。接合の面抵抗は、接合深さに
反比例するソース/ドレーン領域の接合深さが徐々に浅
くなることにより、接合の面抵抗が増加されて素子の寄
生抵抗が増加した。
て、寄生抵抗を減少させ素子特性を向上させるためにソ
ース/ドレーン領域にシリサイドを形成した。面抵抗は
比抵抗に比例し、接合深さに反比例する。例えばシリコ
ンの比抵抗は200μΩcm程度であり、シリサイドの比
抵抗は、物質によって異なるが、50μΩcm前後であ
る。したがって、浅い接合のソース/ドレーン領域にシ
リサイドを形成することにより寄生抵抗である接合の面
抵抗を減少させることができるようになった。
シリサイド(TiSi2) が広く知られている。ソース
/ドレーン領域にシリサイドを形成するというのは、下
記式のように接合を構成するシリコン基板との反応によ
る結果であるので、シリサイドの形成は、形成されたシ
リサイド膜厚さに対応する深さのシリコンからなるソー
ス/ドレーン領域の消耗を招く。Ti+2Si−TiS
i2したがって、形成されたシリサイド厚さ、すなわち
ソース/ドレーン領域の消耗された部分までも接合深さ
に加算されるので、超高集積素子を製造するには、厚さ
が薄く、かつ安定なシリサイド膜の形成技術が要求され
た。また電気的な面においても浅い接合のソース/ドレ
ーン領域に形成されるシリサイド膜は、シリサイドとシ
リコンとの界面が均一でなければならない。
との反応によって形成されるポリサイド(polyci
de)と、高融点金属とシリコンとの反応によって形成
されるサリサイド(SALICIDE.self−al
igned silicide)とに分けられる。図1
〜5は従来の浅い接合のソース/ドレーン領域にシリサ
イド膜が形成されたMOSトランジスタの製造工程図で
ある。図1を参照すれば、一般の二重拡散法により基板
11に低濃度のソース/ドレーン領域15と高濃度のソ
ース/ドレーン領域17を形成する。すなわちシリコン
基板11上に一般のフィールド酸化工程を利用して素子
分離用フィールド酸化膜12を形成し、チャネル領域上
方の基板11上にゲート絶縁膜13とポリシリコンから
なるゲート14を順次形成する。ゲート14をマスクと
して基板とは反対導電型を有する不純物をイオン注入し
て低濃度のソース/ドレーン領域15を形成する。一般
の側壁スペーサ形成工程によりゲート14の側壁にスペ
ーサ16を形成した後、この側壁スペーサ16とゲート
14をマスクとして基板とは反対導電型を有する不純物
をイオン注入して高濃度のソース/ドレーン領域17
を、前記低濃度のソース/ドレーン領域15に隣接する
ように形成する。
Si2) の形成工程図を示したものである。基板全面に
わたって高融点金属であるチタニウム膜(Ti)18を
薄く蒸着させた後、700℃程の温度で1次熱処理工程
を行う。熱処理工程の際、シリコン原子(Si)がチタ
ニウム膜18へ移動して薄膜のチタニウム膜18とシリ
コン基板11との界面と、チタニウム膜18とゲート膜
14との界面においてシリコン(Si)とチタニウム
(Ti)とが反応して、C49相を有するチタニウムシリ
サイド膜19,20が形成される。
液でチタニウムシリサイド膜19,20以外のチタニウ
ム膜18を全部除去する。これによりソース/ドレーン
領域17上に形成されたチタニウムシリサイド膜19は
サリサイドであり、ゲート14上に形成されたチタニウ
ムシリサイド膜20はポリサイドとなる。図5を参照す
れば、800℃以上の温度で2次熱処理工程を行ってC
54相を有するチタニウムシリサイド膜19′,20′を
形成する。したがって浅い接合のソース/ドレーン領域
17に薄膜のチタニウムシリサイド膜が形成されたMO
Sトランジスタが得られる。
イド膜を形成する理由は次の通りである。薄膜のチタニ
ウム膜を形成した後高温で熱処理すると、シリコン原子
が薄膜のチタニウム膜18へ移動して図6に示すよう
に、C54相のチタニウムシリコン膜19がソース/ドレ
ーン領域17の表面のみならず、側壁スペーサ16に沿
って不要な金属脚21が形成される。この金属脚21は
導電性物質であるので短絡の発生を招く。
ス/ドレーン領域17の表面にのみチタニウムシリサイ
ド膜19を形成し、残りのチタニウム膜を除去した後、
2次高温の熱処理を行って、金属脚の発生をなくしてチ
タニウムシリサイド膜を形成する。
像が存在する。1つはa=3.62Å、b=13.76
Å、c=3.605Åの格子常数を有するC49斜方構造
のチタニウムシリサイド膜であり、もう1つはa=8.
236Å、b=4.773Å、c=8.523Åの格子
常数を有するC54構造のチタニウムシリサイド膜であ
る。半導体素子の製造時には、C54のTiSiが安定
し、かつ比抵抗が低いので、C54のTiSiを使用す
る。
チタニウムシリサイド膜を形成する場合、形成されたシ
リサイド膜の厚さすなわち消耗した領域がソース/ドレ
ーン領域17の接合深さに含まれるのでシリコンの消耗
は小さくなければならない。またシリサイド膜の厚さが
増加すれば増加するほどコンタクト抵抗は増加するので
シリサイド膜を300Å以下の厚さで薄く形成すること
がよい。薄膜のシリサイド膜を形成するためには、その
前の工程においてチタニウム膜を薄く蒸着しなければな
らない。
サイド膜の熱的特性が不安定であるので、後工程の2次
熱処理工程においてアグロメレーションが起こって素子
特性が低下するという問題点があった。また、従来方法
により形成されたチタニウムシリサイド膜は、その厚さ
が薄くなることによって発生する熱的不安定性に起因し
て、チタニウムシリサイド膜とシリコンからなるソース
/ドレーン領域17間の界面において急激な屈曲が発生
される問題点があった。
シリサイド膜を形成する方法の中、拡散ソースとしてシ
リサイドを利用する方法、すなわちSADS(Sili
cide As Diffusion Source)
方法が最も優れたものと知られてきた。このSADS方
法はJ.electrochem.Sec.139,1
96,1992.によく開示されている。SADS方法
はシリコン基板上にあらかじめシリサイド膜を形成さ
せ、このシリサイド膜にドーパントをイオン注入し、熱
処理してシリサイド内にあるドーパントをシリコン基板
へ拡散させて浅い接合のソース/ドレーン領域を形成す
る方法で、図1〜図5においてのソース/ドレーン領域
を形成した後にシリサイドをソース/ドレーン領域に形
成する方法とはその工程順序が異なる。
たMOSトランジスタの製造工程図である。図7を参照
すれば、シリコン基板31上に一般のフィールド酸化工
程により素子分離用フィールド酸化膜32を形成し、チ
ャネル領域の上部にゲート絶縁膜33とポリシリコン膜
とからなるゲート34を順次形成する。次に絶縁膜から
なるスペーサ35をゲート34の側壁に形成する。
を示すものである。これは図2〜5に示したシリサイド
膜の形成工程と同じである。すなわち基板全面にわたっ
て薄膜のチタニウム膜36を蒸着させ、700℃程の温
度で1次熱処理工程を行ってチタニウム膜36とシリコ
ン基板31との界面にC49相を有するチタニウムシリサ
イド膜37を形成すると共に、ゲート34とチタニウム
膜36との界面にチタニウムシリサイド膜38を形成す
る。
/H2O2 溶液で全部除去した後、800℃以上の温度
で2次熱処理工程を行ってC54相を有するチタニウムシ
リサイド膜37′,38′を形成する。図12を参照す
れば、チタニウムシリサイド膜37′,38′を形成し
た後10KeV程の低加速エネルギーを利用して基板と
反対導電型の不純物をチタニウムシリサイド膜37′,
38′にイオン注入する。この時n型基板(NMOS)
の場合にはAs+イオンを注入し、p型基板(PMO
S)の場合にはBF+イオンを注入する。
熱処理工程を行ってチタニウムシリサイド膜37′,3
8′にイオン注入された不純物を基板31へ拡散させ
る。これにより浅い接合のソース/ドレーン領域39が
形成されてシリサイドと浅い接合のソース/ドレーン領
域を有するMOSトランジスタが得られる。このSAD
S方法は、イオン注入の直後のドーパントはチタニウム
シリサイド内にのみ分布されなければならない。
の加速エネルギーのみで可能である。もしイオン注入エ
ネルギーが大き過ぎてシリコン基板までドーパントが分
布されるとイオン注入時のノックオン効果によってリー
ク電流が増加することとなる。これを防止するために
は、30nm以下の薄膜のシリサイド膜内にのみドーパ
ントが分布されるように、10KeV前後の低エネルギ
ーイオン注入装置を利用しなければならない。
うな場合、スールプットおよび安定性の面から、大きな
問題がある。すなわち10KeV程の低い加速エネルギ
ーを利用してチタニウムシリサイド膜内にのみドーパン
トを分布させるためには、Ge+ 等のイオンを、先に基
板にイオン注入して基板を初期非晶質化(preamo
rphization)させなければならない。又、S
ADS方法を利用する場合にも、2回の熱処理によりチ
タニウムシリサイド膜を形成させなければならないの
で、図1〜図5の従来方法における問題点も発生され
る。本発明は上記問題点を解消するためのもので、工程
を単純化し特性を向上させた薄膜のシリサイドのような
浅い接合のソース/ドレーン領域を有するMOSトラン
ジスタの製造方法を提供することを目的とする。
に本発明によれば、シリコン基板上にフィールド酸化工
程により素子分離用フィールド酸化膜を形成するステッ
プと、シリコン基板上にゲート絶縁膜とポリシリコン膜
とからなるゲートを形成するステップと、ゲート側壁に
スペーサを形成するステップと、基板全面にわたってチ
タニウム過剰のチタニウム窒化膜を蒸着させるステップ
と、熱処理工程を行ってチタニウム窒化膜とゲートとの
界面、およびシリコン基板とチタニウム窒化膜との界面
にチタニウムシリサイド膜をそれぞれ形成し、フィール
ド酸化膜及び側壁スペーサとチタニウム膜との界面にT
ixOyNz膜を形成するステップと、基板全面にわた
ってドーパントをイオン注入するステップと、熱処理工
程を行ってチタニウム窒化膜内にイオン注入されたドー
パントをシリコン基板に拡散させて浅い接合のソース/
ドレーン領域を形成するステップと、チタニウムシリサ
イド膜を除いた非反応チタニウム窒化膜と反応されたT
ixOyNz膜をNH4OH/H2O2 溶液で選択的に除
去するステップと、を含む薄膜のシリサイドと浅い接合
のソース/ドレーン領域を有するMOSトランジスタの
製造方法を提供する。
する。図14〜18は本発明のSADS工程を利用し
た、薄膜のシリサイドと浅い接合のソース/ドレーン領
域を有するMOSトランジスタの製造工程図である。図
14のように、シリコン基板41上にフィールド酸化工
程によりフィールド酸化膜42を形成し、チャネル領域
上にゲート絶縁膜43とポリシリコン膜とからなるゲー
ト44を順次形成する。またゲート34の側壁に酸化膜
からなるスペーサ45を形成する。
のチタニウムが含まれたチタニウム窒化膜(Ti−ex
cessed TiNX.0<x<1)46を反応性ス
パッタリング法により薄く蒸着させる。図16のよう
に、窒素あるいはアンモニア雰囲気において800℃程
の温度で急速な熱処理工程を行う。
板41とチタニウム窒化膜46との界面においては、シ
リサイドであるC54相のチタニウムシリサイド膜47が
形成され、ポリシリコン膜からなるゲート44とチタニ
ウム窒化膜46との界面においてはポリサイドであるC
54相のチタニウムシリサイド膜49が形成される。ま
た、フィールド酸化膜42とチタニウム窒化膜46との
界面、および側壁スペーサ45とチタニウム窒化膜46
との界面においては、チタニウムの大きい酸化エネルギ
ーによりTixOyNz膜48が形成される。これはチ
タニウム(Ti)の酸化エネルギーがシリコン酸化膜
(SiO2) に比べて大きいためである。この時、相分
離現象により形成されるチタニウムシリサイド膜47は
薄膜のチタニウム窒化膜(TiNx)のx値に依存す
る。すなわちx値が大きければ大きいほど、形成される
TiSi膜の厚さは厚くとなる。X=0.3である時T
iN/TiSi2 の厚さ比は約1:1である。
たイオン注入工程においても、すべてのドーパントが薄
膜のチタニウム窒化膜47内に拘束されるので、イオン
注入の後熱処理を行ってドーパントを基板に拡散させる
としても、電気的な特性を変化させない。したがって、
本発明の実施例においては、800℃以上の高温で急速
な熱処理工程を行っても、前述したような金属脚は形成
されない。これは高温での熱処理時にチタニウム窒化膜
46と側壁スペーサ45との界面において、相分離現象
により酸化膜48が形成されるから、チタニウムシリサ
イド膜47がシリコン基板41にのみ形成されて、側壁
スペーサ45の方に金属脚は形成されないこととなる。
て、ドーパントすなわち基板41とは反対導電型の不純
物をイオン注入する。熱処理工程を行うと、チタニウム
シリサイド膜47内にイオン注入されている不純物が基
板41へ拡散されて浅い接合のソース/ドレーン領域5
0が形成される。図18のように、NH4OH/H2O2
溶液またはその他酸溶液でチタニウムシリサイド膜4
8,49以外の残っているチタニウム窒化膜46とTi
xOyNz膜50を選択的に除去すると、浅い接合のソ
ース/ドレーン領域51とシリサイド膜を有するMOS
トランジスタが得られる。
のソース/ドレーン領域とシリサイドを有するMOSト
ランジスタの製造方法によれば、チタニウム過剰のチタ
ニウム窒化膜が相分離される現象を利用して、1回の急
速な熱処理工程により、薄膜のシリサイド膜を形成する
ことができるので、従来2回の熱処理工程に比べて工程
の単純化が達成され、消耗が最小化されて浅い接合に適
合なチタニウムシリサイド膜を得ることが出来かつ、コ
ンタクト抵抗の増加が防止される。又、高温の熱処理を
施しても相分離現象により金属脚の形成を防止すること
ができ、これにより特性を向上させることができるよう
になる。しかも30KeV以上の加速エネルギーを有す
る通常のイオン注入装置を利用して浅い接合のソース/
ドレーン領域を形成することができるので、接合の面抵
抗などの寄生抵抗が減少でき、特性が向上される。
リサイドを有するMOSトランジスタの製造工程図であ
る。
リサイドを有するMOSトランジスタの製造工程図であ
る。
リサイドを有するMOSトランジスタの製造工程図であ
る。
リサイドを有するMOSトランジスタの製造工程図であ
る。
リサイドを有するMOSトランジスタの製造工程図であ
る。
成を説明するための図である。
ジスタの製造工程図である。
ジスタの製造工程図である。
ジスタの製造工程図である。
ンジスタの製造工程図である。
ンジスタの製造工程図である。
ンジスタの製造工程図である。
ンジスタの製造工程図である。
ランジスタの製造工程図である。
ランジスタの製造工程図である。
ランジスタの製造工程図である。
ランジスタの製造工程図である。
ランジスタの製造工程図である。
ゲート絶縁膜、44…ゲート、45…側壁スペーサ、4
6…チタニウム窒化膜、47…チタニウムシリコン膜
(サリサイド)、48…TixOyNz膜、49…チタ
ニウムシリサイド膜(ポリサイド)、50…浅い接合の
ソース/ドレーン領域。
Claims (7)
- 【請求項1】 シリコン基板(41)上にフィールド酸
化工程によりフィールド酸化膜(42)を形成するステ
ップと、 シリコン基板(41)上に薄膜の絶縁膜とポリシリコン
膜を蒸着させパターニングしてゲート絶縁膜(43)と
ゲート(44)を形成し、ゲート(44)の形成された
部分をのぞいたシリコン基板(41)を露出させるステ
ップと、 ゲート(44)の側壁に酸化膜からなるスペーサ(4
5)を形成するステップと、 その上に薄いチタニウム膜と薄いチタニウム窒化膜(4
6)とを順次蒸着させるステップと、 基板全面にわたって急速な熱処理工程を行って露出され
たシリコン基板(41)とチタニウム窒化膜(46)と
の界面、及びゲート(44)とチタニウム窒化膜(4
6)との界面にチタニウムシリサイド膜(47),(4
9)をそれぞれ形成し、フィールド酸化膜(42)及び
側壁スペーサ(45)とチタニウム膜(46)との界面
にTixOyNz膜(48)を形成するステップと、 基板全面にわたって基板とは反対導電型を有する不純物
をイオン注入するステップと、 熱処理工程を行ってチタニウムシリサイド膜(47)内
にイオン注入された不純物を基板(41)に拡散させて
浅い接合のソース/ドレーン領域(50)を形成するス
テップと、 チタニウムシリサイド膜(48),(49)以外の残っ
ているチタニウム窒化膜(46)とTixOyNz膜
(48)を除去するステップと、 を含む浅い接合のソース/ドレーン領域とシリサイドを
有するMOSトランジスタの製造方法。 - 【請求項2】 チタニウム窒化膜(46)は、チタニウ
ム過剰のチタニウム窒化膜できる請求項1記載の浅い接
合のソース/ドレーン領域とシリサイドを有するMOS
トランジスタの製造方法。 - 【請求項3】 チタニウム窒化膜(46)は、反応性ス
パッタリング法で蒸着させる請求項1記載の浅い接合の
ソース/ドレーン領域とシリサイドを有するMOSトラ
ンジスタの製造方法。 - 【請求項4】 急速な熱処理工程は、800℃程の高温
で行う請求項1記載の浅い接合のソース/ドレーン領域
とシリサイドを有するMOSトランジスタの製造方法。 - 【請求項5】 急速な熱処理工程は、窒素またはアンモ
ニア雰囲気で行う請求項1記載の浅い接合のソース/ド
レーン領域とシリサイドを有するMOSトランジスタの
製造方法。 - 【請求項6】 イオン注入時、30KeV程度の加速エ
ネルギーを有する通常のイオン注入装置を利用する請求
項1記載の浅い接合のソース/ドレーン領域とシリサイ
ドを有するMOSトランジスタの製造方法。 - 【請求項7】 残っているチタニウム窒化膜(46)と
TixOyNz膜(48)をNH4OH/H2O2 溶液ま
たはその他酸溶液で除去する請求項1記載の浅い接合の
ソース/ドレーン領域とシリサイドを有するMOSトラ
ンジスタの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR28018/1993 | 1993-12-16 | ||
KR1019930028018A KR0135163B1 (ko) | 1993-12-16 | 1993-12-16 | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07202195A true JPH07202195A (ja) | 1995-08-04 |
JP2819240B2 JP2819240B2 (ja) | 1998-10-30 |
Family
ID=19371247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6163338A Expired - Fee Related JP2819240B2 (ja) | 1993-12-16 | 1994-06-23 | 浅い接合のソース/ドレーン領域とシリサイドを有するmosトランジスタの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5607884A (ja) |
JP (1) | JP2819240B2 (ja) |
KR (1) | KR0135163B1 (ja) |
DE (1) | DE4406849C2 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5849634A (en) * | 1994-04-15 | 1998-12-15 | Sharp Kk | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 |
US5648673A (en) * | 1994-12-28 | 1997-07-15 | Nippon Steel Corporation | Semiconductor device having metal silicide film on impurity diffused layer or conductive layer |
JP2785772B2 (ja) * | 1995-11-20 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
TW353206B (en) | 1997-05-17 | 1999-02-21 | United Microelectronics Corp | Process for producing self-aligned salicide having high temperature stability |
US5953614A (en) * | 1997-10-09 | 1999-09-14 | Lsi Logic Corporation | Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step |
US6242330B1 (en) * | 1997-12-19 | 2001-06-05 | Advanced Micro Devices, Inc. | Process for breaking silicide stringers extending between silicide areas of different active regions |
KR100510472B1 (ko) * | 1998-06-30 | 2005-10-25 | 삼성전자주식회사 | 반도체소자에서의 얕은 접합 형성방법 |
US6225173B1 (en) | 1998-11-06 | 2001-05-01 | Advanced Micro Devices, Inc. | Recessed channel structure for manufacturing shallow source/drain extensions |
US6200869B1 (en) | 1998-11-06 | 2001-03-13 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit with ultra-shallow source/drain extensions |
US6297115B1 (en) | 1998-11-06 | 2001-10-02 | Advanced Micro Devices, Inc. | Cmos processs with low thermal budget |
US6180476B1 (en) * | 1998-11-06 | 2001-01-30 | Advanced Micro Devices, Inc. | Dual amorphization implant process for ultra-shallow drain and source extensions |
US6165858A (en) * | 1998-11-25 | 2000-12-26 | Advanced Micro Devices | Enhanced silicidation formation for high speed MOS device by junction grading with dual implant dopant species |
KR100329769B1 (ko) | 1998-12-22 | 2002-07-18 | 박종섭 | 티타늄폴리사이드게이트전극형성방법 |
US6265291B1 (en) | 1999-01-04 | 2001-07-24 | Advanced Micro Devices, Inc. | Circuit fabrication method which optimizes source/drain contact resistance |
US6191052B1 (en) | 1999-01-25 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Method for fabricating an ultra-shallow junction with low resistance using a screen oxide formed by poly re-oxidation in a nitrogen containing atmosphere |
US6271132B1 (en) | 1999-05-03 | 2001-08-07 | Advanced Micro Devices, Inc. | Self-aligned source and drain extensions fabricated in a damascene contact and gate process |
US6492249B2 (en) | 1999-05-03 | 2002-12-10 | Advanced Micro Devices, Inc. | High-K gate dielectric process with process with self aligned damascene contact to damascene gate and a low-k inter level dielectric |
US6194748B1 (en) | 1999-05-03 | 2001-02-27 | Advanced Micro Devices, Inc. | MOSFET with suppressed gate-edge fringing field effect |
US6291278B1 (en) | 1999-05-03 | 2001-09-18 | Advanced Micro Devices, Inc. | Method of forming transistors with self aligned damascene gate contact |
US6265293B1 (en) | 1999-08-27 | 2001-07-24 | Advanced Micro Devices, Inc. | CMOS transistors fabricated in optimized RTA scheme |
US6403433B1 (en) | 1999-09-16 | 2002-06-11 | Advanced Micro Devices, Inc. | Source/drain doping technique for ultra-thin-body SOI MOS transistors |
US6465315B1 (en) | 2000-01-03 | 2002-10-15 | Advanced Micro Devices, Inc. | MOS transistor with local channel compensation implant |
US7019363B1 (en) | 2000-01-04 | 2006-03-28 | Advanced Micro Devices, Inc. | MOS transistor with asymmetrical source/drain extensions |
US6333244B1 (en) | 2000-01-26 | 2001-12-25 | Advanced Micro Devices, Inc. | CMOS fabrication process with differential rapid thermal anneal scheme |
US6372589B1 (en) | 2000-04-19 | 2002-04-16 | Advanced Micro Devices, Inc. | Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer |
US6420218B1 (en) | 2000-04-24 | 2002-07-16 | Advanced Micro Devices, Inc. | Ultra-thin-body SOI MOS transistors having recessed source and drain regions |
US6361874B1 (en) | 2000-06-20 | 2002-03-26 | Advanced Micro Devices, Inc. | Dual amorphization process optimized to reduce gate line over-melt |
US6368947B1 (en) | 2000-06-20 | 2002-04-09 | Advanced Micro Devices, Inc. | Process utilizing a cap layer optimized to reduce gate line over-melt |
US6399450B1 (en) | 2000-07-05 | 2002-06-04 | Advanced Micro Devices, Inc. | Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions |
US6630386B1 (en) | 2000-07-18 | 2003-10-07 | Advanced Micro Devices, Inc | CMOS manufacturing process with self-amorphized source/drain junctions and extensions |
US6521502B1 (en) | 2000-08-07 | 2003-02-18 | Advanced Micro Devices, Inc. | Solid phase epitaxy activation process for source/drain junction extensions and halo regions |
US6472282B1 (en) | 2000-08-15 | 2002-10-29 | Advanced Micro Devices, Inc. | Self-amorphized regions for transistors |
US6756277B1 (en) | 2001-02-09 | 2004-06-29 | Advanced Micro Devices, Inc. | Replacement gate process for transistors having elevated source and drain regions |
US6551885B1 (en) | 2001-02-09 | 2003-04-22 | Advanced Micro Devices, Inc. | Low temperature process for a thin film transistor |
US6495437B1 (en) | 2001-02-09 | 2002-12-17 | Advanced Micro Devices, Inc. | Low temperature process to locally form high-k gate dielectrics |
US6403434B1 (en) | 2001-02-09 | 2002-06-11 | Advanced Micro Devices, Inc. | Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric |
US6787424B1 (en) | 2001-02-09 | 2004-09-07 | Advanced Micro Devices, Inc. | Fully depleted SOI transistor with elevated source and drain |
US6420776B1 (en) | 2001-03-01 | 2002-07-16 | Amkor Technology, Inc. | Structure including electronic components singulated using laser cutting |
US6451701B1 (en) | 2001-11-14 | 2002-09-17 | Taiwan Semiconductor Manufacturing Company | Method for making low-resistance silicide contacts between closely spaced electrically conducting lines for field effect transistors |
US7312125B1 (en) | 2004-02-05 | 2007-12-25 | Advanced Micro Devices, Inc. | Fully depleted strained semiconductor on insulator transistor and method of making the same |
US7018888B2 (en) * | 2004-07-30 | 2006-03-28 | Texas Instruments Incorporated | Method for manufacturing improved sidewall structures for use in semiconductor devices |
US20060240666A1 (en) * | 2005-04-20 | 2006-10-26 | Chao-Ching Hsieh | Method of forming silicide |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6276560A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62259469A (ja) * | 1986-05-06 | 1987-11-11 | Hitachi Ltd | 半導体装置 |
US4920073A (en) * | 1989-05-11 | 1990-04-24 | Texas Instruments, Incorporated | Selective silicidation process using a titanium nitride protective layer |
US4923822A (en) * | 1989-05-22 | 1990-05-08 | Hewlett-Packard Company | Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer |
US5102827A (en) * | 1989-05-31 | 1992-04-07 | At&T Bell Laboratories | Contact metallization of semiconductor integrated-circuit devices |
US5196360A (en) * | 1990-10-02 | 1993-03-23 | Micron Technologies, Inc. | Methods for inhibiting outgrowth of silicide in self-aligned silicide process |
US5223081A (en) * | 1991-07-03 | 1993-06-29 | Doan Trung T | Method for roughening a silicon or polysilicon surface for a semiconductor substrate |
US5268317A (en) * | 1991-11-12 | 1993-12-07 | Siemens Aktiengesellschaft | Method of forming shallow junctions in field effect transistors |
US5413957A (en) * | 1994-01-24 | 1995-05-09 | Goldstar Electron Co., Ltd. | Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film |
-
1993
- 1993-12-16 KR KR1019930028018A patent/KR0135163B1/ko not_active IP Right Cessation
-
1994
- 1994-02-02 US US08/190,664 patent/US5607884A/en not_active Expired - Lifetime
- 1994-03-02 DE DE4406849A patent/DE4406849C2/de not_active Expired - Fee Related
- 1994-06-23 JP JP6163338A patent/JP2819240B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6276560A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR950021525A (ko) | 1995-07-26 |
DE4406849A1 (de) | 1995-06-22 |
JP2819240B2 (ja) | 1998-10-30 |
KR0135163B1 (ko) | 1998-04-22 |
DE4406849C2 (de) | 1996-02-01 |
US5607884A (en) | 1997-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2819240B2 (ja) | 浅い接合のソース/ドレーン領域とシリサイドを有するmosトランジスタの製造方法 | |
JP2978736B2 (ja) | 半導体装置の製造方法 | |
US5413957A (en) | Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film | |
JPH10284728A (ja) | コバルトシリサイド膜を有するmosfetの製造方法 | |
JPH06112158A (ja) | 半導体装置の製造方法 | |
JPH05326552A (ja) | 半導体素子およびその製造方法 | |
KR100396709B1 (ko) | 반도체 소자의 제조방법 | |
JP2930042B2 (ja) | 半導体装置の製造方法 | |
JPH09107036A (ja) | 半導体装置 | |
JP3376158B2 (ja) | 半導体装置の製造方法 | |
JPH1027854A (ja) | 半導体装置及びその製造方法 | |
JP2582337B2 (ja) | 浅い接合のソース/ドレーン領域とシリサイドを有するmosトランジスタの製造方法 | |
JP3161406B2 (ja) | 半導体装置の製造方法 | |
JPH0661482A (ja) | Mos型トランジスタおよびその製造方法 | |
JPH07263690A (ja) | サリサイド構造を有する半導体装置とその製造方法 | |
JPH06204456A (ja) | 半導体装置 | |
JPH0575045A (ja) | 半導体装置の製造方法 | |
KR100400305B1 (ko) | Cmos의 제조 방법 | |
JP3893997B2 (ja) | 半導体装置の製造方法 | |
JP2827881B2 (ja) | 半導体装置の製造方法 | |
JP2001160621A (ja) | 半導体装置の製造方法 | |
JPH1050636A (ja) | 半導体装置の製造方法 | |
JPH07249761A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100898257B1 (ko) | 반도체 소자의 제조방법 | |
JP2926833B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |