JPH07201976A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07201976A JPH07201976A JP35186893A JP35186893A JPH07201976A JP H07201976 A JPH07201976 A JP H07201976A JP 35186893 A JP35186893 A JP 35186893A JP 35186893 A JP35186893 A JP 35186893A JP H07201976 A JPH07201976 A JP H07201976A
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon nitride
- nitride film
- opening
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 フィールド酸化膜形成時に同時に、ウェハの
表面側のスクライブライン等にゲッタリング領域を形成
する。 【構成】 ＬＯＣＯＳ法によりフィールド酸化膜４を形
成する際、ゲッタリング領域８では、２０００〜５００
０Å以上の膜厚の大きな窒化シリコン膜３を用いてシリ
コン基板１を選択酸化することにより、シリコン基板１
にかかる応力を大きくして、シリコン基板１内にゲッタ
リング源となる結晶欠陥６を多量に誘起する。
表面側のスクライブライン等にゲッタリング領域を形成
する。 【構成】 ＬＯＣＯＳ法によりフィールド酸化膜４を形
成する際、ゲッタリング領域８では、２０００〜５００
０Å以上の膜厚の大きな窒化シリコン膜３を用いてシリ
コン基板１を選択酸化することにより、シリコン基板１
にかかる応力を大きくして、シリコン基板１内にゲッタ
リング源となる結晶欠陥６を多量に誘起する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、素子特性を劣化させる不純物及び結晶欠陥
を素子領域から排除するゲッタリング技術に関する。
関し、特に、素子特性を劣化させる不純物及び結晶欠陥
を素子領域から排除するゲッタリング技術に関する。
【０００２】
【従来の技術】半導体装置の製造工程において、デバイ
スの内部にＮａ、Ｋなどのアルカリ金属、ＦｅやＣｕな
どの重金属あるいは結晶欠陥が存在すると、素子特性の
劣化を引き起こすため、これらの不純物や結晶欠陥を高
温処理により素子領域外に偏析させて取り除くゲッタリ
ングという処理が行われている。
スの内部にＮａ、Ｋなどのアルカリ金属、ＦｅやＣｕな
どの重金属あるいは結晶欠陥が存在すると、素子特性の
劣化を引き起こすため、これらの不純物や結晶欠陥を高
温処理により素子領域外に偏析させて取り除くゲッタリ
ングという処理が行われている。
【０００３】ゲッタリング処理としては、基板内に存在
する酸素を利用するイントリンシックゲッタリングや例
えば半導体基板の裏面に歪層を形成しそこに不純物をト
ラップさせるようにしたエクストリンシックゲッタリン
グがある。
する酸素を利用するイントリンシックゲッタリングや例
えば半導体基板の裏面に歪層を形成しそこに不純物をト
ラップさせるようにしたエクストリンシックゲッタリン
グがある。
【０００４】
【発明が解決しようとする課題】しかしながら、イント
リンシックゲッタリングでは、基板内部に酸素析出欠陥
を形成するための工程が必要となることや、ウエハの反
りが発生しやすくなるという問題があった。
リンシックゲッタリングでは、基板内部に酸素析出欠陥
を形成するための工程が必要となることや、ウエハの反
りが発生しやすくなるという問題があった。
【０００５】また、半導体基板の裏面に歪層を形成する
方法では、半導体基板の裏面側をゲッタリング領域とし
て用いるため、基板表面側でのゲッタリング効果が小さ
いという問題があった。
方法では、半導体基板の裏面側をゲッタリング領域とし
て用いるため、基板表面側でのゲッタリング効果が小さ
いという問題があった。
【０００６】そこで、本発明の目的は、工程数をそれ程
増加させることなく半導体基板の表面側にゲッタリング
領域を形成できる半導体装置の製造方法を提供すること
である。
増加させることなく半導体基板の表面側にゲッタリング
領域を形成できる半導体装置の製造方法を提供すること
である。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法は、素子分離領
域とこの素子分離領域で囲まれた素子形成領域とからな
る素子領域及びこの素子領域の近傍部分を有する半導体
基板の上に、上記素子領域を覆い且つ上記素子分離領域
の部分に開口を有する第１の窒化シリコン膜と、この第
１の窒化シリコン膜よりも大きな膜厚で上記素子領域の
近傍部分を覆い且つその所定位置に開口を有する第２の
窒化シリコン膜を形成する工程と、上記第１の窒化シリ
コン膜の上記開口及び上記第２の窒化シリコン膜の上記
開口を通じて上記半導体基板の表面部分をそれぞれ酸化
する工程と、上記第１及び第２の窒化シリコン膜を除去
する工程とを有する。
ために、本発明の半導体装置の製造方法は、素子分離領
域とこの素子分離領域で囲まれた素子形成領域とからな
る素子領域及びこの素子領域の近傍部分を有する半導体
基板の上に、上記素子領域を覆い且つ上記素子分離領域
の部分に開口を有する第１の窒化シリコン膜と、この第
１の窒化シリコン膜よりも大きな膜厚で上記素子領域の
近傍部分を覆い且つその所定位置に開口を有する第２の
窒化シリコン膜を形成する工程と、上記第１の窒化シリ
コン膜の上記開口及び上記第２の窒化シリコン膜の上記
開口を通じて上記半導体基板の表面部分をそれぞれ酸化
する工程と、上記第１及び第２の窒化シリコン膜を除去
する工程とを有する。
【０００８】本発明の一態様では、上記第２の窒化シリ
コン膜を２０００Å以上の膜厚に形成する。
コン膜を２０００Å以上の膜厚に形成する。
【０００９】本発明の一態様では、上記半導体基板の上
に酸化シリコン膜を形成した後、上記第１及び第２の窒
化シリコン膜を形成する。
に酸化シリコン膜を形成した後、上記第１及び第２の窒
化シリコン膜を形成する。
【００１０】本発明の一態様では、素子分離領域とこの
素子分離領域で囲まれた素子形成領域とからなる素子領
域及びこの素子領域の近傍部分を有する半導体基板の上
に窒化シリコン膜を形成する工程と、上記素子領域の上
の上記窒化シリコン膜を所定の膜厚となるまでエッチン
グするとともに、上記素子領域の近傍部分の所定位置の
上の上記窒化シリコン膜を局部的にエッチングして凹部
を形成する工程と、上記素子分離領域の部分及び上記素
子領域の近傍部分の上記所定位置の部分にそれぞれ開口
を形成すべく上記窒化シリコン膜をエッチングする工程
と、上記開口を通じて上記半導体基板の表面部分をそれ
ぞれ酸化する工程と、上記窒化シリコン膜を除去する工
程とを有する。
素子分離領域で囲まれた素子形成領域とからなる素子領
域及びこの素子領域の近傍部分を有する半導体基板の上
に窒化シリコン膜を形成する工程と、上記素子領域の上
の上記窒化シリコン膜を所定の膜厚となるまでエッチン
グするとともに、上記素子領域の近傍部分の所定位置の
上の上記窒化シリコン膜を局部的にエッチングして凹部
を形成する工程と、上記素子分離領域の部分及び上記素
子領域の近傍部分の上記所定位置の部分にそれぞれ開口
を形成すべく上記窒化シリコン膜をエッチングする工程
と、上記開口を通じて上記半導体基板の表面部分をそれ
ぞれ酸化する工程と、上記窒化シリコン膜を除去する工
程とを有する。
【００１１】
【作用】本発明においては、膜厚の大きな窒化シリコン
膜を用いて半導体基板に比較的大きな応力をかけた状態
で半導体基板の表面を選択酸化し、これにより、半導体
基板の表面側にゲッタリング領域を形成する。基板表面
の選択酸化は、ＬＯＣＯＳ法による素子分離領域形成時
に同時に行うことができる。従って、工程数をそれ程増
加させずに素子分離領域とゲッタリング領域を同時に形
成することができる。
膜を用いて半導体基板に比較的大きな応力をかけた状態
で半導体基板の表面を選択酸化し、これにより、半導体
基板の表面側にゲッタリング領域を形成する。基板表面
の選択酸化は、ＬＯＣＯＳ法による素子分離領域形成時
に同時に行うことができる。従って、工程数をそれ程増
加させずに素子分離領域とゲッタリング領域を同時に形
成することができる。
【００１２】また、ゲッタリング領域を半導体基板の表
面側の素子領域の近傍部分に形成するので、基板表面側
からの汚染等に対するゲッタリングの効果が大きい。
面側の素子領域の近傍部分に形成するので、基板表面側
からの汚染等に対するゲッタリングの効果が大きい。
【００１３】
【実施例】以下、本発明を実施例につき添付図面を参照
しながら説明する。
しながら説明する。
【００１４】図１は、本発明の一実施例による素子分離
領域及びゲッタリング領域の形成方法を工程順に示す概
略断面図である。各図において、素子分離領域とこの素
子分離領域で囲まれた素子形成領域とからなる素子領域
７の部分を左側に、素子領域の近傍部分８、例えばスク
ライブラインの部分を右側にそれぞれ示す。
領域及びゲッタリング領域の形成方法を工程順に示す概
略断面図である。各図において、素子分離領域とこの素
子分離領域で囲まれた素子形成領域とからなる素子領域
７の部分を左側に、素子領域の近傍部分８、例えばスク
ライブラインの部分を右側にそれぞれ示す。
【００１５】まず、図１（ａ）に示すように、水蒸気や
酸素などの酸化雰囲気中での熱酸化により、シリコン基
板１上に２００〜４００Åの厚みの酸化シリコン膜２を
形成する。
酸素などの酸化雰囲気中での熱酸化により、シリコン基
板１上に２００〜４００Åの厚みの酸化シリコン膜２を
形成する。
【００１６】次に、化学気相成長法により、２０００〜
３０００Åの厚みの窒化シリコン膜３を全面に形成す
る。
３０００Åの厚みの窒化シリコン膜３を全面に形成す
る。
【００１７】次に、図１（ｂ）に示すように、フォトエ
ッチング技術により、素子領域７の窒化シリコン膜３を
５００〜１５００Å程度削り取る。この時、素子領域近
傍部分８において、後に酸化シリコン膜５を形成するた
めの開口９の位置の窒化シリコン膜３も同時にエッチン
グして５００〜１５００Å程度削り取り、開口９に対応
する位置に凹部９′を形成する。
ッチング技術により、素子領域７の窒化シリコン膜３を
５００〜１５００Å程度削り取る。この時、素子領域近
傍部分８において、後に酸化シリコン膜５を形成するた
めの開口９の位置の窒化シリコン膜３も同時にエッチン
グして５００〜１５００Å程度削り取り、開口９に対応
する位置に凹部９′を形成する。
【００１８】次に、図１（ｃ）に示すように、フォトエ
ッチング技術により、素子領域７の窒化シリコン膜３′
に開口１０を形成すると同時に、素子領域近傍部分８の
窒化シリコン膜３に開口９を形成する。この時、窒化シ
リコン膜３の開口９に対応する位置に予め凹部９′を形
成しておくことにより、窒化シリコン膜３′の開口１０
と窒化シリコン膜３の開口９とをほぼ同時に孔開けする
ことができる。
ッチング技術により、素子領域７の窒化シリコン膜３′
に開口１０を形成すると同時に、素子領域近傍部分８の
窒化シリコン膜３に開口９を形成する。この時、窒化シ
リコン膜３の開口９に対応する位置に予め凹部９′を形
成しておくことにより、窒化シリコン膜３′の開口１０
と窒化シリコン膜３の開口９とをほぼ同時に孔開けする
ことができる。
【００１９】次に、図１（ｄ）に示すように、窒化シリ
コン膜３及び３′をそれぞれ耐酸化膜としてシリコン基
板１を熱酸化することにより、開口９及び１０の下に酸
化シリコン膜５及び４をそれぞれ形成する。熱酸化は、
所望のフィールド酸化膜厚を得られる条件で行う。本実
施例では、パイロ酸化で温度９００〜１０００℃で９０
分とする。
コン膜３及び３′をそれぞれ耐酸化膜としてシリコン基
板１を熱酸化することにより、開口９及び１０の下に酸
化シリコン膜５及び４をそれぞれ形成する。熱酸化は、
所望のフィールド酸化膜厚を得られる条件で行う。本実
施例では、パイロ酸化で温度９００〜１０００℃で９０
分とする。
【００２０】この時、素子領域７では、通常のＬＯＣＯ
Ｓ法によるフィールド酸化膜である酸化シリコン膜４が
形成されるが、素子領域近傍部分８では、窒化シリコン
膜３の膜厚が窒化シリコン膜３′よりも大きく、従っ
て、酸化シリコン膜５を形成するときの体積膨張により
シリコン基板１にかかる応力が大きくなって、シリコン
基板１内に比較的多量の結晶欠陥６が誘起される。これ
らの結晶欠陥６は、重金属などの不純物をトラップする
ことができるので、ゲッタリング源として用いることが
できる。この目的のために、窒化シリコン膜３の膜厚は
２０００Å以上であるのが好ましく、５０００Å以上で
あるのがより好ましい。
Ｓ法によるフィールド酸化膜である酸化シリコン膜４が
形成されるが、素子領域近傍部分８では、窒化シリコン
膜３の膜厚が窒化シリコン膜３′よりも大きく、従っ
て、酸化シリコン膜５を形成するときの体積膨張により
シリコン基板１にかかる応力が大きくなって、シリコン
基板１内に比較的多量の結晶欠陥６が誘起される。これ
らの結晶欠陥６は、重金属などの不純物をトラップする
ことができるので、ゲッタリング源として用いることが
できる。この目的のために、窒化シリコン膜３の膜厚は
２０００Å以上であるのが好ましく、５０００Å以上で
あるのがより好ましい。
【００２１】次に、図１（ｅ）に示すように、窒化シリ
コン膜３、３′及び酸化シリコン膜２をそれぞれ除去す
る。なお、必要な場合には、さらに結晶欠陥６上の酸化
シリコン膜５を全て除去してもよい。
コン膜３、３′及び酸化シリコン膜２をそれぞれ除去す
る。なお、必要な場合には、さらに結晶欠陥６上の酸化
シリコン膜５を全て除去してもよい。
【００２２】以上の工程により、通常のＬＯＣＯＳ法と
同様のフィールド酸化膜４と素子領域近傍部分のゲッタ
リング領域とを同時に形成することができる。
同様のフィールド酸化膜４と素子領域近傍部分のゲッタ
リング領域とを同時に形成することができる。
【００２３】なお、ゲッタリング領域は、デバイスの素
子領域近傍のゲッタリング源として有効な領域で、デバ
イスの電気的特性に悪影響を及ぼさない領域を選べばよ
く、スクライブライン以外に、例えば、チップの周辺部
分に形成することもできる。
子領域近傍のゲッタリング源として有効な領域で、デバ
イスの電気的特性に悪影響を及ぼさない領域を選べばよ
く、スクライブライン以外に、例えば、チップの周辺部
分に形成することもできる。
【００２４】以上、本発明の実施例を説明したが、本発
明は上述した実施例に限定されるものではなく、上述し
た実施例は本発明の技術的思想に基づいて各種の有効な
変更ならびに応用が可能である。例えば、酸化シリコン
膜２は、本来、ＬＯＣＯＳ法において窒化シリコン膜か
らシリコン基板１への応力を緩和するために設けられる
ものであり、従って、素子領域近傍部分８では、この酸
化シリコン膜２を除去若しくは予め形成せずに、窒化シ
リコン膜３を直接シリコン基板１上に形成してもよい。
明は上述した実施例に限定されるものではなく、上述し
た実施例は本発明の技術的思想に基づいて各種の有効な
変更ならびに応用が可能である。例えば、酸化シリコン
膜２は、本来、ＬＯＣＯＳ法において窒化シリコン膜か
らシリコン基板１への応力を緩和するために設けられる
ものであり、従って、素子領域近傍部分８では、この酸
化シリコン膜２を除去若しくは予め形成せずに、窒化シ
リコン膜３を直接シリコン基板１上に形成してもよい。
【００２５】
【発明の効果】本発明によれば、ＬＯＣＳＯ法により素
子分離絶縁膜を形成すると同時に、半導体基板の表面側
の素子領域近傍部分にゲッタリング領域を形成すること
ができる。従って、従来の半導体装置の製造工程数をそ
れ程増加させることなく、有効なゲッタリング領域を形
成することができる。
子分離絶縁膜を形成すると同時に、半導体基板の表面側
の素子領域近傍部分にゲッタリング領域を形成すること
ができる。従って、従来の半導体装置の製造工程数をそ
れ程増加させることなく、有効なゲッタリング領域を形
成することができる。
【００２６】また、ゲッタリング領域を半導体基板の表
面側に形成するので、ゲッタリング領域を素子領域の近
傍部分に形成することができ、表面からの汚染などに対
するゲッタリング効果を大きくすることができる。
面側に形成するので、ゲッタリング領域を素子領域の近
傍部分に形成することができ、表面からの汚染などに対
するゲッタリング効果を大きくすることができる。
【００２７】この結果、半導体装置の性能と信頼性を向
上できるとともに、製造歩留りやスループットを向上さ
せることができる。
上できるとともに、製造歩留りやスループットを向上さ
せることができる。
【図１】本発明の一実施例による素子分離領域及びゲッ
タリング領域の形成方法を工程順に示す概略断面図であ
る。
タリング領域の形成方法を工程順に示す概略断面図であ
る。
【符号の説明】 １ シリコン基板 ２ 酸化シリコン膜 ３、３′ 窒化シリコン膜 ４ 酸化シリコン膜（フィールド酸化膜） ５ 酸化シリコン膜（ゲッタリング領域） ６ 結晶欠陥 ７ 素子領域 ８ 素子領域近傍部分 ９、１０ 開口
Claims (4)
- 【請求項１】 素子分離領域とこの素子分離領域で囲ま
れた素子形成領域とからなる素子領域及びこの素子領域
の近傍部分を有する半導体基板の上に、上記素子領域を
覆い且つ上記素子分離領域の部分に開口を有する第１の
窒化シリコン膜と、この第１の窒化シリコン膜よりも大
きな膜厚で上記素子領域の近傍部分を覆い且つその所定
位置に開口を有する第２の窒化シリコン膜を形成する工
程と、 上記第１の窒化シリコン膜の上記開口及び上記第２の窒
化シリコン膜の上記開口を通じて上記半導体基板の表面
部分をそれぞれ酸化する工程と、 上記第１及び第２の窒化シリコン膜を除去する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記第２の窒化シリコン膜を２０００Å
以上の膜厚に形成することを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項３】 上記半導体基板の上に酸化シリコン膜を
形成した後、上記第１及び第２の窒化シリコン膜を形成
することを特徴とする請求項１又は２に記載の半導体装
置の製造方法。 - 【請求項４】 素子分離領域とこの素子分離領域で囲ま
れた素子形成領域とからなる素子領域及びこの素子領域
の近傍部分を有する半導体基板の上に窒化シリコン膜を
形成する工程と、 上記素子領域の上の上記窒化シリコン膜を所定の膜厚と
なるまでエッチングするとともに、上記素子領域の近傍
部分の所定位置の上の上記窒化シリコン膜を局部的にエ
ッチングして凹部を形成する工程と、 上記素子分離領域の部分及び上記素子領域の近傍部分の
上記所定位置の部分にそれぞれ開口を形成すべく上記窒
化シリコン膜をエッチングする工程と、 上記開口を通じて上記半導体基板の表面部分をそれぞれ
酸化する工程と、 上記窒化シリコン膜を除去する工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35186893A JPH07201976A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35186893A JPH07201976A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201976A true JPH07201976A (ja) | 1995-08-04 |
Family
ID=18420166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35186893A Withdrawn JPH07201976A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201976A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323484A (ja) * | 1999-05-07 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置及び半導体記憶装置 |
| KR100275283B1 (ko) * | 1997-02-06 | 2000-12-15 | 게르트 켈러 | 한쪽면에 코팅시켜 다듬질을 한 반도체 웨이퍼의 제조방법 |
| JP2016021547A (ja) * | 2014-06-16 | 2016-02-04 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-12-28 JP JP35186893A patent/JPH07201976A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275283B1 (ko) * | 1997-02-06 | 2000-12-15 | 게르트 켈러 | 한쪽면에 코팅시켜 다듬질을 한 반도체 웨이퍼의 제조방법 |
| JP2000323484A (ja) * | 1999-05-07 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置及び半導体記憶装置 |
| JP2016021547A (ja) * | 2014-06-16 | 2016-02-04 | 富士電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07201976A (ja) | 半導体装置の製造方法 | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JPH07201842A (ja) | 半導体装置の製造方法 | |
| US6391701B1 (en) | Semiconductor device and process of fabrication thereof | |
| JPH08250491A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JPH10125688A (ja) | 半導体装置の製造方法 | |
| JPH06132292A (ja) | 半導体装置及びその製造方法 | |
| JPH02241033A (ja) | 半導体装置の製造方法 | |
| JP2756889B2 (ja) | 半導体装置の製造方法 | |
| JP2664458B2 (ja) | 素子分離方法 | |
| JP3539102B2 (ja) | トレンチ分離型半導体基板の製造方法 | |
| JPH08204015A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH09219535A (ja) | 発光素子の製造方法 | |
| JPH0491429A (ja) | 半導体装置の製造方法 | |
| JPH06224160A (ja) | 半導体装置の製造方法 | |
| JPH06252116A (ja) | ゲート絶縁膜の形成方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH05335408A (ja) | 素子分離領域の形成方法 | |
| JPH1070186A (ja) | 半導体装置の素子分離膜形成方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH1174479A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH05129427A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |