JP3251759B2 - 可変利得増幅回路 - Google Patents

可変利得増幅回路

Info

Publication number
JP3251759B2
JP3251759B2 JP02677194A JP2677194A JP3251759B2 JP 3251759 B2 JP3251759 B2 JP 3251759B2 JP 02677194 A JP02677194 A JP 02677194A JP 2677194 A JP2677194 A JP 2677194A JP 3251759 B2 JP3251759 B2 JP 3251759B2
Authority
JP
Japan
Prior art keywords
current
transistor pair
pair
emitter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02677194A
Other languages
English (en)
Other versions
JPH07235840A (ja
Inventor
智賢 中川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP02677194A priority Critical patent/JP3251759B2/ja
Priority to EP95301105A priority patent/EP0669710A3/en
Priority to KR1019950003320A priority patent/KR0148324B1/ko
Priority to US08/393,278 priority patent/US5532644A/en
Publication of JPH07235840A publication Critical patent/JPH07235840A/ja
Application granted granted Critical
Publication of JP3251759B2 publication Critical patent/JP3251759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、信号振幅レベルを調
整するための増幅等に用いられる可変利得増幅回路に関
する。
【０００２】
【従来の技術】従来より可変利得増幅回路としては、図
８に示す、所謂ギルバートのゲインセル回路が知られて
いる。図８はベースを入力とし、各々のエミッタに電流
源２０，２１を有するとともに、エミッタ間を抵抗３０
により接続した第１のトランジスタ対１と、そのコレク
タ電流をバイアス電流とするアノードがバイアス電圧源
に接続された第１のダイオード対１１と、第１のダイオ
ード対１１のそれぞれのカソード電圧をベース入力と
し、共通エミッタに電流源２２を持つ第２のトランジス
タ対２から構成され、そのコレクタから電流出力を得る
ことができる。
【０００３】このような構成によれば、その入出力間の
利得Ｇは抵抗３０の抵抗値をＲｅ、電流源２０，２１と
２２の電流値をそれぞれＩ1 、Ｉ2 とすると、 Ｇ＝Ｉ2 ／（Ｒｅ／２＋ｒｅ）Ｉ1 … （１） となる。ここで、ｒｅは第１のトランジスタ対１のエミ
ッタ微分抵抗であり、ボルツマン定数をｋ、電子の電荷
量をｑ、絶対温度をＴとすると、 ｒｅ＝ｑＩ1 ／ｋＴ … （２） である。ここで、電流値Ｉ１か抵抗値Ｒｅを大きくする
とｒｅは無視でき、式（１）は式（３）のようになる。
【０００４】 Ｇ＝（２／Ｒｅ）Ｉ2 ／Ｉ1 … （３） 従って、式（３）から電流値Ｉ1 とＩ2 の比を変化させ
ることにより、利得Ｇを任意に変えることができ、しか
も非線形要素であるエミッタ微分抵抗ｒｅがないので、
入出力の線形性がよいことがわかる。
【０００５】しかしながら、ｒｅの影響を無視するため
に電流値Ｉ1 を大きくすると消費電流の増大となりＩＣ
化した場合問題となる。また、抵抗値Ｒｅを大きくする
と利得Ｇが低下するので、利得Ｇの低下を防ぐために電
流値Ｉ2 を大きくしなければならず、やはり消費電流の
増大となりＩＣ化した場合問題となる。従って、実際に
はｒｅの影響は無視できず、入出力信号の線形性をよく
できなかった。
【０００６】そこで、このような問題を改善するものと
して図９に示す回路が知られている。図９は図８の回路
の第１のトランジスタ対１のトランジスタのベースとオ
ペアンプ４０，４１の出力端を各々接続し、オペアンプ
４０，４１の反転入力端をエミッタと各々接続し、入力
信号をオペアンプ４０，４１の非反転入力端に与えるよ
うにしたものである。
【０００７】このように接続することでフィードバック
ループが構成され、トランジスタ対１の各々のトランジ
スタのエミッタ微分抵抗ｒｅはオペアンプ４０，４１の
利得の逆数倍となる。
【０００８】従って、オペアンプ４０，４１の利得が充
分高いとするとｒｅの影響は無視でき、電流値Ｉ1 と抵
抗値Ｒｅは入力信号の振幅に見合った入力ダイナミック
レンジが得られるようにすればよい。これにより、電流
値Ｉ1 と抵抗値Ｒｅは小さくすることができ、消費電流
は抑えられるので、ＩＣ化に際し消費電流の問題はなく
なる。
【０００９】しかしながら、一般にオペアンプは周波数
特性が悪いので、図９の回路では比較的高い周波数の信
号を扱うことができず、応用範囲が限られてしまうとい
う問題があった。
【００１０】
【発明が解決しようとする課題】以上述べたように従来
の可変利得増幅回路では、入出力の線形性が悪く、これ
を改善しようとすると消費電流が増大したり、周波数特
性が悪化するという問題があった。
【００１１】この発明は消費電流の増加が少なく、周波
数特性の劣化の少ない、線形性のよいＩＣ化に適した可
変利得増幅回路を提供することにある。
【００１２】
【課題を解決するための手段】この発明は、ベースを入
力とする第１のトランジスタ対と、第１のトランジスタ
対の各々のコレクタ電流をバイアス電流とするＰＮ接合
対と、ＰＮ接合対の電圧差をベース入力とする共通エミ
ッタに電流源を有した第２のトランジスタ対と、第１の
トランジスタ対のエミッタにコレクタ電流路がそれぞれ
接続され、べースが互いのコレクタ電流路に直接あるい
は直流レベルシフト手段またはインピーダンス手段を介
して接続され、エミッタ間が抵抗で接続されるとともに
エミッタにバイアス電流を供給する電流供給手段を有
し、前記第１のトランジスタ対のエミッタ微分抵抗をキ
ャンセルする第３のトランジスタ対から成り、第２のト
ランジスタ対のコレクタから出力を得るようにしたもの
である。また、べースが互いのコレクタ電流路に直接あ
るいは直流レベルシフト手段またはインピーダンス手段
を介して接続され、エミッタにバイアス電流を供給する
電流供給手段を有した第５のトランジスタ対と、第５の
トランジスタ対の各々のコレクタ電流をバイアス電流と
するＰＮ接合対と、ＰＮ接合対の電圧差をベース入力と
する共通エミッタに電流源を有した第６のトランジスタ
対から成り、前記第５のトランジスタ対のエミッタ間に
抵抗と直列に入力手段を接続し、第６のトランジスタ対
のコレクタから出力を得るようにしたものである。
【００１３】
【作用】このように構成した可変利得増幅回路では、バ
イアス電流の大小に関わらずエミッタ微分抵抗の影響を
なくすことができるので、消費電流の増大も少なくて線
形性を改善でき、オペアンプを用いる必要がないことか
ら、周波数特性の劣化も少なく比較的高い周波数も扱う
ことができる。さらに、低電圧動作が可能となる。
【００１４】
【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１はこの発明の一実施例を説明
するための回路図である。図８との違いは、第１のトラ
ンジスタ対１の各々のエミッタと、抵抗３０と電流源２
０，２１の接続点との間に、互いのベースとコレクタを
接続した第３のトランジスタ対３を挿入した点にある。
【００１５】このように構成した回路では、第１とトラ
ンジスタ対１のエミッタ微分抵抗ｒｅは、互いのベース
とコレクタを接続した第３のトランジスタ対３からなる
負性インピーダンス回路で発生させた負のエミッタ微分
抵抗、即ち−ｒｅによりキャンセルされるので、入出力
間の利得Ｇは、 Ｇ＝Ｉ2 ／（Ｒｅ／２＋ｒｅ−ｒｅ）Ｉ1 ＝( ２／Ｒｅ）Ｉ2 ／Ｉ1 … （４） となり、非線形要素であるエミッタ微分抵抗ｒｅの影響
がないので、優れた線形性を得ることができる。
【００１６】図１０には、同じ条件で図８と図１の直流
伝送特性をシミュレーションした結果を示し、図１１に
は、図１０の電流出力を入力で微分した、相互コンダク
タンスを示す。図１１から判るように、従来のに比べ、
この実施例の相互コンダクタンスは非常に平坦であり、
線形性が優れている。
【００１７】図２は、図１に示した実施例を変形したこ
の発明の他の実施例を説明するための回路図である。図
１との違いは、ダイオード対１１をベースがバイアス電
圧源に接続された第４のトランジスタ対４に変更した点
と、第３のトランジスタ対３の互いのベースとコレクタ
を直流レベルシフト手段５０，５１を介して接続した点
にある。
【００１８】図１では、第３のトランジスタ対３のトラ
ンジスタが飽和するところで入力レベルが制限される。
従ってトランジスタのベース・エミッタ電圧Ｖbeを０．
７Ｖ、飽和電圧Ｖcesat を０．２Ｖとすると、最大入力
レベルは２（Ｖｂｅ−Ｖcesat ）＝１．０Ｖppとなり、
これ以上の信号は扱えない。
【００１９】これに対してこの実施例によれば、直流レ
ベルシフト手段５０，５１により、第３のトランジスタ
対３のトランジスタが飽和する最大入力レベルを大きく
することができる。例えば、直流レベルシフト手段５
０，５１により直流レベルを０．７Ｖシフトさせると、
最大入力レベルは２（Ｖbe＋０．７−Ｖcesat ）＝２．
４Ｖppまで広がる。また、直流レベルシフト手段５０，
５１をインピーダンス手段にすると、入力信号源のイン
ピーダンスによる周波数特性を補正することができ、広
帯域に渡って良好な周波数特性を得ることができる。
【００２０】図３はこの発明の第２の他の実施例を説明
するための基本的な概念構成を示している。図３は、ベ
ースを互いのコレクタ電流路に接続し、エミッタには電
流源２３，２４がそれぞれ接続され、エミッタ間には入
力電圧手段７１と抵抗３１が直列に接続された第５のト
ランジスタ対５と、第５のトランジスタ対５のコレクタ
とバイアス電圧源間に第２のダイオード対１２を接続
し、第２のダイオード対１２のカソードをベースにそれ
ぞれ接続した共通エミッタに電流源２５を持つ第６のト
ランジスタ対６から構成されている。
【００２１】このような構成によれば、第５のトランジ
スタ対５のエミッタのインピーダンスはほぼ零であるの
でエミッタ電圧は常に一定であり、入力電圧手段７１か
ら入力された信号は抵抗３１によって線形性よく電流変
換される。この電流が第２のダイオード対１２のバイア
ス電流になるので、第６のトランジスタ対６のコレクタ
から線形性のよい出力電流が得られる。
【００２２】この実施例では、図１や図２で得られた利
点に加え、電源Ｖｃｃと基準電位との間に縦に積み重な
る素子が少ないことから、低電圧での駆動が可能である
利点がある。
【００２３】図４はこの発明の第３の他の実施例を説明
するための回路図である。この実施例は図３の実施例の
変形したもので、図３の第２のダイオード対１２をベー
スがバイアスされた第７のトランジスタ対７に、また第
５のトランジスタ対５の互いのベースとコレクタをそれ
ぞれ直流レベルシフト手段５０，５１を介して接続して
いる。
【００２４】このように構成することで、図２の実施例
と同様に第５のトランジスタ対５の飽和に対して改善で
きる。また、直流レベルシフト手段５０，５１をインピ
ーダンス手段とすることで、周波数特性も改善できる。
【００２５】図５は、入力電圧手段７１の具体的回路を
含む、図３の完全な回路構成例である。図５は入力電圧
手段７１が、ベースを入力とする第８のトランジスタ対
８と、第８のトランジスタ対８のエミッタに互いのベー
スをコレクタと各々接続したエミッタに電流源２６，２
７をそれぞれ持つ第９のトランジスタ対９から構成され
ており、抵抗３１の代わりに第９のトランジスタ対９と
第５のトランジスタ対５のエミッタ間をそれぞれ抵抗３
１ａ，３１ｂで接続している。
【００２６】図５の構成によれば、入力電圧手段７１も
やはり電源Ｖｃｃと基準電圧間に縦に積み重なる素子が
少ないので、低電圧動作が容易に実現できる。
【００２７】図６は、図５の変形例である。
【００２８】図５との違いは、第２のダイオード対１２
を、ベースをバイアスした第７のトランジスタ対７にし
た点だけであるが、第７のトランジスタ対７の２つのコ
レクタ端と第８のトランジスタ対８の２つのコレクタ端
をそれぞれ接続し、端子８０，８１とすることで、図５
の回路は等価的に図７に示すように全体として１つの差
動トランジスタ対として働く。
【００２９】図７は、電流源２８，２９をエミッタにそ
れぞれ接続した入力信号の平均直流電圧を入力とする第
１の等価トランジスタＱ71とバイアス電圧を入力とする
第２の等価トランジスタＱ70と、エミッタ間に接続され
た抵抗３２からなり、コレクタ端８０，８１から出力電
流が得られるようになっている。
【００３０】この場合、抵抗３２の等価抵抗値は抵抗３
１ａ，３１ｂの抵抗値の並列値であり、電流源２８，２
９の電流値はそれぞれ電流源２６，２７の電流値の和と
電流源２３，２４の電流値の和となる。従って、図７の
等価回路から分かるように図６の回路構成１つで２つの
信号処理が可能となる。
【００３１】このことは、第２のダイオード対１２のバ
イアス手段として、例えばベース接地回路のエミッタ電
圧を利用することで、ベース接地回路のコレクタ端から
第２のダイオード対１２の２つのバイアス電流の合成電
流出力が得られるので、図５に対しても可能である。但
し、この場合、ベース接地回路に必要な電圧分だけ図６
より高い電圧が必要である。
【００３２】また、これから判るように、図５、図６の
入力信号の平均電流電圧とバイアス電圧を正確に管理し
ないと、第２のダイオード対１２のバイアス電流が変化
するので、利得も変化してしまう問題を生じる。これに
対しては、図５の場合、バイアス電圧をバイアス電流と
し、この電流値を一定に保つことで対処できる。図６の
場合は、コレクタ端８１の出力電流が一定になるように
バイアス電圧または入力信号の平均電流電圧を制御すれ
ばよい。
【００３３】以上、この発明の実施例を述べてきたが、
これらに限定されるわけではなく、種々の応用が可能で
ある。例えば、実施例の中で説明したようにダイオード
はトランジスタに置き換えてもよく、要するにＰＮ接合
であればよい。また実施例は全て周波数特性のよいＮＰ
Ｎトランジスタのみで構成しているが、周波数特性にこ
だわらなければ、適当にＰＮＰトランジスタに変更して
もよい。またエミッタに接続した抵抗と電流源は所謂π
型接続だけに限定されるわけでなく、例えばＴ型接続に
してもよく、抵抗にかぎらず容量と電圧を組合わせたイ
ンピーダンス手段でもよく、さらに言えば必ずしも抵抗
や電流源は全て必要なわけではなく必要に応じて削除し
てもよい。
【００３４】要するに負性インピーダンス回路でエミッ
タ微分抵抗をキャンセルすることで線形動作を可能に
し、ＰＮ接合対と差動トランジスタ対による圧縮伸長を
利用した可変利得増幅回路は全てこの発明の対象とな
る。
【００３５】
【発明の効果】以上説明したように、この発明によれ
ば、消費電流の増加が少なくて直線性がよく、周波数特
性の劣化も少なく、また低電圧動作が可能であり、更に
は１つの回路で２つの信号処理が可能であり、ＩＣ化に
適した可変利得増幅回路を得ることができる。
【図面の簡単な説明】
【図１】この発明の可変利得増幅回路の一実施例を説明
するための回路図。
【図２】この発明の他の実施例を説明するための回路
図。
【図３】この発明の第２の他の実施例を説明するための
基本的な概念構成図。
【図４】この発明の第３の他の実施例を説明するための
回路図。
【図５】図３のより具体的な回路例を説明するための回
路図。
【図６】図５を変形した図３のより具体的な回路例を説
明するための回路図。
【図７】図６の等価回路図。
【図８】従来の可変利得増幅回路を説明するための回路
図。
【図９】別の従来の可変利得増幅回路を説明するための
回路図。
【図１０】従来とこの発明の直流伝送特性を示す入出力
特性図。
【図１１】図１０の電流出力を入力で微分した相互コン
ダクタンスを示す特性図。
【符号の説明】
１〜９…トランジスタ対、 １１，１２…第１のダイオ
ード対、 ２０〜２７…電流源、 ３０，３１，３１
ａ，３１ｂ…抵抗、 ５０，５１…直流レベルシフト手
段、 ７１…入力電圧手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 3/10 H03F 1/02 H03F 1/42 - 3/52

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 ベースを入力とする第１のトランジスタ
    対と、 前記第１のトランジスタ対の各々のコレクタ電流をバイ
    アス電流とするＰＮ接合対と、 前記ＰＮ接合対の電圧差をベース入力とする共通エミッ
    タに電流手段を有した第２のトランジスタ対と、 前記第１のトランジスタ対のエミッタにコレクタ電流路
    をそれぞれ接続し、べースを互いのコレクタ電流路に接
    続し、エミッタ間をインピーダンス手段で接続するとと
    もに、エミッタにバイアス電流を供給する電流供給手段
    を有し、前記第１のトランジスタ対のエミッタ微分抵抗
    をキャンセルする第３のトランジスタ対とを備え、 前記第２のトランジスタ対のコレクタから出力を得るこ
    とを特徴とする可変利得増幅回路。
  2. 【請求項２】 前記第３のトランジスタ対は、ベースが
    互いのコレクタ電流路に直流レベルシフト手段またはイ
    ンピーダンス手段を介して接続されたことを特徴とする
    請求項１記載の可変利得増幅回路。
  3. 【請求項３】 べースを互いのコレクタ電流路に接続
    し、エミッタにバイアス電流を供給する電流供給手段を
    有した第１のトランジスタ対と、 前記第１のトランジスタ対の各々のコレクタ電流をバイ
    アス電流とするＰＮ接合対と、 前記ＰＮ接合対の電圧差をベース入力とする共通エミッ
    タに電流源を有した第２のトランジスタ対と、 前記第１のトランジスタ対のエミッタ間にインピーダン
    ス手段と直列接続した入力電圧手段とを備え、 前記第２のトランジスタ対のコレクタから出力を得るこ
    とを特徴とする可変利得増幅回路。
  4. 【請求項４】 前記入力電圧手段は、ベースを入力とす
    る第３のトランジスタ対と、前記第３のトランジスタ対
    のエミッタに各々のコレクタ電流路が接続され、べース
    が互いのコレクタ電流路に接続され、エミッタにバイア
    ス電流を供給する電流供給手段を有した第４のトランジ
    スタ対から成り、前記第４のトランジスタ対のエミッタ
    を電圧出力としたことを特徴とする請求項３記載の可変
    利得増幅回路。
  5. 【請求項５】 前記第１または前記第４のトランジスタ
    対は、ベースが互いのコレクタ電流路に直流レベルシフ
    ト手段またはインピーダンス手段を介して接続されたこ
    とを特徴とする請求項４記載の可変利得増幅回路。
  6. 【請求項６】 前記ＰＮ接合対のバイアス電流、または
    前記第３のトランジスタ対のコレクタ電流を合成する電
    流合成手段を有したことを特徴とする請求項４記載の可
    変利得増幅回路。
JP02677194A 1994-02-24 1994-02-24 可変利得増幅回路 Expired - Fee Related JP3251759B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02677194A JP3251759B2 (ja) 1994-02-24 1994-02-24 可変利得増幅回路
EP95301105A EP0669710A3 (en) 1994-02-24 1995-02-21 Variable gain amplifier circuit.
KR1019950003320A KR0148324B1 (ko) 1994-02-24 1995-02-21 가변 이득 증폭 회로
US08/393,278 US5532644A (en) 1994-02-24 1995-02-23 Variable gain amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02677194A JP3251759B2 (ja) 1994-02-24 1994-02-24 可変利得増幅回路

Publications (2)

Publication Number Publication Date
JPH07235840A JPH07235840A (ja) 1995-09-05
JP3251759B2 true JP3251759B2 (ja) 2002-01-28

Family

ID=12202567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02677194A Expired - Fee Related JP3251759B2 (ja) 1994-02-24 1994-02-24 可変利得増幅回路

Country Status (4)

Country Link
US (1) US5532644A (ja)
EP (1) EP0669710A3 (ja)
JP (1) JP3251759B2 (ja)
KR (1) KR0148324B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677646A (en) * 1995-12-27 1997-10-14 Maxim Integrated Products, Inc. Differential pair amplifier with improved linearity in low-voltage applications
DE19651081C1 (de) * 1996-12-09 1998-04-23 Siemens Ag Spannung-Strom- bzw. Strom-Strom-Umsetzer
JP3119215B2 (ja) * 1997-10-14 2000-12-18 日本電気株式会社 差動アンプ
KR100317176B1 (ko) * 1997-11-28 2002-01-16 니시무로 타이죠 필터회로
DE69824143D1 (de) * 1998-03-31 2004-07-01 St Microelectronics Srl Verstärker mit programmierbarer Verstärkungs- und Eingangslinearität für Hochfrequenzleitungen
US6025765A (en) * 1998-04-08 2000-02-15 Nortel Networks Corporation Gyrator with loop amplifiers connected to inductive elements
US6194972B1 (en) 1999-02-04 2001-02-27 Nortel Networks Limited Gyrator with loop amplifiers connected to inductive elements
CA2289501C (en) * 1998-04-08 2004-06-08 Northern Telecom Limited Gyrator with loop amplifiers connected to inductive elements
US6028478A (en) * 1998-07-13 2000-02-22 Philips Electronics North America Corporation Converter circuit and variable gain amplifier with temperature compensation
US6249184B1 (en) * 1999-11-30 2001-06-19 Texas Instruments Incorporated Rail-to-rail input stage
US6885245B2 (en) * 2003-04-08 2005-04-26 Via Technologies, Inc. Differential amplifier and comparator using the same
CN101310436B (zh) * 2005-11-18 2011-10-12 Nxp股份有限公司 具有共模控制的极化调制设备和方法
US7408409B2 (en) * 2006-06-27 2008-08-05 Intel Corporation Amplifier circuit with cross-coupled cascode transistors
JP5273377B2 (ja) * 2009-03-19 2013-08-28 株式会社ジャパンディスプレイ 多入力一出力回路及び表示装置
US9236841B2 (en) * 2013-09-19 2016-01-12 Analog Devices, Inc. Current-feedback operational amplifier
CN110504933A (zh) * 2019-08-07 2019-11-26 宁波大学 一种高线性可变增益放大器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6908784A (ja) * 1969-06-10 1970-12-14
US4216436A (en) * 1978-06-20 1980-08-05 National Semiconductor Corporation High gain differential amplifier
JPS62605A (ja) * 1985-06-26 1987-01-06 Mitsubishi Heavy Ind Ltd ガスタ−ビン静翼
NL8501882A (nl) * 1985-07-01 1987-02-02 Philips Nv Signaalspanning-stroom omzetter.
JPS6258713A (ja) * 1985-09-06 1987-03-14 Toshiba Corp 非線形増幅回路
JPS6276911A (ja) * 1985-09-30 1987-04-09 Toshiba Corp 差動回路
FR2619972B1 (fr) * 1987-08-31 1992-01-03 Boudionny Anatoli Etage amplificateur differentiel et configurations de circuits utilisant un tel etage
GB2211044A (en) * 1987-10-08 1989-06-21 Plessey Co Plc Linear differential amplifier
US5065112A (en) * 1989-10-31 1991-11-12 Sanyo Electric Co., Ltd. Amplification circuit with improved linearity
JPH0461408A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 差動増幅回路
US5091701A (en) * 1990-10-15 1992-02-25 Analog Devices, Inc. High efficiency cross-coupled folded cascode circuit

Also Published As

Publication number Publication date
US5532644A (en) 1996-07-02
JPH07235840A (ja) 1995-09-05
EP0669710A2 (en) 1995-08-30
EP0669710A3 (en) 1997-06-11
KR0148324B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
JP3251759B2 (ja) 可変利得増幅回路
US4267516A (en) Common-emitter fT doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion
JPH0143486B2 (ja)
EP0921634A1 (en) Differential amplifier with adjustable linearity
US5587689A (en) Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
JPS6133404B2 (ja)
JPS592410A (ja) 電流増幅器
JPH098569A (ja) 差動増幅回路
JPS6014523B2 (ja) カスコ−ド増幅器回路
KR860001018B1 (ko) 전압 제어형 가변 이득 회로
JPH04369107A (ja) 差動増幅器
JP3216134B2 (ja) 指数的な利得制御を行う増幅回路
GB2295289A (en) Wideband constant impedance amplifiers
EP0090543A1 (en) Differential amplifier with improved linear amplification
JPS6012331Y2 (ja) ２個のトランジスタを具える増幅回路
JPH0630419B2 (ja) 広帯域差動増幅器
US4385364A (en) Electronic gain control circuit
US4267521A (en) Compound transistor circuitry
JP3833530B2 (ja) 差動増幅器
US4529946A (en) Differential amplifier circuit
KR20000010922A (ko) 에러 정정을 갖는 전압-전류 변환기
US5914639A (en) Amplifier with common base input stage
JP3237793B2 (ja) 電流源回路
JP3367875B2 (ja) 対数変換回路及びこれを用いたトランスコンダクター

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees