JPH07183250A - Formation of contact - Google Patents
Formation of contactInfo
- Publication number
- JPH07183250A JPH07183250A JP32671193A JP32671193A JPH07183250A JP H07183250 A JPH07183250 A JP H07183250A JP 32671193 A JP32671193 A JP 32671193A JP 32671193 A JP32671193 A JP 32671193A JP H07183250 A JPH07183250 A JP H07183250A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- contact
- hole
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、高アスペクト比のコン
タクト形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high aspect ratio contact forming method.
【０００２】[0002]
【従来の技術】近年、半導体素子の微細化に伴い、コン
タクトホールの径も微細化し、コンタクトホールの深さ
対径の比（アスペクト比）はますます大きくなってお
り、通常のスパッタによる薄膜形成法ではコンタクトホ
ールの内部にまで配線材料を被覆させることが困難にな
ってきている。2. Description of the Related Art In recent years, with the miniaturization of semiconductor elements, the diameter of contact holes has become finer, and the depth-to-diameter ratio (aspect ratio) of the contact holes has been increasing. With the method, it is becoming difficult to coat the inside of the contact hole with the wiring material.
【０００３】この問題を解決するものとして従来タング
ステンのような高融点金属の化学気相成長法（ＣＶＤ
法）がある。全面成長法を用いた場合ではあらかじめＴ
ｉ、ＴｉＮなどのバリアメタルを被覆した後、タングス
テンを全面成長させて、コンタクトホールを埋め込むこ
とができる。As a solution to this problem, conventional chemical vapor deposition (CVD) method of refractory metal such as tungsten has been used.
There is a law). If the full-face growth method is used, T
After covering with a barrier metal such as i or TiN, tungsten can be entirely grown to fill the contact holes.
【０００４】そして、タングステンを全面成長法により
成長させる場合に必要なＴｉ等の密着層は、タングステ
ンと絶縁膜とを密着させるためだけでなく、タングステ
ン成長時に、タングステンがシリコンを侵食すること
（反応種であるＷＦ6がシリコン基板をアタックするた
め。）を抑制するためのバリヤメタルとして、また、コ
ンタクト抵抗を低減するためにも不可欠である。The adhesion layer made of Ti or the like, which is necessary when growing tungsten by the entire surface growth method, not only serves to bring the tungsten and the insulating film into close contact with each other, but also that the tungsten erodes silicon during the growth of the tungsten (reaction WF 6 which is a seed attacks the silicon substrate.) It is indispensable as a barrier metal for suppressing it and also for reducing the contact resistance.
【０００５】また、近年、ＬＳＩの微細化が進み、コン
タクトホールのアスペクト比が大きくなるにつれ、通常
のスパッタによる薄膜形成方法では、コンタクト底部に
バリヤメタルを必要量被覆させ、かつ、続く全面成長タ
ングステンでコンタクトをボイドなくうめこむことが困
難となってきている。なぜならば、メタルのステップカ
バレッジ（上部膜厚に対するコンタクト底部膜厚の比）
が悪いため、バリアメタルを十分コンタクト底部を被覆
させようとすると、コンタクトホールの形部でバリヤメ
タルがはりだして、コンタクトホールをふさぐようにな
るからである。In addition, in recent years, as the miniaturization of LSI has progressed and the aspect ratio of contact holes has increased, in the usual thin film forming method by sputtering, the bottom of the contact is covered with a required amount of barrier metal, and then continuous growth of tungsten is performed. It has become difficult to fill contacts without voids. Because, metal step coverage (ratio of contact bottom film thickness to top film thickness)
Therefore, if it is attempted to sufficiently cover the bottom of the contact with the barrier metal, the barrier metal will bulge out in the shape of the contact hole and block the contact hole.
【０００６】この問題点を解決するために、スパッタタ
ーゲットとウエハとの間に、蜂の巣状フィルター（コリ
メーター）を配して、スパッタ粒子の方向性を揃え、メ
タルのステップカバレジを向上させるコリメーションス
パッタ法が研究・開発されている。上記コリメーション
スパッタ法を用いて、ＴｉＮ／Ｔｉを堆積する、また
は、Ｔｉを堆積した後、窒素中でアニールを行い、表面
を窒化するなどして、バリアメタルを形成し、ブランケ
ットタングステンを埋め込むことで、良好な高アスペク
ト比のコンタクトが形成できるようになった。なお、Ｃ
ＶＤ法でも、バリアメタルを形成できる。In order to solve this problem, a honeycomb filter (collimator) is arranged between the sputter target and the wafer so that the directionality of sputtered particles is aligned and the step coverage of metal is improved. Law is being researched and developed. By depositing TiN / Ti using the above-mentioned collimation sputtering method, or after depositing Ti, annealing is performed in nitrogen to form a barrier metal by nitriding the surface, and blanket tungsten is embedded. , It became possible to form contacts with good high aspect ratio. Note that C
The barrier metal can be formed also by the VD method.
【０００７】次に、図３を用いて、従来のコンタクト形
成方法を説明する。図３は従来のコンタクトホールの形
成工程図である。Next, a conventional contact forming method will be described with reference to FIG. 3A to 3C are process diagrams of forming a conventional contact hole.
【０００８】まず、シリコン基板１上に素子分離領域
３、Ｎ+シリコン層２からなる素子を形成した後、層間
絶縁膜としてシリコン酸化膜であるＮＳＧ膜（非ドープ
トＳｉＯ2）５を０．１５μｍ程度とＢＰＳＧ膜６を
１．０５μｍ程度、ＣＶＤ法により堆積する（図３
（ａ））。First, an element isolation region 3 and an element consisting of an N + silicon layer 2 are formed on a silicon substrate 1, and then an NSG film (undoped SiO 2 ) 5 which is a silicon oxide film is formed as an interlayer insulating film in an amount of 0.15 μm. And a BPSG film 6 of about 1.05 μm is deposited by the CVD method (FIG. 3).
(A)).
【０００９】次に、フォトリソグラフィ法により、窓開
けを行い、このシリコン酸化膜５、６をエッチングし、
Ｎ+シリコン層２上に、コンタクトホール７を開口する
（図３（ｂ）） 。このとき、コンタクトホール７は、
例えば、直径を０．３μｍ、深さを１．２μｍとする。Next, a window is opened by photolithography to etch the silicon oxide films 5 and 6,
A contact hole 7 is opened on the N + silicon layer 2 (FIG. 3B). At this time, the contact hole 7 is
For example, the diameter is 0.3 μm and the depth is 1.2 μm.
【００１０】次に、コンタクトホール７を形成した後、
シリコン基板１を１％のバッファードフッ酸を６０秒間
浸し、シリコン基板１上の自然酸化膜を除去し、その
後、コリメーションスパッタリング法によりＴｉ膜を６
０ｎｍ程度、ＴｉＮ膜を６０ｎｍ程度連続スパッタし、
バリアメタル８とする（図３（ｃ））。Next, after forming the contact hole 7,
The silicon substrate 1 is immersed in 1% buffered hydrofluoric acid for 60 seconds to remove the natural oxide film on the silicon substrate 1, and then a Ti film is formed by collimation sputtering.
Continuously sputter a TiN film of about 0 nm and about 60 nm,
The barrier metal 8 is used (FIG. 3C).
【００１１】次に、例えば、シリコン基板１の温度を４
３０℃、圧力を８０Ｔｏｒｒ、ＷＦ6とＨ2の流量をそれ
ぞれ７５ｓｃｃｍと５００ｓｃｃｍとして、９０秒間で
０．６μｍの厚さのタングステン９を全面成長させ、コ
ンタクトホール７に埋め込む（図３（ｄ））。Next, for example, the temperature of the silicon substrate 1 is set to 4
At 30 ° C., a pressure of 80 Torr, and a flow rate of WF 6 and H 2 of 75 sccm and 500 sccm, respectively, a tungsten 9 having a thickness of 0.6 μm is entirely grown in 90 seconds and embedded in the contact hole 7 (FIG. 3 (d)). .
【００１２】[0012]
【発明が解決しようとする課題】上述のバリアメタル８
を堆積する直前には、シリコン基板１又はゲート上の自
然酸化膜をバッファードフッ酸、又はフッ酸でエッチン
グする必要がある。コンタクトホール７を開口した後の
フッ酸クリーニング（例えば、１％のバッファードフッ
酸で、自然酸化膜をエッチングする）する際、シリコン
との界面部分におけるシリコン酸化膜のエッチング速度
が速く、コンタクトホール７の底部の周辺のシリコン酸
化膜（ＮＳＧ膜）５とシリコン基板１との界面で、図３
（ｃ）の一部拡大図である図４に示すようなくびれが生
じる。そして、そのくびれ部分にはバリアメタル８が十
分にまわり込まず、シリコン基板１表面を十分覆ってい
ないので、次のブランケットタングステン堆積時に、シ
リコン基板１の侵食や、タングステンワームホール（タ
ングステン粒が虫食い状にシリコン基板に侵入）１０が
発生する。このため、タングステン成長時に、タングス
テンワームホール１０がシリコン基板中に発生し、ｎ+
／ｐジャンクションを突き抜けるため、ジャンクション
リークが増大する。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
Immediately before the deposition of silicon, it is necessary to etch the natural oxide film on the silicon substrate 1 or the gate with buffered hydrofluoric acid or hydrofluoric acid. During hydrofluoric acid cleaning after opening the contact hole 7 (for example, etching the natural oxide film with 1% buffered hydrofluoric acid), the etching rate of the silicon oxide film at the interface with silicon is high, 3 at the interface between the silicon oxide film (NSG film) 5 and the silicon substrate 1 around the bottom of FIG.
A constriction occurs as shown in FIG. 4, which is a partially enlarged view of (c). The barrier metal 8 does not sufficiently wrap around the constricted portion and does not sufficiently cover the surface of the silicon substrate 1. Therefore, during the next blanket tungsten deposition, the silicon substrate 1 is eroded and tungsten worm holes (tungsten particles are eroded by insects). Occurs in the silicon substrate). Therefore, tungsten wormholes 10 are generated in the silicon substrate during the growth of tungsten, and n +
Since it penetrates through the / p junction, the junction leak increases.
【００１３】本発明は、良好な特性を有する高アスペク
ト比のコンタクトを得る手段を提供することを目的とす
る。It is an object of the present invention to provide a means for obtaining high aspect ratio contacts having good properties.
【００１４】[0014]
【課題を解決するための手段】本発明のコンタクト形成
方法は、半導体基板上にシリコンナイトライド膜を形成
した後、層間絶縁膜を形成し、上記コンタクトホ−ルを
形成する工程と、上記コンタクトホール内の上記半導体
基板表面の自然酸化膜を除去し、バリアメタル層を形成
した後、高融点金属を上記コンタクトホールに埋め込む
ことを特徴とするものである。The method of forming a contact according to the present invention comprises the steps of forming a silicon nitride film on a semiconductor substrate, then forming an interlayer insulating film, and forming the contact hole, and the step of forming the contact hole. The natural oxide film on the surface of the semiconductor substrate in the hole is removed, a barrier metal layer is formed, and then a refractory metal is embedded in the contact hole.
【００１５】本発明によれば、まず、図１に示すよう
に、素子分離、ゲート電極、ソース・ドレイン等を形成
したシリコン基板１上に、５〜２０ｎｍのシリコンナイ
トラド膜４を形成した後、８００〜１４００ｎｍの層間
絶縁膜となるシリコン酸化膜（ＢＰＳＧ膜５、ＮＳＧ膜
６）を形成し、シリコン酸化膜５、６及びシリコンナイ
トラド膜４の絶縁層を同一マスクでエッチングして、コ
ンタクトホール７を開口した後、コンタクトホール７の
底部のシリコン基板１表面が露出するように、１％ＨＦ
水溶液に浸し、自然酸化膜（図示せず。）をエッチング
し、除去する。According to the present invention, first, as shown in FIG. 1, a silicon nitride film 4 of 5 to 20 nm is formed on a silicon substrate 1 on which element isolation, gate electrodes, source / drain, etc. are formed. , A silicon oxide film (BPSG film 5, NSG film 6) serving as an interlayer insulating film having a thickness of 800 to 1400 nm is formed, and the insulating layers of the silicon oxide films 5 and 6 and the silicon nitride film 4 are etched using the same mask to make contact. After opening the hole 7, 1% HF is applied so that the surface of the silicon substrate 1 at the bottom of the contact hole 7 is exposed.
The natural oxide film (not shown) is immersed in an aqueous solution and etched and removed.
【００１６】次に、コリメーション法でＴｉ膜を３０〜
９０ｎｍ程度スパッタリングで堆積させ、続いて、Ｔｉ
Ｎ膜を５０〜９０ｎｍ程度スパッタリングで堆積させて
バリアメタル８とする。Next, the Ti film is formed with a thickness of 30 to 30 by the collimation method.
About 90 nm is deposited by sputtering, followed by Ti
The N film is deposited by sputtering to have a thickness of about 50 to 90 nm to form the barrier metal 8.
【００１７】次に、ＷＦ6とＨ2とを用いた、ブランケッ
トタングステンＣＶＤ法によって、タングステン配線を
形成する。このブランケットタングステンＣＶＤ法は、
当該分野での公知の条件の下で実施されるものであって
よい。例えば、タングステンはＣＶＤ装置の中に配置し
たシリコン基板１を３８０〜４５０℃に加熱し、ＷＦ6
の流量を６５〜８０ｓｃｃｍで、Ｈ2の流量を４５０〜
５２０ｓｃｃｍとし、圧力を例えば７０〜９０Ｔｏｒｒ
として、コンタクトホール７に通常０．４〜０．８μｍ
の厚さを堆積し、コンタクトホール７を完全に埋め込
む。Next, a tungsten wiring is formed by a blanket tungsten CVD method using WF 6 and H 2 . This blanket tungsten CVD method
It may be carried out under conditions known in the art. For example, tungsten heating the silicon substrate 1 which is placed in the CVD apparatus to three hundred and eighty to four hundred and fifty ° C., WF 6
Flow rate of 65 to 80 sccm and H 2 flow rate of 450 to
520 sccm and the pressure is, for example, 70 to 90 Torr
As a rule, the contact hole 7 has a thickness of 0.4 to 0.8 μm.
Is deposited to completely fill the contact hole 7.
【００１８】次に、ＢＰＳＧ膜６上のタングステン９を
エッチングして、コンタクトホール埋め込みプラグを形
成し、その上に配線を形成する、又は、ブランケットＣ
ＶＤタングステン膜をパターニングして配線とし、半導
体装置を製造することができる。Next, the tungsten 9 on the BPSG film 6 is etched to form a contact hole embedded plug, and a wiring is formed thereon, or a blanket C.
A semiconductor device can be manufactured by patterning the VD tungsten film to form wiring.
【００１９】[0019]
【作用】上記構成の形成工程を用いることによって、シ
リコン酸化膜とシリコン基板との界面にシリコンナイト
ライド膜が形成されているので、コンタクトエッチング
後のフッ酸クリーニングの際に生じるコンタクト底部の
エッジのくびれ部でシリコン基板表面が露出せず、ブラ
ンケットタングステン堆積時のシリコン基板侵食や、タ
ングステンワームホールの発生を抑制することができ
る。そのため、ジャンクションリークの増大、特性の劣
化という問題を回避することができる。Since the silicon nitride film is formed at the interface between the silicon oxide film and the silicon substrate by using the forming process having the above-described structure, the edge of the contact bottom portion generated at the time of hydrofluoric acid cleaning after the contact etching is removed. Since the silicon substrate surface is not exposed at the constricted portion, it is possible to suppress the erosion of the silicon substrate during blanket tungsten deposition and the generation of tungsten worm holes. Therefore, it is possible to avoid problems such as an increase in junction leak and deterioration of characteristics.
【００２０】[0020]
【実施例】以下、一実施例に基づいて、本発明を詳細に
説明する。The present invention will be described in detail below based on an example.
【００２１】図１は本発明の一実施例の半導体装置の製
造工程図であり、図２は図１（ｄ）の拡大図である。FIG. 1 is a manufacturing process diagram of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is an enlarged view of FIG. 1 (d).
【００２２】まず、シリコン基板１表面にＮ+シリコン
層２、素子分離領域３からなる素子を形成した後、拡散
層であるＮ+シリコン層２が露出するように、１％フッ
酸に９０秒浸した後、縦型ＬＰＣＶＤ装置を用いて、ジ
クロロシラン（ＤＣＳ）の流量を約１０ｓｃｃｍ、アン
モニア（ＮＨ3）の流量を約１００ｓｃｃｍ、圧力を約
１５Ｐａとし、温度を約７００℃で、２０分間加熱し、
約１０ｎｍのシリコンナイトライド（ＳｉＮ）膜４を堆
積する。First, after forming an element consisting of the N + silicon layer 2 and the element isolation region 3 on the surface of the silicon substrate 1, 90% of 1% hydrofluoric acid is used for 90 seconds so that the N + silicon layer 2 which is a diffusion layer is exposed. After soaking, using a vertical LPCVD apparatus, the flow rate of dichlorosilane (DCS) is about 10 sccm, the flow rate of ammonia (NH 3 ) is about 100 sccm, the pressure is about 15 Pa, and the temperature is about 700 ° C. and heating is performed for 20 minutes. Then
A silicon nitride (SiN) film 4 of about 10 nm is deposited.
【００２３】次に、ＣＶＤ法により、層間絶縁膜とし
て、ＮＳＧ膜５を約０．１５μｍ、ＢＰＳＧ膜６を約
１．０５μｍ堆積する（図１（ａ））。Next, the NSG film 5 and the BPSG film 6 are deposited as an interlayer insulating film by the CVD method to a thickness of about 0.15 μm and about 1.05 μm, respectively (FIG. 1A).
【００２４】次に、フォトリソグラフィ法により窓開け
を行い、ＢＰＳＧ膜６、ＮＳＧ膜５及びシリコンナイト
ライド膜４の３層をＣＨＦ3の流量を約５２ｓｃｃｍ、
Ａｒの流量を約９６ｓｃｃｍ、ＣＦ4の流量を約２０ｓ
ｃｃｍ、圧力を約２００ｍＴｏｒｒ、ＤＣパワーを約７
００Ｗで約２００秒間エッチングし、Ｎ+シリコン層２
上にコンタクトホール７を開口する（図１（ｂ））。
尚、上記条件におけるエッチングレートは、ＢＰＳＧ膜
６が約５００ｎｍ／分、ＮＳＧ膜５が約３５０ｎｍ／
分、シリコンナイトライド膜４が約１３０ｎｍ／分であ
る。また、本実施例において、コンタクトホール７の直
径は約０．３μｍ、深さは約１．２μｍとする。Next, a window is opened by photolithography, and the three layers of the BPSG film 6, the NSG film 5 and the silicon nitride film 4 are subjected to CHF 3 flow of about 52 sccm.
Ar flow rate about 96 sccm, CF 4 flow rate about 20 s
ccm, pressure about 200 mTorr, DC power about 7
Etching at 00W for about 200 seconds, N + silicon layer 2
A contact hole 7 is opened above (FIG. 1B).
The etching rate under the above conditions is about 500 nm / min for the BPSG film 6 and about 350 nm / min for the NSG film 5.
Of the silicon nitride film 4 is about 130 nm / min. In this embodiment, the contact hole 7 has a diameter of about 0.3 μm and a depth of about 1.2 μm.
【００２５】次に、コンタクトホール７を形成した後、
シリコン基板１を１％のバッファードフッ酸に約６０秒
間浸し、素子上の自然酸化膜を除去する。その後、コリ
メーションスパッタリング法によりＴｉ膜を約６０ｎ
ｍ、ＴｉＮ膜を約６０ｎｍ連続スパッタし、バリアメタ
ル８とする（図１（ｃ））。ここで、Ｔｉ膜及びＴｉＮ
膜のそれぞれの成膜条件はＴｉ膜が約２００℃でＤＣパ
ワーが約８ｋＷ、Ａｒの流量が約３１ｓｃｃｍでスパッ
タ時間が約４８秒間、ＴｉＮ膜は、ＤＣパワーが約５ｋ
Ｗ、Ａｒの流量が約５３ｓｃｃｍ、Ｎ2の流量が約８０
ｃｃｍでスパッタ時間が約６０秒間である。Next, after forming the contact hole 7,
The silicon substrate 1 is dipped in 1% buffered hydrofluoric acid for about 60 seconds to remove the natural oxide film on the device. After that, a Ti film of about 60n is formed by the collimation sputtering method.
m and TiN films are continuously sputtered by about 60 nm to form barrier metal 8 (FIG. 1C). Here, Ti film and TiN
The film forming conditions are as follows: the Ti film is about 200 ° C., the DC power is about 8 kW, the flow rate of Ar is about 31 sccm, the sputtering time is about 48 seconds, and the TiN film has the DC power of about 5 k.
The flow rate of W and Ar is about 53 sccm, and the flow rate of N 2 is about 80
Sputtering time is about 60 seconds in ccm.
【００２６】１％のバッファードフッ酸で、自然酸化膜
をエッチングする際、ＮＳＧ膜５のシリコン基板１との
界面部のエッチングレートが速いため、図１（ｃ）の一
部拡大図である図２に示すようなくびれが生じ、このく
びれ部分には、十分なバリアメタルがまわり込まない
が、シリコンナイトライド膜４が存在するため、次の工
程でのタングステン成長時に、シリコン基板１がＷＦ6
ガスにアタックされることなく、タングステンワームホ
ールが発生することがない。When etching the natural oxide film with 1% buffered hydrofluoric acid, the etching rate of the interface portion of the NSG film 5 with the silicon substrate 1 is fast, so that it is a partially enlarged view of FIG. 1 (c). As shown in FIG. 2, a constriction occurs, and a sufficient barrier metal does not wrap around the constricted portion, but since the silicon nitride film 4 is present, the silicon substrate 1 is WF when the tungsten is grown in the next step. 6
No tungsten wormholes are generated without being attacked by gas.
【００２７】次に、基板温度を約４３０℃、圧力を約８
０Ｔｏｒｒ、ＷＦ6とＨ2との流量をそれぞれ約７５ｓｃ
ｃｍと約５００ｓｃｃｍとして、約９０秒間で約０．６
μｍの厚さのタングステン９を全面成長させ、コンタク
トホール７に埋め込む（図１（ｄ））。Next, the substrate temperature is about 430 ° C. and the pressure is about 8
0 Torr, WF 6 and H 2 flow rates of about 75 sc each
cm and about 500 sccm, about 0.6 in about 90 seconds
Tungsten 9 having a thickness of μm is entirely grown and embedded in the contact hole 7 (FIG. 1D).
【００２８】その後、絶縁膜上のタングステンをエッチ
ングして、コンタクトホール埋め込みプラグを形成し、
その上に配線を形成する、又は、ブランケットＣＶＤタ
ングステン膜をパターニングして配線とし、半導体装置
を製造することができる。Then, the tungsten on the insulating film is etched to form a contact hole filling plug,
A semiconductor device can be manufactured by forming a wiring thereon or patterning a blanket CVD tungsten film to form a wiring.
【００２９】[0029]
【発明の効果】以上、詳細に説明した様に、本発明を用
いることにより、シリコン酸化膜とシリコン基板との界
面にシリコンナイトライド膜が形成されているので、コ
ンタクトエッチング後のフッ酸クリーニングの際に生じ
るコンタクト底エッジのくびれ部でシリコン基板表面が
露出せず、ブランケットタングステン堆積時のシリコン
基板侵食や、タングステンワームホールの発生を抑制す
ることができる。そのため、低ジャンクションリークで
良好な特性を有する、高アスペクト比のコンタクトを形
成することができる。As described above in detail, since the silicon nitride film is formed at the interface between the silicon oxide film and the silicon substrate by using the present invention, the hydrofluoric acid cleaning after contact etching can be performed. The silicon substrate surface is not exposed at the constricted portion of the contact bottom edge generated at this time, so that the silicon substrate erosion during the blanket tungsten deposition and the generation of the tungsten worm hole can be suppressed. Therefore, it is possible to form a contact having a high aspect ratio with a low junction leak and good characteristics.
【図１】本発明の一実施例のコンタクト形成工程図であ
る。FIG. 1 is a process drawing of a contact according to an embodiment of the present invention.
【図２】図１（ｃ）の一部拡大図である。FIG. 2 is a partially enlarged view of FIG. 1 (c).
【図３】従来のコンタクト形成工程図である。FIG. 3 is a conventional contact formation process diagram.
【図４】図３（ｃ）の一部拡大図である。FIG. 4 is a partially enlarged view of FIG. 3 (c).
１ シリコン基板 ２ Ｎ+シリコン層 ３ 素子分離領域 ４ シリコンナイトライド膜 ５ ＮＳＧ膜 ６ ＢＰＳＧ膜 ７ コンタクトホール ８ バリアメタル ９ タングステン1 Silicon Substrate 2 N + Silicon Layer 3 Element Isolation Region 4 Silicon Nitride Film 5 NSG Film 6 BPSG Film 7 Contact Hole 8 Barrier Metal 9 Tungsten
Claims (1)
を形成した後、層間絶縁膜を形成し、上記コンタクトホ
−ルを形成する工程と、 上記コンタクトホール内の上記半導体基板表面の自然酸
化膜を除去し、バリアメタル層を形成した後、高融点金
属を上記コンタクトホールに埋め込むことを特徴とする
コンタクト形成方法。1. A step of forming a silicon nitride film on a semiconductor substrate, then forming an interlayer insulating film, and forming the contact hole, and a step of forming a natural oxide film on the surface of the semiconductor substrate in the contact hole. After removing and forming a barrier metal layer, a refractory metal is embedded in the contact hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32671193A JPH07183250A (en) | 1993-12-24 | 1993-12-24 | Formation of contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32671193A JPH07183250A (en) | 1993-12-24 | 1993-12-24 | Formation of contact |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183250A true JPH07183250A (en) | 1995-07-21 |
Family
ID=18190827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32671193A Pending JPH07183250A (en) | 1993-12-24 | 1993-12-24 | Formation of contact |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183250A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1237182A3 (en) * | 2001-02-19 | 2002-10-02 | Applied Materials, Inc. | Aggregate dielectric layer to reduce nitride consumption |
| WO2012026428A1 (en) * | 2010-08-24 | 2012-03-01 | 三洋電機株式会社 | Method for producing solar cell |
-
1993
- 1993-12-24 JP JP32671193A patent/JPH07183250A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1237182A3 (en) * | 2001-02-19 | 2002-10-02 | Applied Materials, Inc. | Aggregate dielectric layer to reduce nitride consumption |
| US6514882B2 (en) | 2001-02-19 | 2003-02-04 | Applied Materials, Inc. | Aggregate dielectric layer to reduce nitride consumption |
| SG97230A1 (en) * | 2001-02-19 | 2003-07-18 | Applied Materials Inc | Aggregate dielectric layer to reduce nitride consumption |
| WO2012026428A1 (en) * | 2010-08-24 | 2012-03-01 | 三洋電機株式会社 | Method for producing solar cell |
| JP2012049193A (en) * | 2010-08-24 | 2012-03-08 | Sanyo Electric Co Ltd | Method of manufacturing solar cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| JPH08232080A (en) | New tungsten welding process | |
| JP3175721B2 (en) | Method for manufacturing semiconductor device | |
| JPH04142061A (en) | Formation of tungsten plug | |
| US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| JP2000306997A (en) | Semiconductor device having barrier metal layer and fabrication thereof | |
| JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0917869A (en) | Preparation of insulation film between metal wirings of semiconductor element | |
| JPH07183250A (en) | Formation of contact | |
| KR100357224B1 (en) | Fabrication method of contact plug | |
| JP2733396B2 (en) | Method for manufacturing semiconductor device | |
| US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| KR100382543B1 (en) | method for forming contact plug of semiconductor device | |
| JPH053170A (en) | Forming method of blanket tungsten plug | |
| JP2702007B2 (en) | Method for manufacturing semiconductor device | |
| JPH10209280A (en) | Manufacture of semiconductor device | |
| JPH1022390A (en) | Manufacture of semiconductor device | |
| KR100440260B1 (en) | Method of forming a bitline in a semiconductor device | |
| JP2706388B2 (en) | Method for manufacturing semiconductor device | |
| KR20040059918A (en) | Method of forming interconnection line for semiconductor device | |
| JPH0562929A (en) | Manufacturing method of semiconductor device | |
| JPH0629240A (en) | Semiconductor device and its manufacture | |
| JPH04142062A (en) | Formation of tungsten plug |