JPH07183250A - コンタクト形成方法 - Google Patents
コンタクト形成方法Info
- Publication number
- JPH07183250A JPH07183250A JP32671193A JP32671193A JPH07183250A JP H07183250 A JPH07183250 A JP H07183250A JP 32671193 A JP32671193 A JP 32671193A JP 32671193 A JP32671193 A JP 32671193A JP H07183250 A JPH07183250 A JP H07183250A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- contact
- hole
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 シリコン基板１のＮ+シリコン層２上にシリ
コンナイトライド膜４を形成した後、ＮＳＧ膜５及びＢ
ＰＳＧ膜６を形成し、コンタクトホール７を形成する。
次に、コンタクトホール７底部のシリコン基板１上の自
然酸化膜を除去し、バリアメタル８を形成した後、タン
グステン９を埋め込み、コンタクトを形成する。 【効果】 低ジャンクションリークで良好な特性を有す
る、高アスペクト比のコンタクトを形成することができ
る。
コンナイトライド膜４を形成した後、ＮＳＧ膜５及びＢ
ＰＳＧ膜６を形成し、コンタクトホール７を形成する。
次に、コンタクトホール７底部のシリコン基板１上の自
然酸化膜を除去し、バリアメタル８を形成した後、タン
グステン９を埋め込み、コンタクトを形成する。 【効果】 低ジャンクションリークで良好な特性を有す
る、高アスペクト比のコンタクトを形成することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、高アスペクト比のコン
タクト形成方法に関するものである。
タクト形成方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子の微細化に伴い、コン
タクトホールの径も微細化し、コンタクトホールの深さ
対径の比（アスペクト比）はますます大きくなってお
り、通常のスパッタによる薄膜形成法ではコンタクトホ
ールの内部にまで配線材料を被覆させることが困難にな
ってきている。
タクトホールの径も微細化し、コンタクトホールの深さ
対径の比（アスペクト比）はますます大きくなってお
り、通常のスパッタによる薄膜形成法ではコンタクトホ
ールの内部にまで配線材料を被覆させることが困難にな
ってきている。
【０００３】この問題を解決するものとして従来タング
ステンのような高融点金属の化学気相成長法（ＣＶＤ
法）がある。全面成長法を用いた場合ではあらかじめＴ
ｉ、ＴｉＮなどのバリアメタルを被覆した後、タングス
テンを全面成長させて、コンタクトホールを埋め込むこ
とができる。
ステンのような高融点金属の化学気相成長法（ＣＶＤ
法）がある。全面成長法を用いた場合ではあらかじめＴ
ｉ、ＴｉＮなどのバリアメタルを被覆した後、タングス
テンを全面成長させて、コンタクトホールを埋め込むこ
とができる。
【０００４】そして、タングステンを全面成長法により
成長させる場合に必要なＴｉ等の密着層は、タングステ
ンと絶縁膜とを密着させるためだけでなく、タングステ
ン成長時に、タングステンがシリコンを侵食すること
（反応種であるＷＦ6がシリコン基板をアタックするた
め。）を抑制するためのバリヤメタルとして、また、コ
ンタクト抵抗を低減するためにも不可欠である。
成長させる場合に必要なＴｉ等の密着層は、タングステ
ンと絶縁膜とを密着させるためだけでなく、タングステ
ン成長時に、タングステンがシリコンを侵食すること
（反応種であるＷＦ6がシリコン基板をアタックするた
め。）を抑制するためのバリヤメタルとして、また、コ
ンタクト抵抗を低減するためにも不可欠である。
【０００５】また、近年、ＬＳＩの微細化が進み、コン
タクトホールのアスペクト比が大きくなるにつれ、通常
のスパッタによる薄膜形成方法では、コンタクト底部に
バリヤメタルを必要量被覆させ、かつ、続く全面成長タ
ングステンでコンタクトをボイドなくうめこむことが困
難となってきている。なぜならば、メタルのステップカ
バレッジ（上部膜厚に対するコンタクト底部膜厚の比）
が悪いため、バリアメタルを十分コンタクト底部を被覆
させようとすると、コンタクトホールの形部でバリヤメ
タルがはりだして、コンタクトホールをふさぐようにな
るからである。
タクトホールのアスペクト比が大きくなるにつれ、通常
のスパッタによる薄膜形成方法では、コンタクト底部に
バリヤメタルを必要量被覆させ、かつ、続く全面成長タ
ングステンでコンタクトをボイドなくうめこむことが困
難となってきている。なぜならば、メタルのステップカ
バレッジ（上部膜厚に対するコンタクト底部膜厚の比）
が悪いため、バリアメタルを十分コンタクト底部を被覆
させようとすると、コンタクトホールの形部でバリヤメ
タルがはりだして、コンタクトホールをふさぐようにな
るからである。
【０００６】この問題点を解決するために、スパッタタ
ーゲットとウエハとの間に、蜂の巣状フィルター（コリ
メーター）を配して、スパッタ粒子の方向性を揃え、メ
タルのステップカバレジを向上させるコリメーションス
パッタ法が研究・開発されている。上記コリメーション
スパッタ法を用いて、ＴｉＮ／Ｔｉを堆積する、また
は、Ｔｉを堆積した後、窒素中でアニールを行い、表面
を窒化するなどして、バリアメタルを形成し、ブランケ
ットタングステンを埋め込むことで、良好な高アスペク
ト比のコンタクトが形成できるようになった。なお、Ｃ
ＶＤ法でも、バリアメタルを形成できる。
ーゲットとウエハとの間に、蜂の巣状フィルター（コリ
メーター）を配して、スパッタ粒子の方向性を揃え、メ
タルのステップカバレジを向上させるコリメーションス
パッタ法が研究・開発されている。上記コリメーション
スパッタ法を用いて、ＴｉＮ／Ｔｉを堆積する、また
は、Ｔｉを堆積した後、窒素中でアニールを行い、表面
を窒化するなどして、バリアメタルを形成し、ブランケ
ットタングステンを埋め込むことで、良好な高アスペク
ト比のコンタクトが形成できるようになった。なお、Ｃ
ＶＤ法でも、バリアメタルを形成できる。
【０００７】次に、図３を用いて、従来のコンタクト形
成方法を説明する。図３は従来のコンタクトホールの形
成工程図である。
成方法を説明する。図３は従来のコンタクトホールの形
成工程図である。
【０００８】まず、シリコン基板１上に素子分離領域
３、Ｎ+シリコン層２からなる素子を形成した後、層間
絶縁膜としてシリコン酸化膜であるＮＳＧ膜（非ドープ
トＳｉＯ2）５を０．１５μｍ程度とＢＰＳＧ膜６を
１．０５μｍ程度、ＣＶＤ法により堆積する（図３
（ａ））。
３、Ｎ+シリコン層２からなる素子を形成した後、層間
絶縁膜としてシリコン酸化膜であるＮＳＧ膜（非ドープ
トＳｉＯ2）５を０．１５μｍ程度とＢＰＳＧ膜６を
１．０５μｍ程度、ＣＶＤ法により堆積する（図３
（ａ））。
【０００９】次に、フォトリソグラフィ法により、窓開
けを行い、このシリコン酸化膜５、６をエッチングし、
Ｎ+シリコン層２上に、コンタクトホール７を開口する
（図３（ｂ）） 。このとき、コンタクトホール７は、
例えば、直径を０．３μｍ、深さを１．２μｍとする。
けを行い、このシリコン酸化膜５、６をエッチングし、
Ｎ+シリコン層２上に、コンタクトホール７を開口する
（図３（ｂ）） 。このとき、コンタクトホール７は、
例えば、直径を０．３μｍ、深さを１．２μｍとする。
【００１０】次に、コンタクトホール７を形成した後、
シリコン基板１を１％のバッファードフッ酸を６０秒間
浸し、シリコン基板１上の自然酸化膜を除去し、その
後、コリメーションスパッタリング法によりＴｉ膜を６
０ｎｍ程度、ＴｉＮ膜を６０ｎｍ程度連続スパッタし、
バリアメタル８とする（図３（ｃ））。
シリコン基板１を１％のバッファードフッ酸を６０秒間
浸し、シリコン基板１上の自然酸化膜を除去し、その
後、コリメーションスパッタリング法によりＴｉ膜を６
０ｎｍ程度、ＴｉＮ膜を６０ｎｍ程度連続スパッタし、
バリアメタル８とする（図３（ｃ））。
【００１１】次に、例えば、シリコン基板１の温度を４
３０℃、圧力を８０Ｔｏｒｒ、ＷＦ6とＨ2の流量をそれ
ぞれ７５ｓｃｃｍと５００ｓｃｃｍとして、９０秒間で
０．６μｍの厚さのタングステン９を全面成長させ、コ
ンタクトホール７に埋め込む（図３（ｄ））。
３０℃、圧力を８０Ｔｏｒｒ、ＷＦ6とＨ2の流量をそれ
ぞれ７５ｓｃｃｍと５００ｓｃｃｍとして、９０秒間で
０．６μｍの厚さのタングステン９を全面成長させ、コ
ンタクトホール７に埋め込む（図３（ｄ））。
【００１２】
【発明が解決しようとする課題】上述のバリアメタル８
を堆積する直前には、シリコン基板１又はゲート上の自
然酸化膜をバッファードフッ酸、又はフッ酸でエッチン
グする必要がある。コンタクトホール７を開口した後の
フッ酸クリーニング（例えば、１％のバッファードフッ
酸で、自然酸化膜をエッチングする）する際、シリコン
との界面部分におけるシリコン酸化膜のエッチング速度
が速く、コンタクトホール７の底部の周辺のシリコン酸
化膜（ＮＳＧ膜）５とシリコン基板１との界面で、図３
（ｃ）の一部拡大図である図４に示すようなくびれが生
じる。そして、そのくびれ部分にはバリアメタル８が十
分にまわり込まず、シリコン基板１表面を十分覆ってい
ないので、次のブランケットタングステン堆積時に、シ
リコン基板１の侵食や、タングステンワームホール（タ
ングステン粒が虫食い状にシリコン基板に侵入）１０が
発生する。このため、タングステン成長時に、タングス
テンワームホール１０がシリコン基板中に発生し、ｎ+
／ｐジャンクションを突き抜けるため、ジャンクション
リークが増大する。
を堆積する直前には、シリコン基板１又はゲート上の自
然酸化膜をバッファードフッ酸、又はフッ酸でエッチン
グする必要がある。コンタクトホール７を開口した後の
フッ酸クリーニング（例えば、１％のバッファードフッ
酸で、自然酸化膜をエッチングする）する際、シリコン
との界面部分におけるシリコン酸化膜のエッチング速度
が速く、コンタクトホール７の底部の周辺のシリコン酸
化膜（ＮＳＧ膜）５とシリコン基板１との界面で、図３
（ｃ）の一部拡大図である図４に示すようなくびれが生
じる。そして、そのくびれ部分にはバリアメタル８が十
分にまわり込まず、シリコン基板１表面を十分覆ってい
ないので、次のブランケットタングステン堆積時に、シ
リコン基板１の侵食や、タングステンワームホール（タ
ングステン粒が虫食い状にシリコン基板に侵入）１０が
発生する。このため、タングステン成長時に、タングス
テンワームホール１０がシリコン基板中に発生し、ｎ+
／ｐジャンクションを突き抜けるため、ジャンクション
リークが増大する。
【００１３】本発明は、良好な特性を有する高アスペク
ト比のコンタクトを得る手段を提供することを目的とす
る。
ト比のコンタクトを得る手段を提供することを目的とす
る。
【００１４】
【課題を解決するための手段】本発明のコンタクト形成
方法は、半導体基板上にシリコンナイトライド膜を形成
した後、層間絶縁膜を形成し、上記コンタクトホ−ルを
形成する工程と、上記コンタクトホール内の上記半導体
基板表面の自然酸化膜を除去し、バリアメタル層を形成
した後、高融点金属を上記コンタクトホールに埋め込む
ことを特徴とするものである。
方法は、半導体基板上にシリコンナイトライド膜を形成
した後、層間絶縁膜を形成し、上記コンタクトホ−ルを
形成する工程と、上記コンタクトホール内の上記半導体
基板表面の自然酸化膜を除去し、バリアメタル層を形成
した後、高融点金属を上記コンタクトホールに埋め込む
ことを特徴とするものである。
【００１５】本発明によれば、まず、図１に示すよう
に、素子分離、ゲート電極、ソース・ドレイン等を形成
したシリコン基板１上に、５〜２０ｎｍのシリコンナイ
トラド膜４を形成した後、８００〜１４００ｎｍの層間
絶縁膜となるシリコン酸化膜（ＢＰＳＧ膜５、ＮＳＧ膜
６）を形成し、シリコン酸化膜５、６及びシリコンナイ
トラド膜４の絶縁層を同一マスクでエッチングして、コ
ンタクトホール７を開口した後、コンタクトホール７の
底部のシリコン基板１表面が露出するように、１％ＨＦ
水溶液に浸し、自然酸化膜（図示せず。）をエッチング
し、除去する。
に、素子分離、ゲート電極、ソース・ドレイン等を形成
したシリコン基板１上に、５〜２０ｎｍのシリコンナイ
トラド膜４を形成した後、８００〜１４００ｎｍの層間
絶縁膜となるシリコン酸化膜（ＢＰＳＧ膜５、ＮＳＧ膜
６）を形成し、シリコン酸化膜５、６及びシリコンナイ
トラド膜４の絶縁層を同一マスクでエッチングして、コ
ンタクトホール７を開口した後、コンタクトホール７の
底部のシリコン基板１表面が露出するように、１％ＨＦ
水溶液に浸し、自然酸化膜（図示せず。）をエッチング
し、除去する。
【００１６】次に、コリメーション法でＴｉ膜を３０〜
９０ｎｍ程度スパッタリングで堆積させ、続いて、Ｔｉ
Ｎ膜を５０〜９０ｎｍ程度スパッタリングで堆積させて
バリアメタル８とする。
９０ｎｍ程度スパッタリングで堆積させ、続いて、Ｔｉ
Ｎ膜を５０〜９０ｎｍ程度スパッタリングで堆積させて
バリアメタル８とする。
【００１７】次に、ＷＦ6とＨ2とを用いた、ブランケッ
トタングステンＣＶＤ法によって、タングステン配線を
形成する。このブランケットタングステンＣＶＤ法は、
当該分野での公知の条件の下で実施されるものであって
よい。例えば、タングステンはＣＶＤ装置の中に配置し
たシリコン基板１を３８０〜４５０℃に加熱し、ＷＦ6
の流量を６５〜８０ｓｃｃｍで、Ｈ2の流量を４５０〜
５２０ｓｃｃｍとし、圧力を例えば７０〜９０Ｔｏｒｒ
として、コンタクトホール７に通常０．４〜０．８μｍ
の厚さを堆積し、コンタクトホール７を完全に埋め込
む。
トタングステンＣＶＤ法によって、タングステン配線を
形成する。このブランケットタングステンＣＶＤ法は、
当該分野での公知の条件の下で実施されるものであって
よい。例えば、タングステンはＣＶＤ装置の中に配置し
たシリコン基板１を３８０〜４５０℃に加熱し、ＷＦ6
の流量を６５〜８０ｓｃｃｍで、Ｈ2の流量を４５０〜
５２０ｓｃｃｍとし、圧力を例えば７０〜９０Ｔｏｒｒ
として、コンタクトホール７に通常０．４〜０．８μｍ
の厚さを堆積し、コンタクトホール７を完全に埋め込
む。
【００１８】次に、ＢＰＳＧ膜６上のタングステン９を
エッチングして、コンタクトホール埋め込みプラグを形
成し、その上に配線を形成する、又は、ブランケットＣ
ＶＤタングステン膜をパターニングして配線とし、半導
体装置を製造することができる。
エッチングして、コンタクトホール埋め込みプラグを形
成し、その上に配線を形成する、又は、ブランケットＣ
ＶＤタングステン膜をパターニングして配線とし、半導
体装置を製造することができる。
【００１９】
【作用】上記構成の形成工程を用いることによって、シ
リコン酸化膜とシリコン基板との界面にシリコンナイト
ライド膜が形成されているので、コンタクトエッチング
後のフッ酸クリーニングの際に生じるコンタクト底部の
エッジのくびれ部でシリコン基板表面が露出せず、ブラ
ンケットタングステン堆積時のシリコン基板侵食や、タ
ングステンワームホールの発生を抑制することができ
る。そのため、ジャンクションリークの増大、特性の劣
化という問題を回避することができる。
リコン酸化膜とシリコン基板との界面にシリコンナイト
ライド膜が形成されているので、コンタクトエッチング
後のフッ酸クリーニングの際に生じるコンタクト底部の
エッジのくびれ部でシリコン基板表面が露出せず、ブラ
ンケットタングステン堆積時のシリコン基板侵食や、タ
ングステンワームホールの発生を抑制することができ
る。そのため、ジャンクションリークの増大、特性の劣
化という問題を回避することができる。
【００２０】
【実施例】以下、一実施例に基づいて、本発明を詳細に
説明する。
説明する。
【００２１】図１は本発明の一実施例の半導体装置の製
造工程図であり、図２は図１（ｄ）の拡大図である。
造工程図であり、図２は図１（ｄ）の拡大図である。
【００２２】まず、シリコン基板１表面にＮ+シリコン
層２、素子分離領域３からなる素子を形成した後、拡散
層であるＮ+シリコン層２が露出するように、１％フッ
酸に９０秒浸した後、縦型ＬＰＣＶＤ装置を用いて、ジ
クロロシラン（ＤＣＳ）の流量を約１０ｓｃｃｍ、アン
モニア（ＮＨ3）の流量を約１００ｓｃｃｍ、圧力を約
１５Ｐａとし、温度を約７００℃で、２０分間加熱し、
約１０ｎｍのシリコンナイトライド（ＳｉＮ）膜４を堆
積する。
層２、素子分離領域３からなる素子を形成した後、拡散
層であるＮ+シリコン層２が露出するように、１％フッ
酸に９０秒浸した後、縦型ＬＰＣＶＤ装置を用いて、ジ
クロロシラン（ＤＣＳ）の流量を約１０ｓｃｃｍ、アン
モニア（ＮＨ3）の流量を約１００ｓｃｃｍ、圧力を約
１５Ｐａとし、温度を約７００℃で、２０分間加熱し、
約１０ｎｍのシリコンナイトライド（ＳｉＮ）膜４を堆
積する。
【００２３】次に、ＣＶＤ法により、層間絶縁膜とし
て、ＮＳＧ膜５を約０．１５μｍ、ＢＰＳＧ膜６を約
１．０５μｍ堆積する（図１（ａ））。
て、ＮＳＧ膜５を約０．１５μｍ、ＢＰＳＧ膜６を約
１．０５μｍ堆積する（図１（ａ））。
【００２４】次に、フォトリソグラフィ法により窓開け
を行い、ＢＰＳＧ膜６、ＮＳＧ膜５及びシリコンナイト
ライド膜４の３層をＣＨＦ3の流量を約５２ｓｃｃｍ、
Ａｒの流量を約９６ｓｃｃｍ、ＣＦ4の流量を約２０ｓ
ｃｃｍ、圧力を約２００ｍＴｏｒｒ、ＤＣパワーを約７
００Ｗで約２００秒間エッチングし、Ｎ+シリコン層２
上にコンタクトホール７を開口する（図１（ｂ））。
尚、上記条件におけるエッチングレートは、ＢＰＳＧ膜
６が約５００ｎｍ／分、ＮＳＧ膜５が約３５０ｎｍ／
分、シリコンナイトライド膜４が約１３０ｎｍ／分であ
る。また、本実施例において、コンタクトホール７の直
径は約０．３μｍ、深さは約１．２μｍとする。
を行い、ＢＰＳＧ膜６、ＮＳＧ膜５及びシリコンナイト
ライド膜４の３層をＣＨＦ3の流量を約５２ｓｃｃｍ、
Ａｒの流量を約９６ｓｃｃｍ、ＣＦ4の流量を約２０ｓ
ｃｃｍ、圧力を約２００ｍＴｏｒｒ、ＤＣパワーを約７
００Ｗで約２００秒間エッチングし、Ｎ+シリコン層２
上にコンタクトホール７を開口する（図１（ｂ））。
尚、上記条件におけるエッチングレートは、ＢＰＳＧ膜
６が約５００ｎｍ／分、ＮＳＧ膜５が約３５０ｎｍ／
分、シリコンナイトライド膜４が約１３０ｎｍ／分であ
る。また、本実施例において、コンタクトホール７の直
径は約０．３μｍ、深さは約１．２μｍとする。
【００２５】次に、コンタクトホール７を形成した後、
シリコン基板１を１％のバッファードフッ酸に約６０秒
間浸し、素子上の自然酸化膜を除去する。その後、コリ
メーションスパッタリング法によりＴｉ膜を約６０ｎ
ｍ、ＴｉＮ膜を約６０ｎｍ連続スパッタし、バリアメタ
ル８とする（図１（ｃ））。ここで、Ｔｉ膜及びＴｉＮ
膜のそれぞれの成膜条件はＴｉ膜が約２００℃でＤＣパ
ワーが約８ｋＷ、Ａｒの流量が約３１ｓｃｃｍでスパッ
タ時間が約４８秒間、ＴｉＮ膜は、ＤＣパワーが約５ｋ
Ｗ、Ａｒの流量が約５３ｓｃｃｍ、Ｎ2の流量が約８０
ｃｃｍでスパッタ時間が約６０秒間である。
シリコン基板１を１％のバッファードフッ酸に約６０秒
間浸し、素子上の自然酸化膜を除去する。その後、コリ
メーションスパッタリング法によりＴｉ膜を約６０ｎ
ｍ、ＴｉＮ膜を約６０ｎｍ連続スパッタし、バリアメタ
ル８とする（図１（ｃ））。ここで、Ｔｉ膜及びＴｉＮ
膜のそれぞれの成膜条件はＴｉ膜が約２００℃でＤＣパ
ワーが約８ｋＷ、Ａｒの流量が約３１ｓｃｃｍでスパッ
タ時間が約４８秒間、ＴｉＮ膜は、ＤＣパワーが約５ｋ
Ｗ、Ａｒの流量が約５３ｓｃｃｍ、Ｎ2の流量が約８０
ｃｃｍでスパッタ時間が約６０秒間である。
【００２６】１％のバッファードフッ酸で、自然酸化膜
をエッチングする際、ＮＳＧ膜５のシリコン基板１との
界面部のエッチングレートが速いため、図１（ｃ）の一
部拡大図である図２に示すようなくびれが生じ、このく
びれ部分には、十分なバリアメタルがまわり込まない
が、シリコンナイトライド膜４が存在するため、次の工
程でのタングステン成長時に、シリコン基板１がＷＦ6
ガスにアタックされることなく、タングステンワームホ
ールが発生することがない。
をエッチングする際、ＮＳＧ膜５のシリコン基板１との
界面部のエッチングレートが速いため、図１（ｃ）の一
部拡大図である図２に示すようなくびれが生じ、このく
びれ部分には、十分なバリアメタルがまわり込まない
が、シリコンナイトライド膜４が存在するため、次の工
程でのタングステン成長時に、シリコン基板１がＷＦ6
ガスにアタックされることなく、タングステンワームホ
ールが発生することがない。
【００２７】次に、基板温度を約４３０℃、圧力を約８
０Ｔｏｒｒ、ＷＦ6とＨ2との流量をそれぞれ約７５ｓｃ
ｃｍと約５００ｓｃｃｍとして、約９０秒間で約０．６
μｍの厚さのタングステン９を全面成長させ、コンタク
トホール７に埋め込む（図１（ｄ））。
０Ｔｏｒｒ、ＷＦ6とＨ2との流量をそれぞれ約７５ｓｃ
ｃｍと約５００ｓｃｃｍとして、約９０秒間で約０．６
μｍの厚さのタングステン９を全面成長させ、コンタク
トホール７に埋め込む（図１（ｄ））。
【００２８】その後、絶縁膜上のタングステンをエッチ
ングして、コンタクトホール埋め込みプラグを形成し、
その上に配線を形成する、又は、ブランケットＣＶＤタ
ングステン膜をパターニングして配線とし、半導体装置
を製造することができる。
ングして、コンタクトホール埋め込みプラグを形成し、
その上に配線を形成する、又は、ブランケットＣＶＤタ
ングステン膜をパターニングして配線とし、半導体装置
を製造することができる。
【００２９】
【発明の効果】以上、詳細に説明した様に、本発明を用
いることにより、シリコン酸化膜とシリコン基板との界
面にシリコンナイトライド膜が形成されているので、コ
ンタクトエッチング後のフッ酸クリーニングの際に生じ
るコンタクト底エッジのくびれ部でシリコン基板表面が
露出せず、ブランケットタングステン堆積時のシリコン
基板侵食や、タングステンワームホールの発生を抑制す
ることができる。そのため、低ジャンクションリークで
良好な特性を有する、高アスペクト比のコンタクトを形
成することができる。
いることにより、シリコン酸化膜とシリコン基板との界
面にシリコンナイトライド膜が形成されているので、コ
ンタクトエッチング後のフッ酸クリーニングの際に生じ
るコンタクト底エッジのくびれ部でシリコン基板表面が
露出せず、ブランケットタングステン堆積時のシリコン
基板侵食や、タングステンワームホールの発生を抑制す
ることができる。そのため、低ジャンクションリークで
良好な特性を有する、高アスペクト比のコンタクトを形
成することができる。
【図１】本発明の一実施例のコンタクト形成工程図であ
る。
る。
【図２】図１（ｃ）の一部拡大図である。
【図３】従来のコンタクト形成工程図である。
【図４】図３（ｃ）の一部拡大図である。
１ シリコン基板 ２ Ｎ+シリコン層 ３ 素子分離領域 ４ シリコンナイトライド膜 ５ ＮＳＧ膜 ６ ＢＰＳＧ膜 ７ コンタクトホール ８ バリアメタル ９ タングステン
Claims (1)
- 【請求項１】 半導体基板上にシリコンナイトライド膜
を形成した後、層間絶縁膜を形成し、上記コンタクトホ
−ルを形成する工程と、 上記コンタクトホール内の上記半導体基板表面の自然酸
化膜を除去し、バリアメタル層を形成した後、高融点金
属を上記コンタクトホールに埋め込むことを特徴とする
コンタクト形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32671193A JPH07183250A (ja) | 1993-12-24 | 1993-12-24 | コンタクト形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32671193A JPH07183250A (ja) | 1993-12-24 | 1993-12-24 | コンタクト形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183250A true JPH07183250A (ja) | 1995-07-21 |
Family
ID=18190827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32671193A Pending JPH07183250A (ja) | 1993-12-24 | 1993-12-24 | コンタクト形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183250A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1237182A3 (en) * | 2001-02-19 | 2002-10-02 | Applied Materials, Inc. | Aggregate dielectric layer to reduce nitride consumption |
| WO2012026428A1 (ja) * | 2010-08-24 | 2012-03-01 | 三洋電機株式会社 | 太陽電池の製造方法 |
-
1993
- 1993-12-24 JP JP32671193A patent/JPH07183250A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1237182A3 (en) * | 2001-02-19 | 2002-10-02 | Applied Materials, Inc. | Aggregate dielectric layer to reduce nitride consumption |
| US6514882B2 (en) | 2001-02-19 | 2003-02-04 | Applied Materials, Inc. | Aggregate dielectric layer to reduce nitride consumption |
| SG97230A1 (en) * | 2001-02-19 | 2003-07-18 | Applied Materials Inc | Aggregate dielectric layer to reduce nitride consumption |
| WO2012026428A1 (ja) * | 2010-08-24 | 2012-03-01 | 三洋電機株式会社 | 太陽電池の製造方法 |
| JP2012049193A (ja) * | 2010-08-24 | 2012-03-08 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| JPH08232080A (ja) | 新規なタングステン溶着プロセス | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0917869A (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| KR100357224B1 (ko) | 컨택 플러그 제조 방법 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| KR100382543B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JPH1022390A (ja) | 半導体装置の製造方法 | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| KR20040059918A (ko) | 반도체 소자의 배선 형성방법 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH04142062A (ja) | タングステンプラグの形成方法 |