JPH10209280A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH10209280A JPH10209280A JP2221097A JP2221097A JPH10209280A JP H10209280 A JPH10209280 A JP H10209280A JP 2221097 A JP2221097 A JP 2221097A JP 2221097 A JP2221097 A JP 2221097A JP H10209280 A JPH10209280 A JP H10209280A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- tungsten
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、とくにシリコン基板と配線との接続、多結晶
シリコン配線とメタル配線との接続、下層メタル配線と
上層メタル配線との接続のように、絶縁膜に設けた接続
孔を通して接続を行なう配線の形成工程に特徴をもつ製
造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of connecting a silicon substrate to a wiring, connecting a polycrystalline silicon wiring to a metal wiring, and connecting a lower metal wiring to an upper metal wiring. The present invention relates to a manufacturing method characterized by a step of forming a wiring for making a connection through a connection hole provided in an insulating film.
【０００２】[0002]
【従来の技術】半導体素子が微細化されるに伴なって、
絶縁膜に開けられたコンタクトホールやビアホールなど
の接続孔を通して配線を下地と接続する際、接続孔には
タングステン膜などの金属膜をＣＶＤ法（化学気相成長
法）により形成して接続孔を埋め込む方法が用いられて
いる。ＣＶＤ法の核形成（nucleation）ステップは金属
化合物であるＷＦ6のＳｉＨ4還元反応であるため、微細
な接続孔に対するカバレッジをよくするために、基板の
表面反応が律速となるようなＷＦ6とＳｉＨ4のガス比で
核形成が行なわれている。2. Description of the Related Art As semiconductor devices become finer,
When wiring is connected to a base through connection holes such as contact holes and via holes formed in an insulating film, a metal film such as a tungsten film is formed in the connection holes by a CVD method (chemical vapor deposition). An embedding method is used. Since nucleation of CVD method (nucleation) step is SiH 4 reduction of WF 6 is a metal compound, in order to improve the coverage for the fine connection holes, and WF 6 as a surface reaction of the substrate becomes the rate-determining Nucleation is performed at a SiH 4 gas ratio.
【０００３】バリアメタル膜又は密着膜として、チタン
膜を窒素雰囲気中で熱処理して表面を窒化させたものが
用いられることがあるが、そのチタン膜は表面が完全に
窒化されておらず、酸素などが表面に吸着して化学的に
均質でない膜となっている。その場合、その膜の上にＣ
ＶＤ法によるタングステン膜の核形成ステップを施す
と、タングステン膜が異常成長する。その異常成長した
部分は、その後にタングステン膜のエッチバックプロセ
スを施しても除去することができない。また、異常成長
が起こらない場合でも、表面が完全に窒化されていない
チタン膜はバリアメタル膜としての機能を十分に果たす
ことができず、ＷＦ6がバリアメタルの下のシリコン基
板を侵食してジャンクションリークの原因となる。As a barrier metal film or an adhesion film, a film obtained by heat-treating a titanium film in a nitrogen atmosphere and nitriding the surface may be used. However, the surface of the titanium film is not completely nitrided. Are adsorbed on the surface to form a chemically inhomogeneous film. In that case, C on the film
When a tungsten film nucleation step is performed by the VD method, the tungsten film grows abnormally. The abnormally grown portion cannot be removed even if a subsequent etch back process of the tungsten film is performed. Even if abnormal growth does not occur, the titanium film whose surface is not completely nitrided cannot sufficiently function as a barrier metal film, and WF 6 erodes the silicon substrate under the barrier metal. This may cause a junction leak.
【０００４】このような問題を解決する方法として以下
の方法が提案されている。 （１）ＷＦ6とＳｉＨ4による核形成ステップを低温低圧
条件で行なう方法である。具体的には、コンタクトホー
ルを埋め込む際に、高融点メタルをスパッタした後、Ｗ
Ｆ6とＳｉＨ4を用いて低温低圧条件でタングステンを全
面成長させ、続いてブランケットＣＶＤ法によるタング
ステン膜でコンタクトホールを埋め込むことにより、下
地シリコン基板の侵食を抑制し、ジャンクションリーク
を抑える（特開平４−３７３１５０号公報参照）。そこ
では、核形成ステップでの反応ガスの流量は ＷＦ6＞ＳｉＨ4 となるように設定されている。また、核形成ステップで
の基板温度は２５０〜３５０℃であり、その後にコンタ
クトホールを埋め込むためのブランケットＣＶＤプロセ
スでの基板温度（４１０〜４５０℃）に比べて低く設定
されている。The following method has been proposed as a method for solving such a problem. (1) This is a method in which a nucleation step using WF 6 and SiH 4 is performed under low-temperature and low-pressure conditions. Specifically, when the contact hole is buried, after refractory metal is sputtered,
Tungsten is entirely grown under low-temperature and low-pressure conditions using F 6 and SiH 4 , and then the contact holes are buried with a tungsten film formed by a blanket CVD method, thereby suppressing the erosion of the underlying silicon substrate and suppressing the junction leak (Japanese Patent Laid-Open Publication No. 4-373150). There, the flow rate of the reaction gas in the nucleation step is set such that WF 6 > SiH 4 . The substrate temperature in the nucleation step is 250 to 350 ° C., which is set lower than the substrate temperature (410 to 450 ° C.) in the blanket CVD process for filling the contact holes thereafter.
【０００５】（２）バリアメタル膜又は密着膜上にタン
グステンシリサイド膜を成長させる方法である。例え
ば、コンタクトホールを埋め込む際に、Ｔｉ膜やＴｉＮ
膜をスパッタ法により成膜した後、ＣＶＤ法によりタン
グステンシリサイド膜を形成し、続いてブランケットＣ
ＶＤ法によりタングステンを埋め込むことでジャンクシ
ョンリークやボイドを抑制する（特開平５−９４９６７
号公報参照）。(2) A method of growing a tungsten silicide film on a barrier metal film or an adhesion film. For example, when filling a contact hole, a Ti film or TiN
After forming a film by a sputtering method, a tungsten silicide film is formed by a CVD method, and then a blanket C
Junction leaks and voids are suppressed by embedding tungsten by the VD method (JP-A-5-94967).
Reference).
【０００６】（３）バリアメタル膜又は密着膜をランプ
アニールする方法である。例えば、コンタクトホールを
埋め込む際に、Ｔｉ膜やＴｉＮ膜を形成した後、それに
ランプアニールを施すことにより、表面を滑らかに、か
つ密なものにし、その後のＣＶＤ法におけるタングステ
ン膜形成の際の異常成長の発生を抑制する（特開平７−
３７８３６号公報参照）。(3) A method of lamp annealing a barrier metal film or an adhesion film. For example, when filling a contact hole, a Ti film or a TiN film is formed, and then a lamp anneal is performed on the film to make the surface smooth and dense. Suppress the occurrence of growth
No. 37836).
【０００７】[0007]
【発明が解決しようとする課題】（１）の方法では、コ
ンタクトホールをタングステン膜で埋め込む際の核形成
ステップとその後のタングステン膜形成とで基板温度が
異なっているため、同一チャンバ内で連続して成膜する
ことが困難であり、パーティクルが増加する懸念もあ
る。（２）の方法では、タングステンシリサイド膜を形
成する工程が余分に必要となる。（３）の方法では、バ
リアメタル膜又は密着膜がＴｉ単層の場合にはその表面
を完全に化学的に均質な状態にすることは難しい。本発
明は工程数を増加させることなく、コンタクトホールや
ビアホールを埋め込む導電膜の異常成長を抑制する方法
を提供することを目的とするものである。In the method (1), since the substrate temperature is different between the step of forming a nucleus when the contact hole is buried with the tungsten film and the step of forming the tungsten film thereafter, the steps are continuously performed in the same chamber. However, there is a concern that particles may increase. The method (2) requires an extra step of forming a tungsten silicide film. In the method (3), when the barrier metal film or the adhesion film is a single Ti layer, it is difficult to make the surface completely chemically homogeneous. An object of the present invention is to provide a method for suppressing abnormal growth of a conductive film filling a contact hole or a via hole without increasing the number of steps.
【０００８】[0008]
【課題を解決するための手段】本発明では、以下の工程
（Ａ）から（Ｆ）を含んで配線を形成する。 （Ａ）下地上の絶縁膜に接続用の開口を設ける工程、
（Ｂ）前記絶縁膜上からバリアメタル又は密着膜となる
第１の導電膜を形成する工程、（Ｃ）第１の導電膜上か
らＣＶＤ法により成膜速度が反応ガス中の金属化合物ガ
スの供給律速となる条件で第２の導電膜の初期核を形成
する工程、（Ｄ）第２の導電膜の初期核上から第２の導
電膜をＣＶＤ法により前記開口を埋め込む厚さに形成す
る工程、（Ｅ）第２の導電膜を開口部にのみ残すように
エッチバックする工程、（Ｆ）前記絶縁膜上から配線用
の第３の導電膜を形成し、写真製版とエッチングにより
パターン化を施して配線を形成する工程。According to the present invention, a wiring is formed including the following steps (A) to (F). (A) a step of providing an opening for connection in an insulating film on a base;
(B) a step of forming a first conductive film to be a barrier metal or an adhesion film from above the insulating film, and (C) a film forming rate of the metal compound gas in the reaction gas from the first conductive film by a CVD method. Forming an initial nucleus of the second conductive film under conditions that control the supply, and (D) forming the second conductive film from the initial nucleus of the second conductive film to a thickness to fill the opening by a CVD method. (E) a step of etching back such that the second conductive film is left only in the opening, and (F) forming a third conductive film for wiring from above the insulating film, and patterning by photolithography and etching. Forming a wiring by performing the following.
【０００９】本発明ではＣＶＤ法による微細孔埋め込み
の際の核形成ステップにおいて、金属化合物ガスの供給
律速の条件で膜を形成することにより、気相反応が支配
的になり、下地の化学的状態に左右されにくくなる。そ
の結果、ＣＶＤ法により形成した膜の異常成長を防ぎ、
またコンタクトホールの場合にはシリコン基板への侵食
を防ぐこともでき、信頼性の高い配線を形成することが
できる。In the present invention, in the step of forming nuclei at the time of embedding micropores by the CVD method, the film is formed under the condition of controlling the supply of the metal compound gas, so that the gas phase reaction becomes dominant, and Less likely to be affected by As a result, abnormal growth of the film formed by the CVD method is prevented,
In the case of a contact hole, erosion of the silicon substrate can be prevented, and a highly reliable wiring can be formed.
【００１０】金属化合物ガスの供給律速の条件は、例え
ばタングステンのＣＶＤ法による成膜で反応ガスが金属
化合物ガスとしてのＷＦ6と還元ガスとしてのＳｉＨ4を
含んでいる場合、それぞれのガス流量を ＷＦ6＜ＳｉＨ4 とすることである。より具体的には、ＷＦ6の流量が５
ｓｃｃｍ以下、ＳｉＨ4の流量が１０ｓｃｃｍ以上であ
る。The conditions for controlling the supply of the metal compound gas are as follows. For example, when the reaction gas contains WF 6 as the metal compound gas and SiH 4 as the reducing gas in a film formation by the CVD method of tungsten, the respective gas flow rates are set as follows. WF 6 <SiH 4 . More specifically, the flow rate of WF 6 is 5
sccm or less, and the flow rate of SiH 4 is 10 sccm or more.
【００１１】また、タングステン膜の成膜の核形成ステ
ップとその後の埋込み用の成膜を同じ基板温度で行なう
ようにすれば、同一チャンバ内で核形成ステップとその
後の成膜を連続して行なうことができるようになり、パ
ーティクルの増加などの懸念もなく、高品質のタングス
テン膜を簡便に形成することができるようになる。If the nucleation step of forming a tungsten film and the subsequent burying film formation are performed at the same substrate temperature, the nucleation step and the subsequent film formation are performed continuously in the same chamber. As a result, a high-quality tungsten film can be easily formed without a concern such as an increase in particles.
【００１２】[0012]
（実施例１）図１は第１の実施例を表わす。この実施例
は多結晶シリコン配線及びシリコン基板へのコンタクト
について適用した実施例である。 （Ａ）Ｐ型シリコン基板１上に約１００Åの厚さのゲー
ト酸化膜２を形成し、その上にＮ型不純物を添加した多
結晶シリコン膜３を形成する。多結晶シリコン膜３上に
フォトレジスト膜を形成した後、写真製版によりパター
ン化を施してレジストパターンを形成し、それをマスク
として多結晶シリコン膜３とゲート酸化膜２を反応性イ
オンエッチング法によりエッチングしてゲート電極を形
成する。フォトレジスト膜を除去した後、ゲート電極３
をマスクとして基板１に砒素又はリンをイオン注入して
ソース領域とドレイン領域を形成する。(Embodiment 1) FIG. 1 shows a first embodiment. This embodiment is an embodiment applied to a contact with a polycrystalline silicon wiring and a silicon substrate. (A) A gate oxide film 2 having a thickness of about 100 ° is formed on a P-type silicon substrate 1, and a polycrystalline silicon film 3 to which an N-type impurity is added is formed thereon. After forming a photoresist film on the polycrystalline silicon film 3, patterning is performed by photolithography to form a resist pattern, and the polycrystalline silicon film 3 and the gate oxide film 2 are reactively etched using the resist pattern as a mask. Etching is performed to form a gate electrode. After removing the photoresist film, the gate electrode 3 is removed.
Using the mask as a mask, arsenic or phosphorus is ion-implanted into the substrate 1 to form source and drain regions.
【００１３】（Ｂ）基板上に絶縁膜として約７０００Å
の厚さのＢＰＳＧ（Borophosphosilicate glass）膜４
をＣＶＤ法により堆積する。 （Ｃ）ＢＰＳＧ膜４上にフォトレジスト膜を形成した
後、写真製版によりパターン化を施してコンタクトホー
ル部に開口を有するレジストパターンを形成する。コン
タクトホール部の開口は１辺が約０.５μｍの大きさと
する。このレジストパターンをマスクとして反応性イオ
ンエッチング法によりＢＰＳＧ膜４をパターン化して多
結晶シリコン配線及びシリコン基板１上に１辺が約０.
５μｍのコンタクトホール５を形成する。その後、レジ
スト膜を除去する。(B) About 7000 約 as an insulating film on the substrate
BPSG (Borophosphosilicate glass) film 4
Is deposited by a CVD method. (C) After forming a photoresist film on the BPSG film 4, patterning is performed by photolithography to form a resist pattern having an opening in a contact hole portion. The opening of the contact hole has a size of about 0.5 μm on one side. Using this resist pattern as a mask, the BPSG film 4 is patterned by a reactive ion etching method so that one side of the BPSG film is
A 5 μm contact hole 5 is formed. After that, the resist film is removed.
【００１４】（Ｄ）次に、基板全面にチタン膜６を約１
０００Åの厚さに形成し、窒素雰囲気中で、例えば８０
０℃でアニールし、表面を窒化させることによりバリア
メタル膜及び密着膜とする。 （Ｅ）ＷＦ6ガスとＳｉＨ4ガスを用いたＣＶＤ法により
タングステン膜の初期核形成膜７を約７００Åの厚さに
堆積する。このとき、ＷＦ6ガスの供給が反応律速とな
る条件、例えばＷＦ6ガスの流量を５ｓｃｃｍ、ＳｉＨ4
ガスの流量を１０ｓｃｃｍ、基板温度を４００〜５００
℃とする。(D) Next, a titanium film 6 is deposited on the entire surface of the substrate for about 1 hour.
Formed in a thickness of 2,000 mm, and in a nitrogen atmosphere, for example, 80
Anneal at 0 ° C. and nitrify the surface to form a barrier metal film and an adhesion film. (E) An initial nucleation film 7 of a tungsten film is deposited to a thickness of about 700 ° by a CVD method using WF 6 gas and SiH 4 gas. At this time, the condition for the supply of WF 6 gas is reaction rate, for example, the flow rate of the WF 6 gas 5 sccm, SiH 4
Gas flow rate 10 sccm, substrate temperature 400-500
° C.
【００１５】（Ｆ）ＷＦ6ガスとＨ2ガスを用いたＣＶＤ
法により、初期核形成時と同じ基板温度でコンタクトホ
ール埋込み用タングステン膜８を約７０００Åの厚さに
堆積する。 （Ｇ）ＳＦ6ガスとＡｒガスを用いたエッチングによ
り、タングステン膜７，８をエッチバックし、コンタク
トホール以外のタングステン膜７，８を除去する。(F) CVD using WF 6 gas and H 2 gas
A tungsten film 8 for embedding a contact hole is deposited to a thickness of about 7,000 ° at the same substrate temperature as that used in the initial nucleation. (G) The tungsten films 7, 8 are etched back by etching using SF 6 gas and Ar gas, and the tungsten films 7, 8 other than the contact holes are removed.
【００１６】（Ｈ）基板全面に上部配線用アルミニウム
合金膜９を堆積する。 （Ｉ）アルミニウム合金膜９上にレジスト膜を形成し、
写真製版でレジストパターンを形成した後、それをマス
クとして反応性イオンエッチング法により、アルミニウ
ム合金膜９及びチタン膜６をパターン化して配線を形成
する。その後、フォトレジスト膜を除去する。(H) An aluminum alloy film 9 for upper wiring is deposited on the entire surface of the substrate. (I) forming a resist film on the aluminum alloy film 9;
After a resist pattern is formed by photolithography, the aluminum alloy film 9 and the titanium film 6 are patterned by reactive ion etching using the resist pattern as a mask to form wiring. After that, the photoresist film is removed.
【００１７】ここで、工程（Ｅ）の初期核形成条件のＷ
Ｆ6ガス流量／ＳｉＨ4ガス流量と、その後の工程（Ｆ）
のタングステン膜形成時の異常成長の有無との関係を表
１に示す。Here, W of the initial nucleation condition in step (E) is
F 6 gas flow rate / SiH 4 gas flow rate and subsequent steps (F)
Table 1 shows the relationship with the presence or absence of abnormal growth when forming a tungsten film.
【表１】 ＷＦ6ガス流量が５ｓｃｃｍのとき、ＳｉＨ4ガス流量が
１０ｓｃｃｍ以上であれば異常成長は発生しない。これ
は、ＳｉＨ4ガス流量を増やすことで気相成長が支配的
となり、下地表面の化学的状態の影響を受けずにタング
ステン膜を均質に形成することができるからである。[Table 1] When the WF 6 gas flow rate is 5 sccm, if the SiH 4 gas flow rate is 10 sccm or more, abnormal growth does not occur. This is because, by increasing the flow rate of the SiH 4 gas, vapor phase growth becomes dominant, and the tungsten film can be formed uniformly without being affected by the chemical state of the underlying surface.
【００１８】（実施例２）図２は本発明を図１と同様の
配線に適用した実施例を表わしたものである。工程
（Ａ）〜（Ｆ）は図１の実施例と同じである。 （Ｇ）ＳＦ6ガスとＡｒガスを用いたエッチングにより
タングステン膜７，８をエッチバックし、コンタクトホ
ール５以外のタングステン膜７，８を除去する。その
後、Ｃｌ2ガスとＡｒガスを用いたエッチングによりバ
リアメタル膜及び密着膜のチタン膜６をエッチバック
し、コンタクトホール５以外のチタン膜６を除去する。 その後の工程（Ｈ）〜（Ｉ）は図１の実施例１と同じで
ある。(Embodiment 2) FIG. 2 shows an embodiment in which the present invention is applied to the same wiring as in FIG. Steps (A) to (F) are the same as the embodiment of FIG. (G) The tungsten films 7, 8 are etched back by etching using SF 6 gas and Ar gas, and the tungsten films 7, 8 other than the contact holes 5 are removed. After that, the titanium film 6 as the barrier metal film and the adhesion film is etched back by etching using Cl 2 gas and Ar gas, and the titanium film 6 other than the contact holes 5 is removed. Subsequent steps (H) to (I) are the same as in the first embodiment of FIG.
【００１９】（実施例３）図３は本発明をビアホールで
の配線の接続に適用した実施例を表わしたものである。
図３の実施例は、図１の実施例と比較すると、コンタク
トホール５の代りにビアホール１２が形成される点を除
いて、工程（Ｂ）〜（Ｉ）は図１の実施例と同じ条件で
行なうことができる。(Embodiment 3) FIG. 3 shows an embodiment in which the present invention is applied to connection of wiring in via holes.
In the embodiment of FIG. 3, the steps (B) to (I) are the same as those of the embodiment of FIG. 1 except that a via hole 12 is formed instead of the contact hole 5 in comparison with the embodiment of FIG. Can be done at
【００２０】（Ａ）下地基板１０上のメタル配線９の形
成までは図１又は図２の実施例により行なうことができ
る。 （Ｂ）下地基板１０上に絶縁膜として約７０００Åの厚
さのＢＰＳＧ膜１１をＣＶＤ法により堆積する。(A) The steps up to the formation of the metal wiring 9 on the base substrate 10 can be performed according to the embodiment shown in FIG. 1 or FIG. (B) A BPSG film 11 having a thickness of about 7,000 ° is deposited as an insulating film on the base substrate 10 by a CVD method.
【００２１】（Ｃ）ＢＰＳＧ膜１１上にフォトレジスト
膜を形成した後、写真製版によりパターン化を施してビ
アホール部に１辺が約０.５μｍの大きさの開口を有す
るレジストパターンを形成する。そのレジストパターン
をマスクとして反応性イオンエッチング法によりＢＰＳ
Ｇ膜１１をパターン化して下層配線９上に１辺が約０.
５μｍのビアホール１２を形成する。その後、レジスト
膜を除去する。(C) After a photoresist film is formed on the BPSG film 11, patterning is performed by photolithography to form a resist pattern having an opening of about 0.5 μm on a side in a via hole. BPS by reactive ion etching using the resist pattern as a mask
The G film 11 is patterned so that one side of the G film 11 is
A 5 μm via hole 12 is formed. After that, the resist film is removed.
【００２２】（Ｄ）次に、基板全面にチタン膜１３を約
１０００Åの厚さに形成し、窒素雰囲気中で、例えば８
００℃でアニールし、表面を窒化させることにより密着
膜とする。 （Ｅ）ＷＦ6ガスとＳｉＨ4ガスを用いたＣＶＤ法により
タングステン膜の初期核形成膜１４を約７００Åの厚さ
に堆積する。このとき、ＷＦ6ガスの供給が反応律速と
なる条件、例えばＷＦ6ガスの流量を５ｓｃｃｍ、Ｓｉ
Ｈ4ガスの流量を１０ｓｃｃｍ、基板温度を４００〜５
００℃とする。(D) Next, a titanium film 13 is formed on the entire surface of the substrate so as to have a thickness of about 1000.degree.
Anneal at 00 ° C. and nitrify the surface to form an adhesion film. (E) An initial nucleation film 14 of a tungsten film is deposited to a thickness of about 700 ° by a CVD method using WF 6 gas and SiH 4 gas. At this time, the conditions under which the supply of the WF 6 gas is controlled by the reaction, for example, the flow rate of the WF 6 gas is 5 sccm,
H 4 gas flow rate of 10 sccm, substrate temperature of 400-5
Set to 00 ° C.
【００２３】（Ｆ）ＷＦ6ガスとＨ2ガスを用いたＣＶＤ
法により、初期核形成時と同じ基板温度でビアホール埋
込み用タングステン膜１５を約７０００Åの厚さに堆積
する。 （Ｇ）ＳＦ6ガスとＡｒガスを用いたエッチングによ
り、タングステン膜１４，１５をエッチバックし、ビア
ホール以外のタングステン膜１４，１５を除去する。(F) CVD using WF 6 gas and H 2 gas
A tungsten film 15 for embedding a via hole is deposited to a thickness of about 7000 ° at the same substrate temperature as that at the time of initial nucleation. (G) The tungsten films 14 and 15 are etched back by etching using SF 6 gas and Ar gas, and the tungsten films 14 and 15 other than the via holes are removed.
【００２４】（Ｈ）基板全面に上層配線用アルミニウム
合金膜１６を堆積する。 （Ｉ）アルミニウム合金膜１６上にレジスト膜を形成
し、写真製版でレジストパターンを形成した後、それを
マスクとして反応性イオンエッチング法により、アルミ
ニウム合金膜１６及びチタン膜１３をパターン化して配
線を形成する。その後、フォトレジスト膜を除去する。(H) An aluminum alloy film 16 for upper wiring is deposited on the entire surface of the substrate. (I) After forming a resist film on the aluminum alloy film 16 and forming a resist pattern by photolithography, the aluminum alloy film 16 and the titanium film 13 are patterned by a reactive ion etching method using the resist pattern as a mask to form a wiring. Form. After that, the photoresist film is removed.
【００２５】（実施例４）図４は実施例３と同様に、本
発明をビアホールでの配線の接続に適用した実施例を表
わしたものである。この実施例では図２の実施例と同様
にタングステン膜をビアホールのみに残すエッチバック
に続いて層間絶縁膜上のチタン膜１３も除去している。(Embodiment 4) FIG. 4 shows an embodiment in which the present invention is applied to connection of wiring in a via hole, as in Embodiment 3. In this embodiment, similarly to the embodiment of FIG. 2, the titanium film 13 on the interlayer insulating film is removed following the etch back in which the tungsten film is left only in the via hole.
【００２６】バリアメタルを兼ねる密着膜は実施例では
表面を窒化させたＴｉ膜であるが、ＴｉＮ膜やＴｉ／Ｔ
ｉＮ（ＴｉＮが上）の積層膜でもよく、またタングステ
ンシリサイド膜等の高融点金属シリサイド膜でもよい。
層間絶縁膜としてＢＰＳＧ膜を挙げているが、ＰＳＧ膜
やＢＳＧ膜、高温酸化膜（ＨＴＯ）でもよい。また、Ｓ
ＯＧ（スピンオングラス）とそれらの絶縁膜との積層膜
でもよい。In the embodiment, the adhesion film also serving as a barrier metal is a Ti film whose surface is nitrided, but a TiN film or Ti / T
It may be a laminated film of iN (with TiN on top) or a refractory metal silicide film such as a tungsten silicide film.
Although the BPSG film is used as the interlayer insulating film, a PSG film, a BSG film, or a high-temperature oxide film (HTO) may be used. Also, S
A stacked film of OG (spin-on-glass) and their insulating films may be used.
【００２７】[0027]
【発明の効果】本発明ではＣＶＤ法による微細孔埋め込
みの際の核形成ステップにおいて、金属化合物ガスの供
給律速の条件で膜を形成することにより、気相反応が支
配的になり、下地の化学的状態に左右されにくくなる。
その結果、ＣＶＤ法により形成した膜の異常成長を防
ぎ、またコンタクトホールの埋込みに適用した場合には
シリコン基板への侵食を防ぐこともでき、信頼性の高い
配線を形成することができる。また、タングステン膜の
成膜の核形成ステップとその後の埋込み用のブランケッ
トタングステン膜成膜を同じ基板温度で行なうようにす
れば、同一チャンバ内で核形成ステップとその後の成膜
を連続して行なうことができるようになり、パーティク
ルの増加などの懸念もなくなるほか、高品質のタングス
テン膜を簡便に形成することができるようになる。According to the present invention, in the nucleation step in filling the fine holes by the CVD method, the film is formed under the condition of controlling the supply of the metal compound gas. It is hard to be influenced by the target state.
As a result, abnormal growth of a film formed by the CVD method can be prevented, and when applied to filling of a contact hole, erosion of a silicon substrate can be prevented, and a highly reliable wiring can be formed. If the nucleation step of forming a tungsten film and the subsequent blanket tungsten film formation for embedding are performed at the same substrate temperature, the nucleation step and the subsequent film formation are performed continuously in the same chamber. This makes it possible to eliminate concerns such as an increase in particles, and to easily form a high-quality tungsten film.
【図１】第１の実施例を示す工程断面図である。FIG. 1 is a process sectional view showing a first embodiment.
【図２】第２の実施例を示す工程断面図である。FIG. 2 is a process sectional view showing a second embodiment.
【図３】第３の実施例を示す工程断面図である。FIG. 3 is a process sectional view showing a third embodiment.
【図４】第４の実施例を示す工程断面図である。FIG. 4 is a process sectional view showing a fourth embodiment.
１ Ｐ型シリコン基板 ２ ゲート酸化膜 ３ 多結晶シリコン膜 ４，１１ ＢＰＳＧ膜 ５ コンタクトホール ６，１３ チタン膜 ７，１４ タングステンの初期核形成膜 ８，１５ ブランケットタングステン膜 ９，１６ Ａｌ合金膜 DESCRIPTION OF SYMBOLS 1 P-type silicon substrate 2 Gate oxide film 3 Polycrystalline silicon film 4,11 BPSG film 5 Contact hole 6,13 Titanium film 7,14 Initial nucleation film of tungsten 8,15 Blanket tungsten film 9,16 Al alloy film
Claims (3)
線を形成することを特徴とする半導体装置の製造方法。 （Ａ）下地上の絶縁膜に接続用の開口を設ける工程、 （Ｂ）前記絶縁膜上からバリアメタル又は密着膜となる
第１の導電膜を形成する工程、 （Ｃ）第１の導電膜上からＣＶＤ法により成膜速度が反
応ガス中の金属化合物ガスの供給律速となる条件で第２
の導電膜の初期核を形成する工程、 （Ｄ）第２の導電膜の初期核上から第２の導電膜をＣＶ
Ｄ法により前記開口を埋め込む厚さに形成する工程、 （Ｅ）第２の導電膜を開口部にのみ残すようにエッチバ
ックする工程、 （Ｆ）前記絶縁膜上から配線用の第３の導電膜を形成
し、写真製版とエッチングによりパターン化を施して配
線を形成する工程。1. A method of manufacturing a semiconductor device, comprising: forming a wiring including the following steps (A) to (F). (A) a step of providing a connection opening in an insulating film on a base; (B) a step of forming a first conductive film serving as a barrier metal or an adhesion film from above the insulating film; (C) a first conductive film From above, the second method is performed under the condition that the film formation rate is controlled by the CVD method to control the supply of the metal compound gas in the reaction gas.
(D) forming the second conductive film from above the initial nucleus of the second conductive film;
(E) a step of etching back so that the second conductive film is left only in the opening, and (F) a third conductive film for wiring from above the insulating film. A step of forming a film and patterning by photolithography and etching to form wiring.
（Ｃ）は、反応ガスが金属化合物ガスとしてのＷＦ6と
還元ガスとしてのＳｉＨ4を含んだものであり、それぞ
れのガス流量が ＷＦ6＜ＳｉＨ4 となるように設定される請求項１に記載の半導体装置の
製造方法。2. The step (C) of forming an initial nucleus of the second conductive film, wherein the reaction gas contains WF 6 as a metal compound gas and SiH 4 as a reducing gas, The method according to claim 1, wherein WF 6 is set to satisfy WF 6 <SiH 4 .
成する工程（Ｄ）は、反応ガスが金属化合物ガスとして
のＷＦ6と還元ガスとしてのＨ2を含んだものであり、 工程（Ｃ）と工程（Ｄ）で基板温度が等しく設定される
請求項２に記載の半導体装置の製造方法。3. The step (D) of forming the second conductive film so as to fill the opening is such that the reaction gas contains WF 6 as a metal compound gas and H 2 as a reducing gas. 3. The method of manufacturing a semiconductor device according to claim 2, wherein the substrate temperature is set equal in C) and step (D).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221097A JPH10209280A (en) | 1997-01-20 | 1997-01-20 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221097A JPH10209280A (en) | 1997-01-20 | 1997-01-20 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209280A true JPH10209280A (en) | 1998-08-07 |
Family
ID=12076446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221097A Pending JPH10209280A (en) | 1997-01-20 | 1997-01-20 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209280A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190994B1 (en) | 1998-06-26 | 2001-02-20 | Hyundai Electronics Industries Co., Ltd. | Method for forming a tungsten upper electrode of a capacitor |
| JP2003077865A (en) * | 2001-09-03 | 2003-03-14 | Ricoh Co Ltd | Method for manufacturing semiconductor device |
| US7659209B2 (en) | 2001-11-14 | 2010-02-09 | Canon Anelva Corporation | Barrier metal film production method |
| US20100240212A1 (en) * | 2009-03-19 | 2010-09-23 | Oki Semiconductor Co., Ltd. | Method of manufacturing a semiconductor device |
| US7977243B2 (en) | 2001-11-14 | 2011-07-12 | Canon Anelva Corporation | Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus |
-
1997
- 1997-01-20 JP JP2221097A patent/JPH10209280A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190994B1 (en) | 1998-06-26 | 2001-02-20 | Hyundai Electronics Industries Co., Ltd. | Method for forming a tungsten upper electrode of a capacitor |
| JP2003077865A (en) * | 2001-09-03 | 2003-03-14 | Ricoh Co Ltd | Method for manufacturing semiconductor device |
| JP4526217B2 (en) * | 2001-09-03 | 2010-08-18 | 株式会社リコー | Manufacturing method of semiconductor device |
| US7659209B2 (en) | 2001-11-14 | 2010-02-09 | Canon Anelva Corporation | Barrier metal film production method |
| US7977243B2 (en) | 2001-11-14 | 2011-07-12 | Canon Anelva Corporation | Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus |
| US20100240212A1 (en) * | 2009-03-19 | 2010-09-23 | Oki Semiconductor Co., Ltd. | Method of manufacturing a semiconductor device |
| US8399351B2 (en) | 2009-03-19 | 2013-03-19 | Oki Semiconductor Co., Ltd. | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2889430B2 (en) | Contact part forming method | |
| JPH08241895A (en) | Semiconductor device and manufacture thereof | |
| JP3175721B2 (en) | Method for manufacturing semiconductor device | |
| JP2000306997A (en) | Semiconductor device having barrier metal layer and fabrication thereof | |
| JPH09326436A (en) | Formation of wiring | |
| JP2005322882A (en) | Method of manufacturing metal wiring of semiconductor element using low-temperature barrier metal layer | |
| JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5851581A (en) | Semiconductor device fabrication method for preventing tungsten from removing | |
| JPH1012729A (en) | Manufacture of semiconductor device | |
| JPH0922907A (en) | Forming method for buried conductive layer | |
| JPH10209280A (en) | Manufacture of semiconductor device | |
| JPH05129231A (en) | Electrode wiring | |
| JP3246046B2 (en) | Deposition method of refractory metal film | |
| JPH1032248A (en) | Formation of tungsten film | |
| JPH09102469A (en) | Manufacture of semiconductor device | |
| JP2733396B2 (en) | Method for manufacturing semiconductor device | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JP3072544B2 (en) | Semiconductor device wiring method | |
| JP2836371B2 (en) | Method for manufacturing semiconductor device | |
| JP2702007B2 (en) | Method for manufacturing semiconductor device | |
| JP3065395B2 (en) | Method for manufacturing semiconductor device | |
| JPH1022390A (en) | Manufacture of semiconductor device | |
| JPH053170A (en) | Forming method of blanket tungsten plug | |
| JPH0945770A (en) | Semiconductor device and its manufacture | |
| JP3868043B2 (en) | Tungsten nitride film manufacturing method and metal wiring manufacturing method using the same |