JPH07176502A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07176502A JPH07176502A JP29232994A JP29232994A JPH07176502A JP H07176502 A JPH07176502 A JP H07176502A JP 29232994 A JP29232994 A JP 29232994A JP 29232994 A JP29232994 A JP 29232994A JP H07176502 A JPH07176502 A JP H07176502A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- photoresist
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 テーパエッチングの際に絶縁膜とフォトレジ
ストとの界面にエッチング液が染み込んで、その部分が
不測にエッチングされることを防止する。 【構成】 ＳｉＯ2 膜３の表面に、ＴＥＯＳとＯ3 の混
合気体を用いた減圧ＣＶＤ法により、メチル基を表面に
有する疎水性絶縁膜４を形成する。この疎水性絶縁膜４
とレジスト５との密着性が良いので、テーパエッチング
の際のエッチング液の染み込みが防止され、良好なテー
パエッチングが行われる。
ストとの界面にエッチング液が染み込んで、その部分が
不測にエッチングされることを防止する。 【構成】 ＳｉＯ2 膜３の表面に、ＴＥＯＳとＯ3 の混
合気体を用いた減圧ＣＶＤ法により、メチル基を表面に
有する疎水性絶縁膜４を形成する。この疎水性絶縁膜４
とレジスト５との密着性が良いので、テーパエッチング
の際のエッチング液の染み込みが防止され、良好なテー
パエッチングが行われる。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトホールやビ
アホールのようなコンタクト構造を有する半導体装置の
製造方法に関する。
アホールのようなコンタクト構造を有する半導体装置の
製造方法に関する。
【０００２】
【従来の技術】半導体集積回路においては、基板内の不
純物拡散層（例えば、ＭＯＳトランジスタのソース又は
ドレイン）と金属配線とを互いに電気的に接続するため
に不純物拡散層上の絶縁層にコンタクトホールが形成さ
れる。また、多層配線間を電気的に接続するために層間
絶縁膜にビアホールが形成される。
純物拡散層（例えば、ＭＯＳトランジスタのソース又は
ドレイン）と金属配線とを互いに電気的に接続するため
に不純物拡散層上の絶縁層にコンタクトホールが形成さ
れる。また、多層配線間を電気的に接続するために層間
絶縁膜にビアホールが形成される。
【０００３】このようなコンタクト構造の従来の製造方
法を図１８を参照して説明する。
法を図１８を参照して説明する。
【０００４】まず、例えばトランジスタのソース又はド
レインとなる不純物拡散層１０２が形成されたＳｉ基板
１０１上にＳｉＯ2 膜１０３を形成する。次に、ＳｉＯ
2 膜１０３の上に例えばポジ型のフォトレジスト１０４
を塗布した後、露光、現像を行って、不純物拡散層１０
２の直上部分に開口１０５を有するフォトレジスト１０
４をパターン形成する。
レインとなる不純物拡散層１０２が形成されたＳｉ基板
１０１上にＳｉＯ2 膜１０３を形成する。次に、ＳｉＯ
2 膜１０３の上に例えばポジ型のフォトレジスト１０４
を塗布した後、露光、現像を行って、不純物拡散層１０
２の直上部分に開口１０５を有するフォトレジスト１０
４をパターン形成する。
【０００５】次に、コンタクトホール部分での金属配線
層の段差被覆性を向上させるためのテーパ部１０６を形
成するために、例えばＢＨＦ（バッファード・フッ酸）
溶液を用いたウェットエッチングにより等方性エッチン
グを行う。しかる後、例えばフルオロカーボンガスを用
いたドライエッチングにより、フォトレジスト１０４を
マスクとした異方性エッチングを行い、ＳｉＯ2 膜１０
３にコンタクトホール１０７を形成する。
層の段差被覆性を向上させるためのテーパ部１０６を形
成するために、例えばＢＨＦ（バッファード・フッ酸）
溶液を用いたウェットエッチングにより等方性エッチン
グを行う。しかる後、例えばフルオロカーボンガスを用
いたドライエッチングにより、フォトレジスト１０４を
マスクとした異方性エッチングを行い、ＳｉＯ2 膜１０
３にコンタクトホール１０７を形成する。
【０００６】以上の説明はコンタクトホールの場合であ
るが、ビアホールの場合も殆ど同様である。
るが、ビアホールの場合も殆ど同様である。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の製造方法では、フォトレジスト１０４をマスク
としてＳｉＯ2 膜１０３をウェットエッチングする際、
一般に、有機膜であるフォトレジスト１０４とＳｉＯ2
膜１０３との間の密着性が充分でないために、エッチン
グ液がそれらの界面１０８に染み込み、この界面１０８
に沿ってＳｉＯ2膜１０３のエッチングが過度に進行す
るという欠点があった。このため、必要なエッチング量
を得ようとすると、隣接するコンタクト部と導通してし
まうという問題があった。
た従来の製造方法では、フォトレジスト１０４をマスク
としてＳｉＯ2 膜１０３をウェットエッチングする際、
一般に、有機膜であるフォトレジスト１０４とＳｉＯ2
膜１０３との間の密着性が充分でないために、エッチン
グ液がそれらの界面１０８に染み込み、この界面１０８
に沿ってＳｉＯ2膜１０３のエッチングが過度に進行す
るという欠点があった。このため、必要なエッチング量
を得ようとすると、隣接するコンタクト部と導通してし
まうという問題があった。
【０００８】また、特開平２−２６０５５３号公報に
は、気相成長させた第１のシリコン酸化膜上にＴＥＯＳ
（tetraethyl orthosilicate) とＯ3 とを気相反応させ
て第２のシリコン酸化膜を積層し、この上に塗布ガラス
膜を形成してからプラズマエッチングによりスルーホー
ルを形成する方法が開示されている。しかし、上記文献
は、ウエットエッチングにおいてエッチング液がフォト
レジストと絶縁膜との界面に染み込むことにより生じる
上述の問題を教示も示唆もしていない。
は、気相成長させた第１のシリコン酸化膜上にＴＥＯＳ
（tetraethyl orthosilicate) とＯ3 とを気相反応させ
て第２のシリコン酸化膜を積層し、この上に塗布ガラス
膜を形成してからプラズマエッチングによりスルーホー
ルを形成する方法が開示されている。しかし、上記文献
は、ウエットエッチングにおいてエッチング液がフォト
レジストと絶縁膜との界面に染み込むことにより生じる
上述の問題を教示も示唆もしていない。
【０００９】また、特開平５−２１８３３１号公報に
は、シリコン基板の全面にＴＥＯＳ酸化膜、窒化膜及び
オゾンＴＥＯＳ膜を順次形成した後、コンタクト孔に対
応したレジストパターンをマスクとしたウエットエッチ
ングでオゾンＴＥＯＳ膜を除去し、ドライエッチングで
ＴＥＯＳ酸化膜及び窒化膜を除去して高温熱処理を行わ
ずに自己整合的にコンタクト孔を形成する方法が開示さ
れている。また、ウエットエッチングによる横方向の侵
食を抑制するためにオゾンＴＥＯＳ膜にイオン注入でダ
メージを与えエッチングレートを高める方法が記載され
ている。しかし、上記文献は、ウエットエッチングにお
いてエッチング液がフォトレジストと絶縁膜との界面に
染み込むことにより生じる上述の問題を教示も示唆もし
ていない。
は、シリコン基板の全面にＴＥＯＳ酸化膜、窒化膜及び
オゾンＴＥＯＳ膜を順次形成した後、コンタクト孔に対
応したレジストパターンをマスクとしたウエットエッチ
ングでオゾンＴＥＯＳ膜を除去し、ドライエッチングで
ＴＥＯＳ酸化膜及び窒化膜を除去して高温熱処理を行わ
ずに自己整合的にコンタクト孔を形成する方法が開示さ
れている。また、ウエットエッチングによる横方向の侵
食を抑制するためにオゾンＴＥＯＳ膜にイオン注入でダ
メージを与えエッチングレートを高める方法が記載され
ている。しかし、上記文献は、ウエットエッチングにお
いてエッチング液がフォトレジストと絶縁膜との界面に
染み込むことにより生じる上述の問題を教示も示唆もし
ていない。
【００１０】そこで、本発明の目的は、絶縁膜とフォト
レジストとの間の密着性を高め、テーパエッチングの際
にエッチング液がそれらの界面に染み込むことを防止し
た半導体装置の製造方法を提供することである。
レジストとの間の密着性を高め、テーパエッチングの際
にエッチング液がそれらの界面に染み込むことを防止し
た半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法は、金属材料か
らなる下層配線を形成する工程と、前記下層配線が形成
された半導体基板上に反応ガスとしてＴＥＯＳ及びＯ2
を導入し、層間絶縁膜となる第１の酸化膜をプラズマＣ
ＶＤ法により成膜する工程と、前記反応ガスをＴＥＯＳ
及びＯ3 に替え、前記第１の酸化膜上に減圧ＣＶＤ法に
より第２の酸化膜を成膜する工程と、前記第２の酸化膜
上にフォトレジストを成膜した後、前記下層配線の上方
に開口部が形成されるように前記フォトレジストをパタ
ーニングする工程と、前記フォトレジストをマスクとし
て前記第２の酸化膜及び前記第１の酸化膜をウエットエ
ッチングしてコンタクト孔を形成する工程と、前記フォ
トレジストを除去する工程と、前記第２の酸化膜上に、
前記コンタクト孔を埋め込むとともに前記下層配線に接
続される金属材料からなる上層配線を形成する工程とを
有する。
ために、本発明の半導体装置の製造方法は、金属材料か
らなる下層配線を形成する工程と、前記下層配線が形成
された半導体基板上に反応ガスとしてＴＥＯＳ及びＯ2
を導入し、層間絶縁膜となる第１の酸化膜をプラズマＣ
ＶＤ法により成膜する工程と、前記反応ガスをＴＥＯＳ
及びＯ3 に替え、前記第１の酸化膜上に減圧ＣＶＤ法に
より第２の酸化膜を成膜する工程と、前記第２の酸化膜
上にフォトレジストを成膜した後、前記下層配線の上方
に開口部が形成されるように前記フォトレジストをパタ
ーニングする工程と、前記フォトレジストをマスクとし
て前記第２の酸化膜及び前記第１の酸化膜をウエットエ
ッチングしてコンタクト孔を形成する工程と、前記フォ
トレジストを除去する工程と、前記第２の酸化膜上に、
前記コンタクト孔を埋め込むとともに前記下層配線に接
続される金属材料からなる上層配線を形成する工程とを
有する。
【００１２】本発明は別の観点では、コンタクト用の開
孔を形成すべき第１の絶縁膜の上に、疎水性の表面を有
する第２の絶縁膜を形成する工程と、この第２の絶縁膜
の上に、形成すべき前記開孔の直上位置が開口したフォ
トレジストをパターン形成する工程と、このフォトレジ
ストをマスクとして少なくとも前記第２の絶縁膜の一部
をウェットエッチングする工程と、しかる後、前記フォ
トレジストをマスクとして前記第１の絶縁膜を異方性エ
ッチングすることにより前記開孔を形成する工程とを有
する。
孔を形成すべき第１の絶縁膜の上に、疎水性の表面を有
する第２の絶縁膜を形成する工程と、この第２の絶縁膜
の上に、形成すべき前記開孔の直上位置が開口したフォ
トレジストをパターン形成する工程と、このフォトレジ
ストをマスクとして少なくとも前記第２の絶縁膜の一部
をウェットエッチングする工程と、しかる後、前記フォ
トレジストをマスクとして前記第１の絶縁膜を異方性エ
ッチングすることにより前記開孔を形成する工程とを有
する。
【００１３】本発明の一態様においては、前記第２の絶
縁膜が、ＴＥＯＳとＯ3 の混合気体から減圧ＣＶＤ法に
より形成された膜である。
縁膜が、ＴＥＯＳとＯ3 の混合気体から減圧ＣＶＤ法に
より形成された膜である。
【００１４】本発明の一態様においては、前記第１の絶
縁膜が、ＴＥＯＳとＯ2 の混合気体からプラズマＣＶＤ
法により形成された膜であり、このＯ2 をＯ3 に切り替
えることにより連続的に前記第１の絶縁膜の上に前記第
２の絶縁膜を形成する。
縁膜が、ＴＥＯＳとＯ2 の混合気体からプラズマＣＶＤ
法により形成された膜であり、このＯ2 をＯ3 に切り替
えることにより連続的に前記第１の絶縁膜の上に前記第
２の絶縁膜を形成する。
【００１５】尚、前記第２の絶縁膜の形成時、ＴＥＯＳ
とＯ3 の流量比を１：１〜１：１０の範囲内に調整して
よい。また、前記第２の絶縁膜の膜厚が数１０Åであっ
てよい。また、本発明は、導電部が露出した下地の表面
近傍にＴＥＯＳとＯ3 の混合気体を導入し、減圧ＣＶＤ
法により前記下地の上に絶縁膜を形成する工程と、この
絶縁膜の上に、前記導電部の上の位置に開口を有するフ
ォトレジストをパターン形成する工程と、このフォトレ
ジストをマスクとして前記絶縁膜をウェットエッチング
する工程と、しかる後、前記フォトレジストをマスクと
して前記絶縁膜を異方性エッチングすることにより、前
記導電部の上の位置にコンタクト用の開孔を形成する工
程とを有していてもよい。
とＯ3 の流量比を１：１〜１：１０の範囲内に調整して
よい。また、前記第２の絶縁膜の膜厚が数１０Åであっ
てよい。また、本発明は、導電部が露出した下地の表面
近傍にＴＥＯＳとＯ3 の混合気体を導入し、減圧ＣＶＤ
法により前記下地の上に絶縁膜を形成する工程と、この
絶縁膜の上に、前記導電部の上の位置に開口を有するフ
ォトレジストをパターン形成する工程と、このフォトレ
ジストをマスクとして前記絶縁膜をウェットエッチング
する工程と、しかる後、前記フォトレジストをマスクと
して前記絶縁膜を異方性エッチングすることにより、前
記導電部の上の位置にコンタクト用の開孔を形成する工
程とを有していてもよい。
【００１６】
【作用】本発明の製造方法においては、フォトレジスト
と接触する絶縁膜の表面を疎水性にしているので、同じ
く疎水性であるフォトレジストとの密着性が高くなり、
ウェットエッチングの際に、エッチング液がそれらの界
面に染み込むことが防止される。
と接触する絶縁膜の表面を疎水性にしているので、同じ
く疎水性であるフォトレジストとの密着性が高くなり、
ウェットエッチングの際に、エッチング液がそれらの界
面に染み込むことが防止される。
【００１７】疎水性の表面を有する絶縁膜は、例えば、
ＴＥＯＳとＯ3 の混合気体を用いた減圧ＣＶＤ法により
形成することができる。
ＴＥＯＳとＯ3 の混合気体を用いた減圧ＣＶＤ法により
形成することができる。
【００１８】さらに、本発明の方法によると、チャンバ
を切り替えずに同じチャンバ内でＯ2 をＯ3 に替えて、
性質の異なる２層構造の絶縁膜（プラズマ酸化膜及びオ
ゾン・ＴＥＯＳ酸化膜）を形成することができるので、
半導体装置の製造工程が簡略化できるとともに、吸水性
の少ないプラズマ酸化膜を形成するので金属材料からな
る配線の腐食を防止することができる。
を切り替えずに同じチャンバ内でＯ2 をＯ3 に替えて、
性質の異なる２層構造の絶縁膜（プラズマ酸化膜及びオ
ゾン・ＴＥＯＳ酸化膜）を形成することができるので、
半導体装置の製造工程が簡略化できるとともに、吸水性
の少ないプラズマ酸化膜を形成するので金属材料からな
る配線の腐食を防止することができる。
【００１９】
【実施例】以下、本発明を実施例につき図面を参照して
説明する。
説明する。
【００２０】図１及び図２は、本発明の第１実施例の半
導体装置の製造方法を説明するための断面図である。ま
ず、図１（ａ）に示すように、例えばトランジスタのソ
ース又はドレインとなる不純物拡散層２が形成されたＳ
ｉ基板１上に、ＴＥＯＳとＯ2 の混合気体を導入してプ
ラズマＣＶＤ法により１μｍ厚のプラズマ酸化膜３を形
成する。この時、ＴＥＯＳの流量は約２０ｓｃｃｍとす
る。
導体装置の製造方法を説明するための断面図である。ま
ず、図１（ａ）に示すように、例えばトランジスタのソ
ース又はドレインとなる不純物拡散層２が形成されたＳ
ｉ基板１上に、ＴＥＯＳとＯ2 の混合気体を導入してプ
ラズマＣＶＤ法により１μｍ厚のプラズマ酸化膜３を形
成する。この時、ＴＥＯＳの流量は約２０ｓｃｃｍとす
る。
【００２１】次に、図１（ｂ）に示すように、Ｏ2 の供
給を停止すると同時にＯ3 の供給を開始し、基板を、約
５秒間、ＴＥＯＳとＯ3 の混合気体にさらす。この時、
ＴＥＯＳの流量はプラズマ酸化膜３を形成する時の流量
と同じ約２０ｓｃｃｍとし、Ｏ3 の流量は約１００ｓｃ
ｃｍ、反応容器内の圧力は約１０Ｔｏｒｒ、Ｓｉ基板１
の温度は約４００℃とする。この減圧ＣＶＤ法により、
プラズマ酸化膜３上に膜厚数１０Å程度のＴＥＯＳ−Ｏ
3 熱ＣＶＤ酸化膜（本明細書において、「減圧ＣＶＤ
膜」と称する。）４が形成される。この減圧ＣＶＤ膜４
は、表面にメチル基（−ＣＨ3 ）を有する疎水性表面の
絶縁膜である。
給を停止すると同時にＯ3 の供給を開始し、基板を、約
５秒間、ＴＥＯＳとＯ3 の混合気体にさらす。この時、
ＴＥＯＳの流量はプラズマ酸化膜３を形成する時の流量
と同じ約２０ｓｃｃｍとし、Ｏ3 の流量は約１００ｓｃ
ｃｍ、反応容器内の圧力は約１０Ｔｏｒｒ、Ｓｉ基板１
の温度は約４００℃とする。この減圧ＣＶＤ法により、
プラズマ酸化膜３上に膜厚数１０Å程度のＴＥＯＳ−Ｏ
3 熱ＣＶＤ酸化膜（本明細書において、「減圧ＣＶＤ
膜」と称する。）４が形成される。この減圧ＣＶＤ膜４
は、表面にメチル基（−ＣＨ3 ）を有する疎水性表面の
絶縁膜である。
【００２２】次に、図１（ｃ）に示すように、反応容器
内を排気して、Ｓｉ基板１を取り出した後、減圧ＣＶＤ
膜４上にノボラック系のポジ型フォトレジスト５を塗布
し、露光、現像を行って不純物拡散層２の直上部分に開
口６を有するフォトレジスト５をパターン形成する。こ
の時、疎水性の表面を有する減圧ＣＶＤ膜４は、同じく
疎水性であるフォトレジスト５と良好に密着する。
内を排気して、Ｓｉ基板１を取り出した後、減圧ＣＶＤ
膜４上にノボラック系のポジ型フォトレジスト５を塗布
し、露光、現像を行って不純物拡散層２の直上部分に開
口６を有するフォトレジスト５をパターン形成する。こ
の時、疎水性の表面を有する減圧ＣＶＤ膜４は、同じく
疎水性であるフォトレジスト５と良好に密着する。
【００２３】次に、図２（ａ）に示すように、ＢＨＦ溶
液により、フォトレジスト５をマスクとしてプラズマ酸
化膜３の表面近傍部分を約３０００Åウェットエッチン
グする。この時、減圧ＣＶＤ膜４とフォトレジスト５と
が良好に密着しているため、ＢＨＦ溶液が減圧ＣＶＤ膜
４とフォトレジスト５の界面に染み込むことがない。従
って、この界面に沿ってプラズマ酸化膜３のエッチング
が過度に進行することがなく、プラズマ酸化膜３はその
表面近傍部分がほぼ等方的にエッチングされ、テーパ部
７が形成される。
液により、フォトレジスト５をマスクとしてプラズマ酸
化膜３の表面近傍部分を約３０００Åウェットエッチン
グする。この時、減圧ＣＶＤ膜４とフォトレジスト５と
が良好に密着しているため、ＢＨＦ溶液が減圧ＣＶＤ膜
４とフォトレジスト５の界面に染み込むことがない。従
って、この界面に沿ってプラズマ酸化膜３のエッチング
が過度に進行することがなく、プラズマ酸化膜３はその
表面近傍部分がほぼ等方的にエッチングされ、テーパ部
７が形成される。
【００２４】次に、図２（ｂ）に示すように、フルオロ
カーボンガスを用いたドライエッチングにより、フォト
レジスト５をマスクとしてプラズマ酸化膜３を約７００
０Å異方性エッチングし、不純物拡散層２に達するコン
タクトホール８を開孔する。しかる後、図示は省略する
が、フォトレジスト５を除去し、コンタクトホール８を
埋め込むようにアルミ配線を形成する。
カーボンガスを用いたドライエッチングにより、フォト
レジスト５をマスクとしてプラズマ酸化膜３を約７００
０Å異方性エッチングし、不純物拡散層２に達するコン
タクトホール８を開孔する。しかる後、図示は省略する
が、フォトレジスト５を除去し、コンタクトホール８を
埋め込むようにアルミ配線を形成する。
【００２５】以上に説明した実施例においては、ＴＥＯ
ＳとＯ2 の混合気体を用いたプラズマＣＶＤ法によりプ
ラズマ酸化膜３を形成した後、Ｏ2 をＯ3 に切り替える
ことにより同一装置内で連続的に減圧ＣＶＤ膜４を形成
したが、プラズマ酸化膜３を成膜後、別装置において減
圧ＣＶＤ膜４を形成してもよい。また、プラズマ酸化膜
３の代わりに他のシラン系の酸化膜やＢＰＳＧ膜等を用
いてもよい。これらの場合、減圧ＣＶＤ膜４の膜厚は、
絶縁膜全体のＢＨＦ溶液によるエッチングの速度を実質
的に変化させないような膜厚とすることが望ましい。
ＳとＯ2 の混合気体を用いたプラズマＣＶＤ法によりプ
ラズマ酸化膜３を形成した後、Ｏ2 をＯ3 に切り替える
ことにより同一装置内で連続的に減圧ＣＶＤ膜４を形成
したが、プラズマ酸化膜３を成膜後、別装置において減
圧ＣＶＤ膜４を形成してもよい。また、プラズマ酸化膜
３の代わりに他のシラン系の酸化膜やＢＰＳＧ膜等を用
いてもよい。これらの場合、減圧ＣＶＤ膜４の膜厚は、
絶縁膜全体のＢＨＦ溶液によるエッチングの速度を実質
的に変化させないような膜厚とすることが望ましい。
【００２６】なお、絶縁膜を全て減圧ＣＶＤ膜４で構成
することもでき、その場合には、減圧ＣＶＤ膜４の膜厚
は３０００Å以上必要である。
することもでき、その場合には、減圧ＣＶＤ膜４の膜厚
は３０００Å以上必要である。
【００２７】また、減圧ＣＶＤ膜４を形成する時のＴＥ
ＯＳとＯ3 の流量比は、１：１〜１：１０の範囲内であ
るのが好ましく、１：４〜１：５がより好ましい。
ＯＳとＯ3 の流量比は、１：１〜１：１０の範囲内であ
るのが好ましく、１：４〜１：５がより好ましい。
【００２８】次に、本発明を多層金属配線の形成に適用
した第２実施例について、図３〜図１６に基づいて説明
する。図３に示すＬＯＣＯＳ層３９に囲まれた素子領域
４０には、図３とは垂直な方向の断面である図１６に示
されたトランジスタが形成されている。このトランジス
タは、ポリシリコンで形成されたゲート電極４１とソー
ス・ドレイン３７、３８とを有しており、ソース・ドレ
イン３７、３８はアルミ配線４４に接続されている。ま
た、全面には層間絶縁のためのプラズマ酸化膜４６、４
８が形成されている。
した第２実施例について、図３〜図１６に基づいて説明
する。図３に示すＬＯＣＯＳ層３９に囲まれた素子領域
４０には、図３とは垂直な方向の断面である図１６に示
されたトランジスタが形成されている。このトランジス
タは、ポリシリコンで形成されたゲート電極４１とソー
ス・ドレイン３７、３８とを有しており、ソース・ドレ
イン３７、３８はアルミ配線４４に接続されている。ま
た、全面には層間絶縁のためのプラズマ酸化膜４６、４
８が形成されている。
【００２９】まず、図３に示すように、図１６のゲート
配線４１と同一層のポリシリコンでゲート配線４１を形
成する。しかる後、温度約７００℃、ＴＥＯＳガス流量
１００ｓｃｃｍ、内圧１Ｔｏｒｒの条件でＴＥＯＳガス
を用いた減圧ＣＶＤを行うことにより、膜厚１００ｎｍ
程度の酸化膜４２を全面に形成する。さらに、ホウ素濃
度３．０ｗｔ％、リン濃度６．０ｗｔ％の条件で膜厚５
００ｎｍ程度のＢＰＳＧ膜４３を成膜し全面を平坦化す
る。
配線４１と同一層のポリシリコンでゲート配線４１を形
成する。しかる後、温度約７００℃、ＴＥＯＳガス流量
１００ｓｃｃｍ、内圧１Ｔｏｒｒの条件でＴＥＯＳガス
を用いた減圧ＣＶＤを行うことにより、膜厚１００ｎｍ
程度の酸化膜４２を全面に形成する。さらに、ホウ素濃
度３．０ｗｔ％、リン濃度６．０ｗｔ％の条件で膜厚５
００ｎｍ程度のＢＰＳＧ膜４３を成膜し全面を平坦化す
る。
【００３０】次に、図１６に示すソース・ドレイン３
７、３８のコンタクト孔の穿孔の後、このコンタクト孔
を埋めるようにソース・ドレイン３７、３８と接続する
下層配線として膜厚５００ｎｍ程度のアルミニウム配線
層４４をスパッタリングにより形成する。このときのス
パッタリングは、温度２００℃、アルゴンガス圧力６ｍ
Ｔｏｒｒ、パワー１０ｋＷの条件で行う。
７、３８のコンタクト孔の穿孔の後、このコンタクト孔
を埋めるようにソース・ドレイン３７、３８と接続する
下層配線として膜厚５００ｎｍ程度のアルミニウム配線
層４４をスパッタリングにより形成する。このときのス
パッタリングは、温度２００℃、アルゴンガス圧力６ｍ
Ｔｏｒｒ、パワー１０ｋＷの条件で行う。
【００３１】次に、図４に示すように、アルミニウム配
線層４４上に開口部４５ａを有するレジスト膜４５をパ
ターン形成する。
線層４４上に開口部４５ａを有するレジスト膜４５をパ
ターン形成する。
【００３２】次に、図５に示すように、レジスト膜４５
をマスクとしてアルミニウム配線層４４を選択的にエッ
チング除去しＢＰＳＧ膜４３を露出させる。これによっ
て、アルミニウム配線層４４はトランジスタ毎に分離さ
れる。しかる後レジスト膜４５を除去する。
をマスクとしてアルミニウム配線層４４を選択的にエッ
チング除去しＢＰＳＧ膜４３を露出させる。これによっ
て、アルミニウム配線層４４はトランジスタ毎に分離さ
れる。しかる後レジスト膜４５を除去する。
【００３３】次に、図６に示すように、ＴＥＯＳ及び酸
素を反応ガスとし、温度４００℃、ＲＦ周波数１３．５
６ＭＨｚ、ＴＥＯＳ５０ｓｃｃｍ及びＯ2 ４００ｓｃｃ
ｍ、圧力１０Ｔｏｒｒ、パワー４００Ｗの条件で、プラ
ズマＣＶＤ法によりアルミニウム配線層４４上に膜厚４
００ｎｍ程度のプラズマ酸化膜４６を全面に形成する。
素を反応ガスとし、温度４００℃、ＲＦ周波数１３．５
６ＭＨｚ、ＴＥＯＳ５０ｓｃｃｍ及びＯ2 ４００ｓｃｃ
ｍ、圧力１０Ｔｏｒｒ、パワー４００Ｗの条件で、プラ
ズマＣＶＤ法によりアルミニウム配線層４４上に膜厚４
００ｎｍ程度のプラズマ酸化膜４６を全面に形成する。
【００３４】次に、図７に示すように、全面に例えば東
京応化工業（株）製のタイプ２等のＳＯＧ膜４７を塗布
する。
京応化工業（株）製のタイプ２等のＳＯＧ膜４７を塗布
する。
【００３５】次に、図８に示すように、ＳＯＧ膜４７が
アルミニウム配線層４４の分離された凹部に残存するよ
うにこれをエッチバックし、表面を平坦化する。
アルミニウム配線層４４の分離された凹部に残存するよ
うにこれをエッチバックし、表面を平坦化する。
【００３６】次に、図９に示すように、ＴＥＯＳ及び酸
素を反応ガスとし、プラズマ酸化膜４６の成膜と同じ条
件で、プラズマＣＶＤ法により膜厚６００ｎｍ程度のプ
ラズマ酸化膜４８を全面に形成する。
素を反応ガスとし、プラズマ酸化膜４６の成膜と同じ条
件で、プラズマＣＶＤ法により膜厚６００ｎｍ程度のプ
ラズマ酸化膜４８を全面に形成する。
【００３７】次に、図１０に示すように、ＣＶＤ装置へ
の酸素ガスの供給を停止するとともに同時にオゾンガス
の供給を開始し、５秒間反応ガスをＴＥＯＳとオゾンと
に替え、基板をこの反応ガスに晒す。このとき、ＴＥＯ
Ｓ流量は約２０ｓｃｃｍ、オゾンの流量は約１００ｓｃ
ｃｍ、反応容器内の圧力は１０Ｔｏｒｒ、シリコン基板
の温度は約４００℃とする。この減圧ＣＶＤにより、オ
ゾン・ＴＥＯＳ酸化膜４９がプラズマ酸化膜４８上に形
成される。これによって、次の工程で形成されるレジス
ト膜５０との密着度が高められる。
の酸素ガスの供給を停止するとともに同時にオゾンガス
の供給を開始し、５秒間反応ガスをＴＥＯＳとオゾンと
に替え、基板をこの反応ガスに晒す。このとき、ＴＥＯ
Ｓ流量は約２０ｓｃｃｍ、オゾンの流量は約１００ｓｃ
ｃｍ、反応容器内の圧力は１０Ｔｏｒｒ、シリコン基板
の温度は約４００℃とする。この減圧ＣＶＤにより、オ
ゾン・ＴＥＯＳ酸化膜４９がプラズマ酸化膜４８上に形
成される。これによって、次の工程で形成されるレジス
ト膜５０との密着度が高められる。
【００３８】次に、図１１に示すように、オゾン・ＴＥ
ＯＳ酸化膜４９上にノボラック系のポジ型フォトレジス
ト膜５０を塗布し、選択露光、現像によって開口部５０
ａを有するようにパターニングする。
ＯＳ酸化膜４９上にノボラック系のポジ型フォトレジス
ト膜５０を塗布し、選択露光、現像によって開口部５０
ａを有するようにパターニングする。
【００３９】次に、図１２に示すように、フォトレジス
ト膜５０をマスクとしてウエットエッチングを行い、オ
ゾン・ＴＥＯＳ酸化膜４９及びプラズマ酸化膜４８の表
面近傍部分を選択的にエッチング除去し、テーパー部５
１ａを形成する。このとき、フォトレジスト膜５０、オ
ゾン・ＴＥＯＳ酸化膜４９及びプラズマ酸化膜４８は横
方向にもエッチングが進むが、フォトレジスト膜５０と
オゾン・ＴＥＯＳ酸化膜４９とは共に疎水性の膜であ
り、密着性がよいので、これらの界面にエッチング液が
染み込むことがなく、レジスト膜５０とプラズマ酸化膜
４８とが直接接触する場合と比べて横方向への広がりは
大きくない。従って、図に示すような適度なテーパー部
５１ａを形成できる。
ト膜５０をマスクとしてウエットエッチングを行い、オ
ゾン・ＴＥＯＳ酸化膜４９及びプラズマ酸化膜４８の表
面近傍部分を選択的にエッチング除去し、テーパー部５
１ａを形成する。このとき、フォトレジスト膜５０、オ
ゾン・ＴＥＯＳ酸化膜４９及びプラズマ酸化膜４８は横
方向にもエッチングが進むが、フォトレジスト膜５０と
オゾン・ＴＥＯＳ酸化膜４９とは共に疎水性の膜であ
り、密着性がよいので、これらの界面にエッチング液が
染み込むことがなく、レジスト膜５０とプラズマ酸化膜
４８とが直接接触する場合と比べて横方向への広がりは
大きくない。従って、図に示すような適度なテーパー部
５１ａを形成できる。
【００４０】次に、図１３に示すように、プラズマ酸化
膜４６、４８をドライエッチングし、アルミニウム配線
層４４に達するコンタクト孔５１を穿孔する。これによ
って、上部にテーパー部５１ａを有するコンタクト孔５
１を形成できる。このときのエッチング条件は、平行平
板エッチャ装置を用いた場合、ＣＦ4 ６０ｓｃｃｍ、Ｃ
ＨＦ3 ６０ｓｃｃｍ、アルゴン８００ｓｃｃｍ、圧力１
Ｔｏｒｒ、ＲＦパワー７００Ｗである。しかる後、レジ
スト膜５０を除去する。尚、本工程を行わず、ウエット
エッチングのみでコンタクト孔５１を形成するようにし
てもよい。
膜４６、４８をドライエッチングし、アルミニウム配線
層４４に達するコンタクト孔５１を穿孔する。これによ
って、上部にテーパー部５１ａを有するコンタクト孔５
１を形成できる。このときのエッチング条件は、平行平
板エッチャ装置を用いた場合、ＣＦ4 ６０ｓｃｃｍ、Ｃ
ＨＦ3 ６０ｓｃｃｍ、アルゴン８００ｓｃｃｍ、圧力１
Ｔｏｒｒ、ＲＦパワー７００Ｗである。しかる後、レジ
スト膜５０を除去する。尚、本工程を行わず、ウエット
エッチングのみでコンタクト孔５１を形成するようにし
てもよい。
【００４１】次に、図１４に示すように、スパッタリン
グにより、上層配線となるアルミニウム配線層５２を、
コンタクト孔５１を埋め込むとともに下層配線であるア
ルミニウム配線層４４と接続されるようにオゾン・ＴＥ
ＯＳ酸化膜４９上に成膜する。
グにより、上層配線となるアルミニウム配線層５２を、
コンタクト孔５１を埋め込むとともに下層配線であるア
ルミニウム配線層４４と接続されるようにオゾン・ＴＥ
ＯＳ酸化膜４９上に成膜する。
【００４２】次に、図１５に示すように、アルミニウム
配線層５２を上層配線のパターンにパターニングする。
しかる後、図示しないパッシベーション膜を最上層に形
成し、本実施例の工程が終了する。
配線層５２を上層配線のパターンにパターニングする。
しかる後、図示しないパッシベーション膜を最上層に形
成し、本実施例の工程が終了する。
【００４３】本実施例において、ＳＯＧ膜４７の上下に
第１及び第２のプラズマ酸化膜４６、４８をサンドイッ
チ構造に形成するのは、プラズマ酸化膜がＳＯＧ膜に比
べて絶縁膜としての特性が安定しているためであり、こ
れによって、表面の平坦化と絶縁安定性とが満たされ
る。また、ＳＯＧ膜は吸水性が高いので水分を吸収する
ことによりアルミニウム配線層４４、５２を腐食させた
り、非配線部分（平面的に見て上下配線４４、５２で覆
われていない部分）で下の基板部分や拡散層に悪影響を
与える恐れがある。そこで、非吸水性の高い第１及び第
２のプラズマ酸化膜４６、４８でＳＯＧ膜４７を覆いこ
れらの問題を解決している。
第１及び第２のプラズマ酸化膜４６、４８をサンドイッ
チ構造に形成するのは、プラズマ酸化膜がＳＯＧ膜に比
べて絶縁膜としての特性が安定しているためであり、こ
れによって、表面の平坦化と絶縁安定性とが満たされ
る。また、ＳＯＧ膜は吸水性が高いので水分を吸収する
ことによりアルミニウム配線層４４、５２を腐食させた
り、非配線部分（平面的に見て上下配線４４、５２で覆
われていない部分）で下の基板部分や拡散層に悪影響を
与える恐れがある。そこで、非吸水性の高い第１及び第
２のプラズマ酸化膜４６、４８でＳＯＧ膜４７を覆いこ
れらの問題を解決している。
【００４４】また、第２のプラズマ酸化膜４８をプラズ
マ酸化膜よりも更に疎水性の高いオゾン・ＴＥＯＳ酸化
膜４９で覆うことによって、フォトレジスト膜５０の下
面にウエットエッチング時にエッチング液が浸入しにく
くなり、フォトレジスト膜とオゾン・ＴＥＯＳ酸化膜４
９との界面でのオーバーエッチングが防止される。
マ酸化膜よりも更に疎水性の高いオゾン・ＴＥＯＳ酸化
膜４９で覆うことによって、フォトレジスト膜５０の下
面にウエットエッチング時にエッチング液が浸入しにく
くなり、フォトレジスト膜とオゾン・ＴＥＯＳ酸化膜４
９との界面でのオーバーエッチングが防止される。
【００４５】本実施例において、オゾン・ＴＥＯＳ酸化
膜４９の膜厚は数１０Åであり、第１及び第２のプラズ
マ酸化膜４６、４８の膜厚３０００Åに比べて約５０分
の１と極めて薄く形成されている。これは、オゾン・Ｔ
ＥＯＳ酸化膜４９を減圧ＣＶＤ法で製造するため、プラ
ズマＣＶＤ法で製造する場合に比べて成膜速度が遅いの
で、フォトレジスト膜５０との接触面だけをオゾン・Ｔ
ＥＯＳ酸化膜４９で覆うようにしたからである。
膜４９の膜厚は数１０Åであり、第１及び第２のプラズ
マ酸化膜４６、４８の膜厚３０００Åに比べて約５０分
の１と極めて薄く形成されている。これは、オゾン・Ｔ
ＥＯＳ酸化膜４９を減圧ＣＶＤ法で製造するため、プラ
ズマＣＶＤ法で製造する場合に比べて成膜速度が遅いの
で、フォトレジスト膜５０との接触面だけをオゾン・Ｔ
ＥＯＳ酸化膜４９で覆うようにしたからである。
【００４６】また、オゾン・ＴＥＯＳ酸化膜４９の水分
吸収量を赤外分光の水分に起因する吸収係数３４５０ｃ
ｍ-1と比較すると、吸収係数は５００ｃｍ-1とプラズマ
酸化膜４６、４８の吸収係数が１００ｃｍ-1以下である
のに比べ高くなっているので、吸水した水分が素子特性
を変化させる恐れがあり、素子の信頼性を考えた場合に
はオゾン・ＴＥＯＳ酸化膜４９だけでなく本実施例のよ
うに半導体基板に近い下層にはプラズマ酸化膜４６、４
８を用い、レジスト膜５０と接する上層のみをオゾン・
ＴＥＯＳ酸化膜４９にするのが最適である。
吸収量を赤外分光の水分に起因する吸収係数３４５０ｃ
ｍ-1と比較すると、吸収係数は５００ｃｍ-1とプラズマ
酸化膜４６、４８の吸収係数が１００ｃｍ-1以下である
のに比べ高くなっているので、吸水した水分が素子特性
を変化させる恐れがあり、素子の信頼性を考えた場合に
はオゾン・ＴＥＯＳ酸化膜４９だけでなく本実施例のよ
うに半導体基板に近い下層にはプラズマ酸化膜４６、４
８を用い、レジスト膜５０と接する上層のみをオゾン・
ＴＥＯＳ酸化膜４９にするのが最適である。
【００４７】次に、本発明の第３実施例について説明す
る。本実施例では、図１７に示すように、プラズマ酸化
膜を２層にせず１層にして、この１層のプラズマ酸化膜
４６の上にオゾン・ＴＥＯＳ酸化膜４９を形成する。こ
の場合のプラズマ酸化膜４６の膜厚は、吸湿性の問題を
解決するために、第２実施例の場合よりも厚く形成され
る。
る。本実施例では、図１７に示すように、プラズマ酸化
膜を２層にせず１層にして、この１層のプラズマ酸化膜
４６の上にオゾン・ＴＥＯＳ酸化膜４９を形成する。こ
の場合のプラズマ酸化膜４６の膜厚は、吸湿性の問題を
解決するために、第２実施例の場合よりも厚く形成され
る。
【００４８】尚、本実施例のような多層配線間の層間絶
縁膜に用いる酸化膜は、下層配線に融点が低いアルミニ
ウム等の金属を用いて熱酸化で酸化膜を形成しようとし
た場合にアルミ配線層から下部の半導体層へ金属の汚染
が発生してトランジスタの特性を劣化させるので、ＣＶ
Ｄ等の低温プロセスで形成されることが好ましい。
縁膜に用いる酸化膜は、下層配線に融点が低いアルミニ
ウム等の金属を用いて熱酸化で酸化膜を形成しようとし
た場合にアルミ配線層から下部の半導体層へ金属の汚染
が発生してトランジスタの特性を劣化させるので、ＣＶ
Ｄ等の低温プロセスで形成されることが好ましい。
【００４９】
【発明の効果】本発明の製造方法によれば、絶縁膜とフ
ォトレジストとの密着性が高くなるので、ウェットエッ
チングのエッチング液がそれらの界面に染み込むことが
防止される。従って、例えば、ウェットエッチングによ
りコンタクト部のテーパエッチングを行う際にエッチン
グ液の染み込みによる横方向への過大なエッチングを防
止することができ、隣接するコンタクト部との導通がな
い良好なテーパを形成することができる。
ォトレジストとの密着性が高くなるので、ウェットエッ
チングのエッチング液がそれらの界面に染み込むことが
防止される。従って、例えば、ウェットエッチングによ
りコンタクト部のテーパエッチングを行う際にエッチン
グ液の染み込みによる横方向への過大なエッチングを防
止することができ、隣接するコンタクト部との導通がな
い良好なテーパを形成することができる。
【図１】本発明の第１実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図２】本発明の第１実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図３】本発明の第２実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図４】本発明の第２実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図５】本発明の第２実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図６】本発明の第２実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図７】本発明の第２実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図８】本発明の第２実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図９】本発明の第２実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図１０】本発明の第２実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図１１】本発明の第２実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図１２】本発明の第２実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図１３】本発明の第２実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図１４】本発明の第２実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図１５】本発明の第２実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図１６】本発明の第２実施例による半導体装置の断面
図である。
図である。
【図１７】本発明の第３実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図１８】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
１ Ｓｉ基板 ２ 不純物拡散層 ３ プラズマ酸化膜 ４ 減圧ＣＶＤ膜 ５ フォトレジスト ７ テーパ部 ８ コンタクトホール ３７ ソース ３８ ドレイン ３９ ＬＯＣＯＳ層 ４０ 素子領域 ４１ ゲート電極 ４２ 酸化膜 ４３ ＢＰＳＧ膜 ４４ アルミニウム配線層（下層配線） ４５ レジスト膜 ４５ａ 開口部 ４６、４８ プラズマ酸化膜 ４７ ＳＯＧ膜 ４９ オゾン・ＴＥＯＳ酸化膜 ５０ フォトレジスト膜 ５０ａ 開口部 ５１ コンタクト孔 ５１ａ テーパー部５１ａ ５２ アルミニウム配線層（上層配線）
Claims (4)
- 【請求項１】 金属材料からなる下層配線を形成する工
程と、 前記下層配線が形成された半導体基板上に反応ガスとし
てＴＥＯＳ及びＯ2 を導入し、層間絶縁膜となる第１の
酸化膜をプラズマＣＶＤ法により成膜する工程と、 前記反応ガスをＴＥＯＳ及びＯ3 に替え、前記第１の酸
化膜上に減圧ＣＶＤ法により第２の酸化膜を成膜する工
程と、 前記第２の酸化膜上にフォトレジストを成膜した後、前
記下層配線の上方に開口部が形成されるように前記フォ
トレジストをパターニングする工程と、 前記フォトレジストをマスクとして前記第２の酸化膜及
び前記第１の酸化膜をウエットエッチングしてコンタク
ト孔を形成する工程と、 前記フォトレジストを除去する工程と、 前記第２の酸化膜上に、前記コンタクト孔を埋め込むと
ともに前記下層配線に接続される金属材料からなる上層
配線を形成する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項２】 コンタクト用の開孔を形成すべき第１の
絶縁膜の上に、疎水性の表面を有する第２の絶縁膜を形
成する工程と、 この第２の絶縁膜の上に、形成すべき前記開孔の直上位
置が開口したフォトレジストをパターン形成する工程
と、 このフォトレジストをマスクとして少なくとも前記第２
の絶縁膜の一部をウェットエッチングする工程と、 しかる後、前記フォトレジストをマスクとして前記第１
の絶縁膜を異方性エッチングすることにより前記開孔を
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項３】 前記第２の絶縁膜が、ＴＥＯＳとＯ3 の
混合気体から減圧ＣＶＤ法により形成された膜であるこ
とを特徴とする請求項２に記載の半導体装置の製造方
法。 - 【請求項４】 前記第１の絶縁膜が、ＴＥＯＳとＯ2 の
混合気体からプラズマＣＶＤ法により形成された膜であ
り、このＯ2 をＯ3 に切り替えることにより連続的に前
記第１の絶縁膜の上に前記第２の絶縁膜を形成すること
を特徴とする請求項３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29232994A JP3394101B2 (ja) | 1993-11-02 | 1994-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-297259 | 1993-11-02 | ||
| JP29725993 | 1993-11-02 | ||
| JP29232994A JP3394101B2 (ja) | 1993-11-02 | 1994-11-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176502A true JPH07176502A (ja) | 1995-07-14 |
| JP3394101B2 JP3394101B2 (ja) | 2003-04-07 |
Family
ID=26558941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29232994A Expired - Fee Related JP3394101B2 (ja) | 1993-11-02 | 1994-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3394101B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029517A3 (de) * | 1996-02-05 | 1997-09-18 | Lab Fuer Phsysikalische Elektr | UV-Strahlungsdetektor |
| US6447695B1 (en) | 1999-09-06 | 2002-09-10 | Jsr Corporation | Aqueous dispersion composition for chemical mechanical polishing for use in manufacture of semiconductor devices |
| JP2013515376A (ja) * | 2009-12-22 | 2013-05-02 | アプライド マテリアルズ インコーポレイテッド | 連続プラズマを用いるｐｅｃｖｄ（プラズマ化学気相堆積）マルチステップ処理 |
| US8951902B2 (en) | 2000-04-28 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Methods of removing contaminant impurities during the manufacture of a thin film transistor by applying water in which ozone is dissolved |
-
1994
- 1994-11-01 JP JP29232994A patent/JP3394101B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029517A3 (de) * | 1996-02-05 | 1997-09-18 | Lab Fuer Phsysikalische Elektr | UV-Strahlungsdetektor |
| US6447695B1 (en) | 1999-09-06 | 2002-09-10 | Jsr Corporation | Aqueous dispersion composition for chemical mechanical polishing for use in manufacture of semiconductor devices |
| US8951902B2 (en) | 2000-04-28 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Methods of removing contaminant impurities during the manufacture of a thin film transistor by applying water in which ozone is dissolved |
| JP2013515376A (ja) * | 2009-12-22 | 2013-05-02 | アプライド マテリアルズ インコーポレイテッド | 連続プラズマを用いるｐｅｃｖｄ（プラズマ化学気相堆積）マルチステップ処理 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3394101B2 (ja) | 2003-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2956571B2 (ja) | 半導体装置 | |
| US6337282B2 (en) | Method for forming a dielectric layer | |
| JP4368058B2 (ja) | 反射防止エッチストップ層を含む半導体装置を製造するためのプロセス | |
| US6849539B2 (en) | Semiconductor device and method of fabricating the same | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| US6884736B2 (en) | Method of forming contact plug on silicide structure | |
| JPH0590501A (ja) | 薄膜抵抗体の製造方法 | |
| KR100415045B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US5502006A (en) | Method for forming electrical contacts in a semiconductor device | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| JP4108310B2 (ja) | シリコン含有絶縁膜を有する半導体装置の製造方法 | |
| JP3394101B2 (ja) | 半導体装置の製造方法 | |
| US6849521B2 (en) | Method for manufacturing a semiconductor device | |
| JP4048618B2 (ja) | 半導体装置の製造方法 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JP3543504B2 (ja) | 半導体装置の製造方法 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JPH09116014A (ja) | 半導体装置の製造方法 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JP2001223270A (ja) | ビットラインの製造方法 | |
| JPH09232573A (ja) | コンタクト孔の形成方法 | |
| JPH09266252A (ja) | 半導体装置の製造方法 | |
| JPH09321141A (ja) | 半導体装置の製造方法 | |
| JPH11186385A (ja) | 接続孔の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |