JP3394101B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3394101B2 JP3394101B2 JP29232994A JP29232994A JP3394101B2 JP 3394101 B2 JP3394101 B2 JP 3394101B2 JP 29232994 A JP29232994 A JP 29232994A JP 29232994 A JP29232994 A JP 29232994A JP 3394101 B2 JP3394101 B2 JP 3394101B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- photoresist
- oxide film
- teos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【0001】
【産業上の利用分野】本発明は、コンタクトホールやビ
アホールのようなコンタクト構造を有する半導体装置の
製造方法に関する。
アホールのようなコンタクト構造を有する半導体装置の
製造方法に関する。
【0002】
【従来の技術】半導体集積回路においては、基板内の不
純物拡散層(例えば、MOSトランジスタのソース又は
ドレイン)と金属配線とを互いに電気的に接続するため
に不純物拡散層上の絶縁層にコンタクトホールが形成さ
れる。また、多層配線間を電気的に接続するために層間
絶縁膜にビアホールが形成される。
純物拡散層(例えば、MOSトランジスタのソース又は
ドレイン)と金属配線とを互いに電気的に接続するため
に不純物拡散層上の絶縁層にコンタクトホールが形成さ
れる。また、多層配線間を電気的に接続するために層間
絶縁膜にビアホールが形成される。
【0003】このようなコンタクト構造の従来の製造方
法を図18を参照して説明する。
法を図18を参照して説明する。
【0004】まず、例えばトランジスタのソース又はド
レインとなる不純物拡散層102が形成されたSi基板
101上にSiO2 膜103を形成する。次に、SiO
2 膜103の上に例えばポジ型のフォトレジスト104
を塗布した後、露光、現像を行って、不純物拡散層10
2の直上部分に開口105を有するフォトレジスト10
4をパターン形成する。
レインとなる不純物拡散層102が形成されたSi基板
101上にSiO2 膜103を形成する。次に、SiO
2 膜103の上に例えばポジ型のフォトレジスト104
を塗布した後、露光、現像を行って、不純物拡散層10
2の直上部分に開口105を有するフォトレジスト10
4をパターン形成する。
【0005】次に、コンタクトホール部分での金属配線
層の段差被覆性を向上させるためのテーパ部106を形
成するために、例えばBHF(バッファード・フッ酸)
溶液を用いたウェットエッチングにより等方性エッチン
グを行う。しかる後、例えばフルオロカーボンガスを用
いたドライエッチングにより、フォトレジスト104を
マスクとした異方性エッチングを行い、SiO2 膜10
3にコンタクトホール107を形成する。
層の段差被覆性を向上させるためのテーパ部106を形
成するために、例えばBHF(バッファード・フッ酸)
溶液を用いたウェットエッチングにより等方性エッチン
グを行う。しかる後、例えばフルオロカーボンガスを用
いたドライエッチングにより、フォトレジスト104を
マスクとした異方性エッチングを行い、SiO2 膜10
3にコンタクトホール107を形成する。
【0006】以上の説明はコンタクトホールの場合であ
るが、ビアホールの場合も殆ど同様である。
るが、ビアホールの場合も殆ど同様である。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た従来の製造方法では、フォトレジスト104をマスク
としてSiO2 膜103をウェットエッチングする際、
一般に、有機膜であるフォトレジスト104とSiO2
膜103との間の密着性が充分でないために、エッチン
グ液がそれらの界面108に染み込み、この界面108
に沿ってSiO2膜103のエッチングが過度に進行す
るという欠点があった。このため、必要なエッチング量
を得ようとすると、隣接するコンタクト部と導通してし
まうという問題があった。
た従来の製造方法では、フォトレジスト104をマスク
としてSiO2 膜103をウェットエッチングする際、
一般に、有機膜であるフォトレジスト104とSiO2
膜103との間の密着性が充分でないために、エッチン
グ液がそれらの界面108に染み込み、この界面108
に沿ってSiO2膜103のエッチングが過度に進行す
るという欠点があった。このため、必要なエッチング量
を得ようとすると、隣接するコンタクト部と導通してし
まうという問題があった。
【0008】また、特開平2−260553号公報に
は、気相成長させた第1のシリコン酸化膜上にTEOS
(tetraethyl orthosilicate) とO3 とを気相反応させ
て第2のシリコン酸化膜を積層し、この上に塗布ガラス
膜を形成してからプラズマエッチングによりスルーホー
ルを形成する方法が開示されている。しかし、上記文献
は、ウエットエッチングにおいてエッチング液がフォト
レジストと絶縁膜との界面に染み込むことにより生じる
上述の問題を教示も示唆もしていない。
は、気相成長させた第1のシリコン酸化膜上にTEOS
(tetraethyl orthosilicate) とO3 とを気相反応させ
て第2のシリコン酸化膜を積層し、この上に塗布ガラス
膜を形成してからプラズマエッチングによりスルーホー
ルを形成する方法が開示されている。しかし、上記文献
は、ウエットエッチングにおいてエッチング液がフォト
レジストと絶縁膜との界面に染み込むことにより生じる
上述の問題を教示も示唆もしていない。
【0009】また、特開平5−218331号公報に
は、シリコン基板の全面にTEOS酸化膜、窒化膜及び
オゾンTEOS膜を順次形成した後、コンタクト孔に対
応したレジストパターンをマスクとしたウエットエッチ
ングでオゾンTEOS膜を除去し、ドライエッチングで
TEOS酸化膜及び窒化膜を除去して高温熱処理を行わ
ずに自己整合的にコンタクト孔を形成する方法が開示さ
れている。また、ウエットエッチングによる横方向の侵
食を抑制するためにオゾンTEOS膜にイオン注入でダ
メージを与えエッチングレートを高める方法が記載され
ている。しかし、上記文献は、ウエットエッチングにお
いてエッチング液がフォトレジストと絶縁膜との界面に
染み込むことにより生じる上述の問題を教示も示唆もし
ていない。
は、シリコン基板の全面にTEOS酸化膜、窒化膜及び
オゾンTEOS膜を順次形成した後、コンタクト孔に対
応したレジストパターンをマスクとしたウエットエッチ
ングでオゾンTEOS膜を除去し、ドライエッチングで
TEOS酸化膜及び窒化膜を除去して高温熱処理を行わ
ずに自己整合的にコンタクト孔を形成する方法が開示さ
れている。また、ウエットエッチングによる横方向の侵
食を抑制するためにオゾンTEOS膜にイオン注入でダ
メージを与えエッチングレートを高める方法が記載され
ている。しかし、上記文献は、ウエットエッチングにお
いてエッチング液がフォトレジストと絶縁膜との界面に
染み込むことにより生じる上述の問題を教示も示唆もし
ていない。
【0010】そこで、本発明の目的は、絶縁膜とフォト
レジストとの間の密着性を高め、テーパエッチングの際
にエッチング液がそれらの界面に染み込むことを防止し
た半導体装置の製造方法を提供することである。
レジストとの間の密着性を高め、テーパエッチングの際
にエッチング液がそれらの界面に染み込むことを防止し
た半導体装置の製造方法を提供することである。
【0011】
【課題を解決するための手段】上述した課題を達成する
ために、本発明の半導体装置の製造方法は、コンタクト
用の開孔を形成すべき第1の絶縁膜を形成する工程と、
前記第1の絶縁膜を形成したときと同一のチャンバ内に
おいて、前記第1の絶縁膜の上に、疎水性の表面を有す
る第2の絶縁膜を形成する工程と、この第2の絶縁膜の
上に、形成すべき前記開孔の直上位置が開口した疎水性
の表面を有するフォトレジストをパターン形成する工程
と、このフォトレジストをマスクとして少なくとも前記
第2の絶縁膜の一部をウエットエッチングする工程と、
しかる後、前記フォトレジストをマスクとして前記第1
の絶縁膜を異方性エッチングすることにより前記開孔を
形成する工程とを有する。
ために、本発明の半導体装置の製造方法は、コンタクト
用の開孔を形成すべき第1の絶縁膜を形成する工程と、
前記第1の絶縁膜を形成したときと同一のチャンバ内に
おいて、前記第1の絶縁膜の上に、疎水性の表面を有す
る第2の絶縁膜を形成する工程と、この第2の絶縁膜の
上に、形成すべき前記開孔の直上位置が開口した疎水性
の表面を有するフォトレジストをパターン形成する工程
と、このフォトレジストをマスクとして少なくとも前記
第2の絶縁膜の一部をウエットエッチングする工程と、
しかる後、前記フォトレジストをマスクとして前記第1
の絶縁膜を異方性エッチングすることにより前記開孔を
形成する工程とを有する。
【0012】本発明は別の観点では、コンタクト用の開
孔を形成すべき第1の絶縁膜を形成する工程と、前記第
1の絶縁膜の上に、疎水性の表面を有する第2の絶縁膜
を形成する工程と、この第2の絶縁膜の上に、形成すべ
き前記開孔の直上位置が開口した疎水性の表面を有する
フォトレジストをパターン形成する工程と、このフォト
レジストをマスクとして少なくとも前記第2の絶縁膜の
一部をウエットエッチングする工程と、しかる後、前記
フォトレジストをマスクとして前記第1の絶縁膜を異方
性エッチングすることにより前記開孔を形成する工程と
を有する。
孔を形成すべき第1の絶縁膜を形成する工程と、前記第
1の絶縁膜の上に、疎水性の表面を有する第2の絶縁膜
を形成する工程と、この第2の絶縁膜の上に、形成すべ
き前記開孔の直上位置が開口した疎水性の表面を有する
フォトレジストをパターン形成する工程と、このフォト
レジストをマスクとして少なくとも前記第2の絶縁膜の
一部をウエットエッチングする工程と、しかる後、前記
フォトレジストをマスクとして前記第1の絶縁膜を異方
性エッチングすることにより前記開孔を形成する工程と
を有する。
【0013】本発明の一態様においては、前記第2の絶
縁膜が、TEOSとO3 の混合気体から減圧CVD法に
より形成された膜である。
縁膜が、TEOSとO3 の混合気体から減圧CVD法に
より形成された膜である。
【0014】本発明の一態様においては、前記第1の絶
縁膜が、TEOSとO2の混合気体からプラズマCVD
法により形成された膜であり、前記同一のチャンバ内に
おいてこのO2をO3に切り替えることにより連続的に前
記第1の絶縁膜の上に前記第2の絶縁膜を形成する。
縁膜が、TEOSとO2の混合気体からプラズマCVD
法により形成された膜であり、前記同一のチャンバ内に
おいてこのO2をO3に切り替えることにより連続的に前
記第1の絶縁膜の上に前記第2の絶縁膜を形成する。
【0015】尚、前記第2の絶縁膜の形成時、TEOS
とO3 の流量比を1:1〜1:10の範囲内に調整して
よい。また、前記第2の絶縁膜の膜厚が数10Åであっ
てよい。また、本発明は、導電部が露出した下地の表面
近傍にTEOSとO3 の混合気体を導入し、減圧CVD
法により前記下地の上に絶縁膜を形成する工程と、この
絶縁膜の上に、前記導電部の上の位置に開口を有するフ
ォトレジストをパターン形成する工程と、このフォトレ
ジストをマスクとして前記絶縁膜をウェットエッチング
する工程と、しかる後、前記フォトレジストをマスクと
して前記絶縁膜を異方性エッチングすることにより、前
記導電部の上の位置にコンタクト用の開孔を形成する工
程とを有していてもよい。
とO3 の流量比を1:1〜1:10の範囲内に調整して
よい。また、前記第2の絶縁膜の膜厚が数10Åであっ
てよい。また、本発明は、導電部が露出した下地の表面
近傍にTEOSとO3 の混合気体を導入し、減圧CVD
法により前記下地の上に絶縁膜を形成する工程と、この
絶縁膜の上に、前記導電部の上の位置に開口を有するフ
ォトレジストをパターン形成する工程と、このフォトレ
ジストをマスクとして前記絶縁膜をウェットエッチング
する工程と、しかる後、前記フォトレジストをマスクと
して前記絶縁膜を異方性エッチングすることにより、前
記導電部の上の位置にコンタクト用の開孔を形成する工
程とを有していてもよい。
【0016】
【作用】本発明の製造方法においては、フォトレジスト
と接触する絶縁膜の表面を疎水性にしているので、同じ
く疎水性であるフォトレジストとの密着性が高くなり、
ウェットエッチングの際に、エッチング液がそれらの界
面に染み込むことが防止される。
と接触する絶縁膜の表面を疎水性にしているので、同じ
く疎水性であるフォトレジストとの密着性が高くなり、
ウェットエッチングの際に、エッチング液がそれらの界
面に染み込むことが防止される。
【0017】疎水性の表面を有する絶縁膜は、例えば、
TEOSとO3 の混合気体を用いた減圧CVD法により
形成することができる。
TEOSとO3 の混合気体を用いた減圧CVD法により
形成することができる。
【0018】さらに、本発明の方法によると、チャンバ
を切り替えずに同じチャンバ内でO2 をO3 に替えて、
性質の異なる2層構造の絶縁膜(プラズマ酸化膜及びオ
ゾン・TEOS酸化膜)を形成することができるので、
半導体装置の製造工程が簡略化できるとともに、吸水性
の少ないプラズマ酸化膜を形成するので金属材料からな
る配線の腐食を防止することができる。
を切り替えずに同じチャンバ内でO2 をO3 に替えて、
性質の異なる2層構造の絶縁膜(プラズマ酸化膜及びオ
ゾン・TEOS酸化膜)を形成することができるので、
半導体装置の製造工程が簡略化できるとともに、吸水性
の少ないプラズマ酸化膜を形成するので金属材料からな
る配線の腐食を防止することができる。
【0019】
【実施例】以下、本発明を実施例につき図面を参照して
説明する。
説明する。
【0020】図1及び図2は、本発明の第1実施例の半
導体装置の製造方法を説明するための断面図である。ま
ず、図1(a)に示すように、例えばトランジスタのソ
ース又はドレインとなる不純物拡散層2が形成されたS
i基板1上に、TEOSとO2 の混合気体を導入してプ
ラズマCVD法により1μm厚のプラズマ酸化膜3を形
成する。この時、TEOSの流量は約20sccmとす
る。
導体装置の製造方法を説明するための断面図である。ま
ず、図1(a)に示すように、例えばトランジスタのソ
ース又はドレインとなる不純物拡散層2が形成されたS
i基板1上に、TEOSとO2 の混合気体を導入してプ
ラズマCVD法により1μm厚のプラズマ酸化膜3を形
成する。この時、TEOSの流量は約20sccmとす
る。
【0021】次に、図1(b)に示すように、O2 の供
給を停止すると同時にO3 の供給を開始し、基板を、約
5秒間、TEOSとO3 の混合気体にさらす。この時、
TEOSの流量はプラズマ酸化膜3を形成する時の流量
と同じ約20sccmとし、O3 の流量は約100sc
cm、反応容器内の圧力は約10Torr、Si基板1
の温度は約400℃とする。この減圧CVD法により、
プラズマ酸化膜3上に膜厚数10Å程度のTEOS−O
3 熱CVD酸化膜(本明細書において、「減圧CVD
膜」と称する。)4が形成される。この減圧CVD膜4
は、表面にメチル基(−CH3 )を有する疎水性表面の
絶縁膜である。
給を停止すると同時にO3 の供給を開始し、基板を、約
5秒間、TEOSとO3 の混合気体にさらす。この時、
TEOSの流量はプラズマ酸化膜3を形成する時の流量
と同じ約20sccmとし、O3 の流量は約100sc
cm、反応容器内の圧力は約10Torr、Si基板1
の温度は約400℃とする。この減圧CVD法により、
プラズマ酸化膜3上に膜厚数10Å程度のTEOS−O
3 熱CVD酸化膜(本明細書において、「減圧CVD
膜」と称する。)4が形成される。この減圧CVD膜4
は、表面にメチル基(−CH3 )を有する疎水性表面の
絶縁膜である。
【0022】次に、図1(c)に示すように、反応容器
内を排気して、Si基板1を取り出した後、減圧CVD
膜4上にノボラック系のポジ型フォトレジスト5を塗布
し、露光、現像を行って不純物拡散層2の直上部分に開
口6を有するフォトレジスト5をパターン形成する。こ
の時、疎水性の表面を有する減圧CVD膜4は、同じく
疎水性であるフォトレジスト5と良好に密着する。
内を排気して、Si基板1を取り出した後、減圧CVD
膜4上にノボラック系のポジ型フォトレジスト5を塗布
し、露光、現像を行って不純物拡散層2の直上部分に開
口6を有するフォトレジスト5をパターン形成する。こ
の時、疎水性の表面を有する減圧CVD膜4は、同じく
疎水性であるフォトレジスト5と良好に密着する。
【0023】次に、図2(a)に示すように、BHF溶
液により、フォトレジスト5をマスクとしてプラズマ酸
化膜3の表面近傍部分を約3000Åウェットエッチン
グする。この時、減圧CVD膜4とフォトレジスト5と
が良好に密着しているため、BHF溶液が減圧CVD膜
4とフォトレジスト5の界面に染み込むことがない。従
って、この界面に沿ってプラズマ酸化膜3のエッチング
が過度に進行することがなく、プラズマ酸化膜3はその
表面近傍部分がほぼ等方的にエッチングされ、テーパ部
7が形成される。
液により、フォトレジスト5をマスクとしてプラズマ酸
化膜3の表面近傍部分を約3000Åウェットエッチン
グする。この時、減圧CVD膜4とフォトレジスト5と
が良好に密着しているため、BHF溶液が減圧CVD膜
4とフォトレジスト5の界面に染み込むことがない。従
って、この界面に沿ってプラズマ酸化膜3のエッチング
が過度に進行することがなく、プラズマ酸化膜3はその
表面近傍部分がほぼ等方的にエッチングされ、テーパ部
7が形成される。
【0024】次に、図2(b)に示すように、フルオロ
カーボンガスを用いたドライエッチングにより、フォト
レジスト5をマスクとしてプラズマ酸化膜3を約700
0Å異方性エッチングし、不純物拡散層2に達するコン
タクトホール8を開孔する。しかる後、図示は省略する
が、フォトレジスト5を除去し、コンタクトホール8を
埋め込むようにアルミ配線を形成する。
カーボンガスを用いたドライエッチングにより、フォト
レジスト5をマスクとしてプラズマ酸化膜3を約700
0Å異方性エッチングし、不純物拡散層2に達するコン
タクトホール8を開孔する。しかる後、図示は省略する
が、フォトレジスト5を除去し、コンタクトホール8を
埋め込むようにアルミ配線を形成する。
【0025】以上に説明した実施例においては、TEO
SとO2 の混合気体を用いたプラズマCVD法によりプ
ラズマ酸化膜3を形成した後、O2 をO3 に切り替える
ことにより同一装置内で連続的に減圧CVD膜4を形成
したが、プラズマ酸化膜3を成膜後、別装置において減
圧CVD膜4を形成してもよい。また、プラズマ酸化膜
3の代わりに他のシラン系の酸化膜やBPSG膜等を用
いてもよい。これらの場合、減圧CVD膜4の膜厚は、
絶縁膜全体のBHF溶液によるエッチングの速度を実質
的に変化させないような膜厚とすることが望ましい。
SとO2 の混合気体を用いたプラズマCVD法によりプ
ラズマ酸化膜3を形成した後、O2 をO3 に切り替える
ことにより同一装置内で連続的に減圧CVD膜4を形成
したが、プラズマ酸化膜3を成膜後、別装置において減
圧CVD膜4を形成してもよい。また、プラズマ酸化膜
3の代わりに他のシラン系の酸化膜やBPSG膜等を用
いてもよい。これらの場合、減圧CVD膜4の膜厚は、
絶縁膜全体のBHF溶液によるエッチングの速度を実質
的に変化させないような膜厚とすることが望ましい。
【0026】なお、絶縁膜を全て減圧CVD膜4で構成
することもでき、その場合には、減圧CVD膜4の膜厚
は3000Å以上必要である。
することもでき、その場合には、減圧CVD膜4の膜厚
は3000Å以上必要である。
【0027】また、減圧CVD膜4を形成する時のTE
OSとO3 の流量比は、1:1〜1:10の範囲内であ
るのが好ましく、1:4〜1:5がより好ましい。
OSとO3 の流量比は、1:1〜1:10の範囲内であ
るのが好ましく、1:4〜1:5がより好ましい。
【0028】次に、本発明を多層金属配線の形成に適用
した第2実施例について、図3〜図16に基づいて説明
する。図3に示すLOCOS層39に囲まれた素子領域
40には、図3とは垂直な方向の断面である図16に示
されたトランジスタが形成されている。このトランジス
タは、ポリシリコンで形成されたゲート電極41とソー
ス・ドレイン37、38とを有しており、ソース・ドレ
イン37、38はアルミ配線44に接続されている。ま
た、全面には層間絶縁のためのプラズマ酸化膜46、4
8が形成されている。
した第2実施例について、図3〜図16に基づいて説明
する。図3に示すLOCOS層39に囲まれた素子領域
40には、図3とは垂直な方向の断面である図16に示
されたトランジスタが形成されている。このトランジス
タは、ポリシリコンで形成されたゲート電極41とソー
ス・ドレイン37、38とを有しており、ソース・ドレ
イン37、38はアルミ配線44に接続されている。ま
た、全面には層間絶縁のためのプラズマ酸化膜46、4
8が形成されている。
【0029】まず、図3に示すように、図16のゲート
配線41と同一層のポリシリコンでゲート配線41を形
成する。しかる後、温度約700℃、TEOSガス流量
100sccm、内圧1Torrの条件でTEOSガス
を用いた減圧CVDを行うことにより、膜厚100nm
程度の酸化膜42を全面に形成する。さらに、ホウ素濃
度3.0wt%、リン濃度6.0wt%の条件で膜厚5
00nm程度のBPSG膜43を成膜し全面を平坦化す
る。
配線41と同一層のポリシリコンでゲート配線41を形
成する。しかる後、温度約700℃、TEOSガス流量
100sccm、内圧1Torrの条件でTEOSガス
を用いた減圧CVDを行うことにより、膜厚100nm
程度の酸化膜42を全面に形成する。さらに、ホウ素濃
度3.0wt%、リン濃度6.0wt%の条件で膜厚5
00nm程度のBPSG膜43を成膜し全面を平坦化す
る。
【0030】次に、図16に示すソース・ドレイン3
7、38のコンタクト孔の穿孔の後、このコンタクト孔
を埋めるようにソース・ドレイン37、38と接続する
下層配線として膜厚500nm程度のアルミニウム配線
層44をスパッタリングにより形成する。このときのス
パッタリングは、温度200℃、アルゴンガス圧力6m
Torr、パワー10kWの条件で行う。
7、38のコンタクト孔の穿孔の後、このコンタクト孔
を埋めるようにソース・ドレイン37、38と接続する
下層配線として膜厚500nm程度のアルミニウム配線
層44をスパッタリングにより形成する。このときのス
パッタリングは、温度200℃、アルゴンガス圧力6m
Torr、パワー10kWの条件で行う。
【0031】次に、図4に示すように、アルミニウム配
線層44上に開口部45aを有するレジスト膜45をパ
ターン形成する。
線層44上に開口部45aを有するレジスト膜45をパ
ターン形成する。
【0032】次に、図5に示すように、レジスト膜45
をマスクとしてアルミニウム配線層44を選択的にエッ
チング除去しBPSG膜43を露出させる。これによっ
て、アルミニウム配線層44はトランジスタ毎に分離さ
れる。しかる後レジスト膜45を除去する。
をマスクとしてアルミニウム配線層44を選択的にエッ
チング除去しBPSG膜43を露出させる。これによっ
て、アルミニウム配線層44はトランジスタ毎に分離さ
れる。しかる後レジスト膜45を除去する。
【0033】次に、図6に示すように、TEOS及び酸
素を反応ガスとし、温度400℃、RF周波数13.5
6MHz、TEOS50sccm及びO2 400scc
m、圧力10Torr、パワー400Wの条件で、プラ
ズマCVD法によりアルミニウム配線層44上に膜厚4
00nm程度のプラズマ酸化膜46を全面に形成する。
素を反応ガスとし、温度400℃、RF周波数13.5
6MHz、TEOS50sccm及びO2 400scc
m、圧力10Torr、パワー400Wの条件で、プラ
ズマCVD法によりアルミニウム配線層44上に膜厚4
00nm程度のプラズマ酸化膜46を全面に形成する。
【0034】次に、図7に示すように、全面に例えば東
京応化工業(株)製のタイプ2等のSOG膜47を塗布
する。
京応化工業(株)製のタイプ2等のSOG膜47を塗布
する。
【0035】次に、図8に示すように、SOG膜47が
アルミニウム配線層44の分離された凹部に残存するよ
うにこれをエッチバックし、表面を平坦化する。
アルミニウム配線層44の分離された凹部に残存するよ
うにこれをエッチバックし、表面を平坦化する。
【0036】次に、図9に示すように、TEOS及び酸
素を反応ガスとし、プラズマ酸化膜46の成膜と同じ条
件で、プラズマCVD法により膜厚600nm程度のプ
ラズマ酸化膜48を全面に形成する。
素を反応ガスとし、プラズマ酸化膜46の成膜と同じ条
件で、プラズマCVD法により膜厚600nm程度のプ
ラズマ酸化膜48を全面に形成する。
【0037】次に、図10に示すように、CVD装置へ
の酸素ガスの供給を停止するとともに同時にオゾンガス
の供給を開始し、5秒間反応ガスをTEOSとオゾンと
に替え、基板をこの反応ガスに晒す。このとき、TEO
S流量は約20sccm、オゾンの流量は約100sc
cm、反応容器内の圧力は10Torr、シリコン基板
の温度は約400℃とする。この減圧CVDにより、オ
ゾン・TEOS酸化膜49がプラズマ酸化膜48上に形
成される。これによって、次の工程で形成されるレジス
ト膜50との密着度が高められる。
の酸素ガスの供給を停止するとともに同時にオゾンガス
の供給を開始し、5秒間反応ガスをTEOSとオゾンと
に替え、基板をこの反応ガスに晒す。このとき、TEO
S流量は約20sccm、オゾンの流量は約100sc
cm、反応容器内の圧力は10Torr、シリコン基板
の温度は約400℃とする。この減圧CVDにより、オ
ゾン・TEOS酸化膜49がプラズマ酸化膜48上に形
成される。これによって、次の工程で形成されるレジス
ト膜50との密着度が高められる。
【0038】次に、図11に示すように、オゾン・TE
OS酸化膜49上にノボラック系のポジ型フォトレジス
ト膜50を塗布し、選択露光、現像によって開口部50
aを有するようにパターニングする。
OS酸化膜49上にノボラック系のポジ型フォトレジス
ト膜50を塗布し、選択露光、現像によって開口部50
aを有するようにパターニングする。
【0039】次に、図12に示すように、フォトレジス
ト膜50をマスクとしてウエットエッチングを行い、オ
ゾン・TEOS酸化膜49及びプラズマ酸化膜48の表
面近傍部分を選択的にエッチング除去し、テーパー部5
1aを形成する。このとき、フォトレジスト膜50、オ
ゾン・TEOS酸化膜49及びプラズマ酸化膜48は横
方向にもエッチングが進むが、フォトレジスト膜50と
オゾン・TEOS酸化膜49とは共に疎水性の膜であ
り、密着性がよいので、これらの界面にエッチング液が
染み込むことがなく、レジスト膜50とプラズマ酸化膜
48とが直接接触する場合と比べて横方向への広がりは
大きくない。従って、図に示すような適度なテーパー部
51aを形成できる。
ト膜50をマスクとしてウエットエッチングを行い、オ
ゾン・TEOS酸化膜49及びプラズマ酸化膜48の表
面近傍部分を選択的にエッチング除去し、テーパー部5
1aを形成する。このとき、フォトレジスト膜50、オ
ゾン・TEOS酸化膜49及びプラズマ酸化膜48は横
方向にもエッチングが進むが、フォトレジスト膜50と
オゾン・TEOS酸化膜49とは共に疎水性の膜であ
り、密着性がよいので、これらの界面にエッチング液が
染み込むことがなく、レジスト膜50とプラズマ酸化膜
48とが直接接触する場合と比べて横方向への広がりは
大きくない。従って、図に示すような適度なテーパー部
51aを形成できる。
【0040】次に、図13に示すように、プラズマ酸化
膜46、48をドライエッチングし、アルミニウム配線
層44に達するコンタクト孔51を穿孔する。これによ
って、上部にテーパー部51aを有するコンタクト孔5
1を形成できる。このときのエッチング条件は、平行平
板エッチャ装置を用いた場合、CF4 60sccm、C
HF3 60sccm、アルゴン800sccm、圧力1
Torr、RFパワー700Wである。しかる後、レジ
スト膜50を除去する。尚、本工程を行わず、ウエット
エッチングのみでコンタクト孔51を形成するようにし
てもよい。
膜46、48をドライエッチングし、アルミニウム配線
層44に達するコンタクト孔51を穿孔する。これによ
って、上部にテーパー部51aを有するコンタクト孔5
1を形成できる。このときのエッチング条件は、平行平
板エッチャ装置を用いた場合、CF4 60sccm、C
HF3 60sccm、アルゴン800sccm、圧力1
Torr、RFパワー700Wである。しかる後、レジ
スト膜50を除去する。尚、本工程を行わず、ウエット
エッチングのみでコンタクト孔51を形成するようにし
てもよい。
【0041】次に、図14に示すように、スパッタリン
グにより、上層配線となるアルミニウム配線層52を、
コンタクト孔51を埋め込むとともに下層配線であるア
ルミニウム配線層44と接続されるようにオゾン・TE
OS酸化膜49上に成膜する。
グにより、上層配線となるアルミニウム配線層52を、
コンタクト孔51を埋め込むとともに下層配線であるア
ルミニウム配線層44と接続されるようにオゾン・TE
OS酸化膜49上に成膜する。
【0042】次に、図15に示すように、アルミニウム
配線層52を上層配線のパターンにパターニングする。
しかる後、図示しないパッシベーション膜を最上層に形
成し、本実施例の工程が終了する。
配線層52を上層配線のパターンにパターニングする。
しかる後、図示しないパッシベーション膜を最上層に形
成し、本実施例の工程が終了する。
【0043】本実施例において、SOG膜47の上下に
第1及び第2のプラズマ酸化膜46、48をサンドイッ
チ構造に形成するのは、プラズマ酸化膜がSOG膜に比
べて絶縁膜としての特性が安定しているためであり、こ
れによって、表面の平坦化と絶縁安定性とが満たされ
る。また、SOG膜は吸水性が高いので水分を吸収する
ことによりアルミニウム配線層44、52を腐食させた
り、非配線部分(平面的に見て上下配線44、52で覆
われていない部分)で下の基板部分や拡散層に悪影響を
与える恐れがある。そこで、非吸水性の高い第1及び第
2のプラズマ酸化膜46、48でSOG膜47を覆いこ
れらの問題を解決している。
第1及び第2のプラズマ酸化膜46、48をサンドイッ
チ構造に形成するのは、プラズマ酸化膜がSOG膜に比
べて絶縁膜としての特性が安定しているためであり、こ
れによって、表面の平坦化と絶縁安定性とが満たされ
る。また、SOG膜は吸水性が高いので水分を吸収する
ことによりアルミニウム配線層44、52を腐食させた
り、非配線部分(平面的に見て上下配線44、52で覆
われていない部分)で下の基板部分や拡散層に悪影響を
与える恐れがある。そこで、非吸水性の高い第1及び第
2のプラズマ酸化膜46、48でSOG膜47を覆いこ
れらの問題を解決している。
【0044】また、第2のプラズマ酸化膜48をプラズ
マ酸化膜よりも更に疎水性の高いオゾン・TEOS酸化
膜49で覆うことによって、フォトレジスト膜50の下
面にウエットエッチング時にエッチング液が浸入しにく
くなり、フォトレジスト膜とオゾン・TEOS酸化膜4
9との界面でのオーバーエッチングが防止される。
マ酸化膜よりも更に疎水性の高いオゾン・TEOS酸化
膜49で覆うことによって、フォトレジスト膜50の下
面にウエットエッチング時にエッチング液が浸入しにく
くなり、フォトレジスト膜とオゾン・TEOS酸化膜4
9との界面でのオーバーエッチングが防止される。
【0045】本実施例において、オゾン・TEOS酸化
膜49の膜厚は数10Åであり、第1及び第2のプラズ
マ酸化膜46、48の膜厚3000Åに比べて約50分
の1と極めて薄く形成されている。これは、オゾン・T
EOS酸化膜49を減圧CVD法で製造するため、プラ
ズマCVD法で製造する場合に比べて成膜速度が遅いの
で、フォトレジスト膜50との接触面だけをオゾン・T
EOS酸化膜49で覆うようにしたからである。
膜49の膜厚は数10Åであり、第1及び第2のプラズ
マ酸化膜46、48の膜厚3000Åに比べて約50分
の1と極めて薄く形成されている。これは、オゾン・T
EOS酸化膜49を減圧CVD法で製造するため、プラ
ズマCVD法で製造する場合に比べて成膜速度が遅いの
で、フォトレジスト膜50との接触面だけをオゾン・T
EOS酸化膜49で覆うようにしたからである。
【0046】また、オゾン・TEOS酸化膜49の水分
吸収量を赤外分光の水分に起因する吸収係数3450c
m-1と比較すると、吸収係数は500cm-1とプラズマ
酸化膜46、48の吸収係数が100cm-1以下である
のに比べ高くなっているので、吸水した水分が素子特性
を変化させる恐れがあり、素子の信頼性を考えた場合に
はオゾン・TEOS酸化膜49だけでなく本実施例のよ
うに半導体基板に近い下層にはプラズマ酸化膜46、4
8を用い、レジスト膜50と接する上層のみをオゾン・
TEOS酸化膜49にするのが最適である。
吸収量を赤外分光の水分に起因する吸収係数3450c
m-1と比較すると、吸収係数は500cm-1とプラズマ
酸化膜46、48の吸収係数が100cm-1以下である
のに比べ高くなっているので、吸水した水分が素子特性
を変化させる恐れがあり、素子の信頼性を考えた場合に
はオゾン・TEOS酸化膜49だけでなく本実施例のよ
うに半導体基板に近い下層にはプラズマ酸化膜46、4
8を用い、レジスト膜50と接する上層のみをオゾン・
TEOS酸化膜49にするのが最適である。
【0047】次に、本発明の第3実施例について説明す
る。本実施例では、図17に示すように、プラズマ酸化
膜を2層にせず1層にして、この1層のプラズマ酸化膜
46の上にオゾン・TEOS酸化膜49を形成する。こ
の場合のプラズマ酸化膜46の膜厚は、吸湿性の問題を
解決するために、第2実施例の場合よりも厚く形成され
る。
る。本実施例では、図17に示すように、プラズマ酸化
膜を2層にせず1層にして、この1層のプラズマ酸化膜
46の上にオゾン・TEOS酸化膜49を形成する。こ
の場合のプラズマ酸化膜46の膜厚は、吸湿性の問題を
解決するために、第2実施例の場合よりも厚く形成され
る。
【0048】尚、本実施例のような多層配線間の層間絶
縁膜に用いる酸化膜は、下層配線に融点が低いアルミニ
ウム等の金属を用いて熱酸化で酸化膜を形成しようとし
た場合にアルミ配線層から下部の半導体層へ金属の汚染
が発生してトランジスタの特性を劣化させるので、CV
D等の低温プロセスで形成されることが好ましい。
縁膜に用いる酸化膜は、下層配線に融点が低いアルミニ
ウム等の金属を用いて熱酸化で酸化膜を形成しようとし
た場合にアルミ配線層から下部の半導体層へ金属の汚染
が発生してトランジスタの特性を劣化させるので、CV
D等の低温プロセスで形成されることが好ましい。
【0049】
【発明の効果】本発明の製造方法によれば、絶縁膜とフ
ォトレジストとの密着性が高くなるので、ウェットエッ
チングのエッチング液がそれらの界面に染み込むことが
防止される。従って、例えば、ウェットエッチングによ
りコンタクト部のテーパエッチングを行う際にエッチン
グ液の染み込みによる横方向への過大なエッチングを防
止することができ、隣接するコンタクト部との導通がな
い良好なテーパを形成することができる。
ォトレジストとの密着性が高くなるので、ウェットエッ
チングのエッチング液がそれらの界面に染み込むことが
防止される。従って、例えば、ウェットエッチングによ
りコンタクト部のテーパエッチングを行う際にエッチン
グ液の染み込みによる横方向への過大なエッチングを防
止することができ、隣接するコンタクト部との導通がな
い良好なテーパを形成することができる。
【図1】本発明の第1実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図2】本発明の第1実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図3】本発明の第2実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図4】本発明の第2実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図5】本発明の第2実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図6】本発明の第2実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図7】本発明の第2実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図8】本発明の第2実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図9】本発明の第2実施例による半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図10】本発明の第2実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図11】本発明の第2実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図12】本発明の第2実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図13】本発明の第2実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図14】本発明の第2実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図15】本発明の第2実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図16】本発明の第2実施例による半導体装置の断面
図である。
図である。
【図17】本発明の第3実施例による半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図18】従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
1 Si基板
2 不純物拡散層
3 プラズマ酸化膜
4 減圧CVD膜
5 フォトレジスト
7 テーパ部
8 コンタクトホール
37 ソース
38 ドレイン
39 LOCOS層
40 素子領域
41 ゲート電極
42 酸化膜
43 BPSG膜
44 アルミニウム配線層(下層配線)
45 レジスト膜
45a 開口部
46、48 プラズマ酸化膜
47 SOG膜
49 オゾン・TEOS酸化膜
50 フォトレジスト膜
50a 開口部
51 コンタクト孔
51a テーパー部51a
52 アルミニウム配線層(上層配線)
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
H01L 21/28
H01L 21/768
H01L 21/316
Claims (4)
- 【請求項1】 コンタクト用の開孔を形成すべき第1の
絶縁膜を形成する工程と、 前記第1の絶縁膜を形成したときと同一のチャンバ内に
おいて、前記第1の絶縁膜の上に、疎水性の表面を有す
る第2の絶縁膜を形成する工程と、 この第2の絶縁膜の上に、形成すべき前記開孔の直上位
置が開口した疎水性の表面を有するフォトレジストをパ
ターン形成する工程と、 このフォトレジストをマスクとして少なくとも前記第2
の絶縁膜の一部をウエットエッチングする工程と、 しかる後、前記フォトレジストをマスクとして前記第1
の絶縁膜を異方性エッチングすることにより前記開孔を
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項2】 コンタクト用の開孔を形成すべき第1の
絶縁膜を形成する工程と、 前記第1の絶縁膜の上に、疎水性の表面を有する第2の
絶縁膜を形成する工程と、 この第2の絶縁膜の上に、形成すべき前記開孔の直上位
置が開口した疎水性の表面を有するフォトレジストをパ
ターン形成する工程と、 このフォトレジストをマスクとして少なくとも前記第2
の絶縁膜の一部をウエットエッチングする工程と、 しかる後、前記フォトレジストをマスクとして前記第1
の絶縁膜を異方性エッチングすることにより前記開孔を
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項3】 前記第2の絶縁膜が、TEOSとO3の
混合気体から減圧CVD法により形成された膜であるこ
とを特徴とする請求項1又は2に記載の半導体装置の製
造方法。 - 【請求項4】 前記第1の絶縁膜が、TEOSとO2の
混合気体からプラズマCVD法により形成された膜であ
り、前記同一のチャンバ内においてこのO2をO3に切り
替えることにより連続的に前記第1の絶縁膜の上に前記
第2の絶縁膜を形成することを特徴とする請求項3に記
載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29232994A JP3394101B2 (ja) | 1993-11-02 | 1994-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29725993 | 1993-11-02 | ||
JP5-297259 | 1993-11-02 | ||
JP29232994A JP3394101B2 (ja) | 1993-11-02 | 1994-11-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07176502A JPH07176502A (ja) | 1995-07-14 |
JP3394101B2 true JP3394101B2 (ja) | 2003-04-07 |
Family
ID=26558941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29232994A Expired - Fee Related JP3394101B2 (ja) | 1993-11-02 | 1994-11-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3394101B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997029517A2 (de) * | 1996-02-05 | 1997-08-14 | Laboratorium Für Physikalische Elektronik | Uv-strahlungsdetektor |
JP4505891B2 (ja) | 1999-09-06 | 2010-07-21 | Jsr株式会社 | 半導体装置の製造に用いる化学機械研磨用水系分散体 |
US6794229B2 (en) | 2000-04-28 | 2004-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device |
WO2011087698A2 (en) * | 2009-12-22 | 2011-07-21 | Applied Materials, Inc. | Pecvd multi-step processing with continuous plasma |
-
1994
- 1994-11-01 JP JP29232994A patent/JP3394101B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07176502A (ja) | 1995-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2956571B2 (ja) | 半導体装置 | |
US5827778A (en) | Method of manufacturing a semiconductor device using a silicon fluoride oxide film | |
JPH06236877A (ja) | 配線形成方法とこれに用いる装置 | |
KR19980071698A (ko) | 질화 실리콘층의 에칭 방법 및 반도체 장치의 제조 방법 | |
JPH04233225A (ja) | 集積回路の製造方法 | |
US5502006A (en) | Method for forming electrical contacts in a semiconductor device | |
US5895975A (en) | Optimized process for creating and passivating a metal pillar via structure located between two metal interconnect structures | |
JP2720796B2 (ja) | 半導体装置の製造方法 | |
JPH10335458A (ja) | 半導体装置及びその製造方法 | |
US5198298A (en) | Etch stop layer using polymers | |
JP2000307001A (ja) | 半導体装置の製造方法 | |
US5786637A (en) | Interconnection with metal plug and reduced step | |
JPH09289177A (ja) | 半導体装置およびその製造方法 | |
JP3394101B2 (ja) | 半導体装置の製造方法 | |
JP4108310B2 (ja) | シリコン含有絶縁膜を有する半導体装置の製造方法 | |
JP2850833B2 (ja) | 半導体装置の製造方法 | |
JP3097338B2 (ja) | コンタクトホールの形成方法 | |
KR19980063925A (ko) | 반도체 장치 및 그 제조 방법 | |
JP3543504B2 (ja) | 半導体装置の製造方法 | |
JP3483090B2 (ja) | 半導体装置の製造方法 | |
JPH09321024A (ja) | 半導体装置の製造方法 | |
KR20000045442A (ko) | 반도체소자의 콘택 형성방법 | |
JPH09116014A (ja) | 半導体装置の製造方法 | |
JPH05226333A (ja) | 半導体装置の製造方法 | |
JP3070564B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |