JPH07169880A - 多層パッケージ及びパッケージング方法 - Google Patents
多層パッケージ及びパッケージング方法Info
- Publication number
- JPH07169880A JPH07169880A JP6053802A JP5380294A JPH07169880A JP H07169880 A JPH07169880 A JP H07169880A JP 6053802 A JP6053802 A JP 6053802A JP 5380294 A JP5380294 A JP 5380294A JP H07169880 A JPH07169880 A JP H07169880A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- shield
- signal
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000004806 packaging method and process Methods 0.000 title claims description 21
- 230000005540 biological transmission Effects 0.000 claims abstract description 28
- 230000008878 coupling Effects 0.000 claims abstract description 19
- 238000010168 coupling process Methods 0.000 claims abstract description 19
- 238000005859 coupling reaction Methods 0.000 claims abstract description 19
- 230000008054 signal transmission Effects 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 abstract description 6
- 230000009467 reduction Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005293 physical law Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
ると共に、信号伝達路のインピーダンスの制御を可能に
する。 【構成】 特定寸法のダイ取り付け領域を包囲する、
導電層206、208、218と誘電体層220のイン
ターリーブ層を有する。パッケージの一側方において標
準間隔で離間配置され、かつ、ダイ取り付け領域を包囲
する外部コネクタアレーと、標準間隔で離間配置される
と共に各外部コネクタを選択された導電層の特定の信号
路に電気接続する第1バイアコラム群と、この第1バイ
アコラム群の対応するコラムに対して、標準間隔よりも
小さな間隔で隣接配置された第2バイアコラム群とを有
していて、第1バイアコラム群の一つとこれに隣接配置
された少なくとも一つのバイアコラム204とが2線式
伝送ラインを形成している。
Description
の設計及び製造に関し、詳しくは、パッケージ内おける
高周波数信号の劣化を減少させるために、信号路のイン
ピーダンス及びノイズを制御し、電源ラインのインダク
タンスを減少させる多層パッケージ及びパッケージング
方法に関する。
から「外部」への接続を行う必要がある。この機能は、
通常、集積回路(IC)チップを収納すると共に、電気
信号及び電源伝達のための多数のリード線またはピンを
備えた半導体パッケージによって行われる。外部への及
び外部からの信号、電源等の伝達に加えて、このパッケ
ージには、集積回路を環境の影響からシールドし、更に
放熱を容易にするという作用もある。
ッケージングはより重要になってきた。スイッチング速
度と電流変化率の増加に伴い、信号路における過渡電圧
と、誘導性インピーダンスもまた増加してきた。パッケ
ージ内の信号伝達路は、通常、隣接するピン又はリード
線、多層パッケージの場合においては、パラレルバーチ
カルバイアス(vias)及び隣接平行導電ストリッ
プ、そして、デュアルインラインパッケージの場合にお
いては、リードフレームフィンガによって形成される長
手平行導電トレースを有している。
部におけるインダクタンスによって、波形歪と、グラン
ドバウンス(ground bounce)と様々な信
号間のクロストークが生じる。隣接する信号伝達ライン
間の容量結合によっても、ノイズ源であるクロストーク
が発生する。インピーダンスの変化は信号の反射を起こ
し、これも信号を劣化させる。
結合トランジスタ論理回路(ECL)等の低電圧振幅信
号が、高電圧振幅信号(例えば、CMOS信号)の存在
下において、特に高周波で作動する必要がある場合に顕
著になる。電力消費の観点からは、高周波数でスイッチ
ングする信号の場合には、常に低電圧振幅信号を使用す
ることが望ましい。その理由は、物理的な大きさの制限
によって、伝送ラインの特性インピーダンスが必然的に
約50オーム以上になることが出来ないからである。信
号の反射を除くには、50オームの伝送ラインを50オ
ームの終端抵抗によって終端させる。伝送ラインを流れ
る電流は、周波数に関係なくほぼ一定である。従って、
電圧と電流との積(P=VxI)、あるいは、電圧の二
乗を抵抗で割った商(P=V2/R)として定義される
ワットパワーは、あるインピーダンスにおける信号電圧
の二乗に比例して増加する。
伝送ラインを駆動するのに必要なパワーは、電荷Q(す
なわち C×V)×V×f、すなわちC×V2×fに等
しい。従って、より高い周波数の信号ラインを駆動する
には、より大きなパワーが必要である。その結果、高周
波数の場合、パワー消費を低く抑えるためには、低電圧
振幅信号がはるかに好ましい。同時に、高電圧振幅を必
要とする回路を駆動するためには他の信号が必要かもし
れない。
にノイズレベルが低いものの、ノイズに対して非常に影
響を受けやすい。反対に、高電圧振幅信号はスイッチン
グ中のノイズが多いが、その値が大きいことからノイズ
に対する抵抗力が高い。従って、二種類の信号を同じ環
境下において組み合わせた場合、ノイズ性能が非常に重
要になる。
いてもある程度上記問題に対処してきたが、非標準式の
製造機構を必要とせずにこれらの問題に十分に対処でき
る多層パッケージはこれまでなかった。
から外れることなく、容量結合及び誘導結合が少なく、
信号ラインのインピーダンス変化が最小限である多層パ
ッケージを提供することが望まれている。
号とを組み合わせた高周波集積回路装置に特に適した改
良された多層パッケージ及びパッケージング方法を提供
するものである。本発明のパッケージは、いくつかの新
規なシールド構成を利用して、容量結合及び誘導結合を
大幅に減少させると共に、信号伝達路のインピーダンス
の制御を可能にする。
め、本発明にかかる多層パッケージングの特徴構成は、
特定寸法のダイ(すなわちICチップ)取り付け領域を
包囲する、導電層と誘電体層のインターリーブ層を有す
る多層パッケージであって、前記パッケージの一側方に
おいて標準間隔で離間配置され、かつ、前記ダイ取り付
け領域を包囲する外部コネクタアレーと、前記標準間隔
で離間配置されると共に、各外部コネクタを選択された
導電層の特定の信号路に電気接続する第1バイアコラム
(中継柱)群と、前記第1バイアコラム群の対応するコ
ラムに対して、前記標準間隔よりも小さな間隔で隣接配
置された第2バイアコラム群とを有していて、前記第1
バイアコラム群の一つとこれに隣接配置された少なくと
も一つのバイアコラムとが2線式伝送ラインを形成して
いる点にある。
の特徴構成は、特定寸法のダイ取り付け領域を包囲す
る、導電層と誘電体層のインターリーブ層と、前記複数
の導電層のいずれか一つからの選択された信号路と他と
を電気結合する複数のバイアコラムとを有する多層パッ
ケージにおいて、前記複数の電導層を、信号層とシール
ド層とに交互に割り当て、各信号層を、二つのシールド
層の間のまん中に配置する工程を有する点にある。
バイアコラム群の一つに隣接配置された少なくとも一つ
のバイアコラムが2線式伝送ラインを形成しているの
で、2線構成における第2バイアの両端部が適切に接続
されてグランドループが形成され、導電バイア(中継)
のインピーダンスとインダクタンスとが減少する。従っ
て、伝送路のインピーダンス変化と誘導結合とを最小限
にするべく、水平ストリップライン信号路(又はマイク
ロストリップ)と垂直バイア信号路(即ち、バイアコラ
ム)との両方のインピーダンスを制御することが可能に
なる。
取り付け領域を包囲する、導電層と誘電体層のインター
リーブ層と、これら導電層のいずれか一つからその他の
層への選択された信号路を電気接続する複数のバイアコ
ラムとを有し、前記複数の導電層は、交互に、アクティ
ブな電気信号の伝送と、これら信号のシールドとを行う
ように接続され、電気信号の伝送を行う各導電層が、信
号のシールドを行う一対の導電層の間に夫々配置されて
いると、例えば、信号層が、正の電源に接続された上シ
ールド層と、負の電源に接続された下シールド層とによ
ってシールドされる。この構成により、信号層上の信号
ラインが差動電源供給ノイズに対しても影響されなくな
る。
反対極のシールドを提供することによって上述の実施例
の構成を更に改良することができる。この目的のため
に、本発明のパッケージは、一つの信号層の一つの信号
路の両側の導電路を接続して、バイアコラムを介して上
層と下層の金属をシールドする。この構成により、信号
路は、垂直方向と水平方向との両方において、反対極の
シールドによって包囲される。
態を決定するためのリファレンス信号を必要とする集積
回路においては、すべての信号とリファィレンス信号と
が同じノイズカップリングを受けるノイズ環境を形成す
ることが重要である。本発明のパッケージによれば、同
じように減衰したノイズを水平方向と垂直方向との両方
において、すべての信号ラインに容積結合する浮動シー
ルド層によってそのようなノイズ環境を確実に形成する
ことができる。浮動するシールド層は、電源供給電圧に
接続されたシールド層に比較して、外部ノイズに影響を
受けることが少ない利点がある。
々な種類の信号によって作動する集積回路においてこれ
らの信号を効果的に分離することができるようにするこ
ともできる。夫々が導電層を含むパッケージ全体を、種
々の信号およびシールドの互いに電気的に分離された複
数のゾーンに分割することによって、クロストークやそ
の他のノイズ接続を最小限にすることができる。本発明
のその他の特徴、性質、利点は、付随の図面と、以下の
好適実施例の詳細な説明とから明らかになるであろう。
ッケージング方法は、いくつかの新規なシールド構成を
利用して、容量結合及び誘導結合を大幅に減少させると
共に、信号伝達路のインピーダンスの制御を可能とし
た。
を提供する。多層パッケージの一例として、ピングリッ
ドアレー(pin grid array)(PGA)
パッケージがある。図1〜図3は、夫々、PGAの一例
の平面、端面及び断面を示す。
0は、半導体チップ即ちダイ120が取り付けられる四
辺形状のダイ取り付け領域を包囲する多数のピン110
を有する。図2は、PGAパッケージ100の多層構造
体の中心部の端面を示す。このパッケージ100は、導
電層130を分離する誘電体層140によって互いに分
離された複数(例えば9)の平行導電層130を有す
る。複数のバイアコラム150によって、選択的に、前
記導電層130間の相互接続、あるいは、一つの導電層
130とピン110との接続が行われる。
埋め込まれた集積回路上の入力/出力信号によって、一
本の伝送ラインを介して外部との電気的接続が行われ、
この伝送ラインは、四つのセグメントを有する。即ち、
(1)パッドに接続されたチップ120を前記パッケー
ジ上の対応するワイアボンドポストに接続する導電ボン
ドワイア160と、(2)前記パッケージ上のボンドポ
ストを選択されたバイアコラム150に接続する水平導
電ストリップ170と、(3)前記導電ストリップ17
0を対応するピン110に垂直接続するバアアコラム1
50と、(4)前記ピン110とである。その結果、パ
ッケージが回路ボードのソケットに挿入されると、前記
チップ120は、前記ボードの他の回路との信号の受送
信を行うことができる。
ツあるいはギガヘルツ)で作動する集積回路において
は、これらの各伝送路の電気特性が重要である。信号を
劣化させる好ましくない効果の例として、伝送インピー
ダンスの変化による信号反射や、電源およびグランドラ
インのインダクタンスによるグランドバウンスや、容量
結合による種々の信号間のクロストーク等がある。
信号がその伝送ラインを通る通過時間よりも短い場合に
伝送ラインのインピーダンスを十分に制御することが特
に重要である。このような回路は、特に、信号反射によ
って起こるスイッチングエラーに影響を受けやすい。信
号反射を減少させるためには、パッケージを通る伝送ラ
インのインピーダンスの変化をできるだけ少なくする必
要がある。伝送ライン全体を通じて、そのインピーダン
スを、例えば、50オーム等の均一なレベルに維持する
ことが望ましい。
電体層140の厚みを制御することによって、伝送ライ
ンのセグメントのインピーダンスをある程度制御するこ
とは可能であるが、通常、所望値50オームよりも高い
バイアコラム150のインピーダンスを制御する方法は
ほとんど存在しない。
ントのインピーダンスを調節するための、本発明の一実
施例によるパッケージング方法を示す。導電層218と
接続するピン202に取り付けられたバイアコラム20
0のインピーダンスを低下させるために、シールドバイ
アコラム204が、バイアコラム200に対して一定距
離Dを置いて平行に配設されている。このシールドバイ
アコラム204は、上方導電層206を下方導電層20
8に接続すると共に、ストリップライン(又は導電面)
210及び212を介して、ピン216に取り付けられ
たバイアコラム214に接続されている。前記ピン21
6は、グランド電位に接続されている。
コラム200に平行に配置するというこの構成は、2線
式伝送ラインと同じ機能を有する。直径dのワイアを中
心間距離Dで互いに離間配置した2線式ラインの特性イ
ンピーダンスは、次式で表される。
する定数である。従って、導電バイアコラム200の有
効インピーダンスは、前記距離D及び/又は前記バイア
コラム200及び204の直径によって調節することが
できる。しかしながら、通常のPGAパッケージ製造行
程においては、中心間距離は最小限に設定される。例え
ば、ピン間距離が100ミル(mil)のPGAパッケ
ージの場合、非標準的なツールを必要とせずに、例えば
25ミルの中心間距離でバイアコラムを穿孔することが
できる。しかしインピーダンスを一層減らすためには、
主導電バイアコラムに隣接して一つ以上のシールドバイ
アコラムを追加することができる。例えば3線式ライン
の有効インピーダンスは、2線式ラインによって得られ
る最小インピーダンスよりも低い。
ンスが低下することである。電源またはグランドに接続
された導電バイアコラムにおいても、類似の構成を採用
することによって単位長さ当りのインダクタンスが低く
なる。グランド及び電源ラインのインダクタンスが減少
すれば、グランドバウンス等の好ましくない効果を減少
させることができる。
からピンへの伝送ラインのすべてのセグメントにおける
グランド及び電源ラインにインダクタンス低減技術を使
用している。電源ラインのキャパシタンスを増加させ
て、これらが高周波数において低インピーダンス電圧源
として作用するようにすることが望ましい。これによっ
て、電源を介する他の信号への高周波ノイズ結合の量を
減らすことができる。単位長さ当りのキャパシタンスが
高くなれば、インダクタンスが低下し、この低インダク
タンスも、電源およびグランドラインにおいて、グラン
ドバウンスを減らすために望ましい。
を低下させる技術は、二つの基本的物理法則を利用した
ものである。まず、伝送ライン上の電波伝搬速度Vp
は、伝送ラインの単位長さ当りのインダクタンスとキャ
パシタンスとの積の平方根の逆数に等しい(Vp=1/
[√(LC)])。前記電波伝搬速度は、又、電波が伝
わる媒体の誘電率εrによっても表すことができる。即
ち、Vp=c/εrである。ここに、cは自由空間にお
ける光の速度(3x108m/秒)である。従って、あ
る誘電率εrを備えた伝送ラインにおいて、伝搬速度は
一定である。その結果、伝送ラインの単位長さ当りのイ
ンダクタンスLとキャパシタンスCとの間に反比例の関
係が成り立つ。この法則は、所望のインダクタンス減少
の結果、その副産物として、電源およびグランドライン
のキャパシタンスが自動的に増加するということを理解
する上で極めて有用である。
ンダクタンスに基づくものである。一対のワイアを、そ
れらの磁力線が互いにクロスするように十分に隣接して
配設した時、電圧と磁束との間の関係は三つのパラメー
タ、即ち、L1(ワイア1のインダクタンス)、L2(ワ
イア2のインダクタンス)そしてL12(ワイア1と2と
の間の相互インダクタンス)によって特徴付けられる。
ワイア1に流れる電流がI1、ワイア2に流れる電流が
I2であるとすると、ワイア1に沿って誘導される電圧
は、これらの和[L1(dI1/dt)+L12(dI2/
dt)]に等しい。仮に前記電流I1とI2とが互いに反
対方向であるとすると、前記相互インダクタンスの項に
よって発生する電圧により、ワイア1の固有のインダク
タンスによる電圧とワイア2の固有のインダクタンスに
よる電圧との両方が部分的に相殺される。集積回路への
電源ラインとグランドラインの場合、その電流は互いに
反対方向であり、一次数まで同じである。従って、これ
らをできる限り隣接して配置することが望ましい。
と、グランドと電源とに接続されたボンドワイアは、そ
れらの相互インダクタンスが上述したように相殺される
ように互いに出来るだけ近接して、しかも反対の極性を
備えて配設されている。
ランド導電ストリップの性能が最適化される。図4にお
いて、最上部の二つの導電層222,224が夫々電源
とグランド専用である。電源ラインのキャパシタンスを
増加させるために、これらの電源面222とグランド面
224との分離には非常に薄い誘電体層220を使用す
る。例えば、厚さ15ミルの誘電体層を備えた通常のP
GAパッケージの製造において、例えば2ミルもの薄さ
の誘電体層を使用することができる。
当りのキャパシタンスが増加し、単位長さ当りのインダ
クタンスが減少する。従って、電源面間において非常に
薄い誘電体層を使用することにより、電源供給ピンを、
チップが取り付けられるダイ取り付け領域から最も離れ
た、パッケージのコーナ部に配設することが可能にな
る。単位長さ当りのインダクタンスが低いので、間隔を
増加させてもインダクタンスが許容範囲を越えて高くな
ることはない。この構成によれば、その信号路における
伝搬遅延が最小限度であることを要求される微妙な電気
信号用のピンを集積回路の近くに配設することができ
る。
ものである。これらのピンは、例えば9個のグループに
分けられていて、それらの極性が碁盤状に交互反転し、
パッケージの四つの隅部の夫々に設けられている。例え
ば、ピンの中心間間隔が、9線式構成の場合にように1
00ミルである場合、上述したように、正の電源供給ピ
ン(VDD)310と負の電源供給ピン(VSS)30
0との間において相互インダクタンスの相殺が起こる。
9線式碁盤目状の構造が、夫々、他の極性のピンよりも
一つ多いある極性のピンを有しているので(例えば、5
本のVSSピンと4本のVDDピン)、それらの有効イ
ンダクタンスには僅かなインバランスがある。このイン
バランスを補償するために、前記構成は、パッケージの
四隅に相互に配置されて完成される。この碁盤目状の構
成によるインダクタンスの減少は、パッケージ内の対応
する2線式ラインバイア320にも当てはまる。
クタンスが減少すると共に、IC結合パッドからパッケ
ージの外部ピンへの信号ラインのインピーダンスを制御
することができる。 本発明の多層パッケージング方法
は、更に、主として高周波作動におけるノイズ減少を目
的とする複数の方法を提供するものである。
ために、垂直方向と水平方向との両方において、反対極
性のシールドが使用されている。このようなシールド
は、高周波数低電圧振幅信号で作動する回路の場合に特
に効果的である。図6は、9つの導電層401〜409
を備えたパッケージ用のそのような反対極性シールド構
成の一例を示している。4つの導電層がアクティブ信号
の伝送に割り当てられ、5つが高電源供給源および低電
源供給源に接続されて各信号層間を互いに分離してい
る。垂直方向の反対極性シールド構成は、信号層とシー
ルド層とを互いにインターリーブ配置して各信号層が、
高電源供給シールド層と低電源供給シールド層との間に
挟まれるようにすることによって達成されている。 従
って、図6において、層402,404,406,40
8がアクティブ信号を伝送し、層401,405及び4
09が低電源供給源に接続され、層403,407が高
電源供給源に接続されている。
アコラム400,410によって達成される。図7に示
すように、重要な信号を伝送する導電ストリップ420
は、このストリップ420のいずれかの側方に延出する
導電ストリップ430及び440によって、その両側が
シールドされている。バイアコラム400及び410
(図6)は、シールドストリップ430,440を夫々
低電源供給源と高電源供給源とに接続している。一つの
信号ラインを、その両側方のみならず上下方向からも反
対極性のシールド信号によって包囲することにより、前
記信号は高電源ライン及び低電源ライン上のいかなる差
動電源供給ノイズに対しても保護される。このシールド
構成によれば、更に、信号ライン間のクロストークも大
幅に減らすことができる。前記低電源供給及び高電源供
給シールド層は、パッケージの隅部のピンからパッケー
ジの中心部のボンドポストへ電源信号を伝送する電源面
としても作用することができる。
回路が論理Hと論理Lとを識別出来るように信号が正と
補数との対で伝送される必要がある。時に完全差動方式
と称されるこの種の回路作動においては、上述の反対極
性シールド構成が非常に効果的である。しかしながら、
別の種類の低電圧振幅回路作動においては、リファレン
ス信号Vrefと比較されて、その論理状態が判定され
る一つの信号(一対の補数に対して)のみを送ることが
可能である。このような回路の場合には、前記リファレ
ンス信号Vrefを伝送する一つのラインが、すべての
入力信号に対する補数入力として使用される。
適切に作動して、その信号とVrefとの間の関係を維
持することが重要である。いずれか一つの信号に接続さ
れたシングルエンド(即ち、コモンモードではない)ノ
イズによってスイッチングエラーが容易に発生する。V
refラインに接続されたノイズによって、すべての信
号の読み取りエラーが生じる可能性もある。従って、こ
のような疑似挙動低電圧振幅信号に対するパッケージ環
境を最適化するために、あらゆる手段をこうじて、夫々
の入力信号と前記リファレンス信号Vrefとが最低
の、そしてより重要には、同じノイズ接続を受けるよう
に構成しなければならない。
ず、信号を、夫々がその自身のVrefを共有する複数
のグループ又は束に分割することによって達成される。
一つの束に属する複数の信号ラインを、Vrefライン
の両側に夫々半分づつに分けてグループ化する。同時
に、ピンとバイアとを、いずれの信号ライン束において
もピンからダイへ伝送されなければならない信号ライン
の距離が等しくなるように構成する。この構成により、
信号ライン束の各信号ラインがさらされるノイズ環境を
類似性を最大にすることが可能になる。
を更に増すために、信号層の間にシールド層をインター
リーブし、図6及び図7に示したような構成に類似の垂
直方向および水平方向シールド構成を形成する。しかし
ながら、この場合、すべてのシールド層は互いに接合す
ると共にフローティングされる。このフローティングシ
ールド層によれば、信号のスイッチングによるすべての
ノイズを、このシールド層に隣接したすべてのラインに
接続することができる。即ち、すべての信号ラインとV
refラインとが、他のすべてのフローティングシール
ド層(垂直方向と水平方向)に接続されたフローティン
グシールド層に隣接しているので、これらのラインが同
じノイズ結合を受け、従って、一体的に動く。これによ
り、オンチップ差動入力バッファによって前記リファレ
ンス信号と比較される時に、これらの信号レベルが正確
に読まれることになる。長さが同じ信号ラインを使用す
ることにより、フローティングシールドと様々な信号ラ
インとの間の容量結合は確実に等しくなる。水平方向の
シールド構成によって、更に、信号ライン間のクロスト
ークが減少する。
ールド技術は、負(VSS)と正(VDD)の電源供給
源の差動ノイズに対する抵抗力を提供するものである。
このパッケージの最上部の二つの層は、電源供給ライン
に割当られている。しかしながら、専用構成にする代わ
りに、例えば、VDDへの最上層の全体とVSSへの最
上層の全体とを、VDDとVSSの導電層の同じ領域部
分が、均等間隔で、これらに平行な信号ラインシールド
領域に対向するように構成してもよい。
を略示する。図8において、誘電体層520を介して二
つの層500,510を接続するバイアコラム(図示せ
ず)を使用してこれら両方の層に交流電源供給領域を形
成している。図9は、同じ面積のVDDとVSSとの平
面構造を示す。この構造は、これらのノイズが多い電源
供給領域の近くのシールド領域530に、同じ大きさで
反対の誘導電圧を提供している。これは、これらのシー
ルド領域の差動VDD/VSSノイズに対する抵抗力を
効果的に提供する。
種類の信号で作動する回路は、異なった種類のシールド
機構を必要とする。しかしながら、一つの集積回路が、
同じチップ上において複数種類の信号を合成することも
可能である。従って、そのような集積回路チップのパッ
ケージングは、以上の様々なシールド技術のすべてを組
み合わせたものを含むべきである。
部の様々な種類の信号を効果的にシールドするものであ
る。これは、パッケージを互いに電気的に絶縁した複数
の分離ゾーンに分割することによって達成される。図6
に戻って、すべての導電領域も同様に、信号の種類数に
対応の数のゾーンに分割される。図10は、その一例と
してのシールド層600が三つの夫々独立したゾーン6
01,602,603に分割されていることを示す平面
構造を示す。各ゾーンは、シールド信号として使用され
る連続金属プレートを有している。これら三つのゾーン
は、空間を介して互いに分離され、各シールドゾーンが
それ自身の瞬時電圧を有することが可能になっている。
ーブされたすべての信号層上のある種類の信号専用の領
域の境界を形成している。例えば、ゾーン601,60
2及び603は、夫々、完全差動低電圧振幅出力用、疑
似差動低電圧振幅入力用、そしてCMOSまたはTTL
入力及び出力用に割り当てることができる。その場合、
図6及び図7を参照して説明した低電圧振幅出力の電源
供給電圧を利用した反対極性シールド構成を、シールド
ゾーン601に対応する領域のすべてのシールド及び信
号層に使用する。シールドゾーン602に対応する領域
においては、すべてのシールド及び信号層にフローティ
ングシールド構成を使用し、シールドゾーン603にお
いては、すべてのシールド及び信号層にCMOS電源供
給源を利用した反対極性シールド構成を使用する。この
タイプのゾーンシールド構成は融通性が極めて良好で、
混合信号パッケージにおいて有効なシールドを提供する
ものである。以上、本発明は、特に高周波数混合信号集
積回路装置に適したパッケージング装置及びその製造方
法を提供するものである。
便利にするために符号を記すが、該記入により本発明は
添付図面の構造に限定されるものではない。
図
の一例を示す部分平面図
構成を示す側面図
構成を示す平面図
構成の一例を示す平面図
Claims (17)
- 【請求項1】 特定寸法のダイ(120)取り付け領域
を包囲する、導電層(130,206,208,21
8)と誘電体層(140,220,520)のインター
リーブ層を有する多層パッケージであって、 前記パッケージの一側方において標準間隔で離間配置さ
れ、かつ、前記ダイ(120)取り付け領域を包囲する
外部コネクタアレーと、 前記標準間隔で離間配置されると共に、各外部コネクタ
を選択された導電層(130)の特定の信号路に電気接
続する第1バイアコラム群と、 前記第1バイアコラム群の対応するコラムに対して、前
記標準間隔よりも小さな間隔で隣接配置された第2バイ
アコラム群とを有していて、 前記第1バイアコラム群の一つとこれに隣接配置された
少なくとも一つのバイアコラム(204)とが2線式伝
送ラインを形成していることを特徴とする多層パッケー
ジ。 - 【請求項2】 前記少なくとも一つのバイアコラム(2
04)が、少なくとも二つの平行な導電層上の少なくと
も二つの水平導電路(210,212)を介して第2バ
イアコラム(214)に接続され、導電閉ループを形成
している請求項1に記載の多層パッケージ。 - 【請求項3】 前記導電閉ループが、グランド電位に接
続されている請求項2に記載の多層パッケージ。 - 【請求項4】 前記導電層(130)の電気ラインを、
前記ダイ(120)取り付け領域に取り付けられた半導
体チップに接続する複数のボンドワイア(160)を有
し、電源を伝送するボンドワイアが、グランド電位を伝
送するボンドワイアの近くに交互に配設されている請求
項1に記載の多層パッケージ。 - 【請求項5】 前記電源伝送導電層とグランド電位伝送
導電層との間にインターリブされた誘電体層が、信号伝
送用の層の間にインターリーブされた誘電体層よりも実
質的に小さな厚みを有している請求項1に記載の多層パ
ッケージ。 - 【請求項6】 正の電源と負の電源を伝送する外部コネ
クタが、碁盤の目状にグループ化され、前記パッケージ
の4つの外隅部のうちの少なくとも一つに配設されてい
る請求項5に記載の多層パッケージ。 - 【請求項7】 電気信号を伝送する各導電層が、互いに
反対極性のシールド信号を伝送する二つの導電層の間に
挟まれている請求項1に記載の多層パッケージ。 - 【請求項8】 特定寸法のダイ(120)取り付け領域
を包囲する、導電層(130)と誘電体層(140,2
20,520)のインターリーブ層を有する多層パッケ
ージであって、 前記パッケージの一側方に配置され、かつ、前記ダイ取
り付け領域を包囲する外部コネクタアレーと、 前記外部コネクタアレーの各コネクタ(110)を、選
択された導電層の特定の信号路に電気接続するバイアコ
ラム群とを有し、 前記複数の導電層が、シールド信号とアクティブ信号と
に交互に接続されていることを特徴とする多層パッケー
ジ。 - 【請求項9】 シールド信号に接続された前記複数の導
電層の内の少なくとも一つが、フローティングシールド
層として非接続状態に維持されている請求項8に記載の
多層パッケージ。 - 【請求項10】導電層のアクティブ信号が、前記バイア
コラムを介して前記フローティングシールド層に接続さ
れた二つの導電路の間に挟まれている請求項9に記載の
多層パッケージ。 - 【請求項11】シールド信号に接続された前記導電層
が、少なくとも二つの電気絶縁された領域を形成する少
なくとも二つの非接続シールドゾーンに分割され、アク
ティブ信号に接続された前記複数の導電層の対応する領
域が、夫々異なった種類の信号を伝送する請求項8に記
載の多層パッケージ。 - 【請求項12】特定寸法のダイ取り付け領域を包囲す
る、導電層と誘電体層のインターリーブ層と、前記複数
の導電層のいずれか一つからの選択された信号路と他と
を電気結合する複数のバイアコラムとを有する多層パッ
ケージにおいて、 前記複数の電導層を、信号層とシールド層とに交互に割
り当て、各信号層を、二つのシールド層の間のまん中に
配置する工程を有するパッケージング方法。 - 【請求項13】各信号層上の一つの信号路を該信号層上
の他の信号路から、第1側部上の第1シールド路と第2
側部上の第2シールド路とによってシールドする工程を
有する請求項12に記載のパッケージング方法。 - 【請求項14】前記両シールド層が互いに接続されると
共に、非接続フローティング状態にされている請求項1
2に記載のパッケージング方法。 - 【請求項15】前記両シールド層が、互いに反対の極性
のシールド信号に接続されている請求項12に記載のパ
ッケージング方法。 - 【請求項16】前記シーリング工程が以下の工程を有す
る請求項13に記載のパッケージング方法、 (a) 前記第1シールド路を、前記複数のバイアコラ
ムの夫々を介して上方シールド層に接続する工程と、 (b) 前記第2シールド路を、前記複数のバイアコラ
ムの夫々を介して下方シールド層に接続する工程。 - 【請求項17】特定寸法のダイ取り付け領域を包囲す
る、導電層と誘電体層のインターリーブ層と、前記複数
の導電層のいずれか一つからの選択された信号路を他と
を電気結合する複数のバイアコラムとを有する多層パッ
ケージにおいて、以下の工程を有するパッケージング方
法、 (a) 第1導電層上の複数の導電セグメントを、第1
電源と第2電源とに、交互に、かつ、第1順序で接続す
る工程と、 (b) 前記第1導電層に近接した第2導電層上の複数
の導電セグメントを、前記第1電源と第2電源とに、交
互に、かつ、前記第1順序と反対の第2順序で接続する
工程を有していて、前記第1又は第2層に近接した第3
層が、前記第2電源供給を伝送する導電セグメントの領
域にほぼ等しい、前記第1電源供給を伝送する導電セグ
メントの領域に面している。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/036,564 US5338970A (en) | 1993-03-24 | 1993-03-24 | Multi-layered integrated circuit package with improved high frequency performance |
US036564 | 1993-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07169880A true JPH07169880A (ja) | 1995-07-04 |
JP3530920B2 JP3530920B2 (ja) | 2004-05-24 |
Family
ID=21889300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05380294A Expired - Fee Related JP3530920B2 (ja) | 1993-03-24 | 1994-03-24 | 多層パッケージ、パッケージング方法及び多層パッケージ化半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5338970A (ja) |
EP (2) | EP0834922B1 (ja) |
JP (1) | JP3530920B2 (ja) |
DE (2) | DE69431678T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103743A (ja) * | 1996-11-08 | 2008-05-01 | W L Gore & Assoc Inc | 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法 |
JP2009194656A (ja) * | 2008-02-14 | 2009-08-27 | Canon Inc | 撮像装置、撮像装置の制御方法及び撮像システム |
WO2011096164A1 (ja) * | 2010-02-03 | 2011-08-11 | 本田技研工業株式会社 | 半導体装置 |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5760452A (en) * | 1991-08-22 | 1998-06-02 | Nec Corporation | Semiconductor memory and method of fabricating the same |
WO1995010852A1 (en) * | 1993-10-12 | 1995-04-20 | Atmel Corporation | Bonding of leads directly over chip active areas |
US5543586A (en) * | 1994-03-11 | 1996-08-06 | The Panda Project | Apparatus having inner layers supporting surface-mount components |
KR100421301B1 (ko) * | 1995-10-16 | 2004-09-18 | 인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베 | 마이크로파회로시스템을위한폴리머스터드그리드어레이 |
FR2747235B1 (fr) * | 1996-04-03 | 1998-07-10 | Bull Sa | Boitier de circuit integre |
US6054758A (en) * | 1996-12-18 | 2000-04-25 | Texas Instruments Incorporated | Differential pair geometry for integrated circuit chip packages |
SE511377C2 (sv) * | 1996-12-19 | 1999-09-20 | Ericsson Telefon Ab L M | Viaanordning |
US5886597A (en) * | 1997-03-28 | 1999-03-23 | Virginia Tech Intellectual Properties, Inc. | Circuit structure including RF/wideband resonant vias |
US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US5874778A (en) * | 1997-06-11 | 1999-02-23 | International Business Machines Corporation | Embedded power and ground plane structure |
US5977850A (en) * | 1997-11-05 | 1999-11-02 | Motorola, Inc. | Multilayer ceramic package with center ground via for size reduction |
US6242767B1 (en) * | 1997-11-10 | 2001-06-05 | Lightspeed Semiconductor Corp. | Asic routing architecture |
US5990752A (en) * | 1998-05-14 | 1999-11-23 | Cts Corporation | Method for mechanically tuning a voltage controlled oscillator |
US6434726B1 (en) | 1999-06-29 | 2002-08-13 | Lucent Technologies Inc. | System and method of transmission using coplanar bond wires |
US6246252B1 (en) * | 1999-07-30 | 2001-06-12 | Sun Microsystems, Inc. | Efficient debug package design |
US6510545B1 (en) * | 2000-01-19 | 2003-01-21 | Sun Microsystems, Inc. | Automated shielding algorithm for dynamic circuits |
DE10002377A1 (de) * | 2000-01-20 | 2001-08-02 | Infineon Technologies Ag | Spule und Spulensystem zur Integration in eine mikroelektronische Schaltung sowie mikroelektronische Schaltung |
US6613611B1 (en) | 2000-12-22 | 2003-09-02 | Lightspeed Semiconductor Corporation | ASIC routing architecture with variable number of custom masks |
US6627822B2 (en) * | 2001-06-27 | 2003-09-30 | Intel Corporation | Electronic assembly with separate power and signal connections |
EP1296453B1 (en) * | 2001-09-25 | 2008-11-12 | TDK Corporation | Package substrate for integrated circuit device |
EP1444733B1 (en) | 2001-11-13 | 2010-12-01 | International Business Machines Corporation | Electronic device carrier adapted for transmitting high frequency signals |
US6885043B2 (en) * | 2002-01-18 | 2005-04-26 | Lightspeed Semiconductor Corporation | ASIC routing architecture |
JP4005451B2 (ja) * | 2002-08-29 | 2007-11-07 | 富士通株式会社 | 多層基板及び半導体装置 |
US7038319B2 (en) * | 2003-08-20 | 2006-05-02 | International Business Machines Corporation | Apparatus and method to reduce signal cross-talk |
DE102004060345A1 (de) | 2003-12-26 | 2005-10-06 | Elpida Memory, Inc. | Halbleitervorrichtung mit geschichteten Chips |
US7501586B2 (en) * | 2004-10-29 | 2009-03-10 | Intel Corporation | Apparatus and method for improving printed circuit board signal layer transitions |
GB2439862A (en) | 2005-03-01 | 2008-01-09 | X2Y Attenuators Llc | Conditioner with coplanar conductors |
EP1910737A1 (en) * | 2005-07-14 | 2008-04-16 | Tir Systems Ltd. | Power board and plug-in lighting module |
JP4245017B2 (ja) | 2006-08-28 | 2009-03-25 | ソニー株式会社 | バッテリー装置、電子機器及びバッテリーシステム |
US7880161B2 (en) * | 2007-02-16 | 2011-02-01 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
US8350379B2 (en) * | 2008-09-09 | 2013-01-08 | Lsi Corporation | Package with power and ground through via |
US8745864B2 (en) | 2009-08-10 | 2014-06-10 | The Boeing Company | Method of coupling digitizing sensors to a structure |
US8927879B2 (en) | 2010-11-22 | 2015-01-06 | International Business Machines Corporation | Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures |
US9362606B2 (en) | 2013-08-23 | 2016-06-07 | International Business Machines Corporation | On-chip vertical three dimensional microstrip line with characteristic impedance tuning technique and design structures |
US9634667B2 (en) | 2014-08-29 | 2017-04-25 | Cypress Semiconductor Corporation | Integrated circuit device with programmable analog subsystem |
US9473144B1 (en) | 2014-11-25 | 2016-10-18 | Cypress Semiconductor Corporation | Integrated circuit device with programmable analog subsystem |
US11309246B2 (en) * | 2020-02-05 | 2022-04-19 | Apple Inc. | High density 3D interconnect configuration |
WO2024017770A1 (en) * | 2022-07-18 | 2024-01-25 | Magna powertrain gmbh & co kg | Multi-phase power converter circuit layout to minimize drive loop and power loop inductances |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS547196B2 (ja) * | 1971-08-26 | 1979-04-04 | ||
US4551746A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation |
US4513355A (en) * | 1983-06-15 | 1985-04-23 | Motorola, Inc. | Metallization and bonding means and method for VLSI packages |
KR900001273B1 (ko) * | 1983-12-23 | 1990-03-05 | 후지쑤 가부시끼가이샤 | 반도체 집적회로 장치 |
JPS60134440A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体集積回路装置 |
CA1246755A (en) * | 1985-03-30 | 1988-12-13 | Akira Miyauchi | Semiconductor device |
JPH0812887B2 (ja) * | 1985-04-13 | 1996-02-07 | 富士通株式会社 | 高速集積回路パツケ−ジ |
JPS61239649A (ja) * | 1985-04-13 | 1986-10-24 | Fujitsu Ltd | 高速集積回路パツケ−ジ |
CA1320006C (en) * | 1986-06-02 | 1993-07-06 | Norio Hidaka | Package for integrated circuit |
US4811116A (en) * | 1986-10-10 | 1989-03-07 | Eastman Kodak Company | Video recorder using extended tape tracks to record compressed chrominance |
JPH0793392B2 (ja) * | 1986-10-25 | 1995-10-09 | 新光電気工業株式会社 | 超高周波素子用パツケ−ジ |
US4811082A (en) * | 1986-11-12 | 1989-03-07 | International Business Machines Corporation | High performance integrated circuit packaging structure |
JPH088321B2 (ja) * | 1987-01-19 | 1996-01-29 | 住友電気工業株式会社 | 集積回路パツケ−ジ |
EP0331289A3 (en) * | 1988-02-26 | 1991-04-03 | Hitachi, Ltd. | Semiconductor device with impedance matching means |
JPH0716100B2 (ja) * | 1990-01-10 | 1995-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 多層配線モジュール |
DE59105080D1 (de) * | 1990-05-28 | 1995-05-11 | Siemens Ag | IC-Gehäuse, bestehend aus drei beschichteten dielektrischen Platten. |
JP2978533B2 (ja) * | 1990-06-15 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH04256203A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | マイクロ波帯ic用パッケージ |
JPH05160292A (ja) * | 1991-06-06 | 1993-06-25 | Toshiba Corp | 多層パッケージ |
-
1993
- 1993-03-24 US US08/036,564 patent/US5338970A/en not_active Expired - Lifetime
-
1994
- 1994-03-23 DE DE69431678T patent/DE69431678T2/de not_active Expired - Fee Related
- 1994-03-23 EP EP97121409A patent/EP0834922B1/en not_active Expired - Lifetime
- 1994-03-23 EP EP94104551A patent/EP0617466B1/en not_active Expired - Lifetime
- 1994-03-23 DE DE69412678T patent/DE69412678T2/de not_active Expired - Fee Related
- 1994-03-24 JP JP05380294A patent/JP3530920B2/ja not_active Expired - Fee Related
- 1994-04-13 US US08/226,920 patent/US5499445A/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103743A (ja) * | 1996-11-08 | 2008-05-01 | W L Gore & Assoc Inc | 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法 |
JP2008124473A (ja) * | 1996-11-08 | 2008-05-29 | W L Gore & Assoc Inc | 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法 |
JP2009194656A (ja) * | 2008-02-14 | 2009-08-27 | Canon Inc | 撮像装置、撮像装置の制御方法及び撮像システム |
US8878971B2 (en) | 2008-02-14 | 2014-11-04 | Canon Kabushiki Kaisha | Image sensing apparatus, image sensing apparatus control method, and imaging system |
WO2011096164A1 (ja) * | 2010-02-03 | 2011-08-11 | 本田技研工業株式会社 | 半導体装置 |
JP5524986B2 (ja) * | 2010-02-03 | 2014-06-18 | 本田技研工業株式会社 | 半導体装置 |
US8917522B2 (en) | 2010-02-03 | 2014-12-23 | Honda Motor Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
EP0834922A2 (en) | 1998-04-08 |
JP3530920B2 (ja) | 2004-05-24 |
EP0617466A3 (en) | 1994-11-30 |
US5499445A (en) | 1996-03-19 |
DE69431678T2 (de) | 2003-09-18 |
DE69431678D1 (de) | 2002-12-12 |
EP0617466B1 (en) | 1998-08-26 |
DE69412678T2 (de) | 1999-04-01 |
EP0617466A2 (en) | 1994-09-28 |
EP0834922B1 (en) | 2002-11-06 |
EP0834922A3 (en) | 1998-04-15 |
DE69412678D1 (de) | 1998-10-01 |
US5338970A (en) | 1994-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3530920B2 (ja) | 多層パッケージ、パッケージング方法及び多層パッケージ化半導体装置 | |
US6538336B1 (en) | Wirebond assembly for high-speed integrated circuits | |
TW541670B (en) | Semiconductor device | |
JP4221238B2 (ja) | メモリモジュール | |
KR101184126B1 (ko) | 반도체장치 | |
JP4373531B2 (ja) | 差動平衡信号伝送基板 | |
JPS60500111A (ja) | 半導体チツプパツケ−ジ | |
JPH07176685A (ja) | 集積回路構造体 | |
JPS61205001A (ja) | 伝送線路 | |
US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
US7466021B2 (en) | Memory packages having stair step interconnection layers | |
JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
JP5460616B2 (ja) | 半導体パッケージ | |
US20050104184A1 (en) | Semiconductor chip package and method | |
US5126822A (en) | Supply pin rearrangement for an I.C. | |
EP0382948A1 (en) | Supply pin rearrangement for an integrated circuit | |
JPH06342858A (ja) | ハイブリッド集積回路 | |
US5475568A (en) | Power supply structure for multichip package | |
EP0837503A2 (en) | Reference plane metallization on an integrated circuit | |
CN220604672U (zh) | 芯片管脚封装结构及电子设备 | |
CN220821538U (zh) | 芯片管脚封装结构及电子设备 | |
US5006918A (en) | Floating orthogonal line structure for X-Y wiring planes | |
US8549257B2 (en) | Area efficient arrangement of interface devices within an integrated circuit | |
EP0586163A2 (en) | Method and configuration for reducing electrical noise in integrated circuit devices | |
JPH01297850A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031209 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20031224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |