JPH07161998A - 薄膜半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 薄膜トランジスタのコンタクトホールのレイ
アウトを効率化し薄膜半導体装置の高集積化を可能にす
る。 【構成】 薄膜半導体装置は絶縁基板上の半導体薄膜２
に形成された薄膜トランジスタ１を含む。半導体薄膜２
はチャネル形成領域３と不純物拡散領域４に区分されて
いる。チャネル形成領域３の上にはゲート絶縁膜を介し
てゲート電極５が重ねられている。一方不純物拡散領域
４にはその上の層間絶縁膜に開口したコンタクトホール
６を介して電極７が接続している。コンタクトホール６
はチャネル形成領域３側の境界９から平面凹型に離間し
た開口形状を有しており、ゲート電極５に対する間隙距
離Ｇを所定寸法以上に確保するとともに、コンタクトホ
ール６の開口幅Ｗの拡大化を図っている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は絶縁基板上の半導体薄膜
に形成された薄膜トランジスタを含む薄膜半導体装置に
関する。より詳しくは、薄膜トランジスタのコンタクト
ホール構造に関する。

【０００２】

【従来の技術】薄膜半導体装置は、例えばアクティブマ
トリクス型液晶表示パネルの駆動基板に応用されてい
る。図５を参照してアクティブマトリクス型液晶表示パ
ネルの一般的な構成を簡潔に説明する。薄膜半導体装置
からなる駆動基板１０１の表面には画素電極１０２がマ
トリクス状に形成されている。個々の画素電極１０２に
はスイッチング用の薄膜トランジスタ１０３が対応して
設けられている。各薄膜トランジスタ１０３のゲート電
極はゲートライン１０４に接続している。ソース電極は
信号ライン１０５に接続している。ドレイン電極は対応
する画素電極１０２に接続している。駆動基板１０１の
表面には同じく薄膜トランジスタからなる垂直走査回路
１０６及び水平駆動回路１０７が形成されている。垂直
走査回路１０６はゲートライン１０４を介してスイッチ
ング用の薄膜トランジスタ１０３を行毎に線順次で選択
する。一方水平駆動回路１０７は信号ライン１０５を介
して、選択状態にある薄膜トランジスタ１０３を通じ各
画素電極１０２に画像信号を供給する。かかる構成を有
する駆動基板１０１に対し所定の間隙を介して対向基板
１０８が接合している。対向基板１０８の内表面には対
向電極が形成されている。両基板１０１，１０８の間に
は液晶層１０９が保持されている。

【０００３】図６は、図５に示した薄膜半導体装置の断
面構造を表わしている。前述した様に駆動基板１０１の
表面にはスイッチング用の薄膜トランジスタ１０３が形
成されている。この薄膜トランジスタ１０３は半導体薄
膜１１０を素子領域とし、その上にはゲート絶縁膜１１
１を介しゲート電極１１２がパタニング形成されてい
る。薄膜トランジスタ１０３のドレイン領域にはコンタ
クトホール１１３を介し画素電極１０２が電気接続して
いる。又ソース領域にはコンタクトホール１１４を介し
配線電極１１５が電気接続している。

【０００４】

【発明が解決しようとする課題】引き続き図６を参照し
て、発明が解決しようとする課題を簡潔に説明する。薄
膜トランジスタ１０３の素子領域となる半導体薄膜１１
０と、画素電極１０２及び配線電極１１５の電気接続を
確実にとる為には、コンタクトホール１１３，１１４の
開口寸法Ｗを十分確保しなければならない。又、アルミ
ニウム合金等からなる配線電極１１５がコンタクトホー
ル１１４の底部において半導体薄膜１１０と合金化する
際、反応が半導体薄膜１１０の水平方向に進行した場合
でも、薄膜トランジスタ１０３のゲート電極１１２側ま
で到達しない様、コンタクトホール１１４とゲート電極
１１２の間の距離Ｇを確保する必要がある。さらに画素
電極１０２のコンタクトホール１１３側においても、ゲ
ート電極１１２までの距離Ｇをある程度確保する必要が
ある。仮に距離Ｇが小さいと、画素電極１０２を構成す
るＩＴＯ（インジウム−錫−酸化物）がその還元反応に
より半導体薄膜１１０から水素を吸収する惧れがある。
この水素は薄膜トランジスタ特性向上の為予め半導体薄
膜１１０に拡散されたものである。このＩＴＯによる水
素吸収によりゲート電極１１２直下のチャネル形成領域
から水素が離脱するとトランジスタ特性が劣化する。以
上説明した様に、薄膜トランジスタと配線電極及び画素
電極との電気的な導通を確実なものとし低抵抗化を図る
為コンタクトホールの開口寸法Ｗをある程度大きく設定
する必要がある。又ゲート電極直下のチャネル形成領域
の損傷、汚染、劣化等を防止する為コンタクトホールと
ゲート電極間距離Ｇもある程度確保する必要がある。こ
れにより薄膜トランジスタ１０３の全体寸法が拡大しレ
イアウトが長くなる為、薄膜半導体装置の微細化及び高
集積化の妨げになるという課題がある。例えば薄膜半導
体装置をアクティブマトリクス型液晶表示パネルの駆動
基板に応用した場合、画素電極ピッチの縮小化及び画素
電極の高精細化の妨げになる。

【０００５】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はコンタクトホールの開口面積を確保
しつつ、ゲート電極に対する距離寸法を縮小化し、以て
薄膜トランジスタ素子の微細化を図る事を目的とする。
かかる目的を達成する為に以下の手段を講じた。即ち本
発明にかかる薄膜半導体装置は基本的な構成として絶縁
基板上の半導体薄膜に形成された薄膜トランジスタを含
む。該半導体薄膜はチャネル形成領域と不純物拡散領域
に区分されている。チャネル形成領域の上にはゲート絶
縁膜を介してゲート電極が重ねられている一方、不純物
拡散領域にはその上の層間絶縁膜に開口したコンタクト
ホールを介して電極が接続している。本発明の特徴事項
として、該コンタクトホールはチャネル形成領域側の境
界から平面凹型に離間した開口形状を有している。該コ
ンタクトホールを介して該不純物拡散領域に接続する電
極は、例えば当該薄膜トランジスタにより駆動される画
素電極である。あるいは、当該薄膜トランジスタに対す
る配線電極である。

【０００６】

【作用】本発明によれば、コンタクトホールはチャネル
形成領域側の境界から平面凹型に離間した開口形状を有
しており、所定の間隙距離を確保している。これにより
チャネル形成領域の損傷や劣化を防止できる。平面凹型
の開口形状は局所的に設けられたものであり、実質上コ
ンタクトホールの開口面積が犠牲になる事はない。即ち
十分な開口面積を確保できる為コンタクトホールの接続
安定性が維持でき且つコンタクト抵抗が抑制できる。こ
の様に薄膜トランジスタのコンタクトホール周りのレイ
アウト効率が向上でき、薄膜半導体装置の高集積化及び
微細化が可能になる。例えば、アクティブマトリクス型
液晶表示パネルの駆動基板として応用した場合画素電極
の水平ピッチや垂直ピッチに関し高精細化が可能になり
且つ種々の画面アスペクト比に対しても適宜対応する事
が可能になる。

【０００７】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる薄膜半導体装置
の第１実施例を示す模式的な部分平面図である。図示す
る様に薄膜半導体装置を構成する薄膜トランジスタ１は
所定の形状（例えば横Ｈ型）にパタニングされた半導体
薄膜２の上に形成されている。半導体薄膜２は中央のチ
ャネル形成領域３と、上下両側の不純物拡散領域４に区
分されている。一方の不純物拡散領域はドレイン領域Ｄ
となり、他方の不純物拡散領域はソース領域Ｓとなる。
チャネル形成領域３の表面にはゲート絶縁膜を介してゲ
ート電極５が重ねられている。一方各不純物拡散領域４
にはその上の層間絶縁膜に開口したコンタクトホール６
を介して電極が接続している。ドレイン領域Ｄ側のコン
タクトホール６には薄膜トランジスタ１により駆動され
る画素電極７が電気接続されている。一方ソース領域Ｓ
側のコンタクトホール６には薄膜トランジスタ１に対す
る配線電極８が接続している。

【０００８】各コンタクトホール６はチャネル形成領域
３側の境界９から平面凹型に離間した開口形状を有して
いる。本例ではコンタクトホール６は矩形凹部１０を有
している。この矩形凹部１０を設ける事によりコンタク
トホール６の端部からチャネル形成領域３の境界９まで
の間隙距離Ｇを十分確保する事が可能になる。又局所的
に設けられた矩形凹部１０を除いた部分では、コンタク
トホール６の幅寸法Ｗを従来よりも大きくとる事がで
き、十分なコンタクト開口面積を確保できる。

【０００９】図２は、図１に示した薄膜半導体装置の断
面構造を表わしている。図示する様にガラス又は石英等
からなる絶縁基板０の上に薄膜トランジスタ１が形成さ
れている。この薄膜トランジスタ１は所定の形状にパタ
ニングされた半導体薄膜２を用いて構成されている。前
述した様に半導体薄膜２はチャネル形成領域３とその両
側の不純物拡散領域４とに区分されている。チャネル領
域３の上部にはゲート絶縁膜１１を介してゲート電極５
がパタニング形成されている。かかる構成を有する薄膜
トランジスタ１は第１層間絶縁膜１２により被覆されて
いる。この第１層間絶縁膜１２にはソース側のコンタク
トホール６が開口している。このコンタクトホール６を
介して配線電極８が対応する不純物拡散領域４に電気接
続する。配線電極８は第２層間絶縁膜１３により被覆さ
れている。互いに重ねられた第１層間絶縁膜１２及び第
２層間絶縁膜１３を貫通して他方のコンタクトホール６
が開口しており、ドレイン側の不純物拡散領域４と連通
する。このコンタクトホール６を介して画素電極７が電
気接続する。なお第２層間絶縁膜１３の上には薄膜トラ
ンジスタ１と整合する様にキャップ膜１４がパタニング
形成されている。このキャップ膜１４は例えばシリコン
窒化膜等からなり、薄膜トランジスタ１の特性向上の為
半導体薄膜２に拡散処理された水素の離脱を防止してい
る。

【００１０】各コンタクトホール６には矩形凹部が設け
られている為、チャネル形成領域３側の境界９までの間
隙距離Ｇを十分確保する事ができる。この為、配線電極
８を構成するアルミニウムと半導体薄膜２を構成するシ
リコンの合金化がある程度進行してもチャネル形成領域
３まで到達する事がなく、薄膜トランジスタ１の損傷も
しくは劣化を防止できる。又他のコンタクトホール６内
において画素電極７とチャネル形成領域３との距離Ｇを
十分に保つ事ができるので、半導体薄膜２に拡散された
水素を吸収もしくは離脱する惧れがなく薄膜トランジス
タ１の特性劣化を防げる。さらに、局所的に矩形凹部が
設けられた部分を除き各コンタクトホール６の開口幅Ｗ
は十分に確保でき、コンタクト抵抗を抑制できる。換言
すると、点線で示す様に、各コンタクトホール６の内端
部は矩形凹部を除き内側に拡張できるので、コンタクト
ホール開口幅Ｗが拡大する事になる。

【００１１】図３は本発明にかかる薄膜半導体装置の第
２実施例を示す模式的な部分平面図である。基本的な構
成は、図１に示した第１実施例と同様であり、理解を容
易にする為対応する部分には対応する参照番号を付して
ある。異なる点は、コンタクトホール６には、矩形凹部
に代えて円形凹部１０ａが形成されている事である。本
例においても、円形凹部１０ａの内端部とチャネル形成
領域３側の境界９との間の間隙距離Ｇが十分な寸法に確
保されている。一方コンタクトホール６の周辺部では幅
寸法がＷまで延長されており全体として十分なコンタク
ト面積を確保している。

【００１２】図４は本発明にかかる薄膜半導体装置の第
３実施例を示す部分平面図である。基本的な構成は図１
に示した第１実施例と同一であり、対応する部分には対
応する参照番号を付して理解を容易にしている。本例で
は画素電極スイッチング用の薄膜トランジスタに代え
て、周辺の水平駆動回路又は垂直走査回路に集積形成さ
れる薄膜トランジスタ１ａを示している。回路素子とな
る薄膜トランジスタ１ａに対しても本発明は適用可能で
ありデバイスレイアウトの効率化が図れる。回路素子の
場合には、ドレインＤ側の不純物拡散領域４にはコンタ
クトホール６を介して画素電極の代わりに配線電極８が
電気接続している。本例では集積密度を上げる関係から
コンタクトホール６の開口面積は図１及び図３に示した
実施例に比べおよそ半減している。コンタクトホール６
には切欠凹部１０ｂが設けられており、チャネル形成領
域３の境界９に対して十分な間隙距離Ｇを確保してい
る。又周辺部においてはコンタクトホール６の幅寸法Ｗ
が拡張されておりコンタクト面積の拡大化を図ってい
る。なお従来のコンタクトホール６の幅寸法をＷ０で表
わしている。

【００１３】ＷとＷ０を比較すれば明らかな様に、本発
明によればコンタクト面積を拡大できる。

【００１４】

【発明の効果】以上説明した様に、本発明によれば、薄
膜トランジスタのコンタクトホールはチャネル形成領域
側の境界から平面凹型に離間した開口形状を有してい
る。これによりコンタクトホールの面積を保ちつつ、チ
ャネル形成領域からコンタクトホールにかけてのデバイ
スレイアウトが効率的になる。開口面積を確保する事に
よりコンタクトホールの底部における電気接続の安定性
が図れ、且つ接触抵抗の抑制が可能になるという効果が
ある。又デバイスレイアウトが改善できる事により、薄
膜トランジスタの微細化が進み薄膜半導体装置の高集積
化が達成される。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置の第１実施例を
示す部分平面図である。

【図２】図１に示した第１実施例の部分断面図である。

【図３】本発明にかかる薄膜半導体装置の第２実施例を
示す部分平面図である。

【図４】本発明にかかる薄膜半導体装置の第３実施例を
示す部分平面図である。

【図５】薄膜半導体装置を駆動基板として利用したアク
ティブマトリクス型液晶表示パネルの従来例を示す斜視
図である。

【図６】従来の薄膜半導体装置の一例を示す部分断面図
である。

【符号の説明】

１ 薄膜トランジスタ ２ 半導体薄膜 ３ チャネル形成領域 ４ 不純物拡散領域 ５ ゲート電極 ６ コンタクトホール ７ 画素電極 ８ 配線電極 ９ 境界 １０ 矩形凹部 １１ ゲート絶縁膜 １２ 第１層間絶縁膜 １３ 第２層間絶縁膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上の半導体薄膜に形成された薄
   膜トランジスタを含む薄膜半導体装置であって、 該半導体薄膜はチャネル形成領域と不純物拡散領域に区
   分されており、 該チャネル形成領域の上にはゲート絶縁膜を介してゲー
   ト電極が重ねられている一方、該不純物拡散領域にはそ
   の上の層間絶縁膜に開口したコンタクトホールを介して
   電極が接続しており、 該コンタクトホールは、該チャネル形成領域側の境界か
   ら平面凹型に離間した開口形状を有する事を特徴とする
   薄膜半導体装置。
2. 【請求項２】 該コンタクトホールを介して該不純物拡
   散領域に接続する電極は、当該薄膜トランジスタにより
   駆動される画素電極である事を特徴とする請求項１記載
   の薄膜半導体装置。
3. 【請求項３】 該コンタクトホールを介して該不純物拡
   散領域に接続する電極は、当該薄膜トランジスタに対す
   る配線電極である事を特徴とする請求項１記載の薄膜半
   導体装置。