JPH0715444A - 非同期転送モード通信装置 - Google Patents
非同期転送モード通信装置Info
- Publication number
- JPH0715444A JPH0715444A JP9356994A JP9356994A JPH0715444A JP H0715444 A JPH0715444 A JP H0715444A JP 9356994 A JP9356994 A JP 9356994A JP 9356994 A JP9356994 A JP 9356994A JP H0715444 A JPH0715444 A JP H0715444A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output port
- bandwidth
- server
- port server
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/508—Head of Line Blocking Avoidance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/501—Overload detection
- H04L49/503—Policing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5683—Buffer or queue management for avoiding head of line blocking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Transfer Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 ピークデータトラヒックの期間に、データ損
失のないATMスイッチおよびATM通信装置を提供す
る。 【構成】 入力ポートサーバからデータの供給を受け、
出力ポートサーバへデータを供給するATMスイッチを
有し、入力ポートサーバに複数のバッファ記憶装置を設
け、その1つのバッファ記憶装置は各出力ポート毎に対
応して設けられており、各バッファ記憶装置はデータを
送信する前に通信して出力ポートサーバのデータ処理容
量が十分か否か問い合わせる。
失のないATMスイッチおよびATM通信装置を提供す
る。 【構成】 入力ポートサーバからデータの供給を受け、
出力ポートサーバへデータを供給するATMスイッチを
有し、入力ポートサーバに複数のバッファ記憶装置を設
け、その1つのバッファ記憶装置は各出力ポート毎に対
応して設けられており、各バッファ記憶装置はデータを
送信する前に通信して出力ポートサーバのデータ処理容
量が十分か否か問い合わせる。
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は非同期転送モード(AT
M)通信装置に関する。
M)通信装置に関する。
【0002】より詳細には本発明はピークデータトラヒ
ック期間中のATMスイッチ動作を可能にする装置、お
よび多重化されたATMセルの流れをそれぞれ異なるポ
ートに個別に振り分ける場合の帯域幅リソースの効果的
な割当て問題を解決した装置に関する。
ック期間中のATMスイッチ動作を可能にする装置、お
よび多重化されたATMセルの流れをそれぞれ異なるポ
ートに個別に振り分ける場合の帯域幅リソースの効果的
な割当て問題を解決した装置に関する。
【0003】
【従来の技術】前記の問題はすでに英国特許出願第92
12447.8号明細書において取り挙げられ、考察さ
れている。
12447.8号明細書において取り挙げられ、考察さ
れている。
【0004】ATMデータトラヒックは主にバーストデ
ータトラヒックである。本来、バーストトラヒックはあ
る期間には広い帯域幅を必要とし、残りの期間はほとん
ど、または全く帯域幅を必要としない。利用可能な帯域
幅を有効に活用するために、ピーク時の帯域幅でなく各
データソースの所要平均帯域幅を利用する帯域幅を割当
てる必要がある。それ故に、平均の帯域幅割当てを用い
ると有利であるが、全ピーク帯域幅は利用できる帯域幅
より広くなることになる。そうなるとATMスイッチの
動作において、多数のデータソースが同時にバーストし
た場合に、ATMスイッチ/マルチプレクサ内部にピー
ク過負荷状態が発生し問題となる。このピーク過負荷状
態を制御または制限しなければ、1つまたは複数のスイ
ッチ/マルチプレクサ内部データバッファにおいてデー
タのオーバーフローが生じ、その結果データは失われる
ことになる。
ータトラヒックである。本来、バーストトラヒックはあ
る期間には広い帯域幅を必要とし、残りの期間はほとん
ど、または全く帯域幅を必要としない。利用可能な帯域
幅を有効に活用するために、ピーク時の帯域幅でなく各
データソースの所要平均帯域幅を利用する帯域幅を割当
てる必要がある。それ故に、平均の帯域幅割当てを用い
ると有利であるが、全ピーク帯域幅は利用できる帯域幅
より広くなることになる。そうなるとATMスイッチの
動作において、多数のデータソースが同時にバーストし
た場合に、ATMスイッチ/マルチプレクサ内部にピー
ク過負荷状態が発生し問題となる。このピーク過負荷状
態を制御または制限しなければ、1つまたは複数のスイ
ッチ/マルチプレクサ内部データバッファにおいてデー
タのオーバーフローが生じ、その結果データは失われる
ことになる。
【0005】特定の出力ポート宛のデータは多数の異な
る入力ポートからスイッチに入る。スイッチを通過する
瞬時全データ転送速度は出力ポートが保持できる能力を
超えるのでバッファが必要になる。しかし、バッファを
設けたとしてもバッファのオーバーフローによりデータ
が失われることがある。単純にピーク容量を増大するこ
とにより実用上差し支えのないレベルにまで、この確率
を下げることは、多くの期間においてスイッチの低利用
という結果を招き到底許容できない。ダイナミック帯域
幅割当てプロトコルは、指定された出力ポートに帯域幅
に対する要求を送出することにより帯域幅を割当て、そ
れから帯域幅が返信アクノリッジメッセージによって指
示されるように割当てられた場合にのみデータを送信す
るという方法を提供している。
る入力ポートからスイッチに入る。スイッチを通過する
瞬時全データ転送速度は出力ポートが保持できる能力を
超えるのでバッファが必要になる。しかし、バッファを
設けたとしてもバッファのオーバーフローによりデータ
が失われることがある。単純にピーク容量を増大するこ
とにより実用上差し支えのないレベルにまで、この確率
を下げることは、多くの期間においてスイッチの低利用
という結果を招き到底許容できない。ダイナミック帯域
幅割当てプロトコルは、指定された出力ポートに帯域幅
に対する要求を送出することにより帯域幅を割当て、そ
れから帯域幅が返信アクノリッジメッセージによって指
示されるように割当てられた場合にのみデータを送信す
るという方法を提供している。
【0006】ATM装置において、帯域幅を拡張するた
めの要求メッセージは、入力ポートサーバにより初期処
理のための出力ポート帯域幅割当てメカニズムへ送信さ
れる。スイッチが過負荷されている場合、ある程度帯域
幅をゆるめる働きをなす帯域幅クリアダウンメッセージ
が到来したときのみ、帯域幅を出力ポートで利用でき
る。したがって、帯域幅要求メッセージはクリアダウン
を受信するまで常に拒絶される。このような状況では、
クリアダウンの後で受信される最初の要求は直前のクリ
アダウンの帯域幅を割当てられることになる。このこと
は帯域幅クリアダウンメッセージが到来するまで拒絶さ
れてきた要求メッセージに対し全く不公平である。出力
ポートにより拒絶された要求は適当なバックオフ遅延時
間をおいて再送される。このことは許容できない遅延を
もたらすことになり、帯域幅が生じるとき、バックオフ
遅延時間中にはいることになる。
めの要求メッセージは、入力ポートサーバにより初期処
理のための出力ポート帯域幅割当てメカニズムへ送信さ
れる。スイッチが過負荷されている場合、ある程度帯域
幅をゆるめる働きをなす帯域幅クリアダウンメッセージ
が到来したときのみ、帯域幅を出力ポートで利用でき
る。したがって、帯域幅要求メッセージはクリアダウン
を受信するまで常に拒絶される。このような状況では、
クリアダウンの後で受信される最初の要求は直前のクリ
アダウンの帯域幅を割当てられることになる。このこと
は帯域幅クリアダウンメッセージが到来するまで拒絶さ
れてきた要求メッセージに対し全く不公平である。出力
ポートにより拒絶された要求は適当なバックオフ遅延時
間をおいて再送される。このことは許容できない遅延を
もたらすことになり、帯域幅が生じるとき、バックオフ
遅延時間中にはいることになる。
【0007】
【発明が解決しようとする課題】本発明の課題は、ピー
クデータトラヒック期間中にデータが失われることのな
いATMスイッチ動作を実現することである。
クデータトラヒック期間中にデータが失われることのな
いATMスイッチ動作を実現することである。
【0008】本発明の別の課題は、上述の問題点を実質
的に取り除いた装置を提供することである。
的に取り除いた装置を提供することである。
【0009】
【課題を解決するための手段】本発明によると、ATM
通信装置は複数の入力ポートと複数の出力ポートが配設
されたATMスイッチを有し、その各入力ポートは入力
ポートサーバからデータの供給を受け、その各出力ポー
トは出力ポートサーバにデータを供給するように構成さ
れており、入力ポートサーバはそれぞれ複数のバッファ
記憶装置を有し、1つのバッファ記憶装置は各出力ポー
ト毎に対応しており、前記出力ポートのデータがスイッ
チを介して出力ポートへ伝送され、入力ポートサーバ内
の各バッファ記憶装置はデータを伝送する前に出力ポー
トサーバと通信して問い合わせるように構成されてお
り、それによって出力ポートサーバのデータ処理容量を
利用可能かを決定しピークデータトラヒック期間中のA
TMスイッチ動作を可能にする。
通信装置は複数の入力ポートと複数の出力ポートが配設
されたATMスイッチを有し、その各入力ポートは入力
ポートサーバからデータの供給を受け、その各出力ポー
トは出力ポートサーバにデータを供給するように構成さ
れており、入力ポートサーバはそれぞれ複数のバッファ
記憶装置を有し、1つのバッファ記憶装置は各出力ポー
ト毎に対応しており、前記出力ポートのデータがスイッ
チを介して出力ポートへ伝送され、入力ポートサーバ内
の各バッファ記憶装置はデータを伝送する前に出力ポー
トサーバと通信して問い合わせるように構成されてお
り、それによって出力ポートサーバのデータ処理容量を
利用可能かを決定しピークデータトラヒック期間中のA
TMスイッチ動作を可能にする。
【0010】問い合わせは共働するバッファ記憶装置に
関して入力ポートサーバからの帯域幅要求信号と、利用
可能な容量がある場合に出力ポートサーバから返信され
るアクノリッジ信号とから構成され、前記要求信号はス
イッチを介してバッファ記憶装置が出力ポートサーバと
通信する出力ポートサーバヘ供給され、前記アクノリッ
ジ信号に応答してデータはバッファ記憶装置からスイッ
チを介して出力ポートへ伝送される。
関して入力ポートサーバからの帯域幅要求信号と、利用
可能な容量がある場合に出力ポートサーバから返信され
るアクノリッジ信号とから構成され、前記要求信号はス
イッチを介してバッファ記憶装置が出力ポートサーバと
通信する出力ポートサーバヘ供給され、前記アクノリッ
ジ信号に応答してデータはバッファ記憶装置からスイッ
チを介して出力ポートへ伝送される。
【0011】各入力ポートサーバ内に各出力ポートサー
バに対するバッファ記憶装置を有している便宜性と、出
力ポートサーバの容量を利用できないのであればスイッ
チを介しての通信が絶対に実施されないようにすること
により、過負荷の出力ポートサーバを介するデータデー
タ損失を回避し、データを喪失することなくピークデー
タトラヒック期間中のATM動作を可能にする。
バに対するバッファ記憶装置を有している便宜性と、出
力ポートサーバの容量を利用できないのであればスイッ
チを介しての通信が絶対に実施されないようにすること
により、過負荷の出力ポートサーバを介するデータデー
タ損失を回避し、データを喪失することなくピークデー
タトラヒック期間中のATM動作を可能にする。
【0012】ATMデータトラヒックはフレーム構成で
伝送され、各フレームは複数のセルを有し、フレームマ
ーカの最後は各フレームの最後のセルで伝送される。
伝送され、各フレームは複数のセルを有し、フレームマ
ーカの最後は各フレームの最後のセルで伝送される。
【0013】本発明の1つの熟考された実施例による
と、要求信号は各フレームの最初のセル、すなわちフレ
ームマーカの最後を含むセルに後続するセルで送信され
る。
と、要求信号は各フレームの最初のセル、すなわちフレ
ームマーカの最後を含むセルに後続するセルで送信され
る。
【0014】この場合、要求セルは平均のフレーム長、
すなわちフレームの平均データ容量に基づく帯域幅割当
てを要求するように構成される。
すなわちフレームの平均データ容量に基づく帯域幅割当
てを要求するように構成される。
【0015】本発明の別の実施例によると、要求信号は
バッファ記憶装置に順次記憶されたデータに依存して送
信される。
バッファ記憶装置に順次記憶されたデータに依存して送
信される。
【0016】本発明の前記実施例によると、各バッファ
記憶装置は複数のデータしきい値を有し、到達したしき
い値に応じて要求信号が決定され、送出される。したが
って、帯域幅の要求を送信されるデータの量に応じて調
整することができる。
記憶装置は複数のデータしきい値を有し、到達したしき
い値に応じて要求信号が決定され、送出される。したが
って、帯域幅の要求を送信されるデータの量に応じて調
整することができる。
【0017】本発明の別の実施例によると、ATM通信
装置は利用可能な帯域幅容量がない期間に受信された帯
域幅要求のための待ち行列装置を有し、その待ち行列装
置は容量が利用可能になった場合に所定の順序で要求を
送出する。
装置は利用可能な帯域幅容量がない期間に受信された帯
域幅要求のための待ち行列装置を有し、その待ち行列装
置は容量が利用可能になった場合に所定の順序で要求を
送出する。
【0018】要求の送出の順序は着信順になされる。
【0019】
【実施例】次に本発明の種々の実施例を添付図面を参照
して説明する。
して説明する。
【0020】図1は入力ポートサーバと出力ポートサー
バを有するスイッチのブロック図である。図1を参照す
ると、ATM通信装置はサーバ2、3、および4からそ
れぞれ入力線5、6、および7を介してデータが供給さ
れるスイッチ1を有している。入力ポートサーバ2、
3、および4は複数の出力ポートサーバにデータを供給
するように構成されている。出力ポートサーバのうちの
1つだけが参照番号8を付けて図示されている。実際に
は多数の入力ポートサーバが配設され、さらに多数の出
力ポートサーバが配設され、スイッチ1を介して入力ポ
ートサーバと通信するように構成されている。本発明の
装置において各入力ポートサーバは複数のバッファ記憶
装置A、B...Zを具備しており、その1つのバッフ
ァ記憶装置は出力ポートサーバ8のような各出力ポート
サーバに対応して設けられている。したがって、入力ポ
ートサーバ2、3、および4の入力ポートバッファAの
信号はスイッチ1を介して出力ポート8に供給されるこ
とが明らかである。同様に入力ポートサーバ2、3、お
よび4のバッファBの信号は、図示されていないが対応
する出力ポートサーバへの線路9へ供給される。したが
って、この構成ではサーバ2、3、および4のそれぞれ
が出力ポートサーバ8へのアクセスを要求すると過負荷
状態が発生し、データが失われることが分かる。
バを有するスイッチのブロック図である。図1を参照す
ると、ATM通信装置はサーバ2、3、および4からそ
れぞれ入力線5、6、および7を介してデータが供給さ
れるスイッチ1を有している。入力ポートサーバ2、
3、および4は複数の出力ポートサーバにデータを供給
するように構成されている。出力ポートサーバのうちの
1つだけが参照番号8を付けて図示されている。実際に
は多数の入力ポートサーバが配設され、さらに多数の出
力ポートサーバが配設され、スイッチ1を介して入力ポ
ートサーバと通信するように構成されている。本発明の
装置において各入力ポートサーバは複数のバッファ記憶
装置A、B...Zを具備しており、その1つのバッフ
ァ記憶装置は出力ポートサーバ8のような各出力ポート
サーバに対応して設けられている。したがって、入力ポ
ートサーバ2、3、および4の入力ポートバッファAの
信号はスイッチ1を介して出力ポート8に供給されるこ
とが明らかである。同様に入力ポートサーバ2、3、お
よび4のバッファBの信号は、図示されていないが対応
する出力ポートサーバへの線路9へ供給される。したが
って、この構成ではサーバ2、3、および4のそれぞれ
が出力ポートサーバ8へのアクセスを要求すると過負荷
状態が発生し、データが失われることが分かる。
【0021】上述のデータ損失を回避するために、デー
タが送信される前に要求信号が送信され、この要求信号
が適切にアクノリッジされなければならないように構成
される。したがって、1つの例をとって、データが入力
サーバ2内のバッファ記憶装置Aから出力ポートサーバ
8に伝送されるものとすると、入力ポートサーバ2から
出力ポートサーバ8に要求信号が送信され、利用可能な
データの容量があれば出力ポートサーバ8から入力ポー
トサーバ2に、両者間でデータが伝送できることを示す
アクノリッジ信号が送信される。
タが送信される前に要求信号が送信され、この要求信号
が適切にアクノリッジされなければならないように構成
される。したがって、1つの例をとって、データが入力
サーバ2内のバッファ記憶装置Aから出力ポートサーバ
8に伝送されるものとすると、入力ポートサーバ2から
出力ポートサーバ8に要求信号が送信され、利用可能な
データの容量があれば出力ポートサーバ8から入力ポー
トサーバ2に、両者間でデータが伝送できることを示す
アクノリッジ信号が送信される。
【0022】図1に略示されているように、出力ポート
の全帯域幅を利用できるようにするために、不都合に遅
延することなく伝送されなければならない重要なデータ
のための等時性記憶装置の部分11と、制御データのた
めの制御データ記憶装置の部分12と、バーストデータ
のための記憶装置の部分13とが設けられており、矢印
10で示されている。したがって、出力ポートサーバ8
において、記憶装置の部分の適当な1つ11、12、ま
たは13に空きがあると、スイッチ1を経てポジティブ
アクノリッジ信号が返信され、その結果データ伝送が行
われる。
の全帯域幅を利用できるようにするために、不都合に遅
延することなく伝送されなければならない重要なデータ
のための等時性記憶装置の部分11と、制御データのた
めの制御データ記憶装置の部分12と、バーストデータ
のための記憶装置の部分13とが設けられており、矢印
10で示されている。したがって、出力ポートサーバ8
において、記憶装置の部分の適当な1つ11、12、ま
たは13に空きがあると、スイッチ1を経てポジティブ
アクノリッジ信号が返信され、その結果データ伝送が行
われる。
【0023】帯域幅要求を処理するメカニズムは図2に
示されている。線路14上の帯域幅要求信号を受信する
と、コンパレータ15で帯域幅割当テーブル16に記憶
された利用可能な帯域幅と比較される。十分な帯域幅が
利用できる場合は、信号が線路17を介して送出され、
帯域幅割当器19から線路18上にポジティブアクノリ
ッジ信号が送信される。さらに、帯域幅割当器19は帯
域幅割当テーブル16を更新するために線路20を介し
てフィードバック信号を送出する。線路14の要求信号
の要求を満足する帯域幅が利用できない場合は、線路2
1を介して要求を拒絶する信号が送出され、線路18を
介してネガティブアクノリッジ信号が送出される。
示されている。線路14上の帯域幅要求信号を受信する
と、コンパレータ15で帯域幅割当テーブル16に記憶
された利用可能な帯域幅と比較される。十分な帯域幅が
利用できる場合は、信号が線路17を介して送出され、
帯域幅割当器19から線路18上にポジティブアクノリ
ッジ信号が送信される。さらに、帯域幅割当器19は帯
域幅割当テーブル16を更新するために線路20を介し
てフィードバック信号を送出する。線路14の要求信号
の要求を満足する帯域幅が利用できない場合は、線路2
1を介して要求を拒絶する信号が送出され、線路18を
介してネガティブアクノリッジ信号が送出される。
【0024】要求する帯域幅は予想される平均のフレー
ム長に依存して決められる。通常各フレームは多数のセ
ルを有しており、各セルはその中に所定のデータ量を含
む。1つのフレーム構成において、各フレームの最後部
のセルはフレームマーカの最後を含んでおり、フレーム
マーカの最後に続く次の連続するセルを送信して、平均
のフレームの帯域幅に対応するようにする。
ム長に依存して決められる。通常各フレームは多数のセ
ルを有しており、各セルはその中に所定のデータ量を含
む。1つのフレーム構成において、各フレームの最後部
のセルはフレームマーカの最後を含んでおり、フレーム
マーカの最後に続く次の連続するセルを送信して、平均
のフレームの帯域幅に対応するようにする。
【0025】本発明の別の実施例において、図3に示す
ように、入力ポート24と接続された入力ポートサーバ
のバッファ22と23のような各バッファは3つのしき
い値T1、T2、およびT3を有している。装置の動作
中に各しきい値に達すると帯域幅要求信号が送出される
が、要求された帯域幅は送信すべきデータの量により決
められ、したがって、帯域幅が不必要に占有されること
はない。
ように、入力ポート24と接続された入力ポートサーバ
のバッファ22と23のような各バッファは3つのしき
い値T1、T2、およびT3を有している。装置の動作
中に各しきい値に達すると帯域幅要求信号が送出される
が、要求された帯域幅は送信すべきデータの量により決
められ、したがって、帯域幅が不必要に占有されること
はない。
【0026】上述の実施例において、ダイナミック帯域
幅割当プロトコルは入力ポートサーバとスイッチの所望
の出力ポートに接続された別のサーバとの間で運用され
る。実際に、出力ポートに接続されたサーバは、その出
力のために確保されている現在の帯域幅に関するデータ
を有するテーブルを保持している。入力ポートサーバが
バーストの送信を要求する場合、最初にスイッチネット
ワークを介して出力ポートサーバに予約信号を送出す
る。予約セルは要求された帯域幅情報を含んでいる。出
力ポートサーバが要求された帯域幅を受け入れることが
できる場合、ポジティブアクノリッジセルが、要求した
入力ポートサーバヘ返送される。この時点でバーストデ
ータを入力ポートから出力ポートへ送信することができ
る。バースト送信が終わると直ちに、明瞭なクリアダウ
ン信号により帯域幅の割当ての解除(de−alloc
ation)がなされる。事実上、上述の装置はダイナ
ミック予約プロトコルを有し、このダイナミック予約プ
ロトコルはマルチプレクシングポイントをただ一つ含ん
でいる。100分の1秒台の遅延まで許容するデータサ
ービスと結合して用いられて、再送よりむしろブロッキ
ングが生じた場合、要求信号は待ち行列を作り、データ
は0.9以上という非常に大きなバーストブロッキング
確率(BBP)でブロッキングされ、これにより、バー
ストハイピークビットレートデータサービスの性能が一
層向上する。
幅割当プロトコルは入力ポートサーバとスイッチの所望
の出力ポートに接続された別のサーバとの間で運用され
る。実際に、出力ポートに接続されたサーバは、その出
力のために確保されている現在の帯域幅に関するデータ
を有するテーブルを保持している。入力ポートサーバが
バーストの送信を要求する場合、最初にスイッチネット
ワークを介して出力ポートサーバに予約信号を送出す
る。予約セルは要求された帯域幅情報を含んでいる。出
力ポートサーバが要求された帯域幅を受け入れることが
できる場合、ポジティブアクノリッジセルが、要求した
入力ポートサーバヘ返送される。この時点でバーストデ
ータを入力ポートから出力ポートへ送信することができ
る。バースト送信が終わると直ちに、明瞭なクリアダウ
ン信号により帯域幅の割当ての解除(de−alloc
ation)がなされる。事実上、上述の装置はダイナ
ミック予約プロトコルを有し、このダイナミック予約プ
ロトコルはマルチプレクシングポイントをただ一つ含ん
でいる。100分の1秒台の遅延まで許容するデータサ
ービスと結合して用いられて、再送よりむしろブロッキ
ングが生じた場合、要求信号は待ち行列を作り、データ
は0.9以上という非常に大きなバーストブロッキング
確率(BBP)でブロッキングされ、これにより、バー
ストハイピークビットレートデータサービスの性能が一
層向上する。
【0027】次に図4を参照すると、考察中のATM装
置の一部にATMスイッチングネットワーク25が含ま
れ、ATMスイッチングネットワークは入力ポート26
と出力ポート27との通信に用いられる。ただ1つの入
力ポートとただ1つの出力ポートしか示されていない
が、もちろん複数の入力ポートと複数の出力ポートを配
設することができる。データは記憶装置28、29、お
よび30に供給されるように構成された多くの異なるソ
ースから入力ポート26に供給され、各ソースに対して
1つの記憶装置が設けられている。図には3つの記憶装
置28、29、および30しか示されていないが、もっ
と多くのソースが1つの別個の記憶装置を介してポート
26と接続されるように配設される。記憶装置28、2
9、および30へ供給されるデータは、明らかにデータ
と共に制御信号を含むATMセルの形で伝送される。ス
イッチングネットワーク25を介する入力ポート26と
出力ポート27との間の通信リンクには最大利用可能な
帯域幅が存在するから、記憶装置28、29、および3
0のような非常に多くの記憶装置がアクセスを要求する
と、利用できる帯域幅を超過する状況が発生するのは明
らかである。したがって、入力ポートリソース割当器3
1が設けられている。記憶装置28、29、および30
に接続されたソースにより現在利用可能な帯域幅の使用
状況をチェックし、矢印32で図示されるように記憶装
置から受信した帯域幅要求信号を評価する。受け取った
要求信号は利用可能な帯域幅に応じて修正される。した
がって、所定の帯域幅に対する記憶装置28からの要求
信号は入力リソース割当器31で修正され、修正された
要求信号は線路33を介してフォワード方向に入力ポー
ト26ヘ供給され、スイッチングネットワーク25を介
して、線路34で図示される経路で更に伝送される。ス
イッチを介する経路は帯域幅要求信号とデータで占有さ
れる。帯域幅要求信号は線路34を介して待ち行列記憶
装置35に供給されるのに対して、データは待ち行列記
憶装置をバイパスし、装置を通って出力ポート27から
線路36へ出力される。出力ポート27の利用可能な帯
域幅は、線路38を介して出力ポートで現在使用してい
る帯域幅を監視し、線路39を介してアクノリッジ信号
を送出する出力ポートリソース割当器37により評価さ
れ、アクノリッジ信号は線路39を介し、スイッチング
ネットワーク25と線路40を経て要求を出したソース
に返信される。このように、本実施例において、記憶装
置28が線路32を介して要求を出すと、入力ポートリ
ソース割当器がこの要求信号を修正し、要求信号は線路
34を介してスイッチングネットワークを通過し、記憶
装置35で待ち行列を作る。要求信号は最終的に出力ポ
ートリソース割当器37に達して処理され、出力ポート
リソース割当器は線路39と40を介して適切なアクノ
リッジ信号を送出し、アクノリッジ信号は利用可能な帯
域幅に基づいて、決められた速度で記憶装置からデータ
を送出させる。
置の一部にATMスイッチングネットワーク25が含ま
れ、ATMスイッチングネットワークは入力ポート26
と出力ポート27との通信に用いられる。ただ1つの入
力ポートとただ1つの出力ポートしか示されていない
が、もちろん複数の入力ポートと複数の出力ポートを配
設することができる。データは記憶装置28、29、お
よび30に供給されるように構成された多くの異なるソ
ースから入力ポート26に供給され、各ソースに対して
1つの記憶装置が設けられている。図には3つの記憶装
置28、29、および30しか示されていないが、もっ
と多くのソースが1つの別個の記憶装置を介してポート
26と接続されるように配設される。記憶装置28、2
9、および30へ供給されるデータは、明らかにデータ
と共に制御信号を含むATMセルの形で伝送される。ス
イッチングネットワーク25を介する入力ポート26と
出力ポート27との間の通信リンクには最大利用可能な
帯域幅が存在するから、記憶装置28、29、および3
0のような非常に多くの記憶装置がアクセスを要求する
と、利用できる帯域幅を超過する状況が発生するのは明
らかである。したがって、入力ポートリソース割当器3
1が設けられている。記憶装置28、29、および30
に接続されたソースにより現在利用可能な帯域幅の使用
状況をチェックし、矢印32で図示されるように記憶装
置から受信した帯域幅要求信号を評価する。受け取った
要求信号は利用可能な帯域幅に応じて修正される。した
がって、所定の帯域幅に対する記憶装置28からの要求
信号は入力リソース割当器31で修正され、修正された
要求信号は線路33を介してフォワード方向に入力ポー
ト26ヘ供給され、スイッチングネットワーク25を介
して、線路34で図示される経路で更に伝送される。ス
イッチを介する経路は帯域幅要求信号とデータで占有さ
れる。帯域幅要求信号は線路34を介して待ち行列記憶
装置35に供給されるのに対して、データは待ち行列記
憶装置をバイパスし、装置を通って出力ポート27から
線路36へ出力される。出力ポート27の利用可能な帯
域幅は、線路38を介して出力ポートで現在使用してい
る帯域幅を監視し、線路39を介してアクノリッジ信号
を送出する出力ポートリソース割当器37により評価さ
れ、アクノリッジ信号は線路39を介し、スイッチング
ネットワーク25と線路40を経て要求を出したソース
に返信される。このように、本実施例において、記憶装
置28が線路32を介して要求を出すと、入力ポートリ
ソース割当器がこの要求信号を修正し、要求信号は線路
34を介してスイッチングネットワークを通過し、記憶
装置35で待ち行列を作る。要求信号は最終的に出力ポ
ートリソース割当器37に達して処理され、出力ポート
リソース割当器は線路39と40を介して適切なアクノ
リッジ信号を送出し、アクノリッジ信号は利用可能な帯
域幅に基づいて、決められた速度で記憶装置からデータ
を送出させる。
【0028】
【発明の効果】前述のように、帯域幅要求信号が待ち行
列を作る構成により、遅延する可能性の低い、より効果
的な装置が提供できることが分かる。
列を作る構成により、遅延する可能性の低い、より効果
的な装置が提供できることが分かる。
【0029】本発明の範囲を逸脱することなく、前述の
構成を種々変形することができる。たとえば、適切なバ
ッファスレッショルディング方法および装置であればど
のようなものでも用いることができる。さらに、本実施
例において、適切な記憶装置を具備した数多くの入力ソ
ースを設けることができる。
構成を種々変形することができる。たとえば、適切なバ
ッファスレッショルディング方法および装置であればど
のようなものでも用いることができる。さらに、本実施
例において、適切な記憶装置を具備した数多くの入力ソ
ースを設けることができる。
【図1】入力ポートサーバと出力ポートサーバを有する
スイッチのブロック図である。
スイッチのブロック図である。
【図2】帯域幅割当メカニズムを示すブロック図であ
る。
る。
【図3】複数のしきい値を有するバッファ記憶装置の略
図である。
図である。
【図4】本発明の別の実施例によるATM通信方式を略
示したブロック図である。
示したブロック図である。
A〜Z バッファ記憶装置 2〜4 入力ポートサーバ 8 出力ポートサーバ 15 コンパレータ 16 帯域幅割当テーブル 19 帯域幅割当器 24 入力ポート 31 入力ポートリソース割当器 35 待ち行列記憶装置 37 出力ポートリソース割当器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドリュー ティモシー ヘイター イギリス国 サウザンプトン ビターン パーク コブデン ガーデンス 3 (72)発明者 サイモン ポール デイヴィス イギリス国 ハンプシャー ロムジー ウ ェスターリング 17 (72)発明者 ヴォルフガング フィッシャー ドイツ連邦共和国 ゲルメリング エリカ シュトラーセ 18デー (72)発明者 トーマス ワースター ドイツ連邦共和国 ミュンヘン ベルグラ ート シュトラーセ 24
Claims (9)
- 【請求項1】 複数の入力ポートと複数の出力ポートを
有するATMスイッチを有し、その各入力ポートは入力
ポートサ−バからデータの供給を受け、その各出力ポー
トは出力ポートサーバにデータを供給するように構成さ
れており、入力ポートサーバはそれぞれ複数のバッファ
記憶装置を有し、1つのバッファ記憶装置は各出力ポー
ト毎に対応しており、前記出力ポートのデータはスイッ
チを介して前記出力ポートへ伝送され、入力ポートサー
バ内の各バッファ記憶装置はデ−タを送信する前に出力
ポートサーバと通信して問い合わせるように構成されて
おり、それによって出力ポートサーバのデータ処理容量
を利用可能か否かを決定し、ピ−クデータトラヒック期
間中のATMスイッチ動作を可能にすることを特徴とす
るATM通信装置。 - 【請求項2】 問い合わせは共働するバッファ記憶装置
に関して入力ポートサーバからの帯域幅要求信号と、利
用可能な容量がある場合に出力ポートサーバからのアク
ノリッジ信号とから構成され、前記要求信号はスイッチ
を介してバッファ記憶装置が出力ポートサーバと通信す
る出力ポートサーバヘ供給され、前記アクノリッジ信号
に応答してデータはバッファ記憶装置からスイッチを介
して出力ポートへ伝送される請求項1記載の装置。 - 【請求項3】 ATMデータトラヒックはフレーム構成
で伝送され、各フレームは複数のセルを有し、フレーム
マーカの最後は各フレームの最後のセルで伝送され、要
求信号は各フレームの最初のセル、すなわちフレームマ
ーカの最後を含むセルに後続するセルで送信される請求
項1または2記載の装置。 - 【請求項4】 要求セルは平均のフレーム長、すなわち
フレームの平均データ容量に基づく帯域幅割当てを要求
するように構成されている請求項3記載の装置。 - 【請求項5】 要求信号はバッファ記憶装置に順次記憶
されたデータに依存して送信される請求項1または2記
載の装置。 - 【請求項6】 各バッファ記憶装置は複数のデータしき
い値を有し、しきい値に達すると要求信号が送出される
請求項5記載の装置。 - 【請求項7】 利用可能な帯域幅容量がない期間に受信
された帯域幅要求のための待ち行列装置を有し、該待ち
行列装置は容量が利用可能になった場合に所定の順序で
要求を送出するように構成される請求項1から6までの
いずれか1項記載の装置。 - 【請求項8】 送出の順序は着信順になされる請求項7
記載の装置。 - 【請求項9】 優先送出装置は待ち行列をなす各要求に
属するデータのキャラクターに依存して決められる待ち
行列をなす要求のために設けられている請求項7記載の
装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9309468.8 | 1993-05-07 | ||
GB939309468A GB9309468D0 (en) | 1993-05-07 | 1993-05-07 | Improvements in or relating to asynchronous transfer mode communication systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0715444A true JPH0715444A (ja) | 1995-01-17 |
JP3497556B2 JP3497556B2 (ja) | 2004-02-16 |
Family
ID=10735122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09356994A Expired - Fee Related JP3497556B2 (ja) | 1993-05-07 | 1994-05-02 | 非同期転送モード通信装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5448559A (ja) |
EP (1) | EP0624015B1 (ja) |
JP (1) | JP3497556B2 (ja) |
AT (1) | ATE240620T1 (ja) |
CA (1) | CA2119205C (ja) |
DE (1) | DE69432655T2 (ja) |
GB (1) | GB9309468D0 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002533996A (ja) * | 1998-12-22 | 2002-10-08 | パワー エックス リミテッド | 近似状態制御機構 |
US6714986B2 (en) | 1995-10-26 | 2004-03-30 | Matsushita Electric Industrial, Co., Ltd. | File system for handling real-time and non-real-time data |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3044983B2 (ja) * | 1993-08-25 | 2000-05-22 | 株式会社日立製作所 | Atmスイッチングシステムのセル制御方法 |
GB2288096B (en) * | 1994-03-23 | 1999-04-28 | Roke Manor Research | Apparatus and method of processing bandwidth requirements in an ATM switch |
GB2288947B (en) * | 1994-04-20 | 1999-01-06 | Roke Manor Research | Improvements in or relating to ATM communication systems |
US6134218A (en) * | 1994-04-28 | 2000-10-17 | Pmc-Sierra (Maryland), Inc. | Many dimensional congestion detection system and method |
US5657322A (en) * | 1994-06-08 | 1997-08-12 | Alcatel N.V. | Device for the equalization of data flow |
EP0690596B1 (en) * | 1994-06-28 | 2002-05-15 | Hewlett-Packard Company, A Delaware Corporation | Method and apparatus for scheduling the transmission of cells of guaranteed-bandwidth virtual channels |
AUPM699394A0 (en) * | 1994-07-25 | 1994-08-18 | Curtin University Of Technology | Link level controlled access to available asynchronous network service |
US5923657A (en) * | 1994-08-23 | 1999-07-13 | Hitachi, Ltd. | ATM switching system and cell control method |
US5949781A (en) * | 1994-08-31 | 1999-09-07 | Brooktree Corporation | Controller for ATM segmentation and reassembly |
EP0700186B1 (en) * | 1994-08-31 | 2005-04-13 | Hewlett-Packard Company, A Delaware Corporation | Method and apparatus for regulating virtual-channel cell transmission |
DE19507569C2 (de) * | 1995-03-03 | 1997-02-13 | Siemens Ag | Schaltungsanordnung zur Aufnahme und Weiterleitung von Nachrichtenzellen durch eine ATM-Kommunikationseinrichtung |
WO1996027965A1 (en) * | 1995-03-08 | 1996-09-12 | Oxford Brookes University | Broadband swithing network |
EP0813783A1 (en) | 1995-03-08 | 1997-12-29 | Oxford Brookes University | Broadband switching system |
WO1996027964A1 (en) | 1995-03-08 | 1996-09-12 | Oxford Brookes University | Broadband switching system |
US5623492A (en) * | 1995-03-24 | 1997-04-22 | U S West Technologies, Inc. | Methods and systems for managing bandwidth resources in a fast packet switching network |
GB9514206D0 (en) | 1995-07-12 | 1995-09-13 | British Telecomm | Rate controller |
US5822540A (en) | 1995-07-19 | 1998-10-13 | Fujitsu Network Communications, Inc. | Method and apparatus for discarding frames in a communications device |
AU6502696A (en) * | 1995-07-19 | 1997-02-18 | Fujitsu Limited | Priority arbitration for point-to-point and multipoint transmission |
JPH09121217A (ja) * | 1995-08-23 | 1997-05-06 | Fujitsu Ltd | バースト転送方法 |
AU6970896A (en) | 1995-09-14 | 1997-04-01 | Ascom Nexion Inc. | Transmitter controlled flow control for buffer allocation in wide area atm networks |
FR2740283B1 (fr) * | 1995-10-24 | 1997-12-19 | Thomson Csf | Dispositif de regulation du flux de cellules atm au sein d'un brasseur atm |
DE19540160C2 (de) * | 1995-10-27 | 2000-05-31 | Andreas Kirstaedter | Verfahren zur Koordinierung über serielle Leitungen von eingangsgepufferten ATM Vermittlungseinrichtungen zur Vermeidung von Ausgangsblockierungen |
US5644575A (en) * | 1995-12-06 | 1997-07-01 | Dsc Communications Corporation | Managing memory within a local telecommunications network |
AU709365B2 (en) * | 1996-01-09 | 1999-08-26 | British Telecommunications Public Limited Company | A service multiplexer |
US5991298A (en) | 1996-01-16 | 1999-11-23 | Fujitsu Network Communications, Inc. | Reliable and flexible multicast mechanism for ATM networks |
US5790545A (en) * | 1996-03-14 | 1998-08-04 | Motorola Inc. | Efficient output-request packet switch and method |
US6212182B1 (en) * | 1996-06-27 | 2001-04-03 | Cisco Technology, Inc. | Combined unicast and multicast scheduling |
US6442172B1 (en) | 1996-07-11 | 2002-08-27 | Alcatel Internetworking, Inc. | Input buffering and queue status-based output control for a digital traffic switch |
US5768257A (en) | 1996-07-11 | 1998-06-16 | Xylan Corporation | Input buffering/output control for a digital traffic switch |
FR2751160B1 (fr) * | 1996-07-12 | 1998-10-30 | Thomson Csf | Procede de detection de congestion amont au sein d'un commutateur atm a architecture repartie et memorisation en entree |
US5748905A (en) | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
US6229812B1 (en) * | 1996-10-28 | 2001-05-08 | Paxonet Communications, Inc. | Scheduling techniques for data cells in a data switch |
CA2281691A1 (en) * | 1996-11-08 | 1998-05-14 | Brian Alleyne | Method and apparatus for detecting disabled physical devices and deleting undeliverable cells |
US6078577A (en) * | 1996-11-21 | 2000-06-20 | Motorola, Inc. | System and method for packet data communication |
US5953335A (en) * | 1997-02-14 | 1999-09-14 | Advanced Micro Devices, Inc. | Method and apparatus for selectively discarding packets for blocked output queues in the network switch |
KR100212064B1 (ko) | 1997-05-21 | 1999-08-02 | 윤종용 | 2n X n 다중화 스위치 구조 |
US6088728A (en) * | 1997-06-11 | 2000-07-11 | Oracle Corporation | System using session data stored in session data storage for associating and disassociating user identifiers for switching client sessions in a server |
US6243751B1 (en) * | 1997-06-11 | 2001-06-05 | Oracle Corporation | Method and apparatus for coupling clients to servers |
US6393483B1 (en) * | 1997-06-30 | 2002-05-21 | Adaptec, Inc. | Method and apparatus for network interface card load balancing and port aggregation |
GB2327317B (en) | 1997-07-11 | 2002-02-13 | Ericsson Telefon Ab L M | Access control and resourse reservation in a communications network |
KR100233091B1 (ko) * | 1997-10-23 | 1999-12-01 | 윤종용 | 에이티엠 트래픽 제어장치 및 방법 |
US6934253B2 (en) * | 1998-01-14 | 2005-08-23 | Alcatel | ATM switch with rate-limiting congestion control |
US6594240B1 (en) * | 1998-05-22 | 2003-07-15 | Lucent Technologies Inc. | Methods and apparatus for random backoff based access priority in a communications system |
IL125271A0 (en) * | 1998-07-08 | 1999-03-12 | Galileo Technology Ltd | Head of line blocking |
US6496504B1 (en) * | 1998-08-06 | 2002-12-17 | Ricoh Company, Ltd. | Smart allocation of bandwidth for multiple independent calls on a digital network |
FR2784468B1 (fr) * | 1998-10-08 | 2000-12-15 | Cit Alcatel | Matrice de commutation atm comportant un noyau optique passif |
US9239763B2 (en) | 2012-09-28 | 2016-01-19 | Oracle International Corporation | Container database |
US6445711B1 (en) | 1999-04-23 | 2002-09-03 | Sony Corporation | Method of and apparatus for implementing and sending an asynchronous control mechanism packet used to control bridge devices within a network of IEEE STD 1394 serial buses |
US6909715B1 (en) * | 1999-08-31 | 2005-06-21 | Broadcom Corporation | Method and apparatus for the reduction of upstream request processing latency in a cable modem termination system |
GB2354133A (en) * | 1999-08-31 | 2001-03-14 | Mitel Corp | Multimedia QOS |
US6625155B1 (en) * | 1999-09-28 | 2003-09-23 | Lucent Technologies Inc. | Model-based admission control adjustment in data networks |
US7042906B2 (en) * | 2001-03-28 | 2006-05-09 | Brilliant Optical Networks | Method to control a special class of OBS/LOBS and other burst switched network devices |
US20030046398A1 (en) * | 2001-08-29 | 2003-03-06 | Charles Buckley | Method and system for managing a plurality of console devices in a network |
WO2004032437A2 (en) * | 2002-10-02 | 2004-04-15 | Cisco Technology, Inc. | Method and apparatus for processing superframes using an arbitration system |
US7415470B2 (en) * | 2004-08-12 | 2008-08-19 | Oracle International Corporation | Capturing and re-creating the state of a queue when migrating a session |
US7502824B2 (en) * | 2004-08-12 | 2009-03-10 | Oracle International Corporation | Database shutdown with session migration |
DE102004062116B3 (de) * | 2004-12-23 | 2006-05-11 | Ab Skf | Lageranordnung für einen Computertomographen |
US7480304B2 (en) * | 2004-12-29 | 2009-01-20 | Alcatel Lucent | Predictive congestion management in a data communications switch using traffic and system statistics |
US9176772B2 (en) * | 2005-02-11 | 2015-11-03 | Oracle International Corporation | Suspending and resuming of sessions |
US8549038B2 (en) | 2009-06-15 | 2013-10-01 | Oracle International Corporation | Pluggable session context |
US10469404B1 (en) * | 2014-05-12 | 2019-11-05 | Google Llc | Network multi-level rate limiter |
US10289617B2 (en) | 2015-12-17 | 2019-05-14 | Oracle International Corporation | Accessing on-premise and off-premise datastores that are organized using different application schemas |
US10387387B2 (en) | 2015-12-17 | 2019-08-20 | Oracle International Corporation | Enabling multi-tenant access to respective isolated data sets organized using different application schemas |
US10303894B2 (en) | 2016-08-31 | 2019-05-28 | Oracle International Corporation | Fine-grained access control for data manipulation language (DML) operations on relational data |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5285445A (en) * | 1987-12-17 | 1994-02-08 | U.S. Philips Corporation | Switching network and switching network control for a switching node in a wideband transmission system |
EP0388951A3 (en) * | 1989-03-23 | 1992-07-22 | Nec Corporation | Call control with transmission priority in a packet communication network of an atm type |
JPH03182140A (ja) * | 1989-12-11 | 1991-08-08 | Mitsubishi Electric Corp | 共通バッファ形交換装置 |
CA2038646C (en) * | 1990-03-20 | 1995-02-07 | Katsumi Oomuro | Atm communication system with optimal traffic control by changing the allocated bandwidth |
US5303078A (en) * | 1990-12-18 | 1994-04-12 | Bell Communications Research, Inc. | Apparatus and method for large scale ATM switching |
US5179556A (en) * | 1991-08-02 | 1993-01-12 | Washington University | Bandwidth management and congestion control scheme for multicast ATM networks |
US5291481A (en) * | 1991-10-04 | 1994-03-01 | At&T Bell Laboratories | Congestion control for high speed packet networks |
-
1993
- 1993-05-07 GB GB939309468A patent/GB9309468D0/en active Pending
-
1994
- 1994-03-08 AT AT94103484T patent/ATE240620T1/de not_active IP Right Cessation
- 1994-03-08 EP EP94103484A patent/EP0624015B1/en not_active Expired - Lifetime
- 1994-03-08 DE DE69432655T patent/DE69432655T2/de not_active Expired - Fee Related
- 1994-03-16 CA CA002119205A patent/CA2119205C/en not_active Expired - Fee Related
- 1994-05-02 US US08/235,926 patent/US5448559A/en not_active Expired - Fee Related
- 1994-05-02 JP JP09356994A patent/JP3497556B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6714986B2 (en) | 1995-10-26 | 2004-03-30 | Matsushita Electric Industrial, Co., Ltd. | File system for handling real-time and non-real-time data |
JP2002533996A (ja) * | 1998-12-22 | 2002-10-08 | パワー エックス リミテッド | 近似状態制御機構 |
Also Published As
Publication number | Publication date |
---|---|
DE69432655T2 (de) | 2004-03-18 |
US5448559A (en) | 1995-09-05 |
CA2119205A1 (en) | 1994-11-08 |
CA2119205C (en) | 2004-02-17 |
GB9309468D0 (en) | 1993-06-23 |
EP0624015B1 (en) | 2003-05-14 |
ATE240620T1 (de) | 2003-05-15 |
EP0624015A2 (en) | 1994-11-09 |
JP3497556B2 (ja) | 2004-02-16 |
EP0624015A3 (en) | 2001-10-10 |
DE69432655D1 (de) | 2003-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3497556B2 (ja) | 非同期転送モード通信装置 | |
US5577035A (en) | Apparatus and method of processing bandwidth requirements in an ATM switch | |
US5014265A (en) | Method and apparatus for congestion control in a data network | |
KR100812750B1 (ko) | 공유 메모리 스위치에서 풀 스타베이션을 감소시키는 장치및 방법 | |
EP0678997B1 (en) | Improvements in or relating to ATM communication systems | |
US5629928A (en) | Dynamic fair queuing to support best effort traffic in an ATM network | |
US6292492B1 (en) | Efficient method and apparatus for allocating memory space used for buffering cells received on several connections in an asynchronous transfer mode (ATM) switch | |
US5787071A (en) | Hop-by-hop flow control in an ATM network | |
JP2783469B2 (ja) | パケット伝送ネットワークにおけるウィンドウサイズの調整方法及び装置 | |
EP0706297A1 (en) | Method for operating traffic congestion control in a data communication network and system for implementing said method | |
EP0297629A2 (en) | Communications systems | |
JPH08331154A (ja) | 最大−最小公平割当を行うパケット交換ネットワーク用混雑制御システムおよび方法 | |
US6249819B1 (en) | Method for flow controlling ATM traffic | |
JPH10243000A (ja) | スイッチングフロー制御 | |
EP0838970B1 (en) | Method for shared memory management in network nodes | |
JP2002198993A (ja) | パケットスイッチ | |
GB2272820A (en) | Improvements in or relating to asynchronous transfer mode communication systems | |
JPH11510009A (ja) | 割付型並びに動的交換機フロー制御 | |
Ramamurthy et al. | A congestion control framework for BISDN using distributed source control | |
KR100226430B1 (ko) | 다중 포트 이더넷-비동기 전송모드 라우터의 동적 버퍼 할당및 관리 방법 | |
JP2002368799A (ja) | 帯域制御装置 | |
Bian et al. | Dynamic Flow Switching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031023 |
|
LAPS | Cancellation because of no payment of annual fees |