JP2002533996A - 近似状態制御機構 - Google Patents
近似状態制御機構Info
- Publication number
- JP2002533996A JP2002533996A JP2000590347A JP2000590347A JP2002533996A JP 2002533996 A JP2002533996 A JP 2002533996A JP 2000590347 A JP2000590347 A JP 2000590347A JP 2000590347 A JP2000590347 A JP 2000590347A JP 2002533996 A JP2002533996 A JP 2002533996A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- data packet
- peripheral
- processing system
- empty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
- H04L2012/5682—Threshold; Watermark
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Vehicle Body Suspensions (AREA)
- Paper (AREA)
- Electrophonic Musical Instruments (AREA)
- Multi Processors (AREA)
- Glass Compositions (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Surgical Instruments (AREA)
Abstract
(57)【要約】
中央制御装置と、各々の周辺制御装置が周辺のデータパケット源から受信した情報のパケットを記憶する少なくとも一つの待ち行列を組み入れる多数の周辺制御装置とを有するデータパケット処理システム。各周辺制御装置内の各待ち行列は、対応する待ち行列のサイズの近似状態を中央制御装置に知らせることに適応した待ち行列サイズ検出論理を含んでいる。近似状態のスケールは、ｅｍｐｔｙ（空）と、ｎｅａｒｌｙ ｅｍｐｔｙ（殆ど空）と、ａｃｔｉｖｅ（活動中）と、ｂｕｓｙ（繁忙）と、ｖｅｒｙ ｂｕｓｙ（非常に繁忙）と、ｎｅａｒｌｙｆｕｌｌ（ほぼ満杯）と、ｆｕｌｌ（満杯）とになるように構成されている。
Description
【０００１】 （技術分野） 本発明は、データ処理システムに関し、特に中央制御装置の
制御下で動作する周辺制御装置によるデータパケットの処理に関する。 （従
来技術） このようなシステムの一例は、周辺制御装置が交換機を介してのデー
タパケットの通過に先立って待ち行列にパケットを格納してデータパケットの送
受信を処理するデータ交換機（国際特許出願ＰＣＴ／ＧＢ９９／０３７４８に記
載されたようなもの）であろう。中央制御装置は、一般に待ち行列サイズをでき
るだけ小さくしておくことを目標にしながら、この交換機内の接続をどの様に生
成するかを左右するために待ち行列のサイズに関する情報を使用する。このよう
なシステムでは、発信源と宛て先の１対ごとに別の待ち行列があり、パケットの
異なる優先順位に対して別々の待ち行列があり得るので、追跡すべき待ち行列の
数は非常に大きくなる可能性がある。中央制御装置内にこれらの待ち行列の各々
の正確なサイズのコピーを保持することは、中央制御装置の実現上の空間的制約
から不可能になることがある。
制御下で動作する周辺制御装置によるデータパケットの処理に関する。 （従
来技術） このようなシステムの一例は、周辺制御装置が交換機を介してのデー
タパケットの通過に先立って待ち行列にパケットを格納してデータパケットの送
受信を処理するデータ交換機（国際特許出願ＰＣＴ／ＧＢ９９／０３７４８に記
載されたようなもの）であろう。中央制御装置は、一般に待ち行列サイズをでき
るだけ小さくしておくことを目標にしながら、この交換機内の接続をどの様に生
成するかを左右するために待ち行列のサイズに関する情報を使用する。このよう
なシステムでは、発信源と宛て先の１対ごとに別の待ち行列があり、パケットの
異なる優先順位に対して別々の待ち行列があり得るので、追跡すべき待ち行列の
数は非常に大きくなる可能性がある。中央制御装置内にこれらの待ち行列の各々
の正確なサイズのコピーを保持することは、中央制御装置の実現上の空間的制約
から不可能になることがある。
【０００２】 以上の問題に取り組むことが本発明の目的である。
【０００３】 （発明の開示） 本発明によれば、中央制御装置と、各々の周辺制御装置がこの周辺制御装置に
接続された周辺のデータパケット源から受信した情報のパケットを記憶する少な
くとも一つの待ち行列記憶部を含む複数の周辺制御装置とを有するデータパケッ
ト処理システムであって、対応する待ち行列のサイズの近似状態を前記中央制御
装置に知らせることに適応した待ち行列サイズ検出論理が各周辺制御装置内の各
待ち行列に関連付けられていることを特徴とする前記データパケット処理システ
ムが提供される。
接続された周辺のデータパケット源から受信した情報のパケットを記憶する少な
くとも一つの待ち行列記憶部を含む複数の周辺制御装置とを有するデータパケッ
ト処理システムであって、対応する待ち行列のサイズの近似状態を前記中央制御
装置に知らせることに適応した待ち行列サイズ検出論理が各周辺制御装置内の各
待ち行列に関連付けられていることを特徴とする前記データパケット処理システ
ムが提供される。
【０００４】 前述のデータ交換機の場合、中央制御装置が周辺制御装置内の待ち行列の正確
なサイズを知ることは実際には必要でなく、スケジューリングとアービトレーシ
ョン（ａｒｂｉｔｒａｔｉｏｎ）の決定の根拠とするためには、「Ｅｍｐｔｙ（
空）」、「Ｎｅａｒｌｙ Ｅｍｐｔｙ（殆ど空）」、「Ａｃｔｉｖｅ（活動中）
」、「Ｂｕｓｙ（繁忙）」、「Ｖｅｒｙ Ｂｕｓｙ（非常に繁忙）」、「Ｎｅａ
ｒｌｙ Ｆｕｌｌ（殆ど満杯）」、「Ｆｕｌｌ（満杯）」のラインに沿った近似
的なスケールで十分であろう。状態のこの制限された数をディジタル論理で表す
ことは、待ち行列の正確で精密なサイズを表すことよりも、中央制御装置内に必
要とする空間は遙かに小さくなる。正確な待ち行列サイズと近似的な待ち行列サ
イズとの間の写像（マッピング）は、各周辺制御装置で行われ、これらの周辺装
置の各々は遙かに小数の管理すべき待ち行列を持っており、したがって状態と写
像情報を保持するために必要とされる論理のサイズは前述の問題のものよりも小
さくなる。
なサイズを知ることは実際には必要でなく、スケジューリングとアービトレーシ
ョン（ａｒｂｉｔｒａｔｉｏｎ）の決定の根拠とするためには、「Ｅｍｐｔｙ（
空）」、「Ｎｅａｒｌｙ Ｅｍｐｔｙ（殆ど空）」、「Ａｃｔｉｖｅ（活動中）
」、「Ｂｕｓｙ（繁忙）」、「Ｖｅｒｙ Ｂｕｓｙ（非常に繁忙）」、「Ｎｅａ
ｒｌｙ Ｆｕｌｌ（殆ど満杯）」、「Ｆｕｌｌ（満杯）」のラインに沿った近似
的なスケールで十分であろう。状態のこの制限された数をディジタル論理で表す
ことは、待ち行列の正確で精密なサイズを表すことよりも、中央制御装置内に必
要とする空間は遙かに小さくなる。正確な待ち行列サイズと近似的な待ち行列サ
イズとの間の写像（マッピング）は、各周辺制御装置で行われ、これらの周辺装
置の各々は遙かに小数の管理すべき待ち行列を持っており、したがって状態と写
像情報を保持するために必要とされる論理のサイズは前述の問題のものよりも小
さくなる。
【０００５】 （実施形態） 本発明は、添付図面に関連して読まれるべき一実施形態の下記の説明から更に
容易に理解されるであろう。
容易に理解されるであろう。
【０００６】 図１は、周辺制御装置ＰＥ１〜ＰＥＮと中央制御装置ＣＣとの間の相互接続を
示す。典型的には、周辺制御装置ＰＥ１〜ＰＥＮは、同時係属中の国際特許出願
ＰＣＴ／ＧＢ９９／０３７４８の入力ルータとそれに対応する出力ルータとに等
しいが、これに対して中央制御装置ＣＣは、通話路駆動装置に等しい。動作時に
周辺制御装置は、優先順位で分けられた仮想出力待ち行列内に情報の入パケット
を組み入れる。中央制御装置は、交換機の接続を割り当てる際にスケジューリン
グ／アービトレーション機能が効率的に実行できるように待ち行列のレベル（各
待ち行列に格納されたパケットの数）を知る必要がある。
示す。典型的には、周辺制御装置ＰＥ１〜ＰＥＮは、同時係属中の国際特許出願
ＰＣＴ／ＧＢ９９／０３７４８の入力ルータとそれに対応する出力ルータとに等
しいが、これに対して中央制御装置ＣＣは、通話路駆動装置に等しい。動作時に
周辺制御装置は、優先順位で分けられた仮想出力待ち行列内に情報の入パケット
を組み入れる。中央制御装置は、交換機の接続を割り当てる際にスケジューリン
グ／アービトレーション機能が効率的に実行できるように待ち行列のレベル（各
待ち行列に格納されたパケットの数）を知る必要がある。
【０００７】 各周辺制御装置内には、正確な状態カウンタＰＳ１と近似状態論理ＡＳ１と状
態増加／減少論理ＳＩＤＬ１とパケット制御論理ＣＬ１とが入っている。正確な
状態カウンタＰＳと近似状態論理ＡＳは、図２に概略形式で示されている。
態増加／減少論理ＳＩＤＬ１とパケット制御論理ＣＬ１とが入っている。正確な
状態カウンタＰＳと近似状態論理ＡＳは、図２に概略形式で示されている。
【０００８】 図２は、単一の待ち行列に関する周辺制御装置の待ち行列状態制御論理ＰＳを
示す。この待ち行列状態制御論理は、関連する待ち行列の正確な待ち行列サイズ
を保持するレジスタＰＲからなる。この正確な状態レジスタＰＲは、増加／減少
論理と近似状態制御論理ＡＳとに情報を送る。各スイッチング・クロック・サイ
クルでの正確な待ち行列レジスタＰＲの状態は、対応する周辺制御装置内の関連
する入力待ち行列の実際の状態を定義する。
示す。この待ち行列状態制御論理は、関連する待ち行列の正確な待ち行列サイズ
を保持するレジスタＰＲからなる。この正確な状態レジスタＰＲは、増加／減少
論理と近似状態制御論理ＡＳとに情報を送る。各スイッチング・クロック・サイ
クルでの正確な待ち行列レジスタＰＲの状態は、対応する周辺制御装置内の関連
する入力待ち行列の実際の状態を定義する。
【０００９】 この待ち行列状態制御論理は、レジスタＰＲ内に保持された正確なカウントが
、リードＰＩ上の命令によって示されるように各パケットが周辺制御装置に到着
する度に増加器ＩＮＣによって１だけ増加させられ、ＰＯ上の命令によって示さ
れるように各パケットが周辺制御装置から出て行く度に減少器ＤＥＣによって１
だけ減少させられるといった動作を行う。
、リードＰＩ上の命令によって示されるように各パケットが周辺制御装置に到着
する度に増加器ＩＮＣによって１だけ増加させられ、ＰＯ上の命令によって示さ
れるように各パケットが周辺制御装置から出て行く度に減少器ＤＥＣによって１
だけ減少させられるといった動作を行う。
【００１０】 マルチプレクサＭＵＸＩ、ＭＵＸＤは、命令ＰＩ、ＰＯが存在するときはそれ
ぞれ増加器ＩＮＣ、減少器ＤＥＣの出力を通過させ、あるいはこれらの命令ＰＩ
、ＰＯが存在しないときは直接、待ち行列状態レジスタＰＲからの出力を通過さ
せることによって動作する。
ぞれ増加器ＩＮＣ、減少器ＤＥＣの出力を通過させ、あるいはこれらの命令ＰＩ
、ＰＯが存在しないときは直接、待ち行列状態レジスタＰＲからの出力を通過さ
せることによって動作する。
【００１１】 正確なカウントＰＣはまた、Ｅｍｐｔｙ（空き）Ｅ（すなわち、カウント＝０
）、Ｎｅａｒｌｙ Ｅｍｐｔｙ（殆ど空き）ＮＥ（すなわち、カウント＞０）、
Ａｃｔｉｖｅ（活動中）Ａ（すなわち、カウント＞しきい値１）、Ｂｕｓｙ（繁
忙）Ｂ（すなわち、カウント＞しきい値２）、Ｖｅｒｙ Ｂｕｓｙ（非常に繁忙
）ＶＢ（すなわち、カウント＞しきい値３）、Ｎｅａｒｌｙ Ｆｕｌｌ（ほぼ満
杯）ＮＦ（すなわち、カウント＞しきい値４）、Ｆｕｌｌ（満杯）Ｆ（すなわち
、カウント＝最大）という７個のしきい値を検出するように構成された近似状態
マシンＡＳにも適用される。
）、Ｎｅａｒｌｙ Ｅｍｐｔｙ（殆ど空き）ＮＥ（すなわち、カウント＞０）、
Ａｃｔｉｖｅ（活動中）Ａ（すなわち、カウント＞しきい値１）、Ｂｕｓｙ（繁
忙）Ｂ（すなわち、カウント＞しきい値２）、Ｖｅｒｙ Ｂｕｓｙ（非常に繁忙
）ＶＢ（すなわち、カウント＞しきい値３）、Ｎｅａｒｌｙ Ｆｕｌｌ（ほぼ満
杯）ＮＦ（すなわち、カウント＞しきい値４）、Ｆｕｌｌ（満杯）Ｆ（すなわち
、カウント＝最大）という７個のしきい値を検出するように構成された近似状態
マシンＡＳにも適用される。
【００１２】 各しきい値が超えられる度に、増加ＣＣＩ命令または減少ＣＣＤ命令が中央制
御装置ＣＣに送られ、この中央制御装置ＣＣは、Ｅｍｐｔｙ（空き）Ｅ、Ｎｅａ
ｒｌｙ Ｅｍｐｔｙ（殆ど空き）ＮＥ、Ａｃｔｉｖｅ（活動中）Ａ、Ｂｕｓｙ（
繁忙）Ｂ、Ｖｅｒｙ Ｂｕｓｙ（非常に繁忙）ＶＢ、Ｎｅａｒｌｙ Ｆｕｌｌ（
ほぼ満杯）ＮＦ、Ｆｕｌｌ（満杯）Ｆの対応する周辺装置待ち行列状態制御論理
内に生成された近似状態条件をその近似状態論理ＣＣＡＳＬ内に模写する。
御装置ＣＣに送られ、この中央制御装置ＣＣは、Ｅｍｐｔｙ（空き）Ｅ、Ｎｅａ
ｒｌｙ Ｅｍｐｔｙ（殆ど空き）ＮＥ、Ａｃｔｉｖｅ（活動中）Ａ、Ｂｕｓｙ（
繁忙）Ｂ、Ｖｅｒｙ Ｂｕｓｙ（非常に繁忙）ＶＢ、Ｎｅａｒｌｙ Ｆｕｌｌ（
ほぼ満杯）ＮＦ、Ｆｕｌｌ（満杯）Ｆの対応する周辺装置待ち行列状態制御論理
内に生成された近似状態条件をその近似状態論理ＣＣＡＳＬ内に模写する。
【００１３】 このシステムの２つの主要な利点は下記の通りである。 １． 中央に保持されるために必要な情報の量は、著しく削減され、そうでない
場合に可能であるシステムよりも大きなシステムの作成を可能にする。 ２． 中央制御装置内に「実際の」待ち行列サイズが存在しないことは、更に大
きな拡張性を与える。この中央制御装置は、最大１００パケットまでの待ち行列
サイズを処理する周辺制御装置を使って設計されたシステム用に使用可能であり
、また周辺制御装置が何百万のパケットの待ち行列を処理するシステム用に使用
可能であろう。正確な状態と近似状態間の写像を定義するのは周辺制御装置であ
るから、中央制御装置は、最大待ち行列サイズをより大きく、あるいはより小さ
く実現するように変更される必要がない。
場合に可能であるシステムよりも大きなシステムの作成を可能にする。 ２． 中央制御装置内に「実際の」待ち行列サイズが存在しないことは、更に大
きな拡張性を与える。この中央制御装置は、最大１００パケットまでの待ち行列
サイズを処理する周辺制御装置を使って設計されたシステム用に使用可能であり
、また周辺制御装置が何百万のパケットの待ち行列を処理するシステム用に使用
可能であろう。正確な状態と近似状態間の写像を定義するのは周辺制御装置であ
るから、中央制御装置は、最大待ち行列サイズをより大きく、あるいはより小さ
く実現するように変更される必要がない。
【００１４】 本発明は代表的には、国際特許出願ＰＣＴ／ＧＢ９９／０３７４８に開示され
たタイプのデータ交換システムの出制御ユニットにその応用を見出している。
たタイプのデータ交換システムの出制御ユニットにその応用を見出している。
【００１５】 前述の近似状態制御機構は、特定の実施形態の僅かな一般化である。実際には
１６個の「近似状態」が存在し、これらは待ち行列内の情報の０〜１０２４個の
パケットに及ぶ「正確な状態」を表す。存在しないパケットのために接続を中央
制御装置が生成しようとしないということは、実際の実施形態の設計の要件であ
る。このような状況は、前述の近似状態制御機構に固有の時間遅れのせいで可能
になる。例えば中央制御装置ＣＣが待ち行列内の最終パケットのために接続を生
成するときには、ＰＥ１といった周辺制御装置がそのパケットを送出した（その
待ち行列のサイズをゼロにまで減少させる）ときからその周辺制御装置ＰＥ１の
待ち行列サイズが空になったことを中央制御装置ＣＣが発見するときまでの、す
なわちＣＣＤ命令が中央制御装置ＣＣに到達するときまでの遅延が存在する。こ
の時間の間中、中央制御装置ＣＣは、その待ち行列が空でないという誤った想定
に基づいて他の接続を生成する可能性があり、それから周辺制御装置ＰＥ１は、
その待ち行列が持っていないパケットを送出するように命令されるであろう。
１６個の「近似状態」が存在し、これらは待ち行列内の情報の０〜１０２４個の
パケットに及ぶ「正確な状態」を表す。存在しないパケットのために接続を中央
制御装置が生成しようとしないということは、実際の実施形態の設計の要件であ
る。このような状況は、前述の近似状態制御機構に固有の時間遅れのせいで可能
になる。例えば中央制御装置ＣＣが待ち行列内の最終パケットのために接続を生
成するときには、ＰＥ１といった周辺制御装置がそのパケットを送出した（その
待ち行列のサイズをゼロにまで減少させる）ときからその周辺制御装置ＰＥ１の
待ち行列サイズが空になったことを中央制御装置ＣＣが発見するときまでの、す
なわちＣＣＤ命令が中央制御装置ＣＣに到達するときまでの遅延が存在する。こ
の時間の間中、中央制御装置ＣＣは、その待ち行列が空でないという誤った想定
に基づいて他の接続を生成する可能性があり、それから周辺制御装置ＰＥ１は、
その待ち行列が持っていないパケットを送出するように命令されるであろう。
【００１６】 この問題を避ける方法は、近似状態を２つの範囲に、すなわち「Ｅｘａｃｔ（
正確）」と「Ｆｕｚｚｙ（ファジー）」とに分割することである。待ち行列サイ
ズのスケールの下端にある「正確」範囲では、正確と近似の待ち行列状態間には
１対１対応の写像が存在し、例えば３という近似状態は、その待ち行列内に正確
に３個のパケットが存在することを意味する。「ファジー」範囲では、単一の「
近似」状態は、前述のようなある範囲の異なる「正確」状態を表す。こうするこ
との利点は、いまや中央制御装置自身が、待ち行列サイズの範囲の下端（問題の
領域）にある周辺制御装置の正確な状態を追跡でき、接続を生成するときに、周
辺制御装置からその動作を指示されるの待つ必要なしに、中央制御装置は直接自
分で近似状態を減少させ得るということである。これらの状況下では中央制御装
置ＣＣは、存在しないパケットのために接続を生成することがなくなる。更に「
正確」範囲では、中央制御装置ＣＣは既に近似状態のコピーを減少させているの
で、周辺制御装置がＣＣＤ命令を送ることも必要でなくなる。これは、周辺制御
装置ＰＥ１〜ＰＥＮと中央制御装置ＣＣとの間のインタフェースに必要とされる
帯域幅を減少させる。
正確）」と「Ｆｕｚｚｙ（ファジー）」とに分割することである。待ち行列サイ
ズのスケールの下端にある「正確」範囲では、正確と近似の待ち行列状態間には
１対１対応の写像が存在し、例えば３という近似状態は、その待ち行列内に正確
に３個のパケットが存在することを意味する。「ファジー」範囲では、単一の「
近似」状態は、前述のようなある範囲の異なる「正確」状態を表す。こうするこ
との利点は、いまや中央制御装置自身が、待ち行列サイズの範囲の下端（問題の
領域）にある周辺制御装置の正確な状態を追跡でき、接続を生成するときに、周
辺制御装置からその動作を指示されるの待つ必要なしに、中央制御装置は直接自
分で近似状態を減少させ得るということである。これらの状況下では中央制御装
置ＣＣは、存在しないパケットのために接続を生成することがなくなる。更に「
正確」範囲では、中央制御装置ＣＣは既に近似状態のコピーを減少させているの
で、周辺制御装置がＣＣＤ命令を送ることも必要でなくなる。これは、周辺制御
装置ＰＥ１〜ＰＥＮと中央制御装置ＣＣとの間のインタフェースに必要とされる
帯域幅を減少させる。
【００１７】 さらに代替の実施形態が考えられる。状態が変化したときに周辺制御装置から
中央制御装置にＣＣ１命令とＣＣＤ命令とを送る代わりに、実際の状態を送るこ
とができる。これは、これら二つの装置間のインタフェースに、もしあるとして
も、ごく僅かな追加の帯域幅を必要とするだけであり、インタフェース上での誤
りの回復を遙かに単純にする。
中央制御装置にＣＣ１命令とＣＣＤ命令とを送る代わりに、実際の状態を送るこ
とができる。これは、これら二つの装置間のインタフェースに、もしあるとして
も、ごく僅かな追加の帯域幅を必要とするだけであり、インタフェース上での誤
りの回復を遙かに単純にする。
【００１８】 第１の実施形態では、もしＣＣ１命令あるいはＣＣＤ命令の劣化を引き起こす
インタフェース上の誤りが存在する（そしてこの誤りが検出される）と、この命
令は再送されなくてはならないか、あるいは再同期化が行われなくてはならない
（実際の状態が送られる）。この誤り回復手順の最中の他の誤りは、さらに他の
再送などを意味するであろう。もし誤りが検出されなければ、中央制御装置ＣＣ
と周辺制御装置ＰＥ１〜ＰＥＮとは、互いに歩調を乱すことになるであろう。
インタフェース上の誤りが存在する（そしてこの誤りが検出される）と、この命
令は再送されなくてはならないか、あるいは再同期化が行われなくてはならない
（実際の状態が送られる）。この誤り回復手順の最中の他の誤りは、さらに他の
再送などを意味するであろう。もし誤りが検出されなければ、中央制御装置ＣＣ
と周辺制御装置ＰＥ１〜ＰＥＮとは、互いに歩調を乱すことになるであろう。
【００１９】 さらに代替の実施形態では、状態に変化があるときは何時でも実際の近似状態
が送られる。もしインタフェース上に誤りが発生しても、必要とされるのは単な
る再送だけである。さらなる誤りが発生しても、その状態を回復するために必要
とされるのはさらに１回の再送だけである。さらにもし誤りが検出されなければ
、ＰＥ１といった周辺制御装置が訂正された新しい状態を更新メッセージとして
中央制御装置ＣＣに送るように、次にその周辺制御装置で状態が変化したときに
、とにかくその誤りは訂正されるであろう。
が送られる。もしインタフェース上に誤りが発生しても、必要とされるのは単な
る再送だけである。さらなる誤りが発生しても、その状態を回復するために必要
とされるのはさらに１回の再送だけである。さらにもし誤りが検出されなければ
、ＰＥ１といった周辺制御装置が訂正された新しい状態を更新メッセージとして
中央制御装置ＣＣに送るように、次にその周辺制御装置で状態が変化したときに
、とにかくその誤りは訂正されるであろう。
【図１】 本発明の一実施形態によるデータ処理システムのための周辺制御装置と中央制
御装置との間の相互接続を示す図である。
御装置との間の相互接続を示す図である。
【図２】 周辺制御装置の待ち行列状態制御論理を概略ブロック形式で示す図である。
【図３】 中央制御装置の近似状態制御論理を概略形式で示す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ハワース・ポール イギリス マンチェスター エム４ ７イ ーワイ アンコーツ バッドビー クロー ス 14 Ｆターム(参考） 5K030 GA05 HA08 JA11 KX12 KX18
Claims (8)
- 【請求項１】 中央制御装置と、各々の周辺制御装置が前記周辺制御装置に
接続された周辺のデータパケット源から受信した情報のパケットを記憶する少な
くとも一つの待ち行列を含む複数の周辺制御装置とを有するデータパケット処理
システムであって、対応する待ち行列のサイズの近似状態を前記中央制御装置に
知らせることに適応した待ち行列サイズ検出論理が各周辺制御装置内の各待ち行
列に関連付けられていることを特徴とする前記データパケット処理システム。 - 【請求項２】 前記待ち行列サイズ検出論理は、複数の待ち行列サイズしき
い値を検出して、あるしきい値が超えられたときを前記中央制御装置に知らせる
ことを特徴とする請求項１に記載のデータパケット処理システム。 - 【請求項３】 前記中央制御装置は、前記対応する周辺制御装置待ち行列サ
イズ検出論理からのしきい値超過信号に応じて、対応待ち行列サイズ検出機構を
各周辺制御装置内の各待ち行列ごとに含んでいることを特徴とする請求項２に記
載のデータパケット処理システム。 - 【請求項４】 前記近似状態しきい値は、ｅｍｐｔｙ（空）と、ｎｅａｒｌ
ｙ ｅｍｐｔｙ（殆ど空）と、ａｃｔｉｖｅ（活動中）と、ｂｕｓｙ（繁忙）と
、ｖｅｒｙ ｂｕｓｙ（非常に繁忙）と、ｎｅａｒｌｙ ｆｕｌｌ（ほぼ満杯）
と、ｆｕｌｌ（満杯）とであることを特徴とする前述の請求項のいずれかに記載
のデータパケット処理システム。 - 【請求項５】 周辺制御装置内の前記待ち行列サイズ検出論理は、待ち行列
内に一つのパケットが到着したときに増加させられ、待ち行列から一つのパケッ
トが出て行くときに減少させられる、対応待ち行列の実際のサイズを記憶する、
前記周辺制御装置内のレジスタから駆動されることを特徴とする請求項４に記載
のデータパケット処理システム。 - 【請求項６】 前記ｅｍｐｔｙ（空）しきい値とｎｅａｒｌｙ ｅｍｐｔｙ
（殆ど空）しきい値とが実際の待ち行列状態を指定することを特徴とする請求項
５に記載のデータパケット処理システム。 - 【請求項７】 しきい値が超えられたときは何時でも前記周辺制御装置から
前記実際の近似状態が送られることを特徴とする前述の請求項のいずれかに記載
のデータパケット処理システム。 - 【請求項８】 実質的に説明され添付図面に示されたデータパケット処理シ
ステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9828142.1A GB9828142D0 (en) | 1998-12-22 | 1998-12-22 | Approximate state control mechanism |
| GB9828142.1 | 1998-12-22 | ||
| PCT/GB1999/004231 WO2000038377A1 (en) | 1998-12-22 | 1999-12-14 | Approximate state control mechanism |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002533996A true JP2002533996A (ja) | 2002-10-08 |
| JP2002533996A5 JP2002533996A5 (ja) | 2007-01-25 |
Family
ID=10844656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000590347A Pending JP2002533996A (ja) | 1998-12-22 | 1999-12-14 | 近似状態制御機構 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6822965B1 (ja) |
| EP (1) | EP1142220B1 (ja) |
| JP (1) | JP2002533996A (ja) |
| KR (1) | KR20010082328A (ja) |
| CN (1) | CN1331875A (ja) |
| AT (1) | ATE244967T1 (ja) |
| AU (1) | AU1673300A (ja) |
| CA (1) | CA2353423A1 (ja) |
| DE (1) | DE69909518T2 (ja) |
| GB (1) | GB9828142D0 (ja) |
| WO (1) | WO2000038377A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460087B1 (ko) * | 2001-11-06 | 2004-12-04 | 엘지전자 주식회사 | 데이터 송수신 시 각 태스크 사이의 데이터 트래픽 제어방법 |
| EP3382918B1 (en) | 2017-03-30 | 2022-09-28 | ADVA Optical Networking SE | System and method of clock management in a packet data network |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06197120A (ja) * | 1992-12-24 | 1994-07-15 | Nippon Telegr & Teleph Corp <Ntt> | セル多重化回路 |
| JPH06268665A (ja) * | 1992-12-29 | 1994-09-22 | Korea Electron Telecommun | Ａｔｍ多重化処理装置 |
| JPH0715444A (ja) * | 1993-05-07 | 1995-01-17 | Roke Manor Res Ltd | 非同期転送モード通信装置 |
| JPH10243000A (ja) * | 1997-02-19 | 1998-09-11 | Telefon Ab L M Ericsson | スイッチングフロー制御 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2288096B (en) * | 1994-03-23 | 1999-04-28 | Roke Manor Research | Apparatus and method of processing bandwidth requirements in an ATM switch |
| US6490248B1 (en) * | 1995-09-18 | 2002-12-03 | Kabushiki Kaisha Toshiba | Packet transfer device and packet transfer method adaptive to a large number of input ports |
| GB9520807D0 (en) * | 1995-10-11 | 1995-12-13 | Newbridge Networks Corp | Fair queue servicing using dynamic weights |
| US5796719A (en) * | 1995-11-01 | 1998-08-18 | International Business Corporation | Traffic flow regulation to guarantee end-to-end delay in packet switched networks |
| US6307852B1 (en) * | 1998-04-09 | 2001-10-23 | Nortel Networks Limited | Rotator switch data path structures |
-
1998
- 1998-12-22 GB GBGB9828142.1A patent/GB9828142D0/en not_active Ceased
-
1999
- 1999-12-14 CN CN99814799A patent/CN1331875A/zh active Pending
- 1999-12-14 US US09/869,085 patent/US6822965B1/en not_active Expired - Lifetime
- 1999-12-14 EP EP99959604A patent/EP1142220B1/en not_active Expired - Lifetime
- 1999-12-14 WO PCT/GB1999/004231 patent/WO2000038377A1/en not_active Application Discontinuation
- 1999-12-14 JP JP2000590347A patent/JP2002533996A/ja active Pending
- 1999-12-14 KR KR1020017007077A patent/KR20010082328A/ko not_active Application Discontinuation
- 1999-12-14 AT AT99959604T patent/ATE244967T1/de not_active IP Right Cessation
- 1999-12-14 AU AU16733/00A patent/AU1673300A/en not_active Abandoned
- 1999-12-14 DE DE69909518T patent/DE69909518T2/de not_active Expired - Fee Related
- 1999-12-14 CA CA002353423A patent/CA2353423A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06197120A (ja) * | 1992-12-24 | 1994-07-15 | Nippon Telegr & Teleph Corp <Ntt> | セル多重化回路 |
| JPH06268665A (ja) * | 1992-12-29 | 1994-09-22 | Korea Electron Telecommun | Ａｔｍ多重化処理装置 |
| JPH0715444A (ja) * | 1993-05-07 | 1995-01-17 | Roke Manor Res Ltd | 非同期転送モード通信装置 |
| JPH10243000A (ja) * | 1997-02-19 | 1998-09-11 | Telefon Ab L M Ericsson | スイッチングフロー制御 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9828142D0 (en) | 1999-02-17 |
| DE69909518D1 (de) | 2003-08-14 |
| DE69909518T2 (de) | 2004-06-03 |
| CA2353423A1 (en) | 2000-06-29 |
| CN1331875A (zh) | 2002-01-16 |
| WO2000038377A1 (en) | 2000-06-29 |
| EP1142220B1 (en) | 2003-07-09 |
| AU1673300A (en) | 2000-07-12 |
| US6822965B1 (en) | 2004-11-23 |
| ATE244967T1 (de) | 2003-07-15 |
| KR20010082328A (ko) | 2001-08-29 |
| EP1142220A1 (en) | 2001-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU767085B2 (en) | Optimizing the transfer of data packets between LANs | |
| JP4852194B2 (ja) | デジタルデータネットワークにおけるメッセージフローを調整するシステムおよび方法 | |
| JP4358437B2 (ja) | デジタルデータネットワークにおいてメッセージ伝送をスケジューリングし、処理を行うシステムおよび方法 | |
| EP1016246B1 (en) | Network apparatus and method for reduction of system latency | |
| US7620745B2 (en) | Transferring data between a memory and peripheral units employing direct memory access control | |
| EP0797335B1 (en) | Network adapter | |
| US8009563B2 (en) | Method and system for transmit scheduling for multi-layer network interface controller (NIC) operation | |
| US7836195B2 (en) | Preserving packet order when migrating network flows between cores | |
| CA2341211A1 (en) | Intelligent network interface device and system for accelerating communication | |
| CA2310909C (en) | Packet switching apparatus and method in data network | |
| US5079764A (en) | Operation mode settable lan interconnecting apparatus | |
| JP2003536323A (ja) | スイッチシステム | |
| EP1005739A1 (en) | Shared memory management in a switched network element | |
| GB2360168A (en) | Network switch | |
| US7206880B2 (en) | Multi-protocol bus system and method of operation thereof | |
| JPH11503280A (ja) | ウインドウ比較器 | |
| JP2003527755A (ja) | ディジタル通信プロセッサ | |
| TW439373B (en) | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network | |
| JP2000517488A (ja) | Ａｔｍ網用の信頼性と柔軟性のあるマルチキャスト機構 | |
| US20040223504A1 (en) | Apparatus and method for workflow-based routing in a distributed architecture router | |
| US6442168B1 (en) | High speed bus structure in a multi-port bridge for a local area network | |
| US20100205612A1 (en) | Method and apparatus for processing protocol messages for multiple protocol instances | |
| JP2002533996A (ja) | 近似状態制御機構 | |
| US7948888B2 (en) | Network device and method for operating network device | |
| EP1175046A2 (en) | Buffer unit and switching apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |