JPH07154354A

JPH07154354A - Ｆｄｍ／ｔｄｍ変換再生中継通信方法及び装置

Info

Publication number: JPH07154354A
Application number: JP29584193A
Authority: JP
Inventors: Osamu Ichiyoshi; 修市吉
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-11-26
Filing date: 1993-11-26
Publication date: 1995-06-16
Anticipated expiration: 2014-08-30
Also published as: JP2943584B2

Abstract

(57)【要約】【目的】複数の小型局と再生中継局を用いて、相互に通
信を行うＦＤＭ／ＴＤＭ変換再生中継方法において、Ｔ
ＤＭ多重化データの同期化手段の簡易化を図る。【構成】再生中継局にＦＤＭ／ＴＤＭ変換再生装置８３
を使用し、受信装置３より入力したＦＤＭ信号をトラン
スマルチプレクサ型分波回路４に入力し、チャンネル毎
に分離する。各分離信号は、個別に設けられた復調回路
８１−１〜Ｎにて復調動作とＴＤＭフレーム信号とＴＭ
ＵＸ出力タイミング信号の時間差情報（Ｔｅ）を知りＴ
ＤＭフレーム信号に対する同期化動作をされた後ＴＤＭ
信号を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の小型局（端末
局）との間で共通の再生中継局を用いて相互に通信を行
うＦＤＭ／ＴＤＭ変換再生中継通信方法及び装置に関す
る。

【０００２】

【従来の技術】共通の再生中継局を介して複数の小型局
相互間で通信を行なう中継通信システムにおいては、最
近ＦＤＭ／ＴＤＭ変換を用いたＦＤＭ／ＴＤＭ変換再生
中継通信方法及び装置が検討されている。

【０００３】すなわち、複数の小型局に於ては、装置の
小型化、所要電力の低減のためＳＣＰＣ（Ｓｉｎｇｌｅ
ＣｈａｎｎｅｌＰｅｒＣａｒｒｉｅｒ）によるＦ
ＤＭ方式（ＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭ
ｕｌｔｉｐｌｅＡｃｃｅｓｓ，周波数分割多重）が有
利である。一方、ネットワーク内の複数の小型局から全
てのチャンネルが集まり、周波数変換をしてまた複数の
小型局へ送信する再生中継局においては、ＴＤＭ（Ｔｉ
ｍｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓ
ｓ，時分割多重）方式による送信が、ＦＤＭ方式と比較
して変換動作の容易性、共通増幅での非線形歪による混
変調干渉低減のための出力バックオフ低減化等の点で非
常に有利である。

【０００４】このため、上り回線にＦＤＭ方式、下り回
線にＴＤＭ方式を用いたＦＤＭ／ＴＤＭ変換再生中継方
法が様々提案されている。

【０００５】例えば、特開昭６３−２９４１４４号公報
にて開示されたＣＡＴＶ網における端末間通信方法や特
願昭６２−９８５６２号公報にて開示された衛星通信へ
の応用で衛星本体にてＦＤＭ／ＴＤＭ変換を行なう衛星
再生中継方法の発明がある。

【０００６】本発明は、上記ＦＤＭ／ＴＤＭ変換再生中
継衛星通信方法及び装置に関して開示されたＦＤＭ／Ｔ
ＤＭ変換再生中継方法の問題点の解決を図るため発明さ
れたものである。

【０００７】図９は、従来のＦＤＭ／ＴＤＭ変換再生中
継通信方法の構成を示したものである。

【０００８】１０は、小型局（端末局）であり、１１は
端末局の送受信アンテナ、１９は送信装置、１８は変調
器、１７は送信ベースバンド信号処理回路、１３は受信
装置、１４は復調器、１５は受信ベースバンド信号処理
回路、１６はクロック発生／同期回路とから構成されて
いる。

【０００９】９は、再生中継局であり、例えば衛星通信
の場合では通信衛星になる。ここで、１は送受信アンテ
ナ、２は分波器、３は受信装置、４はトランスマルチプ
レクサ型分波回路（ＴＭＵＸ）、５は信号内挿／復調回
路、６は時間多重回路、７は変調回路、８は送信装置で
ある。

【００１０】本図において、複数の小型局１０からは、
装置の簡単さからＳＣＰＣディジタル変調信号を周波数
分割多重（ＦＤＭ）として得られるＳＣＰＣ／ＦＤＭ信
号が送信されている。

【００１１】また、再生中継局９では、このＳＣＰＣ／
ＦＤＭ信号が、アンテナ１及び分波器２を通った後、受
信装置３にて中間周波数帯に変換された後ＦＤＭ／ＴＤ
Ｍ変換再生装置２０へ入力される。ＦＤＭ／ＴＤＭ変換
再生装置２０は、ＦＤＭ多重化された信号を、ＦＤＭク
ロックに基づいてチャンネル単位にＦＤＭ分離を行うト
ランスマルチプレクサ型分波回路４（以下、ＴＭＵＸと
呼ぶ）と、前記ＦＤＭクロックとＴＤＭクロックとの位
相差を検出し、該検出位相差に基づいて前記ＴＭＵＸの
各出力チャンネルに対して前記ＴＤＭクロックタイミン
グでの信号内挿値（以下、識別信号と呼ぶ）を算出する
と共に、前記ＴＤＭクロックの中間タイミングでの信号
内挿値（以下、ゼロ交叉信号と呼ぶ）を算出する内挿手
段と、該内挿手段からの前記識別信号についてデータ再
生を行なって復調データとして出力する復調手段を有す
ると共に、該復調データと前記ゼロ交叉信号から各小型
局１０の送信信号の送信クロックの前記ＴＤＭクロック
に対する位相誤差を検出する手段を有する内挿／復調回
路５−１〜Ｎと、前記内挿／復調回路５−１〜Ｎからの
各チャンネルの復調信号（復調データ及びクロック位相
誤差データ）を、前記復調データについてはチャンネル
によって定まる時間位置にフレーム毎に、前記クロック
位相誤差データについては所定の時間位置に一定数フレ
ーム（超フレーム）毎にチャンネルにより定まる順番で
それぞれ時分割多重する時間多重回路６とを有する。

【００１２】時間多重回路６からの時分割多重信号は、
変調回路７によって、共通搬送波で変調された後、送信
装置８、分波器２を通った後、アンテナ１により複数の
小型局１０へ送出される。各小型局１０では、復調器１
４にて時分割多重信号を復調した後、受信ベースバンド
信号処理回路１５にてフレーム及び超フレーム同期信号
を再生すると共に、クロック発生／同期回路１６によっ
て自局の送信クロック位相誤差データを再生し、このデ
ータに基づき、自己の送信クロック位相を制御してい
る。

【００１３】すなわち、小型局１０から送信される信号
内の送信クロック位相を制御することにより、再生中継
局９がその位相誤差を検出し、そのデータが再び小型局
へ送られるというループを有することでクロック同期を
確立するＦＤＭ／ＴＤＭ変換再生中継方法をとってい
た。

【００１４】次に、図１０は再生中継局９内のＦＤＭ／
ＴＤＭ変換再生装置２０の具体的構成を示したものであ
る。

【００１５】本図において、３６は局部発振器、２１は
π／２移相器、２２，２３はミキサ、２４，２５はサン
プラの機能を持つＡ／Ｄ変換器、２６はＴＭＵＸ用クロ
ック源発振器、２７，２８は分周器、２９はＴＭＵＸ型
分波回路、３０はラッチ回路、３１−１〜３１−Ｎは内
挿回路、３２はＴＤＭクロック源発振器、３３は分周
器、３４−１〜３４−Ｎは復調回路、３５は時間多重回
路である。

【００１６】ここで、本図のＴＭＵＸ型分波回路２９は
図９のＴＭＵＸ型分波回路４に、内挿回路３１−１〜３
１−Ｎと復調回路３４−１〜３４−Ｎは、図９の信号内
挿／復調回路５−１〜Ｎに、時間多重回路３５は図９の
時間多重回路６にそれぞれ対応している。

【００１７】本図において、受信された受信中間周波数
帯信号は、ＴＭＵＸ２９出力に於てチャンネル毎に分離
されＯＨｚ帯に周波数変換され、更にＦＤＭクロック
（分周器２８出力）でサンプリングされた形で出力され
る。ＴＭＵＸ２９の動作は、「ＴＤＭ−ＦＤＭＴｒａ
ｎｓｍｕｌｔｉｐｌｅｘｅｒＤｉｇｉｔａｌＰｏｌ
ｙｐｈａｓｅａｎｄＦＦＴ」（ＩＥＥＥＴｒａｎ
ｓａｃｔｉｏｎｏｎＣｏｍｍｕｎｉｃａｔｉｏｎ，ｖ
ｏｌ，ｃｏｍ−２２，Ｎｏ．９ＳＥＰＴＥＭＢＥＲ
１９７４）に詳細が示されている。

【００１８】すなわち、図１１は、図１０のＴＭＵＸ型
分波回路２９のディジタル部を示す。４０はＮチャンネ
ルのシリアル入力データをパラレル出力データに変換す
るための直並列変換回路、４１−１〜４１−Ｎは、ディ
ジタルフィルタ、４２はＦＦＴ（高速フーリエ変換）回
路である。

【００１９】このＮ個のディジタルフィルタ４１−１〜
４１−ＮとＦＦＴ回路４２によるトランスマルチプレク
サ方式によりＦＤＭクロックを用いて受信中間周波数帯
ＦＤＭ信号を分離している。すなわち、受信中間周波数
帯ＦＤＭ信号の各ＦＤＭチャンネルは、ＦＤＭクロック
周波数単位でチャンネル化されており、トランスマルチ
プレクサ方式では、図１２で示すような△ｆ（クロック
周波数）ステップで第１〜第ＮのＦＤＭチャンネルを完
全ディジタル信号処理で分離する。ＴＭＵＸ２９は、本
質的に複素信号処理であり、各チャンネル出力は実部及
び虚部信号より成る。また、図１２より明らかなよう
に、各ＦＤＭチャネルは、周波数軸上で完全に分離され
ているので、小型局からの送信キャリアの周波数が正し
ければチャネル間干渉は発生しない。ところが、一般に
各チャンネルのデータ速度と、ＦＤＭクロックは、周波
数的にも位相的にも非同期の関係にある。

【００２０】従って、ＦＤＭ／ＴＤＭ変換を行うために
は、データ速度に一致したＴＤＭクロックでサンプルし
直さなければならない。このために、信号内挿を行う事
が必要となる。信号内挿を行うためには、内挿すべきタ
イミング、即ち、図１０におけるＴＤＭクロック（クロ
ック発振器３２の出力）と、ＴＭＵＸ２９の出力データ
列のタイミング、即ちＦＤＭクロック（分周器２８出
力）との時間差（位相差）を知る事が必要である。この
時間差は分周器２８及び２７の内容をラッチ回路３０を
用いてＴＤＭクロックでラッチする事によって簡単に検
出できる。

【００２１】図１３は、図１０に示された内挿回路３１
の詳細を示したものである。５０はシフトレジスタ、５
１，５２は後述するフィルタのタップ係数を格納するＲ
ＯＭ、５３はラッチ回路、５４は乗算器、５５は加算器
である。

【００２２】本図に示した内挿回路における信号内挿の
原理は、ＴＭＵＸ２９からのチャンネル毎の実部信号、
虚部信号をそれぞれ、ＦＩＲ型フィルタに通すことであ
り、図１３の中上方のシフトレジスタ５０、ラッチ回路
５３、乗算器５４の組合わせが実部信号用のＦＩＲフィ
ルタを構成し、本図中下方のシフトレジスタ５０、ラッ
チ回路５３、乗算器５４、加算器５５の組合わせが虚部
信号用ＦＩＲフィルタを構成している。簡単のため、図
１３では、３タップのＦＩＲ型フィルタを示すが、一般
にはもっとタップ数が多くとられるのが通常である。

【００２３】また、本図において、ＲＯＭ５１、５２は
各々ＴＤＭクロックの立ち上がりタイミング１及び立ち
下がりタイミングに於る信号内挿値を得るためのタップ
係数を格納しているＲＯＭであり、ＦＤＭクロックとＴ
ＤＭクロックとの間の時間差（Ｔｅ）情報、即ち、図１
０のラッチ回路３０の出力をアドレスとしてタップ係数
の読み出しが行なわれ、ＦＩＲ型フィルタは読み出され
たタップ係数で重み付けを行う。

【００２４】このようにして、実部及び虚部のＦＩＲ型
フィルタはそれぞれ、ＴＤＭクロックの立合がり点とな
るべき内挿値と、そのちょうど中間のタイミングで信号
の変化の真中、いわゆる零交叉点の内挿値を算出する。

【００２５】信号内挿の様子は図１４に示されており、
同図に於て、△印はＴＭＵＸ２９からのデータ出力、即
ちＦＤＭクロックタイミングを、○はＴＤＭクロック立
ち上がりタイミングを、×はＴＤＭクロック立ち下がり
タイミングを示す。図１４に示すように、クロック位相
誤差を正しく検出する為には、信号の変化の方向を知る
事が必要であり、これは以下に述べる方法で検出され
る。

【００２６】図１５は、図１０に示された復調回路３４
−１〜Ｎの詳細を示す。

【００２７】６０は、複素乗算器、６１はＶＣＯ、６２
はループフィルタ、６３はキャリア位相誤差検出部、６
４はクロック位相誤差検出部を示す。

【００２８】６５は乗算器、６６，６７は加算器、６
８，６９はそれぞれコサイン信号、サイン信号発生用の
ＲＯＭ、７０は１ビット遅延メモリ、７１は加算器、７
２は定数乗算器、７６はデータ識別器、７７は排他的論
理和ゲート、７８は変化点検出回路、７９はディジタル
ＬＰＦ、８０は加算器である。

【００２９】本図を参照して復調回路の動作について説
明すると、この復調回路は内挿回路からの信号をもとに
データ再生を行うと共に、クロック位相誤差（タイミン
グ誤差）を検出するものであり、複素乗算器６０、ＶＣ
Ｏ６１、ループフィルタ６２、キャリア位相誤差検出部
６３から成る閉ループ回路は、通常の同期検波ＱＰＳＫ
復調回路を構成し、復調データを再生する。

【００３０】クロック位相誤差検出は、キャリア位相誤
差検出部６３からの位相誤差成分をもとに行われ、クロ
ック位相誤差検出部６４における排他的論理和ゲート７
７によって上述した変化点の有無信号を発生し、変化点
検出回路７８において、データに変化点の無い場合に
は、データによって乗算器６５に於て極性の補正を行
い、ＬＰＦ７９に於て十分平均化して加算器８０からク
ロック位相誤差εを出力する。

【００３１】図１６は、図１０の時間多重回路３５の出
力に於ける信号のフレーム構成を示し、図１０の復調回
路３４−１〜３４−Ｎから出力される変調データとクロ
ック位相誤差データが多重化されている。１フレーム
は、フレームの始まりを示すためのＵＷ（ユニークワー
ド）と、超フレームの始まりを示すＳＦ（スーパーフレ
ーム）ビット及びクロック位相誤差を示すＴＥ部とＣＨ
１〜ＣＨＮとＮチャンネルの信号とを多重するデータ部
より成る。ＳＦは一定数のフレーム毎に変化して超フレ
ームの始まりを示し、予め定った順番で各チャンネルの
送信クロック位相誤差εをＴＥ部に時間多重する。

【００３２】各小型局は、受信信号を復調再生して、図
１６のフレーム信号を再生し、フレーム同期及び超フレ
ーム同期を確立する。これは、図９の小型局１０におけ
る受信ベースバンド信号処理回路１５において行なわれ
る。各小型局１０は、自局が送出したチャンネルのクロ
ック位相誤差情報を選択し、それによって送信クロック
発生回路１６に於て送信クロックを位相制御する。

【００３３】以上説明したように、従来構成では、再生
中継局９にて検出されたクロック位相誤差データにもと
づいて各小型局の送信クロックの位相制御を行なってい
た。この結果、ＦＤＭ−ＴＤＭ変換に際してのチャンネ
ルのクロック位相誤差に起因するチャンネル間干渉を発
生する事がなく安定な通信が可能となる。

【００３４】

【発明が解決しようとする課題】しかし、従来構成にお
けるＦＤＭ／ＴＤＭ変換再生中継通信方法では、各小型
局１０において、クロック発生／同期回路１６は、再生
中継局９から送信された位相誤差制御データを検出し、
自局の送信クロックを制御する必要があった。この制御
を行う回路は、全てディジタル信号処理で行なわれるた
めＬＳＩ化により小型化が可能であるが、各小型局はで
きる限り小型化、低価格化、低消費電力化が必要である
ため削減若しくは削除が望まれていた。

【００３５】また、従来の位相制御方式では、再生中継
局９と各小型局１０との間の位相制御ループによって構
成されているため、無線区間の遅延時間によって位相制
御応答時間が遅延してしまう欠点をもっていた。無線区
間が衛星通信のように長い遅延時間を有する場合には応
答時間の遅延が非常に大きな問題となっていた。

【００３６】さらに、図１６に示すごとく、変調データ
の１フレーム中にクロック位相誤差ＴＥが挿入されてい
るためフレーム利用効率の劣化となる。特にデータ伝送
速度が低い場合には、このＴＥ部分が長くなるため、１
フレーム長が長くなってしまったり、あるいは情報デー
タ伝送量の低下となる問題を有していた。

【００３７】

【課題を解決するための手段】本発明のＦＤＭ／ＴＤＭ
変換再生中継方法では、従来構成と同様に複数の小型局
の間で共通の再生中継局を介して相互に通信を行う通信
網に於て、再生中継局で検出されたクロック位相誤差デ
ータに基づき各小型局の送信クロックの位相制御を行な
う従来の問題を解決するため、再生中継局内の復調回路
によってＴＤＭタイミングに同期化した信号を得る手段
を提供することを目的にしている。

【００３８】すなわち、本発明のＦＤＭ／ＴＤＭ変換再
生中継方法においては、複数の小型局と、前記小型局か
ら複数のチャンネルのＦＤＭ信号を受信し、ＴＤＭ信号
に変換して前記小型局へ送信する再生中継局から構成さ
れる通信方式において、前記再生中継局は、ＦＤＭ信号
分波用クロック信号と、ＴＤＭ信号用クロック信号と、
前記ＦＤＭ信号を前記ＦＤＭクロックに基づき前記複数
のチャンネルに分波するトランスマルチプレクサ型分波
回路（以下、ＴＭＵＸと略す）と、前記ＦＤＭクロック
と前記ＴＤＭ信号用クロックとの時間差を検出する時間
差検出回路と、前記ＴＭＵＸの各チャンネル毎の出力信
号を入力し、該出力信号のデータ復調手段と、その復調
データと前記ＴＤＭタイミングとの同期化手段を有する
複数の復調回路と、前記複数の復調回路の出力を入力
し、前記ＴＤＭクロックに従いＴＤＭ信号に多重化変換
する時分割多重回路とから構成されるＦＤＭ／ＴＤＭ変
換再生装置を有している。

【００３９】また、前記復調回路は、ＴＭＵＸ出力に接
続された複素乗算器と、前記乗算器の出力に接続された
シフトレジスタと、前記シフトレジスタの出力と第１の
重み係数とを加算し、前記ＴＤＭフレームタイミングに
おける識別データ値を算出する識別値算出回路と、前記
シフトレジスタの出力と第２の重み係数とを加算し、前
記ＴＤＭフレームタイミングの中間でのデータ値を算出
する零交叉値算出回路と、前記識別値算出回路の出力に
てキャリア位相誤差を検出するキャリア位相誤差検出回
路と、前記キャリア位相誤差検出回路の出力に接続され
たループフィルタと、前記ループフィルタの出力により
制御されるＶＣＯと、前記ＶＣＯを前記複素乗算器に入
力することによりキャリア再生ループを構成する復調手
段と、前記零交叉値と前記識別値を入力し、前記識別値
が変化する場合には、その中間の前記零交叉値から内挿
タイミング誤差を検出する内挿タイミング誤差検出回路
と、前記内挿タイミング誤差検出回路の出力に接続され
た低減ろ波器と、低減ろ波器の出力を積分をする積分器
と、前記積分器の出力と前記時間差情報から前記識別値
検出回路と零交叉値検出回路に第１及び第２の重み係数
を発生するタップアドレス検出回路とを有し復調データ
とＴＤＭフレームタイミングとの同期化をするための内
挿ループを構成する同期化手段とを有している。

【００４０】

【実施例】図１に本発明のＦＤＭ／ＴＤＭ変換再生中継
通信方法の構成を示す。本図において、従来のＦＤＭ／
ＴＤＭ変換再生中継通信方法の構成の図９と同一の構成
部分については同一符号を付し、その説明を省略する。
図１において、再生中継局８２は、本発明によるＦＤＭ
／ＴＤＭ変換再生装置８３を除いて従来の再生中継局９
と同一の構成をしている。

【００４１】また、端末局（小型局）８４のクロック発
生／同期回路８５は、前記ＦＤＭ／ＴＤＭ変換再生装置
８３にてクロック位相誤差が補正されているため、従来
ＴＤＭデータに挿入されていたクロック位相誤差を検出
し、自局の送信クロックを制御する回路が無い構成とな
っている。尚、それ以外は全て従来の小型局１０と等価
である。

【００４２】従来のＦＤＭ／ＴＤＭ変換再生中継通信シ
ステムでは、信号内挿／復調回路５−１〜Ｎで得られた
クロック位相誤差データは、時間多重回路６で時分割多
重された後、変調波として再生中継局８２より各小型局
１０へ送信され、各小型局１０では、この時分割多重信
号を再生し前述のクロック位相誤差データを再生し、こ
のデータに基づいて、自局の送信クロック位相を制御
し、再生中継局８２より小型局１０までの往復路を含む
ループでクロック同期を確立していた。

【００４３】しかし、本発明のＦＤＭ／ＴＤＭ変換再生
中継通信システムでは、上記のクロック位相誤差を再生
中継器８２内で補償してクロック同期を確立している。
すなわち、再生中継器８２内の復調回路８１−１〜Ｎに
おいて受信波形整形フィルタ動作と時分割フレームに対
する同期化機能を同時に持つことにより、小型局８４へ
は従来送信データと共に送信されていたクロック位相誤
差データを何ら送信する必要がなくなった。また、当然
に小型局８４では、クロック位相誤差に基づき自局の送
信クロックの位相制御を行なう必要もなく小型局の小
型，簡易化が図られる利点も有している。

【００４４】図２は、本発明のＦＤＭ／ＴＤＭ変換再生
装置８３の構成を示したものである。本図において、３
６は復調用局部発振器、２１はπ／２移相器、２２，２
３はミキサ、２４，２５はサンプラの機能を有するＡ／
Ｄ変換器、２６は、ＴＭＵＸの基本タイミングを発生す
るタイミング発生回路、２７，２８は、分周器、２９
（４）は、ＴＭＵＸ型分波回路、３２はＴＤＭクロック
源発振器、３３は分周器、３５は時間多重化回路、８１
−１〜Ｎは、各チャンネル単位の復調回路、８６は、Ｔ
ＭＵＸ型分波回路２９とＴＤＭ回路３５の間のフレーム
時間差を検出する時間差検出回路である。図３は、本発
明に用いられる時間差検出回路８６の構成を示したもの
である。本図において９１は、リセット付カウンタ、９
２，９３はＤフリップフロップである。本回路によって
ＴＭＵＸ標本化タイミングと時分割多重フレームタイミ
ングとのタイミング差がＤフリップフロップ９２の出力
に得られる。

【００４５】図４は、時間差検出回路８６のタイミング
を示した図である。本図において、（ｂ）のＴＭＵＸ出
力標本タイミング（周期Ｔｓ）の立上り時間ｔ₀と
（ｄ）のＴＤＭフレームタイミング（周期Ｔｍ）の立上
り時間ｔ₁との時間差Ｔｅがカウンタ９２の出力でｎ番
目に表われ、その結果、タイミング差情報ＴｅがＤフリ
ップフロップ９３に出力されることを示している。

【００４６】図５及び図６は、両者によって本発明に用
いられる復調回路８１−１〜Ｎの構成を表わしている。

【００４７】図５は、本発明の復調回路８１−１〜Ｎの
前段の部分を表わしており、ＴＭＵＸ型分波回路２９の
出力にて、ＦＤＭチャンネル分離された信号を入力し、
情報データ及びゼロクロスデータを得る部分を表わして
いる。

【００４８】本図において８７は、高速なＴＤＭクロッ
ク信号３２をクロック入力とするＤフリップフロップ、
６５，６６，６７の組み合わせ回路は図６に示されるＶ
ＣＯ６１の出力電圧とＤフリップフロップ８７の出力信
号との複素乗算処理を行なう複素乗算回路６０、５０は
シフトレジスタ、５１，５２はＦＩＲフィルタのタップ
係数を格納するＲＯＭ、５３，５４はラッチ回路、５４
は乗算器、５５は加算器である。従来例と同様に実部信
号に対しては、本図中上方のシフトレジスタ５０、ラッ
チ回路５３、乗算器５４の組み合わせがＦＩＲフィルタ
を構成する。一方、虚部信号に対しては、本図中下方の
シフトレジスタ５０、ラッチ回路５３、乗算器５４の組
み合わせがＦＩＲフィルタを構成する。８８は、タップ
係数重み格納番地発生回路（加算回路）であり、時間差
検出回路８６の出力である時間差情報Ｔｅと図６の積分
器９０の出力の位相誤差制御値δとの加算機能を有す
る。また、本図中上方のシフトレジスタ５０、ラッチ回
路５３、乗算器５４、ＲＯＭ５１加算器５５でデータ識
別値検出回路が構成され、その出力として情報データが
得られる。

【００４９】また、本図中下方のシフトレジスタ５０、
ラッチ回路５３、乗算器５４、ＲＯＭ５２、加算器５５
で零交叉値検出回路が構成され、その出力としてゼロク
ロスデータが得られる。

【００５０】図４は、復調回路８１−１〜Ｎの構成の後
段部分を示しており、復調データ及び前記位相誤差制御
値δを得る部分を示している。

【００５１】本図において、６１はＶＣＯ，６２はルー
プフィルタ、６３はキャリア位相誤差検出部、６４は零
交叉タイミング検出法により、内挿タイミング誤差を検
出する内挿タイミング誤差検出部、８９は、クロック位
相誤差検出部６４にて検出されたタイミング誤差に所定
の平滑化処理を行う低減ろ波器、９０は、積分器であ
る。

【００５２】次に、本発明の復調回路８１−１〜Ｎの動
作説明を以下に示す。

【００５３】従来の内挿／復調回路５−１〜Ｎにおいて
は、図１３に示される３タップのＦＩＲ型フィルタを通
して内挿処理が行なわれた後、図１５に示される複素乗
算器６０、ＶＣＯ６１、ループフィルタ６２、キャリア
位相誤差検出部６３からなる復調ループにより復調動作
が行なわれていた。また、同図において、クロック位相
誤差検出もキャリア位相誤差検出部６３からの位相誤差
成分をもとに、クロック位相誤差検出部６４を通すこと
により得られそのデータがＴＤＭフレームに多重化され
ていた。

【００５４】一方、本発明の復調回路８１−１〜Ｎで
は、図５及び図６に示すごとく複素乗算器６０は、３タ
ップのＦＩＲ型フィルタの前に配置されたことにより、
従来内挿回路として使用していたシフトレジスタ５０、
ラッチ回路５３、乗算器５４からなるＦＩＲフィルタを
復調ループ内に含む構成をとっている。すなわち、キャ
リア位相誤差検出部６３、ループフィルタ６２、ＶＣＯ
６１、複素乗算器６０、３タップ型ＦＩＲ型フィルタに
より復調再生ループを構成している。

【００５５】また、図５で得られた零交叉値と識別値を
入力し、前記識別値が変化する場合にはその中間の前記
零交叉値から内挿タイミング誤差を検出する内挿タイミ
ング誤差検出回路６４により位相誤差εを得る。

【００５６】この位相誤差εは、ＬＰＦ８９によって十
分平均化された後、積分器９０に入力される。積分器９
０の出力δは、タップアドレス検出回路８８に入力さ
れ、ＦＤＭクロックとＴＤＭクロックとの時間差情報Ｔ
ｅと加算処理することによりその出力をアドレスとして
ＲＯＭ５１，５２内に記憶されたタップ係数の読み出し
が行なわれ、この重み付けによって復調データとＴＤＭ
フレームタイミングとの同期化をするための内挿ループ
を構成する。

【００５７】この結果、本復調回路は、一般の同期検波
型復調再生ＰＬＬループによる復調機能をもちながら同
時に、ＴＭＵＸ標本化タイミングとＴＤＭフレームタイ
ミングの誤差を上記復調ループ内で吸収する機能も有す
ることができる。

【００５８】図７は本発明の復調回路８１−１〜Ｎの任
意のチャンネルにおける各部の波形を示すものである。
本図において（ａ）の波形の・印は、ＴＭＵＸ２９の任
意のチャンネルにおける標本化出力データである。この
標本化タイミングは、（ｂ）に示される分周回路２８の
出力パルスにより与えられるもので、その周期はＴｓ
（ｓｅｃ）である。又、（ａ）に示される○印は、復調
回路８１−１〜Ｎが復調すべきデータ値であり、その記
号ｄｎは、（ｅ）に示されるｎｂｉｔの復調出力データ
Ｄｎに対応している。また、×印は本復調回路８１−１
〜Ｎで行なわれる内挿計算値を表わし、その記号Ｖ
（ｎ）はｎｂｉｔのデータＤｎに対応している。（ｃ）
は、ＴＤＭ多重回路６のフレームタイミングを表わして
おり、その周期はＴｍ（ｓｅｃ）である。

【００５９】今、（ａ）に示される内挿計算値によるデ
ータＶ（ｎ−１）とｄｎ−１とは位相誤差ε_n-1を有し
ているとする。この位相誤差（ε）を本復調回路８１−
１〜Ｎの内挿ループによって零とすることによりＴＤＭ
フレームタイミングに同期化した出力データを得る機能
を持たせることが本発明の目的である。

【００６０】本図の（ｄ）−によると、（ａ）のＶ
（ｎ−１）を与える時刻をＴ（Ｖ_n-1）とすると、
（ｅ）の復調データｄｎ−１を与える時刻Ｔ（Ｄｎ−
１）との間には、次式だけ遅延が発生している。

【００６１】ＫＴｍ＋ε_n-1 …（１）ここでＫはＦＩＲフィルタのタップ数であり、本実施例
では３である。すなわち、本発明のＦＩＲ型フィルタの
遅延時間のためフレーム周期Ｔｍの３タップ分だけ遅延
しており、さらに、内挿計算ループに挿入されたＬＰＦ
８９及び積分器９０により積分器９０の出力δ_n-1だけ
遅延しているためその合計時間だけ遅延されることを示
している。

【００６２】このδ_n-1は、積分器９０の出力により得
られる値であり、内挿ループに従って出力データがＴＤ
Ｍフレームタイミングに同期がとれるよう可変する位相
誤差制御値である。

【００６３】（ｄ）−は、（ａ）の内挿計算データに
よるＶ（ｎ）を与える時刻Ｔ（Ｖｎ）と（ｅ）の復調デ
ータＶｎを与える時刻Ｔ（Ｄｎ）との間において、Ｋ・Ｔｍ …（２）だけ遅延していることを示している。これは、前述の位
相誤差ε_n-1を減少させるため δｎ＝０ …（３）となっており、この結果位相誤差はεｎとなりε_n-1よ
りも減少している。さらに、同様に（ｄ）−は、Ｖ
（ｎ＋１）を与える時刻Ｔ（Ｖ_n+1）と復調データＶｎ
を与える時刻Ｔ（Ｄｎ＋１）との間において、Ｋ・Ｔｍ＋δ_n+1 …（４）の遅延時間があることを示している。

【００６４】この結果、Ｖ（ｎ＋１）とｄｎ＋１との位
相誤差ε_n+1は ε_n+1≒０ …（５）となり出力データＤｎ＋１は、ＴＤＭフレームタイミン
グに同期化できることを示している。すなわち、ループ
フィルタ８９、積分器９０、タップアドレス検出回路８
８、３タップＦＩＲフィルタを介して内挿タイミング位
相誤差回路６４に到る閉ループからなる内挿ループは、
位相同期ループ（Ｐｈａｓｅ−Ｌｏｃｋ−Ｌｏｏｐ，Ｐ
ＬＬ）を構成し、負帰帰ループの働きによってタイミン
グ誤差εを零にするよう動作している。

【００６５】一方、キャリア位相誤差検出部６３で検出
されたキャリア位相誤差は、ループフィルタ６２、ＶＣ
Ｏ６１を介して乗算器６０に帰置される閉ループによっ
て同期検波用キャリア再生ＰＬＬとして動作している。

【００６６】以上説明した内挿ループにおけるδとεと
の関係は次式によって表わされる。

【００６７】 δｎ＝δ_n-1−Ｇ・ε_n-1 …（６）ここでＧは、本内挿ループのゲインを表わしている。

【００６８】（ｂ）式より本内挿ループが通常の１次型
ＰＬＬループであることを示している。尚、ＬＰＦ８９
を変えることにより２次型ＰＬＬで構成できることは当
然のことである。

【００６９】次に、本発明のタップアドレス検出回路８
８の動作について、以下に説明する。

【００７０】今、時刻Ｔ（Ｄｎ）と時刻Ｔ（Ｖｎ）との
時間差は、（２）式で表わされ、その時間は、（ｂ）に
示されたようにＴＭＵＸ２９の出力タイミングとＴＤＭ
回路のフレームタイミングとの時間差情報ＴｅとＴＭＵ
Ｘ標本化パルスの整数倍及びτとの合計値に等しいこと
が示されている。その結果次式が成立する。

【００７１】 τ＋Ｌ・Ｔｓ＋Ｔｅ＝Ｋ・Ｔｍ＋δ …（７）ただし、（ｄ）−ではδ＝０となっており、またＬは
整数値である。

【００７２】（７）式より τ＝ＫＴｍ＋δ−ＬＴｓ−Ｔｅ …（８）ただし、｜τ｜≦１／２Ｔｍ …（９）とする。

【００７３】このτは、（ｂ）のｘ（０）の標本化パス
ルからＬ番目の標本化パルスｘ（−Ｌ）におけるタイミ
ング誤差を表わす。

【００７４】図７の（ｄ）−の場合には、Ｌ＝８とな
っている。

【００７５】図８は、タップアドレス検出回路８８の具
体的構成を示したものである。本図において、加算器９
４，９５，９９と、割算器９６と、小数部分切捨回路９
７と、掛算器９８により構成され、（８）式に基づきτ
が出力されることを示している。

【００７６】このτが求められると、図５のＲＯＭ５
１，５２のアドレスとして入力され、ＦＩＲフィルタの
タップ選択が行われ、データ識別検出回路及び零交叉値
検出回路に各々重み係数を発生している。

【００７７】以上説明したように、本発明は、複数の小
型局と再生中継局からなるＦＤＭ／ＴＤＭ変換再生中継
通信方法において、再生中継局にＦＤＭチャンネルの分
波をするためトランスマルチプレクサ型分波回路を使用
し、ＴＭＵＸ出力タイミングとＴＤＭフレームタイミン
グの時間差情報（Ｔｅ）を各チャンネル毎に用意された
復調器に供給し、各復調器内にて内蔵のビットタイミン
グ再生回路の位相誤差制御値（δ）と前記（Ｔｅ）とに
より、復調用波形整形フィルタのタップを指定し、前記
δの追随性を利用することにより、復調出力がＴＤＭタ
イミングに完全同期化され、従来各小型局と再生中継局
間で位相同期化ループを作る構成をしていたのに対し、
大幅にシステム構成の簡易化を図ることができる。

【００７８】

【発明の効果】本発明により次の効果が得られる。

【００７９】（１）本発明のＦＤＭ／ＴＤＭ変換再生中
継通信方法及び装置では、再生中継局と小型局間の無線
区間を介する位相制御ループを使用することなくＴＤＭ
多重化データの同期化を再生中継局内で独立して制御で
きるため、無線区間の遅延時間の影響を受けることな
く、安定したシステムを構築できる。

【００８０】（２）小型局には、従来のように再生中継
局から送信される位相誤差情報を検出し、また自局の送
信データに挿入する必要もないため小型局の小型・低価
格化が可能となる。

【００８１】（３）小型局と再生中継局との間で伝送さ
れるフレーム信号中に位相誤差信号を挿入する必要がな
いため、フレーム利用効率が増大する。

【図面の簡単な説明】

【図１】本発明実施例のＦＤＭ／ＴＤＭ変換再生中継通
信方法の構成を示す。

【図２】本発明実施例のＦＤＭ／ＴＤＭ変換再生装置の
構成を示す。

【図３】本発明実施例の時間差検出回路を示す。

【図４】本発明実施例の時間差検出回路のタイムチャー
トを示す。

【図５】本発明実施例の復調回路の詳細図を示す。

【図６】本発明実施例の復調回路の詳細図を示す。

【図７】本発明実施例の復調回路のタイムチャートを示
す。

【図８】本発明実施例のタップアドレス検出回路を示
す。

【図９】従来発明のＦＤＭ／ＴＤＭ変換再生中継通信方
法を示す。

【図１０】従来発明のＦＤＭ／ＴＤＭ変換再生装置の構
成を示す。

【図１１】従来発明のＴＭＵＸ型分波回路のディジタル
部を示す。

【図１２】従来発明のＦＤＭチャンネル配置を示す。

【図１３】従来発明の３タップＦＩＲ型フィルタを示
す。

【図１４】従来発明の内挿処理の概念図である。

【図１５】従来発明の復調回路の詳細図である。

【図１６】従来発明のＴＤＭフレームデータの構成を示
す。

【符号の説明】

１アンテナ２分波器３受信装置４ＴＭＵＸ型分波回路５信号内挿／復調回路６時間多重回路７変調回路８送信装置９ＦＤＭ／ＴＤＭ変換装置１０小型局１１アンテナ１２分波器１３受信装置１４復調器１５受信ベースバンド処理回路１６クロック発生同期回路１７送信ベースバンド処理回路１８変調器１９送信装置２０ＦＤＭ／ＴＤＭ変換再生装置２１ π／２移相器２２，２３ミキサ２４，２５Ａ／Ｄ変換器２６ＴＭＵＸ用クロック源発振器２７，２８分周器２９ＴＭＵＸ型分波回路３０ラッチ回路３１内挿回路３２ＴＤＭクロック源発振器３３分周器３４復調回路３５時間多重回路３６局部発振器４０直並列変換回路４１ディジタルフィルタ４２ＦＦＴ回路５０シフトレジスタ回路５１，５２ＲＯＭ５３ラッチ回路５４乗算器５５加算器６０複素乗算器６１ＶＣＯ６２ループフィルタ６３キャリア位相誤差検出部６４内挿タイミング誤差検出回路６５乗算器６６，６７加算器６８コサイン信号のＲＯＭ６９サイン信号のＲＯＭ７０１ビット遅延メモリ７１加算器７２定数乗算器７３加算器７４乗算器７５加算器７６データ識別器７７排他的論理和７８変化点検出回路７９ＬＰＦ８０加算器８１復調回路８２再生中継局８３ＦＤＭ／ＴＤＭ変換再生装置８４小型局８５クロック発生／同期回路８６時間差検出回路８７Ｄフリップフロップ８８タップアドレス検出回路８９ＬＰＦ９０積分器９１リセット付カウンタ９２，９３Ｄフリップフロップ９４，９５加算器９６割算器９７小数部分切捨回路９８乗算器９９加算器

Claims

【特許請求の範囲】

【請求項１】複数の端末局から送信される複数のチャ
ンネルのＦＤＭ信号を受信しデータ再生した後、端末局
へＴＤＭ信号として送信するＦＤＭ／ＴＤＭ変換再生中
継通信装置において、端末局とは独立に前記複数の端末
局から送信されるＦＤＭ信号内データ信号をＴＤＭフレ
ーム信号と同期化させることを特徴とするＦＤＭ／ＴＤ
Ｍ変換再生中継通信方法。
【請求項２】複数の端末局から送信される複数のチャ
ンネルのＦＤＭ信号を受信し、データ再生した後端末局
へＴＤＭ信号として送信するＦＤＭ／ＴＤＭ変換再生中
継通信装置は、端末局とは独立に前記複数の端末局から
送信されるＦＤＭ信号内データ信号をＴＤＭフレーム信
号と同期化させる手段を具備することを特徴とする。
【請求項３】請求項２のＦＤＭ／ＴＤＭ変換再生中継
通信装置において、前記ＦＤＭ／ＴＤＭ変換再生中継装
置は、内部のＦＤＭ信号分波用クロック信号を受けＦＤ
Ｍ信号を複数のチャンネルに分波するトランスマルチプ
レクサ型分型回路（以下、ＴＭＵＸと略す）と、ＴＭＵ
Ｘからの複数のチャンネル毎に復調データを出力する復
調手段と、前記復調手段からの復調データを受けＴＤＭ
信号と同期化させる同期化手段と、前記同期化手段から
の同期化された復調データを前記ＴＤＭフレーム信号に
応じて時分割多重する時分割多重回路から構成されるこ
とを特徴とする。
【請求項４】請求項３のＦＤＭ／ＴＤＭ変換再生中継
通信装置において、同期化手段は、前記復調データを受
けＴＤＭフレーム信号に従って順次出力する多段のシフ
トレジスタと、シフトレジスタの各段の出力に第１の重
み係数を加算し前記ＴＤＭフレーム信号における識別デ
ータ値を算出する識別値算出回路と、シフトレジスタの
各段の出力に第２の重み係数を加算し、前記ＴＤＭフレ
ーム信号での中間でのデータ値（零交叉値）を算出する
零交叉値算出回路と、前記ＦＤＭ信号分波用クロック信
号とＴＤＭフレーム信号とのタイミング時間差を抽出す
る手段と、前記識別データ値と零交叉値から内挿タイミ
ング誤差を抽出する手段と、前記内挿タイミング誤差を
積分する積分器と、前記積分器の出力と前記タイミング
時間差に基づき前記第１及び第２の重み係数を制御する
制御手段とを具備することを特徴とする。
【請求項５】請求項４のＦＤＭ／ＴＤＭ変換再生中継
通信装置において、制御手段は、前記積分器出力をδ、
前記タイミング時間差をＴｅ、ＴＤＭフレーム信号周期
をＴｍ、ＦＤＭ信号分波用クロック信号周期をＴｓ、前
記シフトレジスタの段数をＫ、前記前記同期化後の出力
データと復調データとの時間差内の前記ＦＤＭ信号分波
用クロック数をＬ（整数値）としたとき、ＫＴｍ＋δ−Ｌ・Ｔｓ−Ｔｅなる関係式で与えられる時間を求めることにより第１，
第２の重み係数が決定できることを特徴とする。