JPH07154354A - Fdm/tdm変換再生中継通信方法及び装置 - Google Patents
Fdm/tdm変換再生中継通信方法及び装置Info
- Publication number
- JPH07154354A JPH07154354A JP29584193A JP29584193A JPH07154354A JP H07154354 A JPH07154354 A JP H07154354A JP 29584193 A JP29584193 A JP 29584193A JP 29584193 A JP29584193 A JP 29584193A JP H07154354 A JPH07154354 A JP H07154354A
- Authority
- JP
- Japan
- Prior art keywords
- fdm
- signal
- tdm
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】複数の小型局と再生中継局を用いて、相互に通
信を行うFDM/TDM変換再生中継方法において、T
DM多重化データの同期化手段の簡易化を図る。 【構成】再生中継局にFDM/TDM変換再生装置83
を使用し、受信装置3より入力したFDM信号をトラン
スマルチプレクサ型分波回路4に入力し、チャンネル毎
に分離する。各分離信号は、個別に設けられた復調回路
81−1〜Nにて復調動作とTDMフレーム信号とTM
UX出力タイミング信号の時間差情報(Te)を知りT
DMフレーム信号に対する同期化動作をされた後TDM
信号を得る。
信を行うFDM/TDM変換再生中継方法において、T
DM多重化データの同期化手段の簡易化を図る。 【構成】再生中継局にFDM/TDM変換再生装置83
を使用し、受信装置3より入力したFDM信号をトラン
スマルチプレクサ型分波回路4に入力し、チャンネル毎
に分離する。各分離信号は、個別に設けられた復調回路
81−1〜Nにて復調動作とTDMフレーム信号とTM
UX出力タイミング信号の時間差情報(Te)を知りT
DMフレーム信号に対する同期化動作をされた後TDM
信号を得る。
Description
【0001】
【産業上の利用分野】本発明は、複数の小型局(端末
局)との間で共通の再生中継局を用いて相互に通信を行
うFDM/TDM変換再生中継通信方法及び装置に関す
る。
局)との間で共通の再生中継局を用いて相互に通信を行
うFDM/TDM変換再生中継通信方法及び装置に関す
る。
【0002】
【従来の技術】共通の再生中継局を介して複数の小型局
相互間で通信を行なう中継通信システムにおいては、最
近FDM/TDM変換を用いたFDM/TDM変換再生
中継通信方法及び装置が検討されている。
相互間で通信を行なう中継通信システムにおいては、最
近FDM/TDM変換を用いたFDM/TDM変換再生
中継通信方法及び装置が検討されている。
【0003】すなわち、複数の小型局に於ては、装置の
小型化、所要電力の低減のためSCPC(Single
Channel Per Carrier)によるF
DM方式(Frequency Division M
ultiple Access,周波数分割多重)が有
利である。一方、ネットワーク内の複数の小型局から全
てのチャンネルが集まり、周波数変換をしてまた複数の
小型局へ送信する再生中継局においては、TDM(Ti
me Division MultipleAcces
s,時分割多重)方式による送信が、FDM方式と比較
して変換動作の容易性、共通増幅での非線形歪による混
変調干渉低減のための出力バックオフ低減化等の点で非
常に有利である。
小型化、所要電力の低減のためSCPC(Single
Channel Per Carrier)によるF
DM方式(Frequency Division M
ultiple Access,周波数分割多重)が有
利である。一方、ネットワーク内の複数の小型局から全
てのチャンネルが集まり、周波数変換をしてまた複数の
小型局へ送信する再生中継局においては、TDM(Ti
me Division MultipleAcces
s,時分割多重)方式による送信が、FDM方式と比較
して変換動作の容易性、共通増幅での非線形歪による混
変調干渉低減のための出力バックオフ低減化等の点で非
常に有利である。
【0004】このため、上り回線にFDM方式、下り回
線にTDM方式を用いたFDM/TDM変換再生中継方
法が様々提案されている。
線にTDM方式を用いたFDM/TDM変換再生中継方
法が様々提案されている。
【0005】例えば、特開昭63−294144号公報
にて開示されたCATV網における端末間通信方法や特
願昭62−98562号公報にて開示された衛星通信へ
の応用で衛星本体にてFDM/TDM変換を行なう衛星
再生中継方法の発明がある。
にて開示されたCATV網における端末間通信方法や特
願昭62−98562号公報にて開示された衛星通信へ
の応用で衛星本体にてFDM/TDM変換を行なう衛星
再生中継方法の発明がある。
【0006】本発明は、上記FDM/TDM変換再生中
継衛星通信方法及び装置に関して開示されたFDM/T
DM変換再生中継方法の問題点の解決を図るため発明さ
れたものである。
継衛星通信方法及び装置に関して開示されたFDM/T
DM変換再生中継方法の問題点の解決を図るため発明さ
れたものである。
【0007】図9は、従来のFDM/TDM変換再生中
継通信方法の構成を示したものである。
継通信方法の構成を示したものである。
【0008】10は、小型局(端末局)であり、11は
端末局の送受信アンテナ、19は送信装置、18は変調
器、17は送信ベースバンド信号処理回路、13は受信
装置、14は復調器、15は受信ベースバンド信号処理
回路、16はクロック発生/同期回路とから構成されて
いる。
端末局の送受信アンテナ、19は送信装置、18は変調
器、17は送信ベースバンド信号処理回路、13は受信
装置、14は復調器、15は受信ベースバンド信号処理
回路、16はクロック発生/同期回路とから構成されて
いる。
【0009】9は、再生中継局であり、例えば衛星通信
の場合では通信衛星になる。ここで、1は送受信アンテ
ナ、2は分波器、3は受信装置、4はトランスマルチプ
レクサ型分波回路(TMUX)、5は信号内挿/復調回
路、6は時間多重回路、7は変調回路、8は送信装置で
ある。
の場合では通信衛星になる。ここで、1は送受信アンテ
ナ、2は分波器、3は受信装置、4はトランスマルチプ
レクサ型分波回路(TMUX)、5は信号内挿/復調回
路、6は時間多重回路、7は変調回路、8は送信装置で
ある。
【0010】本図において、複数の小型局10からは、
装置の簡単さからSCPCディジタル変調信号を周波数
分割多重(FDM)として得られるSCPC/FDM信
号が送信されている。
装置の簡単さからSCPCディジタル変調信号を周波数
分割多重(FDM)として得られるSCPC/FDM信
号が送信されている。
【0011】また、再生中継局9では、このSCPC/
FDM信号が、アンテナ1及び分波器2を通った後、受
信装置3にて中間周波数帯に変換された後FDM/TD
M変換再生装置20へ入力される。FDM/TDM変換
再生装置20は、FDM多重化された信号を、FDMク
ロックに基づいてチャンネル単位にFDM分離を行うト
ランスマルチプレクサ型分波回路4(以下、TMUXと
呼ぶ)と、前記FDMクロックとTDMクロックとの位
相差を検出し、該検出位相差に基づいて前記TMUXの
各出力チャンネルに対して前記TDMクロックタイミン
グでの信号内挿値(以下、識別信号と呼ぶ)を算出する
と共に、前記TDMクロックの中間タイミングでの信号
内挿値(以下、ゼロ交叉信号と呼ぶ)を算出する内挿手
段と、該内挿手段からの前記識別信号についてデータ再
生を行なって復調データとして出力する復調手段を有す
ると共に、該復調データと前記ゼロ交叉信号から各小型
局10の送信信号の送信クロックの前記TDMクロック
に対する位相誤差を検出する手段を有する内挿/復調回
路5−1〜Nと、前記内挿/復調回路5−1〜Nからの
各チャンネルの復調信号(復調データ及びクロック位相
誤差データ)を、前記復調データについてはチャンネル
によって定まる時間位置にフレーム毎に、前記クロック
位相誤差データについては所定の時間位置に一定数フレ
ーム(超フレーム)毎にチャンネルにより定まる順番で
それぞれ時分割多重する時間多重回路6とを有する。
FDM信号が、アンテナ1及び分波器2を通った後、受
信装置3にて中間周波数帯に変換された後FDM/TD
M変換再生装置20へ入力される。FDM/TDM変換
再生装置20は、FDM多重化された信号を、FDMク
ロックに基づいてチャンネル単位にFDM分離を行うト
ランスマルチプレクサ型分波回路4(以下、TMUXと
呼ぶ)と、前記FDMクロックとTDMクロックとの位
相差を検出し、該検出位相差に基づいて前記TMUXの
各出力チャンネルに対して前記TDMクロックタイミン
グでの信号内挿値(以下、識別信号と呼ぶ)を算出する
と共に、前記TDMクロックの中間タイミングでの信号
内挿値(以下、ゼロ交叉信号と呼ぶ)を算出する内挿手
段と、該内挿手段からの前記識別信号についてデータ再
生を行なって復調データとして出力する復調手段を有す
ると共に、該復調データと前記ゼロ交叉信号から各小型
局10の送信信号の送信クロックの前記TDMクロック
に対する位相誤差を検出する手段を有する内挿/復調回
路5−1〜Nと、前記内挿/復調回路5−1〜Nからの
各チャンネルの復調信号(復調データ及びクロック位相
誤差データ)を、前記復調データについてはチャンネル
によって定まる時間位置にフレーム毎に、前記クロック
位相誤差データについては所定の時間位置に一定数フレ
ーム(超フレーム)毎にチャンネルにより定まる順番で
それぞれ時分割多重する時間多重回路6とを有する。
【0012】時間多重回路6からの時分割多重信号は、
変調回路7によって、共通搬送波で変調された後、送信
装置8、分波器2を通った後、アンテナ1により複数の
小型局10へ送出される。各小型局10では、復調器1
4にて時分割多重信号を復調した後、受信ベースバンド
信号処理回路15にてフレーム及び超フレーム同期信号
を再生すると共に、クロック発生/同期回路16によっ
て自局の送信クロック位相誤差データを再生し、このデ
ータに基づき、自己の送信クロック位相を制御してい
る。
変調回路7によって、共通搬送波で変調された後、送信
装置8、分波器2を通った後、アンテナ1により複数の
小型局10へ送出される。各小型局10では、復調器1
4にて時分割多重信号を復調した後、受信ベースバンド
信号処理回路15にてフレーム及び超フレーム同期信号
を再生すると共に、クロック発生/同期回路16によっ
て自局の送信クロック位相誤差データを再生し、このデ
ータに基づき、自己の送信クロック位相を制御してい
る。
【0013】すなわち、小型局10から送信される信号
内の送信クロック位相を制御することにより、再生中継
局9がその位相誤差を検出し、そのデータが再び小型局
へ送られるというループを有することでクロック同期を
確立するFDM/TDM変換再生中継方法をとってい
た。
内の送信クロック位相を制御することにより、再生中継
局9がその位相誤差を検出し、そのデータが再び小型局
へ送られるというループを有することでクロック同期を
確立するFDM/TDM変換再生中継方法をとってい
た。
【0014】次に、図10は再生中継局9内のFDM/
TDM変換再生装置20の具体的構成を示したものであ
る。
TDM変換再生装置20の具体的構成を示したものであ
る。
【0015】本図において、36は局部発振器、21は
π/2移相器、22,23はミキサ、24,25はサン
プラの機能を持つA/D変換器、26はTMUX用クロ
ック源発振器、27,28は分周器、29はTMUX型
分波回路、30はラッチ回路、31−1〜31−Nは内
挿回路、32はTDMクロック源発振器、33は分周
器、34−1〜34−Nは復調回路、35は時間多重回
路である。
π/2移相器、22,23はミキサ、24,25はサン
プラの機能を持つA/D変換器、26はTMUX用クロ
ック源発振器、27,28は分周器、29はTMUX型
分波回路、30はラッチ回路、31−1〜31−Nは内
挿回路、32はTDMクロック源発振器、33は分周
器、34−1〜34−Nは復調回路、35は時間多重回
路である。
【0016】ここで、本図のTMUX型分波回路29は
図9のTMUX型分波回路4に、内挿回路31−1〜3
1−Nと復調回路34−1〜34−Nは、図9の信号内
挿/復調回路5−1〜Nに、時間多重回路35は図9の
時間多重回路6にそれぞれ対応している。
図9のTMUX型分波回路4に、内挿回路31−1〜3
1−Nと復調回路34−1〜34−Nは、図9の信号内
挿/復調回路5−1〜Nに、時間多重回路35は図9の
時間多重回路6にそれぞれ対応している。
【0017】本図において、受信された受信中間周波数
帯信号は、TMUX29出力に於てチャンネル毎に分離
されOHz帯に周波数変換され、更にFDMクロック
(分周器28出力)でサンプリングされた形で出力され
る。TMUX29の動作は、「TDM−FDM Tra
nsmultiplexer Digital Pol
yphase and FFT」(IEEE Tran
saction onCommunication,v
ol,com−22,No.9 SEPTEMBER
1974)に詳細が示されている。
帯信号は、TMUX29出力に於てチャンネル毎に分離
されOHz帯に周波数変換され、更にFDMクロック
(分周器28出力)でサンプリングされた形で出力され
る。TMUX29の動作は、「TDM−FDM Tra
nsmultiplexer Digital Pol
yphase and FFT」(IEEE Tran
saction onCommunication,v
ol,com−22,No.9 SEPTEMBER
1974)に詳細が示されている。
【0018】すなわち、図11は、図10のTMUX型
分波回路29のディジタル部を示す。40はNチャンネ
ルのシリアル入力データをパラレル出力データに変換す
るための直並列変換回路、41−1〜41−Nは、ディ
ジタルフィルタ、42はFFT(高速フーリエ変換)回
路である。
分波回路29のディジタル部を示す。40はNチャンネ
ルのシリアル入力データをパラレル出力データに変換す
るための直並列変換回路、41−1〜41−Nは、ディ
ジタルフィルタ、42はFFT(高速フーリエ変換)回
路である。
【0019】このN個のディジタルフィルタ41−1〜
41−NとFFT回路42によるトランスマルチプレク
サ方式によりFDMクロックを用いて受信中間周波数帯
FDM信号を分離している。すなわち、受信中間周波数
帯FDM信号の各FDMチャンネルは、FDMクロック
周波数単位でチャンネル化されており、トランスマルチ
プレクサ方式では、図12で示すような△f(クロック
周波数)ステップで第1〜第NのFDMチャンネルを完
全ディジタル信号処理で分離する。TMUX29は、本
質的に複素信号処理であり、各チャンネル出力は実部及
び虚部信号より成る。また、図12より明らかなよう
に、各FDMチャネルは、周波数軸上で完全に分離され
ているので、小型局からの送信キャリアの周波数が正し
ければチャネル間干渉は発生しない。ところが、一般に
各チャンネルのデータ速度と、FDMクロックは、周波
数的にも位相的にも非同期の関係にある。
41−NとFFT回路42によるトランスマルチプレク
サ方式によりFDMクロックを用いて受信中間周波数帯
FDM信号を分離している。すなわち、受信中間周波数
帯FDM信号の各FDMチャンネルは、FDMクロック
周波数単位でチャンネル化されており、トランスマルチ
プレクサ方式では、図12で示すような△f(クロック
周波数)ステップで第1〜第NのFDMチャンネルを完
全ディジタル信号処理で分離する。TMUX29は、本
質的に複素信号処理であり、各チャンネル出力は実部及
び虚部信号より成る。また、図12より明らかなよう
に、各FDMチャネルは、周波数軸上で完全に分離され
ているので、小型局からの送信キャリアの周波数が正し
ければチャネル間干渉は発生しない。ところが、一般に
各チャンネルのデータ速度と、FDMクロックは、周波
数的にも位相的にも非同期の関係にある。
【0020】従って、FDM/TDM変換を行うために
は、データ速度に一致したTDMクロックでサンプルし
直さなければならない。このために、信号内挿を行う事
が必要となる。信号内挿を行うためには、内挿すべきタ
イミング、即ち、図10におけるTDMクロック(クロ
ック発振器32の出力)と、TMUX29の出力データ
列のタイミング、即ちFDMクロック(分周器28出
力)との時間差(位相差)を知る事が必要である。この
時間差は分周器28及び27の内容をラッチ回路30を
用いてTDMクロックでラッチする事によって簡単に検
出できる。
は、データ速度に一致したTDMクロックでサンプルし
直さなければならない。このために、信号内挿を行う事
が必要となる。信号内挿を行うためには、内挿すべきタ
イミング、即ち、図10におけるTDMクロック(クロ
ック発振器32の出力)と、TMUX29の出力データ
列のタイミング、即ちFDMクロック(分周器28出
力)との時間差(位相差)を知る事が必要である。この
時間差は分周器28及び27の内容をラッチ回路30を
用いてTDMクロックでラッチする事によって簡単に検
出できる。
【0021】図13は、図10に示された内挿回路31
の詳細を示したものである。50はシフトレジスタ、5
1,52は後述するフィルタのタップ係数を格納するR
OM、53はラッチ回路、54は乗算器、55は加算器
である。
の詳細を示したものである。50はシフトレジスタ、5
1,52は後述するフィルタのタップ係数を格納するR
OM、53はラッチ回路、54は乗算器、55は加算器
である。
【0022】本図に示した内挿回路における信号内挿の
原理は、TMUX29からのチャンネル毎の実部信号、
虚部信号をそれぞれ、FIR型フィルタに通すことであ
り、図13の中上方のシフトレジスタ50、ラッチ回路
53、乗算器54の組合わせが実部信号用のFIRフィ
ルタを構成し、本図中下方のシフトレジスタ50、ラッ
チ回路53、乗算器54、加算器55の組合わせが虚部
信号用FIRフィルタを構成している。簡単のため、図
13では、3タップのFIR型フィルタを示すが、一般
にはもっとタップ数が多くとられるのが通常である。
原理は、TMUX29からのチャンネル毎の実部信号、
虚部信号をそれぞれ、FIR型フィルタに通すことであ
り、図13の中上方のシフトレジスタ50、ラッチ回路
53、乗算器54の組合わせが実部信号用のFIRフィ
ルタを構成し、本図中下方のシフトレジスタ50、ラッ
チ回路53、乗算器54、加算器55の組合わせが虚部
信号用FIRフィルタを構成している。簡単のため、図
13では、3タップのFIR型フィルタを示すが、一般
にはもっとタップ数が多くとられるのが通常である。
【0023】また、本図において、ROM51、52は
各々TDMクロックの立ち上がりタイミング1及び立ち
下がりタイミングに於る信号内挿値を得るためのタップ
係数を格納しているROMであり、FDMクロックとT
DMクロックとの間の時間差(Te)情報、即ち、図1
0のラッチ回路30の出力をアドレスとしてタップ係数
の読み出しが行なわれ、FIR型フィルタは読み出され
たタップ係数で重み付けを行う。
各々TDMクロックの立ち上がりタイミング1及び立ち
下がりタイミングに於る信号内挿値を得るためのタップ
係数を格納しているROMであり、FDMクロックとT
DMクロックとの間の時間差(Te)情報、即ち、図1
0のラッチ回路30の出力をアドレスとしてタップ係数
の読み出しが行なわれ、FIR型フィルタは読み出され
たタップ係数で重み付けを行う。
【0024】このようにして、実部及び虚部のFIR型
フィルタはそれぞれ、TDMクロックの立合がり点とな
るべき内挿値と、そのちょうど中間のタイミングで信号
の変化の真中、いわゆる零交叉点の内挿値を算出する。
フィルタはそれぞれ、TDMクロックの立合がり点とな
るべき内挿値と、そのちょうど中間のタイミングで信号
の変化の真中、いわゆる零交叉点の内挿値を算出する。
【0025】信号内挿の様子は図14に示されており、
同図に於て、△印はTMUX29からのデータ出力、即
ちFDMクロックタイミングを、○はTDMクロック立
ち上がりタイミングを、×はTDMクロック立ち下がり
タイミングを示す。図14に示すように、クロック位相
誤差を正しく検出する為には、信号の変化の方向を知る
事が必要であり、これは以下に述べる方法で検出され
る。
同図に於て、△印はTMUX29からのデータ出力、即
ちFDMクロックタイミングを、○はTDMクロック立
ち上がりタイミングを、×はTDMクロック立ち下がり
タイミングを示す。図14に示すように、クロック位相
誤差を正しく検出する為には、信号の変化の方向を知る
事が必要であり、これは以下に述べる方法で検出され
る。
【0026】図15は、図10に示された復調回路34
−1〜Nの詳細を示す。
−1〜Nの詳細を示す。
【0027】60は、複素乗算器、61はVCO、62
はループフィルタ、63はキャリア位相誤差検出部、6
4はクロック位相誤差検出部を示す。
はループフィルタ、63はキャリア位相誤差検出部、6
4はクロック位相誤差検出部を示す。
【0028】65は乗算器、66,67は加算器、6
8,69はそれぞれコサイン信号、サイン信号発生用の
ROM、70は1ビット遅延メモリ、71は加算器、7
2は定数乗算器、76はデータ識別器、77は排他的論
理和ゲート、78は変化点検出回路、79はディジタル
LPF、80は加算器である。
8,69はそれぞれコサイン信号、サイン信号発生用の
ROM、70は1ビット遅延メモリ、71は加算器、7
2は定数乗算器、76はデータ識別器、77は排他的論
理和ゲート、78は変化点検出回路、79はディジタル
LPF、80は加算器である。
【0029】本図を参照して復調回路の動作について説
明すると、この復調回路は内挿回路からの信号をもとに
データ再生を行うと共に、クロック位相誤差(タイミン
グ誤差)を検出するものであり、複素乗算器60、VC
O61、ループフィルタ62、キャリア位相誤差検出部
63から成る閉ループ回路は、通常の同期検波QPSK
復調回路を構成し、復調データを再生する。
明すると、この復調回路は内挿回路からの信号をもとに
データ再生を行うと共に、クロック位相誤差(タイミン
グ誤差)を検出するものであり、複素乗算器60、VC
O61、ループフィルタ62、キャリア位相誤差検出部
63から成る閉ループ回路は、通常の同期検波QPSK
復調回路を構成し、復調データを再生する。
【0030】クロック位相誤差検出は、キャリア位相誤
差検出部63からの位相誤差成分をもとに行われ、クロ
ック位相誤差検出部64における排他的論理和ゲート7
7によって上述した変化点の有無信号を発生し、変化点
検出回路78において、データに変化点の無い場合に
は、データによって乗算器65に於て極性の補正を行
い、LPF79に於て十分平均化して加算器80からク
ロック位相誤差εを出力する。
差検出部63からの位相誤差成分をもとに行われ、クロ
ック位相誤差検出部64における排他的論理和ゲート7
7によって上述した変化点の有無信号を発生し、変化点
検出回路78において、データに変化点の無い場合に
は、データによって乗算器65に於て極性の補正を行
い、LPF79に於て十分平均化して加算器80からク
ロック位相誤差εを出力する。
【0031】図16は、図10の時間多重回路35の出
力に於ける信号のフレーム構成を示し、図10の復調回
路34−1〜34−Nから出力される変調データとクロ
ック位相誤差データが多重化されている。1フレーム
は、フレームの始まりを示すためのUW(ユニークワー
ド)と、超フレームの始まりを示すSF(スーパーフレ
ーム)ビット及びクロック位相誤差を示すTE部とCH
1〜CHNとNチャンネルの信号とを多重するデータ部
より成る。SFは一定数のフレーム毎に変化して超フレ
ームの始まりを示し、予め定った順番で各チャンネルの
送信クロック位相誤差εをTE部に時間多重する。
力に於ける信号のフレーム構成を示し、図10の復調回
路34−1〜34−Nから出力される変調データとクロ
ック位相誤差データが多重化されている。1フレーム
は、フレームの始まりを示すためのUW(ユニークワー
ド)と、超フレームの始まりを示すSF(スーパーフレ
ーム)ビット及びクロック位相誤差を示すTE部とCH
1〜CHNとNチャンネルの信号とを多重するデータ部
より成る。SFは一定数のフレーム毎に変化して超フレ
ームの始まりを示し、予め定った順番で各チャンネルの
送信クロック位相誤差εをTE部に時間多重する。
【0032】各小型局は、受信信号を復調再生して、図
16のフレーム信号を再生し、フレーム同期及び超フレ
ーム同期を確立する。これは、図9の小型局10におけ
る受信ベースバンド信号処理回路15において行なわれ
る。各小型局10は、自局が送出したチャンネルのクロ
ック位相誤差情報を選択し、それによって送信クロック
発生回路16に於て送信クロックを位相制御する。
16のフレーム信号を再生し、フレーム同期及び超フレ
ーム同期を確立する。これは、図9の小型局10におけ
る受信ベースバンド信号処理回路15において行なわれ
る。各小型局10は、自局が送出したチャンネルのクロ
ック位相誤差情報を選択し、それによって送信クロック
発生回路16に於て送信クロックを位相制御する。
【0033】以上説明したように、従来構成では、再生
中継局9にて検出されたクロック位相誤差データにもと
づいて各小型局の送信クロックの位相制御を行なってい
た。この結果、FDM−TDM変換に際してのチャンネ
ルのクロック位相誤差に起因するチャンネル間干渉を発
生する事がなく安定な通信が可能となる。
中継局9にて検出されたクロック位相誤差データにもと
づいて各小型局の送信クロックの位相制御を行なってい
た。この結果、FDM−TDM変換に際してのチャンネ
ルのクロック位相誤差に起因するチャンネル間干渉を発
生する事がなく安定な通信が可能となる。
【0034】
【発明が解決しようとする課題】しかし、従来構成にお
けるFDM/TDM変換再生中継通信方法では、各小型
局10において、クロック発生/同期回路16は、再生
中継局9から送信された位相誤差制御データを検出し、
自局の送信クロックを制御する必要があった。この制御
を行う回路は、全てディジタル信号処理で行なわれるた
めLSI化により小型化が可能であるが、各小型局はで
きる限り小型化、低価格化、低消費電力化が必要である
ため削減若しくは削除が望まれていた。
けるFDM/TDM変換再生中継通信方法では、各小型
局10において、クロック発生/同期回路16は、再生
中継局9から送信された位相誤差制御データを検出し、
自局の送信クロックを制御する必要があった。この制御
を行う回路は、全てディジタル信号処理で行なわれるた
めLSI化により小型化が可能であるが、各小型局はで
きる限り小型化、低価格化、低消費電力化が必要である
ため削減若しくは削除が望まれていた。
【0035】また、従来の位相制御方式では、再生中継
局9と各小型局10との間の位相制御ループによって構
成されているため、無線区間の遅延時間によって位相制
御応答時間が遅延してしまう欠点をもっていた。無線区
間が衛星通信のように長い遅延時間を有する場合には応
答時間の遅延が非常に大きな問題となっていた。
局9と各小型局10との間の位相制御ループによって構
成されているため、無線区間の遅延時間によって位相制
御応答時間が遅延してしまう欠点をもっていた。無線区
間が衛星通信のように長い遅延時間を有する場合には応
答時間の遅延が非常に大きな問題となっていた。
【0036】さらに、図16に示すごとく、変調データ
の1フレーム中にクロック位相誤差TEが挿入されてい
るためフレーム利用効率の劣化となる。特にデータ伝送
速度が低い場合には、このTE部分が長くなるため、1
フレーム長が長くなってしまったり、あるいは情報デー
タ伝送量の低下となる問題を有していた。
の1フレーム中にクロック位相誤差TEが挿入されてい
るためフレーム利用効率の劣化となる。特にデータ伝送
速度が低い場合には、このTE部分が長くなるため、1
フレーム長が長くなってしまったり、あるいは情報デー
タ伝送量の低下となる問題を有していた。
【0037】
【課題を解決するための手段】本発明のFDM/TDM
変換再生中継方法では、従来構成と同様に複数の小型局
の間で共通の再生中継局を介して相互に通信を行う通信
網に於て、再生中継局で検出されたクロック位相誤差デ
ータに基づき各小型局の送信クロックの位相制御を行な
う従来の問題を解決するため、再生中継局内の復調回路
によってTDMタイミングに同期化した信号を得る手段
を提供することを目的にしている。
変換再生中継方法では、従来構成と同様に複数の小型局
の間で共通の再生中継局を介して相互に通信を行う通信
網に於て、再生中継局で検出されたクロック位相誤差デ
ータに基づき各小型局の送信クロックの位相制御を行な
う従来の問題を解決するため、再生中継局内の復調回路
によってTDMタイミングに同期化した信号を得る手段
を提供することを目的にしている。
【0038】すなわち、本発明のFDM/TDM変換再
生中継方法においては、複数の小型局と、前記小型局か
ら複数のチャンネルのFDM信号を受信し、TDM信号
に変換して前記小型局へ送信する再生中継局から構成さ
れる通信方式において、前記再生中継局は、FDM信号
分波用クロック信号と、TDM信号用クロック信号と、
前記FDM信号を前記FDMクロックに基づき前記複数
のチャンネルに分波するトランスマルチプレクサ型分波
回路(以下、TMUXと略す)と、前記FDMクロック
と前記TDM信号用クロックとの時間差を検出する時間
差検出回路と、前記TMUXの各チャンネル毎の出力信
号を入力し、該出力信号のデータ復調手段と、その復調
データと前記TDMタイミングとの同期化手段を有する
複数の復調回路と、前記複数の復調回路の出力を入力
し、前記TDMクロックに従いTDM信号に多重化変換
する時分割多重回路とから構成されるFDM/TDM変
換再生装置を有している。
生中継方法においては、複数の小型局と、前記小型局か
ら複数のチャンネルのFDM信号を受信し、TDM信号
に変換して前記小型局へ送信する再生中継局から構成さ
れる通信方式において、前記再生中継局は、FDM信号
分波用クロック信号と、TDM信号用クロック信号と、
前記FDM信号を前記FDMクロックに基づき前記複数
のチャンネルに分波するトランスマルチプレクサ型分波
回路(以下、TMUXと略す)と、前記FDMクロック
と前記TDM信号用クロックとの時間差を検出する時間
差検出回路と、前記TMUXの各チャンネル毎の出力信
号を入力し、該出力信号のデータ復調手段と、その復調
データと前記TDMタイミングとの同期化手段を有する
複数の復調回路と、前記複数の復調回路の出力を入力
し、前記TDMクロックに従いTDM信号に多重化変換
する時分割多重回路とから構成されるFDM/TDM変
換再生装置を有している。
【0039】また、前記復調回路は、TMUX出力に接
続された複素乗算器と、前記乗算器の出力に接続された
シフトレジスタと、前記シフトレジスタの出力と第1の
重み係数とを加算し、前記TDMフレームタイミングに
おける識別データ値を算出する識別値算出回路と、前記
シフトレジスタの出力と第2の重み係数とを加算し、前
記TDMフレームタイミングの中間でのデータ値を算出
する零交叉値算出回路と、前記識別値算出回路の出力に
てキャリア位相誤差を検出するキャリア位相誤差検出回
路と、前記キャリア位相誤差検出回路の出力に接続され
たループフィルタと、前記ループフィルタの出力により
制御されるVCOと、前記VCOを前記複素乗算器に入
力することによりキャリア再生ループを構成する復調手
段と、前記零交叉値と前記識別値を入力し、前記識別値
が変化する場合には、その中間の前記零交叉値から内挿
タイミング誤差を検出する内挿タイミング誤差検出回路
と、前記内挿タイミング誤差検出回路の出力に接続され
た低減ろ波器と、低減ろ波器の出力を積分をする積分器
と、前記積分器の出力と前記時間差情報から前記識別値
検出回路と零交叉値検出回路に第1及び第2の重み係数
を発生するタップアドレス検出回路とを有し復調データ
とTDMフレームタイミングとの同期化をするための内
挿ループを構成する同期化手段とを有している。
続された複素乗算器と、前記乗算器の出力に接続された
シフトレジスタと、前記シフトレジスタの出力と第1の
重み係数とを加算し、前記TDMフレームタイミングに
おける識別データ値を算出する識別値算出回路と、前記
シフトレジスタの出力と第2の重み係数とを加算し、前
記TDMフレームタイミングの中間でのデータ値を算出
する零交叉値算出回路と、前記識別値算出回路の出力に
てキャリア位相誤差を検出するキャリア位相誤差検出回
路と、前記キャリア位相誤差検出回路の出力に接続され
たループフィルタと、前記ループフィルタの出力により
制御されるVCOと、前記VCOを前記複素乗算器に入
力することによりキャリア再生ループを構成する復調手
段と、前記零交叉値と前記識別値を入力し、前記識別値
が変化する場合には、その中間の前記零交叉値から内挿
タイミング誤差を検出する内挿タイミング誤差検出回路
と、前記内挿タイミング誤差検出回路の出力に接続され
た低減ろ波器と、低減ろ波器の出力を積分をする積分器
と、前記積分器の出力と前記時間差情報から前記識別値
検出回路と零交叉値検出回路に第1及び第2の重み係数
を発生するタップアドレス検出回路とを有し復調データ
とTDMフレームタイミングとの同期化をするための内
挿ループを構成する同期化手段とを有している。
【0040】
【実施例】図1に本発明のFDM/TDM変換再生中継
通信方法の構成を示す。本図において、従来のFDM/
TDM変換再生中継通信方法の構成の図9と同一の構成
部分については同一符号を付し、その説明を省略する。
図1において、再生中継局82は、本発明によるFDM
/TDM変換再生装置83を除いて従来の再生中継局9
と同一の構成をしている。
通信方法の構成を示す。本図において、従来のFDM/
TDM変換再生中継通信方法の構成の図9と同一の構成
部分については同一符号を付し、その説明を省略する。
図1において、再生中継局82は、本発明によるFDM
/TDM変換再生装置83を除いて従来の再生中継局9
と同一の構成をしている。
【0041】また、端末局(小型局)84のクロック発
生/同期回路85は、前記FDM/TDM変換再生装置
83にてクロック位相誤差が補正されているため、従来
TDMデータに挿入されていたクロック位相誤差を検出
し、自局の送信クロックを制御する回路が無い構成とな
っている。尚、それ以外は全て従来の小型局10と等価
である。
生/同期回路85は、前記FDM/TDM変換再生装置
83にてクロック位相誤差が補正されているため、従来
TDMデータに挿入されていたクロック位相誤差を検出
し、自局の送信クロックを制御する回路が無い構成とな
っている。尚、それ以外は全て従来の小型局10と等価
である。
【0042】従来のFDM/TDM変換再生中継通信シ
ステムでは、信号内挿/復調回路5−1〜Nで得られた
クロック位相誤差データは、時間多重回路6で時分割多
重された後、変調波として再生中継局82より各小型局
10へ送信され、各小型局10では、この時分割多重信
号を再生し前述のクロック位相誤差データを再生し、こ
のデータに基づいて、自局の送信クロック位相を制御
し、再生中継局82より小型局10までの往復路を含む
ループでクロック同期を確立していた。
ステムでは、信号内挿/復調回路5−1〜Nで得られた
クロック位相誤差データは、時間多重回路6で時分割多
重された後、変調波として再生中継局82より各小型局
10へ送信され、各小型局10では、この時分割多重信
号を再生し前述のクロック位相誤差データを再生し、こ
のデータに基づいて、自局の送信クロック位相を制御
し、再生中継局82より小型局10までの往復路を含む
ループでクロック同期を確立していた。
【0043】しかし、本発明のFDM/TDM変換再生
中継通信システムでは、上記のクロック位相誤差を再生
中継器82内で補償してクロック同期を確立している。
すなわち、再生中継器82内の復調回路81−1〜Nに
おいて受信波形整形フィルタ動作と時分割フレームに対
する同期化機能を同時に持つことにより、小型局84へ
は従来送信データと共に送信されていたクロック位相誤
差データを何ら送信する必要がなくなった。また、当然
に小型局84では、クロック位相誤差に基づき自局の送
信クロックの位相制御を行なう必要もなく小型局の小
型,簡易化が図られる利点も有している。
中継通信システムでは、上記のクロック位相誤差を再生
中継器82内で補償してクロック同期を確立している。
すなわち、再生中継器82内の復調回路81−1〜Nに
おいて受信波形整形フィルタ動作と時分割フレームに対
する同期化機能を同時に持つことにより、小型局84へ
は従来送信データと共に送信されていたクロック位相誤
差データを何ら送信する必要がなくなった。また、当然
に小型局84では、クロック位相誤差に基づき自局の送
信クロックの位相制御を行なう必要もなく小型局の小
型,簡易化が図られる利点も有している。
【0044】図2は、本発明のFDM/TDM変換再生
装置83の構成を示したものである。本図において、3
6は復調用局部発振器、21はπ/2移相器、22,2
3はミキサ、24,25はサンプラの機能を有するA/
D変換器、26は、TMUXの基本タイミングを発生す
るタイミング発生回路、27,28は、分周器、29
(4)は、TMUX型分波回路、32はTDMクロック
源発振器、33は分周器、35は時間多重化回路、81
−1〜Nは、各チャンネル単位の復調回路、86は、T
MUX型分波回路29とTDM回路35の間のフレーム
時間差を検出する時間差検出回路である。図3は、本発
明に用いられる時間差検出回路86の構成を示したもの
である。本図において91は、リセット付カウンタ、9
2,93はDフリップフロップである。本回路によって
TMUX標本化タイミングと時分割多重フレームタイミ
ングとのタイミング差がDフリップフロップ92の出力
に得られる。
装置83の構成を示したものである。本図において、3
6は復調用局部発振器、21はπ/2移相器、22,2
3はミキサ、24,25はサンプラの機能を有するA/
D変換器、26は、TMUXの基本タイミングを発生す
るタイミング発生回路、27,28は、分周器、29
(4)は、TMUX型分波回路、32はTDMクロック
源発振器、33は分周器、35は時間多重化回路、81
−1〜Nは、各チャンネル単位の復調回路、86は、T
MUX型分波回路29とTDM回路35の間のフレーム
時間差を検出する時間差検出回路である。図3は、本発
明に用いられる時間差検出回路86の構成を示したもの
である。本図において91は、リセット付カウンタ、9
2,93はDフリップフロップである。本回路によって
TMUX標本化タイミングと時分割多重フレームタイミ
ングとのタイミング差がDフリップフロップ92の出力
に得られる。
【0045】図4は、時間差検出回路86のタイミング
を示した図である。本図において、(b)のTMUX出
力標本タイミング(周期Ts)の立上り時間t0 と
(d)のTDMフレームタイミング(周期Tm)の立上
り時間t1 との時間差Teがカウンタ92の出力でn番
目に表われ、その結果、タイミング差情報TeがDフリ
ップフロップ93に出力されることを示している。
を示した図である。本図において、(b)のTMUX出
力標本タイミング(周期Ts)の立上り時間t0 と
(d)のTDMフレームタイミング(周期Tm)の立上
り時間t1 との時間差Teがカウンタ92の出力でn番
目に表われ、その結果、タイミング差情報TeがDフリ
ップフロップ93に出力されることを示している。
【0046】図5及び図6は、両者によって本発明に用
いられる復調回路81−1〜Nの構成を表わしている。
いられる復調回路81−1〜Nの構成を表わしている。
【0047】図5は、本発明の復調回路81−1〜Nの
前段の部分を表わしており、TMUX型分波回路29の
出力にて、FDMチャンネル分離された信号を入力し、
情報データ及びゼロクロスデータを得る部分を表わして
いる。
前段の部分を表わしており、TMUX型分波回路29の
出力にて、FDMチャンネル分離された信号を入力し、
情報データ及びゼロクロスデータを得る部分を表わして
いる。
【0048】本図において87は、高速なTDMクロッ
ク信号32をクロック入力とするDフリップフロップ、
65,66,67の組み合わせ回路は図6に示されるV
CO61の出力電圧とDフリップフロップ87の出力信
号との複素乗算処理を行なう複素乗算回路60、50は
シフトレジスタ、51,52はFIRフィルタのタップ
係数を格納するROM、53,54はラッチ回路、54
は乗算器、55は加算器である。従来例と同様に実部信
号に対しては、本図中上方のシフトレジスタ50、ラッ
チ回路53、乗算器54の組み合わせがFIRフィルタ
を構成する。一方、虚部信号に対しては、本図中下方の
シフトレジスタ50、ラッチ回路53、乗算器54の組
み合わせがFIRフィルタを構成する。88は、タップ
係数重み格納番地発生回路(加算回路)であり、時間差
検出回路86の出力である時間差情報Teと図6の積分
器90の出力の位相誤差制御値δとの加算機能を有す
る。また、本図中上方のシフトレジスタ50、ラッチ回
路53、乗算器54、ROM51加算器55でデータ識
別値検出回路が構成され、その出力として情報データが
得られる。
ク信号32をクロック入力とするDフリップフロップ、
65,66,67の組み合わせ回路は図6に示されるV
CO61の出力電圧とDフリップフロップ87の出力信
号との複素乗算処理を行なう複素乗算回路60、50は
シフトレジスタ、51,52はFIRフィルタのタップ
係数を格納するROM、53,54はラッチ回路、54
は乗算器、55は加算器である。従来例と同様に実部信
号に対しては、本図中上方のシフトレジスタ50、ラッ
チ回路53、乗算器54の組み合わせがFIRフィルタ
を構成する。一方、虚部信号に対しては、本図中下方の
シフトレジスタ50、ラッチ回路53、乗算器54の組
み合わせがFIRフィルタを構成する。88は、タップ
係数重み格納番地発生回路(加算回路)であり、時間差
検出回路86の出力である時間差情報Teと図6の積分
器90の出力の位相誤差制御値δとの加算機能を有す
る。また、本図中上方のシフトレジスタ50、ラッチ回
路53、乗算器54、ROM51加算器55でデータ識
別値検出回路が構成され、その出力として情報データが
得られる。
【0049】また、本図中下方のシフトレジスタ50、
ラッチ回路53、乗算器54、ROM52、加算器55
で零交叉値検出回路が構成され、その出力としてゼロク
ロスデータが得られる。
ラッチ回路53、乗算器54、ROM52、加算器55
で零交叉値検出回路が構成され、その出力としてゼロク
ロスデータが得られる。
【0050】図4は、復調回路81−1〜Nの構成の後
段部分を示しており、復調データ及び前記位相誤差制御
値δを得る部分を示している。
段部分を示しており、復調データ及び前記位相誤差制御
値δを得る部分を示している。
【0051】本図において、61はVCO,62はルー
プフィルタ、63はキャリア位相誤差検出部、64は零
交叉タイミング検出法により、内挿タイミング誤差を検
出する内挿タイミング誤差検出部、89は、クロック位
相誤差検出部64にて検出されたタイミング誤差に所定
の平滑化処理を行う低減ろ波器、90は、積分器であ
る。
プフィルタ、63はキャリア位相誤差検出部、64は零
交叉タイミング検出法により、内挿タイミング誤差を検
出する内挿タイミング誤差検出部、89は、クロック位
相誤差検出部64にて検出されたタイミング誤差に所定
の平滑化処理を行う低減ろ波器、90は、積分器であ
る。
【0052】次に、本発明の復調回路81−1〜Nの動
作説明を以下に示す。
作説明を以下に示す。
【0053】従来の内挿/復調回路5−1〜Nにおいて
は、図13に示される3タップのFIR型フィルタを通
して内挿処理が行なわれた後、図15に示される複素乗
算器60、VCO61、ループフィルタ62、キャリア
位相誤差検出部63からなる復調ループにより復調動作
が行なわれていた。また、同図において、クロック位相
誤差検出もキャリア位相誤差検出部63からの位相誤差
成分をもとに、クロック位相誤差検出部64を通すこと
により得られそのデータがTDMフレームに多重化され
ていた。
は、図13に示される3タップのFIR型フィルタを通
して内挿処理が行なわれた後、図15に示される複素乗
算器60、VCO61、ループフィルタ62、キャリア
位相誤差検出部63からなる復調ループにより復調動作
が行なわれていた。また、同図において、クロック位相
誤差検出もキャリア位相誤差検出部63からの位相誤差
成分をもとに、クロック位相誤差検出部64を通すこと
により得られそのデータがTDMフレームに多重化され
ていた。
【0054】一方、本発明の復調回路81−1〜Nで
は、図5及び図6に示すごとく複素乗算器60は、3タ
ップのFIR型フィルタの前に配置されたことにより、
従来内挿回路として使用していたシフトレジスタ50、
ラッチ回路53、乗算器54からなるFIRフィルタを
復調ループ内に含む構成をとっている。すなわち、キャ
リア位相誤差検出部63、ループフィルタ62、VCO
61、複素乗算器60、3タップ型FIR型フィルタに
より復調再生ループを構成している。
は、図5及び図6に示すごとく複素乗算器60は、3タ
ップのFIR型フィルタの前に配置されたことにより、
従来内挿回路として使用していたシフトレジスタ50、
ラッチ回路53、乗算器54からなるFIRフィルタを
復調ループ内に含む構成をとっている。すなわち、キャ
リア位相誤差検出部63、ループフィルタ62、VCO
61、複素乗算器60、3タップ型FIR型フィルタに
より復調再生ループを構成している。
【0055】また、図5で得られた零交叉値と識別値を
入力し、前記識別値が変化する場合にはその中間の前記
零交叉値から内挿タイミング誤差を検出する内挿タイミ
ング誤差検出回路64により位相誤差εを得る。
入力し、前記識別値が変化する場合にはその中間の前記
零交叉値から内挿タイミング誤差を検出する内挿タイミ
ング誤差検出回路64により位相誤差εを得る。
【0056】この位相誤差εは、LPF89によって十
分平均化された後、積分器90に入力される。積分器9
0の出力δは、タップアドレス検出回路88に入力さ
れ、FDMクロックとTDMクロックとの時間差情報T
eと加算処理することによりその出力をアドレスとして
ROM51,52内に記憶されたタップ係数の読み出し
が行なわれ、この重み付けによって復調データとTDM
フレームタイミングとの同期化をするための内挿ループ
を構成する。
分平均化された後、積分器90に入力される。積分器9
0の出力δは、タップアドレス検出回路88に入力さ
れ、FDMクロックとTDMクロックとの時間差情報T
eと加算処理することによりその出力をアドレスとして
ROM51,52内に記憶されたタップ係数の読み出し
が行なわれ、この重み付けによって復調データとTDM
フレームタイミングとの同期化をするための内挿ループ
を構成する。
【0057】この結果、本復調回路は、一般の同期検波
型復調再生PLLループによる復調機能をもちながら同
時に、TMUX標本化タイミングとTDMフレームタイ
ミングの誤差を上記復調ループ内で吸収する機能も有す
ることができる。
型復調再生PLLループによる復調機能をもちながら同
時に、TMUX標本化タイミングとTDMフレームタイ
ミングの誤差を上記復調ループ内で吸収する機能も有す
ることができる。
【0058】図7は本発明の復調回路81−1〜Nの任
意のチャンネルにおける各部の波形を示すものである。
本図において(a)の波形の・印は、TMUX29の任
意のチャンネルにおける標本化出力データである。この
標本化タイミングは、(b)に示される分周回路28の
出力パルスにより与えられるもので、その周期はTs
(sec)である。又、(a)に示される○印は、復調
回路81−1〜Nが復調すべきデータ値であり、その記
号dnは、(e)に示されるnbitの復調出力データ
Dnに対応している。また、×印は本復調回路81−1
〜Nで行なわれる内挿計算値を表わし、その記号V
(n)はnbitのデータDnに対応している。(c)
は、TDM多重回路6のフレームタイミングを表わして
おり、その周期はTm(sec)である。
意のチャンネルにおける各部の波形を示すものである。
本図において(a)の波形の・印は、TMUX29の任
意のチャンネルにおける標本化出力データである。この
標本化タイミングは、(b)に示される分周回路28の
出力パルスにより与えられるもので、その周期はTs
(sec)である。又、(a)に示される○印は、復調
回路81−1〜Nが復調すべきデータ値であり、その記
号dnは、(e)に示されるnbitの復調出力データ
Dnに対応している。また、×印は本復調回路81−1
〜Nで行なわれる内挿計算値を表わし、その記号V
(n)はnbitのデータDnに対応している。(c)
は、TDM多重回路6のフレームタイミングを表わして
おり、その周期はTm(sec)である。
【0059】今、(a)に示される内挿計算値によるデ
ータV(n−1)とdn−1とは位相誤差εn-1 を有し
ているとする。この位相誤差(ε)を本復調回路81−
1〜Nの内挿ループによって零とすることによりTDM
フレームタイミングに同期化した出力データを得る機能
を持たせることが本発明の目的である。
ータV(n−1)とdn−1とは位相誤差εn-1 を有し
ているとする。この位相誤差(ε)を本復調回路81−
1〜Nの内挿ループによって零とすることによりTDM
フレームタイミングに同期化した出力データを得る機能
を持たせることが本発明の目的である。
【0060】本図の(d)−によると、(a)のV
(n−1)を与える時刻をT(Vn-1)とすると、
(e)の復調データdn−1を与える時刻T(Dn−
1)との間には、次式だけ遅延が発生している。
(n−1)を与える時刻をT(Vn-1)とすると、
(e)の復調データdn−1を与える時刻T(Dn−
1)との間には、次式だけ遅延が発生している。
【0061】 KTm+εn-1 …(1) ここでKはFIRフィルタのタップ数であり、本実施例
では3である。すなわち、本発明のFIR型フィルタの
遅延時間のためフレーム周期Tmの3タップ分だけ遅延
しており、さらに、内挿計算ループに挿入されたLPF
89及び積分器90により積分器90の出力δn-1 だけ
遅延しているためその合計時間だけ遅延されることを示
している。
では3である。すなわち、本発明のFIR型フィルタの
遅延時間のためフレーム周期Tmの3タップ分だけ遅延
しており、さらに、内挿計算ループに挿入されたLPF
89及び積分器90により積分器90の出力δn-1 だけ
遅延しているためその合計時間だけ遅延されることを示
している。
【0062】このδn-1 は、積分器90の出力により得
られる値であり、内挿ループに従って出力データがTD
Mフレームタイミングに同期がとれるよう可変する位相
誤差制御値である。
られる値であり、内挿ループに従って出力データがTD
Mフレームタイミングに同期がとれるよう可変する位相
誤差制御値である。
【0063】(d)−は、(a)の内挿計算データに
よるV(n)を与える時刻T(Vn)と(e)の復調デ
ータVnを与える時刻T(Dn)との間において、 K・Tm …(2) だけ遅延していることを示している。これは、前述の位
相誤差εn-1 を減少させるため δn=0 …(3) となっており、この結果位相誤差はεnとなりεn-1 よ
りも減少している。さらに、同様に(d)−は、V
(n+1)を与える時刻T(Vn+1 )と復調データVn
を与える時刻T(Dn+1)との間において、 K・Tm+δn+1 …(4) の遅延時間があることを示している。
よるV(n)を与える時刻T(Vn)と(e)の復調デ
ータVnを与える時刻T(Dn)との間において、 K・Tm …(2) だけ遅延していることを示している。これは、前述の位
相誤差εn-1 を減少させるため δn=0 …(3) となっており、この結果位相誤差はεnとなりεn-1 よ
りも減少している。さらに、同様に(d)−は、V
(n+1)を与える時刻T(Vn+1 )と復調データVn
を与える時刻T(Dn+1)との間において、 K・Tm+δn+1 …(4) の遅延時間があることを示している。
【0064】この結果、V(n+1)とdn+1との位
相誤差εn+1 は εn+1 ≒0 …(5) となり出力データDn+1は、TDMフレームタイミン
グに同期化できることを示している。すなわち、ループ
フィルタ89、積分器90、タップアドレス検出回路8
8、3タップFIRフィルタを介して内挿タイミング位
相誤差回路64に到る閉ループからなる内挿ループは、
位相同期ループ(Phase−Lock−Loop,P
LL)を構成し、負帰帰ループの働きによってタイミン
グ誤差εを零にするよう動作している。
相誤差εn+1 は εn+1 ≒0 …(5) となり出力データDn+1は、TDMフレームタイミン
グに同期化できることを示している。すなわち、ループ
フィルタ89、積分器90、タップアドレス検出回路8
8、3タップFIRフィルタを介して内挿タイミング位
相誤差回路64に到る閉ループからなる内挿ループは、
位相同期ループ(Phase−Lock−Loop,P
LL)を構成し、負帰帰ループの働きによってタイミン
グ誤差εを零にするよう動作している。
【0065】一方、キャリア位相誤差検出部63で検出
されたキャリア位相誤差は、ループフィルタ62、VC
O61を介して乗算器60に帰置される閉ループによっ
て同期検波用キャリア再生PLLとして動作している。
されたキャリア位相誤差は、ループフィルタ62、VC
O61を介して乗算器60に帰置される閉ループによっ
て同期検波用キャリア再生PLLとして動作している。
【0066】以上説明した内挿ループにおけるδとεと
の関係は次式によって表わされる。
の関係は次式によって表わされる。
【0067】 δn=δn-1 −G・εn-1 …(6) ここでGは、本内挿ループのゲインを表わしている。
【0068】(b)式より本内挿ループが通常の1次型
PLLループであることを示している。尚、LPF89
を変えることにより2次型PLLで構成できることは当
然のことである。
PLLループであることを示している。尚、LPF89
を変えることにより2次型PLLで構成できることは当
然のことである。
【0069】次に、本発明のタップアドレス検出回路8
8の動作について、以下に説明する。
8の動作について、以下に説明する。
【0070】今、時刻T(Dn)と時刻T(Vn)との
時間差は、(2)式で表わされ、その時間は、(b)に
示されたようにTMUX29の出力タイミングとTDM
回路のフレームタイミングとの時間差情報TeとTMU
X標本化パルスの整数倍及びτとの合計値に等しいこと
が示されている。その結果次式が成立する。
時間差は、(2)式で表わされ、その時間は、(b)に
示されたようにTMUX29の出力タイミングとTDM
回路のフレームタイミングとの時間差情報TeとTMU
X標本化パルスの整数倍及びτとの合計値に等しいこと
が示されている。その結果次式が成立する。
【0071】 τ+L・Ts+Te=K・Tm+δ …(7) ただし、(d)−ではδ=0となっており、またLは
整数値である。
整数値である。
【0072】(7)式より τ=KTm+δ−LTs−Te …(8) ただし、|τ|≦1/2Tm …(9)とする。
【0073】このτは、(b)のx(0)の標本化パス
ルからL番目の標本化パルスx(−L)におけるタイミ
ング誤差を表わす。
ルからL番目の標本化パルスx(−L)におけるタイミ
ング誤差を表わす。
【0074】図7の(d)−の場合には、L=8とな
っている。
っている。
【0075】図8は、タップアドレス検出回路88の具
体的構成を示したものである。本図において、加算器9
4,95,99と、割算器96と、小数部分切捨回路9
7と、掛算器98により構成され、(8)式に基づきτ
が出力されることを示している。
体的構成を示したものである。本図において、加算器9
4,95,99と、割算器96と、小数部分切捨回路9
7と、掛算器98により構成され、(8)式に基づきτ
が出力されることを示している。
【0076】このτが求められると、図5のROM5
1,52のアドレスとして入力され、FIRフィルタの
タップ選択が行われ、データ識別検出回路及び零交叉値
検出回路に各々重み係数を発生している。
1,52のアドレスとして入力され、FIRフィルタの
タップ選択が行われ、データ識別検出回路及び零交叉値
検出回路に各々重み係数を発生している。
【0077】以上説明したように、本発明は、複数の小
型局と再生中継局からなるFDM/TDM変換再生中継
通信方法において、再生中継局にFDMチャンネルの分
波をするためトランスマルチプレクサ型分波回路を使用
し、TMUX出力タイミングとTDMフレームタイミン
グの時間差情報(Te)を各チャンネル毎に用意された
復調器に供給し、各復調器内にて内蔵のビットタイミン
グ再生回路の位相誤差制御値(δ)と前記(Te)とに
より、復調用波形整形フィルタのタップを指定し、前記
δの追随性を利用することにより、復調出力がTDMタ
イミングに完全同期化され、従来各小型局と再生中継局
間で位相同期化ループを作る構成をしていたのに対し、
大幅にシステム構成の簡易化を図ることができる。
型局と再生中継局からなるFDM/TDM変換再生中継
通信方法において、再生中継局にFDMチャンネルの分
波をするためトランスマルチプレクサ型分波回路を使用
し、TMUX出力タイミングとTDMフレームタイミン
グの時間差情報(Te)を各チャンネル毎に用意された
復調器に供給し、各復調器内にて内蔵のビットタイミン
グ再生回路の位相誤差制御値(δ)と前記(Te)とに
より、復調用波形整形フィルタのタップを指定し、前記
δの追随性を利用することにより、復調出力がTDMタ
イミングに完全同期化され、従来各小型局と再生中継局
間で位相同期化ループを作る構成をしていたのに対し、
大幅にシステム構成の簡易化を図ることができる。
【0078】
【発明の効果】本発明により次の効果が得られる。
【0079】(1)本発明のFDM/TDM変換再生中
継通信方法及び装置では、再生中継局と小型局間の無線
区間を介する位相制御ループを使用することなくTDM
多重化データの同期化を再生中継局内で独立して制御で
きるため、無線区間の遅延時間の影響を受けることな
く、安定したシステムを構築できる。
継通信方法及び装置では、再生中継局と小型局間の無線
区間を介する位相制御ループを使用することなくTDM
多重化データの同期化を再生中継局内で独立して制御で
きるため、無線区間の遅延時間の影響を受けることな
く、安定したシステムを構築できる。
【0080】(2)小型局には、従来のように再生中継
局から送信される位相誤差情報を検出し、また自局の送
信データに挿入する必要もないため小型局の小型・低価
格化が可能となる。
局から送信される位相誤差情報を検出し、また自局の送
信データに挿入する必要もないため小型局の小型・低価
格化が可能となる。
【0081】(3)小型局と再生中継局との間で伝送さ
れるフレーム信号中に位相誤差信号を挿入する必要がな
いため、フレーム利用効率が増大する。
れるフレーム信号中に位相誤差信号を挿入する必要がな
いため、フレーム利用効率が増大する。
【図1】本発明実施例のFDM/TDM変換再生中継通
信方法の構成を示す。
信方法の構成を示す。
【図2】本発明実施例のFDM/TDM変換再生装置の
構成を示す。
構成を示す。
【図3】本発明実施例の時間差検出回路を示す。
【図4】本発明実施例の時間差検出回路のタイムチャー
トを示す。
トを示す。
【図5】本発明実施例の復調回路の詳細図を示す。
【図6】本発明実施例の復調回路の詳細図を示す。
【図7】本発明実施例の復調回路のタイムチャートを示
す。
す。
【図8】本発明実施例のタップアドレス検出回路を示
す。
す。
【図9】従来発明のFDM/TDM変換再生中継通信方
法を示す。
法を示す。
【図10】従来発明のFDM/TDM変換再生装置の構
成を示す。
成を示す。
【図11】従来発明のTMUX型分波回路のディジタル
部を示す。
部を示す。
【図12】従来発明のFDMチャンネル配置を示す。
【図13】従来発明の3タップFIR型フィルタを示
す。
す。
【図14】従来発明の内挿処理の概念図である。
【図15】従来発明の復調回路の詳細図である。
【図16】従来発明のTDMフレームデータの構成を示
す。
す。
1 アンテナ 2 分波器 3 受信装置 4 TMUX型分波回路 5 信号内挿/復調回路 6 時間多重回路 7 変調回路 8 送信装置 9 FDM/TDM変換装置 10 小型局 11 アンテナ 12 分波器 13 受信装置 14 復調器 15 受信ベースバンド処理回路 16 クロック発生同期回路 17 送信ベースバンド処理回路 18 変調器 19 送信装置 20 FDM/TDM変換再生装置 21 π/2移相器 22,23 ミキサ 24,25 A/D変換器 26 TMUX用クロック源発振器 27,28 分周器 29 TMUX型分波回路 30 ラッチ回路 31 内挿回路 32 TDMクロック源発振器 33 分周器 34 復調回路 35 時間多重回路 36 局部発振器 40 直並列変換回路 41 ディジタルフィルタ 42 FFT回路 50 シフトレジスタ回路 51,52 ROM 53 ラッチ回路 54 乗算器 55 加算器 60 複素乗算器 61 VCO 62 ループフィルタ 63 キャリア位相誤差検出部 64 内挿タイミング誤差検出回路 65 乗算器 66,67 加算器 68 コサイン信号のROM 69 サイン信号のROM 70 1ビット遅延メモリ 71 加算器 72 定数乗算器 73 加算器 74 乗算器 75 加算器 76 データ識別器 77 排他的論理和 78 変化点検出回路 79 LPF 80 加算器 81 復調回路 82 再生中継局 83 FDM/TDM変換再生装置 84 小型局 85 クロック発生/同期回路 86 時間差検出回路 87 Dフリップフロップ 88 タップアドレス検出回路 89 LPF 90 積分器 91 リセット付カウンタ 92,93 Dフリップフロップ 94,95 加算器 96 割算器 97 小数部分切捨回路 98 乗算器 99 加算器
Claims (5)
- 【請求項1】 複数の端末局から送信される複数のチャ
ンネルのFDM信号を受信しデータ再生した後、端末局
へTDM信号として送信するFDM/TDM変換再生中
継通信装置において、端末局とは独立に前記複数の端末
局から送信されるFDM信号内データ信号をTDMフレ
ーム信号と同期化させることを特徴とするFDM/TD
M変換再生中継通信方法。 - 【請求項2】 複数の端末局から送信される複数のチャ
ンネルのFDM信号を受信し、データ再生した後端末局
へTDM信号として送信するFDM/TDM変換再生中
継通信装置は、端末局とは独立に前記複数の端末局から
送信されるFDM信号内データ信号をTDMフレーム信
号と同期化させる手段を具備することを特徴とする。 - 【請求項3】 請求項2のFDM/TDM変換再生中継
通信装置において、前記FDM/TDM変換再生中継装
置は、内部のFDM信号分波用クロック信号を受けFD
M信号を複数のチャンネルに分波するトランスマルチプ
レクサ型分型回路(以下、TMUXと略す)と、TMU
Xからの複数のチャンネル毎に復調データを出力する復
調手段と、前記復調手段からの復調データを受けTDM
信号と同期化させる同期化手段と、前記同期化手段から
の同期化された復調データを前記TDMフレーム信号に
応じて時分割多重する時分割多重回路から構成されるこ
とを特徴とする。 - 【請求項4】 請求項3のFDM/TDM変換再生中継
通信装置において、同期化手段は、前記復調データを受
けTDMフレーム信号に従って順次出力する多段のシフ
トレジスタと、シフトレジスタの各段の出力に第1の重
み係数を加算し前記TDMフレーム信号における識別デ
ータ値を算出する識別値算出回路と、シフトレジスタの
各段の出力に第2の重み係数を加算し、前記TDMフレ
ーム信号での中間でのデータ値(零交叉値)を算出する
零交叉値算出回路と、前記FDM信号分波用クロック信
号とTDMフレーム信号とのタイミング時間差を抽出す
る手段と、前記識別データ値と零交叉値から内挿タイミ
ング誤差を抽出する手段と、前記内挿タイミング誤差を
積分する積分器と、前記積分器の出力と前記タイミング
時間差に基づき前記第1及び第2の重み係数を制御する
制御手段とを具備することを特徴とする。 - 【請求項5】 請求項4のFDM/TDM変換再生中継
通信装置において、制御手段は、前記積分器出力をδ、
前記タイミング時間差をTe、TDMフレーム信号周期
をTm、FDM信号分波用クロック信号周期をTs、前
記シフトレジスタの段数をK、前記前記同期化後の出力
データと復調データとの時間差内の前記FDM信号分波
用クロック数をL(整数値)としたとき、 KTm+δ−L・Ts−Te なる関係式で与えられる時間を求めることにより第1,
第2の重み係数が決定できることを特徴とする。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5295841A JP2943584B2 (ja) | 1993-11-26 | 1993-11-26 | Fdm/tdm変換再生中継通信方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5295841A JP2943584B2 (ja) | 1993-11-26 | 1993-11-26 | Fdm/tdm変換再生中継通信方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07154354A true JPH07154354A (ja) | 1995-06-16 |
JP2943584B2 JP2943584B2 (ja) | 1999-08-30 |
Family
ID=17825882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5295841A Expired - Fee Related JP2943584B2 (ja) | 1993-11-26 | 1993-11-26 | Fdm/tdm変換再生中継通信方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2943584B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51130113A (en) * | 1975-05-06 | 1976-11-12 | Kokusai Denshin Denwa Co Ltd <Kdd> | Multiplex signal converter |
-
1993
- 1993-11-26 JP JP5295841A patent/JP2943584B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51130113A (en) * | 1975-05-06 | 1976-11-12 | Kokusai Denshin Denwa Co Ltd <Kdd> | Multiplex signal converter |
Also Published As
Publication number | Publication date |
---|---|
JP2943584B2 (ja) | 1999-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5812523A (en) | Method and device for synchronization at OFDM-system | |
EP0318684B1 (en) | Rapid reference acquisition and phase error compensation for radio transmission of data | |
JPH11168455A (ja) | ディジタルpll回路及び信号再生方法 | |
JPH01196924A (ja) | 伝送路歪補償方式 | |
CN105049150B (zh) | 一种自适应速率的信号处理方法和装置 | |
CN1845487B (zh) | 准正交时分复用传输方法及*** | |
US5259005A (en) | Apparatus for and method of synchronizing a clock signal | |
JPH06311193A (ja) | 自動周波数制御方法及びその装置 | |
US5073904A (en) | Digital signal processing type demodulation method and demodulation circuit | |
KR20000036158A (ko) | 직교 진폭 변조를 위한 구성 성분의 타이밍 회복 시스템 | |
JP2000032069A (ja) | パケット構成方法及びパケット受信器 | |
JP2943584B2 (ja) | Fdm/tdm変換再生中継通信方法及び装置 | |
KR19990063159A (ko) | 무선수신방법 및 장치 | |
US5257291A (en) | Circuit for evaluating frequency difference | |
US3804985A (en) | Phase-difference-modulation communication system | |
CN101889408B (zh) | 一种改进的位同步数字化的方法 | |
KR950026141A (ko) | 심볼 타이밍 보상 장치 | |
JPH0738522A (ja) | 多重化変換方式 | |
JPH0542182B2 (ja) | ||
JP3144025B2 (ja) | スペクトラム拡散通信受信装置 | |
JP3518764B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
JP3531828B2 (ja) | 直交周波数分割多重信号の送受信システム及び直交周波数分割多重信号の送受信方法 | |
US5708683A (en) | Symbol rate conversion method for CDPD demodulator | |
JP3531831B2 (ja) | 直交周波数分割多重信号の送受信システム及び直交周波数分割多重信号の送受信方法 | |
JP3531825B2 (ja) | 直交周波数分割多重信号の送受信システム及び直交周波数分割多重信号の送受信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
LAPS | Cancellation because of no payment of annual fees |