JPH07142432A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07142432A JPH07142432A JP34027091A JP34027091A JPH07142432A JP H07142432 A JPH07142432 A JP H07142432A JP 34027091 A JP34027091 A JP 34027091A JP 34027091 A JP34027091 A JP 34027091A JP H07142432 A JPH07142432 A JP H07142432A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- semiconductor device
- resin
- pad
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 埋め込み平坦化を行うポリッシュ工程におい
て、容易な工程で被ポリッシュ面にかかる応力を低減し
て、下地層に与えるダメージを低減し、欠陥の生じない
良好な埋め込み平坦化を実現できる半導体装置の製造方
法の提供。 【構成】 ＳｉＮ等のポリッシュストッパ層１３を有す
る段差基体１１上に、ＳｉＯ2 等の熱酸化膜１４を形成
する熱酸化膜形成工程と、該基体上にＳｉＯ2 等の平坦
化絶縁膜１６を形成する平坦化絶縁膜形成工程と、ポリ
ッシュパッドの硬度を変えながらポリッシュを行って平
坦化する工程を含む半導体装置の製造方法。
て、容易な工程で被ポリッシュ面にかかる応力を低減し
て、下地層に与えるダメージを低減し、欠陥の生じない
良好な埋め込み平坦化を実現できる半導体装置の製造方
法の提供。 【構成】 ＳｉＮ等のポリッシュストッパ層１３を有す
る段差基体１１上に、ＳｉＯ2 等の熱酸化膜１４を形成
する熱酸化膜形成工程と、該基体上にＳｉＯ2 等の平坦
化絶縁膜１６を形成する平坦化絶縁膜形成工程と、ポリ
ッシュパッドの硬度を変えながらポリッシュを行って平
坦化する工程を含む半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。特に、ポリッシュによる平坦化工程を含む半
導体装置の製造方法に関する。本発明は、例えばトレン
チアイソレーションの形成等、溝の埋め込み平坦化を行
って半導体装置を得る場合の、ポリッシュによる埋め込
み平坦化を良好に行うことに好適に利用できる。
に関する。特に、ポリッシュによる平坦化工程を含む半
導体装置の製造方法に関する。本発明は、例えばトレン
チアイソレーションの形成等、溝の埋め込み平坦化を行
って半導体装置を得る場合の、ポリッシュによる埋め込
み平坦化を良好に行うことに好適に利用できる。
【０００２】
【従来の技術及びその問題点】ポリッシュ技術の適用分
野は広く、例えば半導体装置の製造の際に半導体基板等
の基体（例えば図１に示すような基体１１）上に生じた
凹凸を平坦化するために利用することができる（例え
ば、特開昭６０−３９８３５号参照）。
野は広く、例えば半導体装置の製造の際に半導体基板等
の基体（例えば図１に示すような基体１１）上に生じた
凹凸を平坦化するために利用することができる（例え
ば、特開昭６０−３９８３５号参照）。
【０００３】一方、半導体装置の分野ではデバイスの大
容量化が進んでおり、チップ面積をなるべく小さくして
大容量化を図るための各種技術が開発されていて、例え
ばそのために、多層配線技術が重要なものとなってい
る。この多層配線の技術においては、多層配線の段切れ
を防止するため、下地の平坦化が必須である。下地に凹
凸があると、これにより生ずる段差上で配線が切れるい
わゆる段切れが発生するからである。この平坦化を良好
に行うには、初期工程からの平坦化が重要となる。
容量化が進んでおり、チップ面積をなるべく小さくして
大容量化を図るための各種技術が開発されていて、例え
ばそのために、多層配線技術が重要なものとなってい
る。この多層配線の技術においては、多層配線の段切れ
を防止するため、下地の平坦化が必須である。下地に凹
凸があると、これにより生ずる段差上で配線が切れるい
わゆる段切れが発生するからである。この平坦化を良好
に行うには、初期工程からの平坦化が重要となる。
【０００４】このため例えば、平坦なトレンチアイソレ
ーション等が考えられている。トレンチアイソレーショ
ンとは、半導体基板に形成した溝（トレンチ）に絶縁材
を埋め込んで、素子分離を行うものであり、これは微細
に形成されるので有利であるが、溝の埋め込み後は、溝
以外に堆積した埋め込み材料から成る凸状部を除去して
平坦化する必要がある。
ーション等が考えられている。トレンチアイソレーショ
ンとは、半導体基板に形成した溝（トレンチ）に絶縁材
を埋め込んで、素子分離を行うものであり、これは微細
に形成されるので有利であるが、溝の埋め込み後は、溝
以外に堆積した埋め込み材料から成る凸状部を除去して
平坦化する必要がある。
【０００５】この平坦なトレンチアイソレーションを形
成する手段として、図３に示す方法がある。この方法に
おいては、図３（ａ）に示すように、シリコン等からな
る半導体基板である基体１１上に薄いシリコン酸化膜１
２及び薄いシリコンナイトライド１３を形成した後、レ
ジストプロセスを用いてエッチングにより溝１５を形成
し、その後、熱酸化により、内壁酸化膜１４を形成す
る。
成する手段として、図３に示す方法がある。この方法に
おいては、図３（ａ）に示すように、シリコン等からな
る半導体基板である基体１１上に薄いシリコン酸化膜１
２及び薄いシリコンナイトライド１３を形成した後、レ
ジストプロセスを用いてエッチングにより溝１５を形成
し、その後、熱酸化により、内壁酸化膜１４を形成す
る。
【０００６】次いで、図３（ｂ）に示すように、有機シ
リコン化合物であるＴＥＯＳのプラズマ反応により酸化
シリコン膜を形成して、層間膜１６とする。
リコン化合物であるＴＥＯＳのプラズマ反応により酸化
シリコン膜を形成して、層間膜１６とする。
【０００７】この後、溝１５の上部にある余分な酸化シ
リコンをポリッシュより除去して、図３（ｃ）の如く平
坦化する。ここではポリッシュストッパ層としてシリコ
ンナイトライドを用いたが、埋め込み材料がＳｉＯ2 で
あればこれよりポリッシュ速度の遅い材料層を用いれば
よいものである。
リコンをポリッシュより除去して、図３（ｃ）の如く平
坦化する。ここではポリッシュストッパ層としてシリコ
ンナイトライドを用いたが、埋め込み材料がＳｉＯ2 で
あればこれよりポリッシュ速度の遅い材料層を用いれば
よいものである。
【０００８】
【発明が解決しようとする問題点】しかし、ポリッシュ
の面内均一性を高く確保するために、ポリッシュ手段の
研磨パッドとして硬度の高いパッドを用いた場合には、
ポリッシ面に高い応力が発生する。この結果下地Ｓｉ表
面に熱酸化誘起積層欠陥を誘発し、暗電流の均一性、ラ
イフタイム、キャパシタの緩和時間に悪影響を及ぼすこ
とが報告されている。
の面内均一性を高く確保するために、ポリッシュ手段の
研磨パッドとして硬度の高いパッドを用いた場合には、
ポリッシ面に高い応力が発生する。この結果下地Ｓｉ表
面に熱酸化誘起積層欠陥を誘発し、暗電流の均一性、ラ
イフタイム、キャパシタの緩和時間に悪影響を及ぼすこ
とが報告されている。
【０００９】この問題を解決すべく、ポリッシュパッド
を二段階に使い分けることによって、被ポリッシュ材で
あるウェハー等にかかる応力を低減する方法を本発明者
は考案した。即ち、第一段階として、均一性良くポリッ
シュできる硬度の高いパッドを用いて、予め、所定の量
より若干少ない量をポリッシュした後、第二段階とし
て、硬度の低いパッドを用いて最終的にポリッシュし平
坦化するものである。ことにより、上記応力低減を達成
できることを見い出した。
を二段階に使い分けることによって、被ポリッシュ材で
あるウェハー等にかかる応力を低減する方法を本発明者
は考案した。即ち、第一段階として、均一性良くポリッ
シュできる硬度の高いパッドを用いて、予め、所定の量
より若干少ない量をポリッシュした後、第二段階とし
て、硬度の低いパッドを用いて最終的にポリッシュし平
坦化するものである。ことにより、上記応力低減を達成
できることを見い出した。
【００１０】しかしこの方法は効果があるものの、ポリ
ッシュ途中でパッド材質を変更する必要があるため、２
以上のパッドを装着したハンドラーが必要であるなど、
装置が複雑となる。
ッシュ途中でパッド材質を変更する必要があるため、２
以上のパッドを装着したハンドラーが必要であるなど、
装置が複雑となる。
【００１１】従って、容易にパッド硬度を制御して上記
問題を発生させずにポリッシュできる技術が切望されて
いる。
問題を発生させずにポリッシュできる技術が切望されて
いる。
【００１２】
【発明の目的】本発明は上記問題点に鑑みてなされたも
ので、本発明の目的は埋め込み平坦化を行うポリッシュ
工程において、容易な工程で被ポリッシュ面にかかる応
力を低減し、もって下地層に与えるダメージを低減する
ことにより結晶欠陥等を発生させることなく良好な埋め
込み平坦化を実現できる半導体装置の製造方法を提供す
ることにある。
ので、本発明の目的は埋め込み平坦化を行うポリッシュ
工程において、容易な工程で被ポリッシュ面にかかる応
力を低減し、もって下地層に与えるダメージを低減する
ことにより結晶欠陥等を発生させることなく良好な埋め
込み平坦化を実現できる半導体装置の製造方法を提供す
ることにある。
【００１３】
【問題点を解決するための手段】本発明者は上述の目的
を達成するため、鋭意検討した結果、ポリッシュストッ
パ層を有する段差基体上に、熱酸化膜を形成する熱酸化
膜形成工程と、該基体上に平坦化絶縁膜を形成する平坦
化絶縁膜形成工程と、ポリッシュパッドの硬度を変えな
がらポリッシュを行って平坦化する工程を含むことを特
徴とする半導体装置の製造方法により、上記目的を達成
できることを見い出した。
を達成するため、鋭意検討した結果、ポリッシュストッ
パ層を有する段差基体上に、熱酸化膜を形成する熱酸化
膜形成工程と、該基体上に平坦化絶縁膜を形成する平坦
化絶縁膜形成工程と、ポリッシュパッドの硬度を変えな
がらポリッシュを行って平坦化する工程を含むことを特
徴とする半導体装置の製造方法により、上記目的を達成
できることを見い出した。
【００１４】本発明において、段差基体とは、凹部、凸
部、階段状部などを有することにより、段差ができてい
る基体（基板等）をいう。
部、階段状部などを有することにより、段差ができてい
る基体（基板等）をいう。
【００１５】本発明は、例えばポリッシュストッパ層を
用いたポリッシュによる平坦化工程において、２つ以上
のガラス転移温度を有する樹脂を用い、温度制御を行う
ことによりパッド硬度を変えることで、結晶欠陥の発生
を防止しポリッシュを行う構成で実施できる。
用いたポリッシュによる平坦化工程において、２つ以上
のガラス転移温度を有する樹脂を用い、温度制御を行う
ことによりパッド硬度を変えることで、結晶欠陥の発生
を防止しポリッシュを行う構成で実施できる。
【００１６】
【作用】本発明によれば、ポリッシュパッドの硬度を変
えながらポリッシュを行うので、高硬度のパッドを用い
つづける場合に比してポリッシュ面に高い応力が発生す
ることを抑制でき、よってポリッシュ時に発生する結晶
欠陥を低減することができる。本発明は、ポリッシュの
途中でパッドを変更するような煩雑さがなく、容易に実
施できる。
えながらポリッシュを行うので、高硬度のパッドを用い
つづける場合に比してポリッシュ面に高い応力が発生す
ることを抑制でき、よってポリッシュ時に発生する結晶
欠陥を低減することができる。本発明は、ポリッシュの
途中でパッドを変更するような煩雑さがなく、容易に実
施できる。
【００１７】また、本発明を、２つ以上のガラス転移温
度を有する樹脂を用い、温度制御することでパッド硬度
を変えながらポリッシュする構成とすると、更に容易な
構成でポリッシュ時に発生する結晶欠陥を低減するよう
にできる。
度を有する樹脂を用い、温度制御することでパッド硬度
を変えながらポリッシュする構成とすると、更に容易な
構成でポリッシュ時に発生する結晶欠陥を低減するよう
にできる。
【００１８】本発明により、結晶欠陥を発生することな
く、かつ複雑な装置等を要することなく、良好な埋め込
み平坦化を達成形成することが可能となる。
く、かつ複雑な装置等を要することなく、良好な埋め込
み平坦化を達成形成することが可能となる。
【００１９】
【実施例】以下に本発明の具体的な実施例について説明
する。但し当然のことであるが、本発明は以下に示す実
施例により限定されるものではない。
する。但し当然のことであるが、本発明は以下に示す実
施例により限定されるものではない。
【００２０】ここで具体的な各例のポリッシュプロセス
の説明に先立ち、まず各実施例で使用したポリッシュ装
置の構成例、及び処理方法について、図２を参照しなが
ら説明する。ここではポリッシュ装置として、枚葉式の
ポリッシ装置をとり上げるが、ウェハー装置の構成や使
用方法の態様については任意であり、特に限定されるも
のではない。
の説明に先立ち、まず各実施例で使用したポリッシュ装
置の構成例、及び処理方法について、図２を参照しなが
ら説明する。ここではポリッシュ装置として、枚葉式の
ポリッシ装置をとり上げるが、ウェハー装置の構成や使
用方法の態様については任意であり、特に限定されるも
のではない。
【００２１】図２に示すように、被ポリッシュ材である
半導体ウェハー２５は、ウェハー保持試料台（キャリア
ー）２６に真空チャック方式により固定される。一方、
研磨プレート（プラテン）２３上にはパッド２９が固定
されている。スラリー導入管２１からスラリー２２が供
給される。ポリッシ処理中は、上部のウェハー保持試料
台回転軸２７、及び研磨プレート回転軸２４を回転する
ことにより、ウェハー２５の面内のポリッシュの均一性
を確保している。尚、ポリッシュ時のウェハーの押しつ
け圧力については、ウェハー保持試料台（キャリアー）
２６に加える力を制御することにより行う。
半導体ウェハー２５は、ウェハー保持試料台（キャリア
ー）２６に真空チャック方式により固定される。一方、
研磨プレート（プラテン）２３上にはパッド２９が固定
されている。スラリー導入管２１からスラリー２２が供
給される。ポリッシ処理中は、上部のウェハー保持試料
台回転軸２７、及び研磨プレート回転軸２４を回転する
ことにより、ウェハー２５の面内のポリッシュの均一性
を確保している。尚、ポリッシュ時のウェハーの押しつ
け圧力については、ウェハー保持試料台（キャリアー）
２６に加える力を制御することにより行う。
【００２２】また、研磨プレート（プラテン）２３内に
は、プレートの温度を制御できるようにヒーター２８が
埋設されている。
は、プレートの温度を制御できるようにヒーター２８が
埋設されている。
【００２３】次にこのポリッシャーを用いた具体的な実
施例について、実際のプロセスを説明する。
施例について、実際のプロセスを説明する。
【００２４】実施例１ この実施例は、半導体装置の製造に当たってトレンチア
イソレーションの平坦化を行う場合である。図１（ａ）
に示すように、シリコン等からなる半導体基板（基体）
１１上に、薄いシリコン酸化膜１２及びポリッシュスト
ッパ層となる薄いシリコンナイトライド１３を形成した
後、レジストプロセスを用いてエッチングにより溝１５
を形成する。その後、熱酸化により内壁酸化膜１４を形
成して、図１（ａ）のウェハー構造とする。
イソレーションの平坦化を行う場合である。図１（ａ）
に示すように、シリコン等からなる半導体基板（基体）
１１上に、薄いシリコン酸化膜１２及びポリッシュスト
ッパ層となる薄いシリコンナイトライド１３を形成した
後、レジストプロセスを用いてエッチングにより溝１５
を形成する。その後、熱酸化により内壁酸化膜１４を形
成して、図１（ａ）のウェハー構造とする。
【００２５】次いで図１（ｂ）に示したように、平坦化
絶縁膜である層間平坦化膜１６を形成した。層間平坦化
膜１６はここではシリコン有機化合物であるＴＥＯＳを
使用して、これとオゾンとの反応により酸化シリコンを
形成することにより、設けた。このときの酸化シリコン
の形成は、以下の条件で行った。 （酸化シリコンの形成条件） ＴＥＯＳガス流量：１０００ｓｃｃｍ（Ｈｅバブリン
グ） Ｏ3 ガス流量 ：２０００ｓｃｃｍ 圧 力 ：７９８００Ｐａ（６００Ｔｏｒｒ） 温 度 ：３９０℃
絶縁膜である層間平坦化膜１６を形成した。層間平坦化
膜１６はここではシリコン有機化合物であるＴＥＯＳを
使用して、これとオゾンとの反応により酸化シリコンを
形成することにより、設けた。このときの酸化シリコン
の形成は、以下の条件で行った。 （酸化シリコンの形成条件） ＴＥＯＳガス流量：１０００ｓｃｃｍ（Ｈｅバブリン
グ） Ｏ3 ガス流量 ：２０００ｓｃｃｍ 圧 力 ：７９８００Ｐａ（６００Ｔｏｒｒ） 温 度 ：３９０℃
【００２６】次いで、層間平坦化膜１６の余分なＳｉＯ
2 をポリッシュにより除去する。ポリッシュについて
は、以下の条件で行った。 ＳｉＯ2 ポリッシュ条件 研磨プレート２３の回転数 ：３７ｒｐｍ ウェハー保持試料台２６の回転数：１７ｒｐｍ 研磨圧力調整 ：５．５×１０3 Ｐａ スラリー流量 ：２２５ミリリットル
／ｍｉｎ スラリー主成分 シリカ 粒径２０〜３５ｎｍ ＫＯＨ 水
2 をポリッシュにより除去する。ポリッシュについて
は、以下の条件で行った。 ＳｉＯ2 ポリッシュ条件 研磨プレート２３の回転数 ：３７ｒｐｍ ウェハー保持試料台２６の回転数：１７ｒｐｍ 研磨圧力調整 ：５．５×１０3 Ｐａ スラリー流量 ：２２５ミリリットル
／ｍｉｎ スラリー主成分 シリカ 粒径２０〜３５ｎｍ ＫＯＨ 水
【００２７】本実施例に用いたパッドは、相溶しない２
つ以上の樹脂を用いることにより２つ以上のガラス転移
温度を有するようにした樹脂である。２つ以上のガラス
転移温度を有する樹脂は、温度制御を行うことにより、
パッド硬度をポリッシュ中に変えることができる。この
結果、低ダメージ条件でポリッシュすることが可能なら
しめられる。
つ以上の樹脂を用いることにより２つ以上のガラス転移
温度を有するようにした樹脂である。２つ以上のガラス
転移温度を有する樹脂は、温度制御を行うことにより、
パッド硬度をポリッシュ中に変えることができる。この
結果、低ダメージ条件でポリッシュすることが可能なら
しめられる。
【００２８】相溶しない樹脂としては、ポリ酢酸ビニル
とポリメタクリル酸メチルとを用いることができ、本例
ではこれを体積比で１：１で混合したものを用いた。
とポリメタクリル酸メチルとを用いることができ、本例
ではこれを体積比で１：１で混合したものを用いた。
【００２９】本実施例では、ポリッシュパッドを構成す
る樹脂は、ガラス転移温度を、ポリ酢酸ビニルの２８℃
と、ポリメタクリル酸メチルの１１５℃との２つを有す
るので、図１（ｃ）に示した第一ステップのポリッシュ
では２５℃に研磨プレート２４を保持した後、上記した
条件で途中までポリッシュする。次いで研磨プレート２
４を４０℃に加熱した後、ダメージ層が入らないよう
に、余分なシリコン層を最終的にポリッシュし、平坦化
を終了する。これにより、図１（ｄ）の平坦化構造を得
ることができる。
る樹脂は、ガラス転移温度を、ポリ酢酸ビニルの２８℃
と、ポリメタクリル酸メチルの１１５℃との２つを有す
るので、図１（ｃ）に示した第一ステップのポリッシュ
では２５℃に研磨プレート２４を保持した後、上記した
条件で途中までポリッシュする。次いで研磨プレート２
４を４０℃に加熱した後、ダメージ層が入らないよう
に、余分なシリコン層を最終的にポリッシュし、平坦化
を終了する。これにより、図１（ｄ）の平坦化構造を得
ることができる。
【００３０】本実施例では、相溶しない樹脂としてポリ
酢酸ビニル、ポリメタクリル酸メチルを用いたが、その
他には、ポリスチレン−スチレン−ブタジエン共重合
体、ポリスチレン−ポリ塩化ビニル、ポリスチレン−ポ
リスチレン−ゴム等が使用できる。
酢酸ビニル、ポリメタクリル酸メチルを用いたが、その
他には、ポリスチレン−スチレン−ブタジエン共重合
体、ポリスチレン−ポリ塩化ビニル、ポリスチレン−ポ
リスチレン−ゴム等が使用できる。
【００３１】また、層間平坦化膜の形成には有機シリコ
ン化合物としてテトラエトキシシランを用いたが、絶縁
膜が形成可能である有機シリコンアルコキシド等に便宜
変更可能である。例えば、ＴＰＯＳ（ｔｅｔｒａ ｐｒ
ｏｐｏｘｙ ｓｉｌａｎｅ）、ＴＭＣＴＳ（ｔｅｔｒａ
ｍｅｔｈｙｌ ｃｙｃｌｏ ｔｅｔｒａ ｓｉｌｏｘ
ａｎｅ）等でも可能である。
ン化合物としてテトラエトキシシランを用いたが、絶縁
膜が形成可能である有機シリコンアルコキシド等に便宜
変更可能である。例えば、ＴＰＯＳ（ｔｅｔｒａ ｐｒ
ｏｐｏｘｙ ｓｉｌａｎｅ）、ＴＭＣＴＳ（ｔｅｔｒａ
ｍｅｔｈｙｌ ｃｙｃｌｏ ｔｅｔｒａ ｓｉｌｏｘ
ａｎｅ）等でも可能である。
【００３２】実施例２ 本実施例は本発明を実施例１と同様な場合に具体化して
実施したものである。本実施例はパッド硬度をポリッシ
ュ中に変える手段として、請求項３の発明を採用し、か
つ特に、予め一方の樹脂を架橋した後、その後に他方の
樹脂を架橋することで２つ以上のガラス転移温度を有す
るようにした樹脂パッドを用いて、ポリッシュを行う構
成としたものである。
実施したものである。本実施例はパッド硬度をポリッシ
ュ中に変える手段として、請求項３の発明を採用し、か
つ特に、予め一方の樹脂を架橋した後、その後に他方の
樹脂を架橋することで２つ以上のガラス転移温度を有す
るようにした樹脂パッドを用いて、ポリッシュを行う構
成としたものである。
【００３３】一方の樹脂Ａとしては、ジオール成分とし
て１，４−ブタジオール、ジカルボン酸としてテレフタ
ル酸を用いて作成したポリオールに、４，４′−メチレ
ンジフェニルジイソシアネートと、鎖長延長剤として
１，４−ブタンジオールを添加して作成したポリウレタ
ン樹脂Ａを用いた。もう一方の樹脂Ｂとしては、ジオー
ル成分としてエチレングリコール、ジカルボン酸として
アジピン酸を用いて作成したポリオールに、４，４′−
メチレンジフェニルジイソシアネートと、鎖長延長剤と
してエチレングリコールとを用いて製造したポリウレタ
ン樹脂Ｂを用いた。更に樹脂Ｂの末端のイソシアネート
基をアクリル酸で変性することで、紫外線及び電子線で
架橋可能にした。
て１，４−ブタジオール、ジカルボン酸としてテレフタ
ル酸を用いて作成したポリオールに、４，４′−メチレ
ンジフェニルジイソシアネートと、鎖長延長剤として
１，４−ブタンジオールを添加して作成したポリウレタ
ン樹脂Ａを用いた。もう一方の樹脂Ｂとしては、ジオー
ル成分としてエチレングリコール、ジカルボン酸として
アジピン酸を用いて作成したポリオールに、４，４′−
メチレンジフェニルジイソシアネートと、鎖長延長剤と
してエチレングリコールとを用いて製造したポリウレタ
ン樹脂Ｂを用いた。更に樹脂Ｂの末端のイソシアネート
基をアクリル酸で変性することで、紫外線及び電子線で
架橋可能にした。
【００３４】前述の２つの樹脂に樹脂Ａが架橋できるよ
うに、グリセリンとトリレンジイソシアネート等を反応
させた３官能以上のトリイソシアネートを添加し、６０
℃で２４時間加熱することにより樹脂Ａを架橋した後、
紫外線を照射することにより、樹脂Ｂを架橋させた。
うに、グリセリンとトリレンジイソシアネート等を反応
させた３官能以上のトリイソシアネートを添加し、６０
℃で２４時間加熱することにより樹脂Ａを架橋した後、
紫外線を照射することにより、樹脂Ｂを架橋させた。
【００３５】樹脂Ｂについてはガラス転移温度が３０℃
程度であるため、一方の樹脂が架橋した後でも紫外線の
照射を用いて短時間で架橋反応を終了することができ
る。
程度であるため、一方の樹脂が架橋した後でも紫外線の
照射を用いて短時間で架橋反応を終了することができ
る。
【００３６】本実施例では第一ステップでは２５℃に研
磨プレート２３を保持した後、上記した条件でポリッシ
ュした後、次いで研磨プレート２３を５０℃に加熱し、
その後ダメージ層を除去する目的で余分な酸化シリコン
層を除去し、図１（ｄ）に示した構造にして平坦化が終
了する。
磨プレート２３を保持した後、上記した条件でポリッシ
ュした後、次いで研磨プレート２３を５０℃に加熱し、
その後ダメージ層を除去する目的で余分な酸化シリコン
層を除去し、図１（ｄ）に示した構造にして平坦化が終
了する。
【００３７】本実施例ではポリウレタン樹脂を用いた
が、本樹脂に限定されるものではなく、熱硬化反応と紫
外線照射等の複数の手段を用いて架橋反応できるもので
あれば、特に限定することなく用いることができる。
が、本樹脂に限定されるものではなく、熱硬化反応と紫
外線照射等の複数の手段を用いて架橋反応できるもので
あれば、特に限定することなく用いることができる。
【００３８】尚、本発明は当然のことながらこれら実施
例に限定されるものではなく、本発明の範囲を逸脱しな
い範囲で構造、条件等は適宜変更可能である。
例に限定されるものではなく、本発明の範囲を逸脱しな
い範囲で構造、条件等は適宜変更可能である。
【００３９】
【発明の効果】上述したように、本発明によれば、特に
複雑な装置等を必要とすることなく、埋め込み平坦化を
行うポリッシュ工程において、被ポリッシュ面にかかる
応力を低減し、もって下地層に与えるダメージを低減す
ることにより結晶欠陥等を発生させることなく良好な埋
め込み平坦化を実現できる半導体装置の製造方法を提供
することができる。
複雑な装置等を必要とすることなく、埋め込み平坦化を
行うポリッシュ工程において、被ポリッシュ面にかかる
応力を低減し、もって下地層に与えるダメージを低減す
ることにより結晶欠陥等を発生させることなく良好な埋
め込み平坦化を実現できる半導体装置の製造方法を提供
することができる。
【図−１】実施例１の工程を順に断面図で示すものであ
る。
る。
【図−２】ポリッシュ装置の構成を示す概略図である。
【図−３】従来技術を説明する概略断面図である。
１１ 段差基体（段差を有する半導体基板） １３ ポリッシュストッパ層（シリコンナイトライ
ド） １４ 熱酸化膜（内壁酸化膜） １５ 溝 １６ 平坦化絶縁膜（溝の埋め込み材料である層間
平坦化膜） ２９ 研磨パッド
ド） １４ 熱酸化膜（内壁酸化膜） １５ 溝 １６ 平坦化絶縁膜（溝の埋め込み材料である層間
平坦化膜） ２９ 研磨パッド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１０月２８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/76 21/3205
Claims (3)
- 【請求項１】ポリッシュストッパ層を有する段差基体上
に熱酸化膜を形成する熱酸化膜形成工程と、 基体上に平坦化絶縁膜を形成する平坦化絶縁膜形成工程
と、 ポリッシュパッドの硬度を変えながらポリッシュを行
い、平坦化する工程を含むことを特徴とする半導体装置
の製造方法。 - 【請求項２】２つ以上のガラス転移温度を有する樹脂を
用い、温度制御を行うことでポリッシュパッド硬度をポ
リッシュ中に変えることを特徴とする請求項１に記載の
半導体装置の製造方法。 - 【請求項３】相溶しない２つ以上の樹脂を用いるととも
に、必要に応じあらかじめ一方の樹脂を架橋した後、そ
の後に他方の樹脂を架橋する構成とすることにより２つ
以上のガラス転移点を有するものとした樹脂を用いるこ
とを特徴とする請求項２に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34027091A JP3132111B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体装置の製造方法及びこれに用いるポリッシュパッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34027091A JP3132111B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体装置の製造方法及びこれに用いるポリッシュパッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142432A true JPH07142432A (ja) | 1995-06-02 |
| JP3132111B2 JP3132111B2 (ja) | 2001-02-05 |
Family
ID=18335337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34027091A Expired - Fee Related JP3132111B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体装置の製造方法及びこれに用いるポリッシュパッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132111B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998011601A1 (fr) * | 1996-09-11 | 1998-03-19 | Hitachi, Ltd. | Dispositif a semiconducteur et son procede de production |
| KR980006087A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체 소자의 트랜치 소자분리 산화막 제조방법 |
| US5968843A (en) * | 1996-12-18 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of planarizing a semiconductor topography using multiple polish pads |
| KR100242385B1 (ko) * | 1997-07-16 | 2000-03-02 | 김영환 | 반도체장치의 소자격리방법 |
| JP2000301454A (ja) * | 1999-02-11 | 2000-10-31 | Applied Materials Inc | 化学的機械研磨プロセス及びその構成要素 |
| JP2001176828A (ja) * | 1999-12-15 | 2001-06-29 | Fujitsu Ltd | 半導体基板及び半導体装置の製造方法 |
| WO2001063655A1 (fr) * | 2000-02-24 | 2001-08-30 | Tokyo Electron Limited | Dispositif de polissage chimiomecanique, dispositif formant un cablage damasquine et procede de formation d'un cablage damasquine |
| WO2002056356A1 (fr) * | 2001-01-15 | 2002-07-18 | Nikon Corporation | Procede de polissage, dispositif de polissage, et dispositif semi-conducteur permettant de produire ledit procede |
| US6599809B2 (en) | 2000-12-12 | 2003-07-29 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having a marking recess |
| KR100614773B1 (ko) * | 2004-12-28 | 2006-08-22 | 삼성전자주식회사 | 화학 기계적 연마 방법 |
| JP2008173760A (ja) * | 2006-12-21 | 2008-07-31 | Rohm & Haas Electronic Materials Cmp Holdings Inc | エラストマー改質ケミカルメカニカル研磨パッド |
| JP2008213140A (ja) * | 2000-12-01 | 2008-09-18 | Toyo Tire & Rubber Co Ltd | 研磨パッド及びその製造方法並びに研磨パッド用クッション層 |
| JP2009214275A (ja) * | 2008-03-12 | 2009-09-24 | Toyo Tire & Rubber Co Ltd | 研磨パッド |
| JP2012148376A (ja) * | 2011-01-20 | 2012-08-09 | Ebara Corp | 研磨方法及び研磨装置 |
| JP2016010836A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社東芝 | 研磨装置、研磨方法、及び研磨パッド |
| US10191215B2 (en) | 2015-05-05 | 2019-01-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Waveguide fabrication method |
-
1991
- 1991-11-29 JP JP34027091A patent/JP3132111B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006087A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체 소자의 트랜치 소자분리 산화막 제조방법 |
| WO1998011601A1 (fr) * | 1996-09-11 | 1998-03-19 | Hitachi, Ltd. | Dispositif a semiconducteur et son procede de production |
| US5968843A (en) * | 1996-12-18 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of planarizing a semiconductor topography using multiple polish pads |
| KR100242385B1 (ko) * | 1997-07-16 | 2000-03-02 | 김영환 | 반도체장치의 소자격리방법 |
| JP4575539B2 (ja) * | 1999-02-11 | 2010-11-04 | アプライド マテリアルズ インコーポレイテッド | 化学的機械研磨プロセス及びその構成要素 |
| JP2000301454A (ja) * | 1999-02-11 | 2000-10-31 | Applied Materials Inc | 化学的機械研磨プロセス及びその構成要素 |
| JP2001176828A (ja) * | 1999-12-15 | 2001-06-29 | Fujitsu Ltd | 半導体基板及び半導体装置の製造方法 |
| JP4580488B2 (ja) * | 1999-12-15 | 2010-11-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| WO2001063655A1 (fr) * | 2000-02-24 | 2001-08-30 | Tokyo Electron Limited | Dispositif de polissage chimiomecanique, dispositif formant un cablage damasquine et procede de formation d'un cablage damasquine |
| US6749486B2 (en) | 2000-02-24 | 2004-06-15 | Tokyo Electron Limited | Chemical-mechanical polishing device, damascene wiring forming device, and damascene wiring forming method |
| JP2008213140A (ja) * | 2000-12-01 | 2008-09-18 | Toyo Tire & Rubber Co Ltd | 研磨パッド及びその製造方法並びに研磨パッド用クッション層 |
| US6599809B2 (en) | 2000-12-12 | 2003-07-29 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having a marking recess |
| WO2002056356A1 (fr) * | 2001-01-15 | 2002-07-18 | Nikon Corporation | Procede de polissage, dispositif de polissage, et dispositif semi-conducteur permettant de produire ledit procede |
| KR100614773B1 (ko) * | 2004-12-28 | 2006-08-22 | 삼성전자주식회사 | 화학 기계적 연마 방법 |
| US7713879B2 (en) | 2004-12-28 | 2010-05-11 | Samsung Electronics Co., Ltd. | Chemical mechanical polishing method |
| US8592315B2 (en) | 2004-12-28 | 2013-11-26 | Samsung Electronics Co., Ltd. | Chemical mechanical polishing method |
| JP2008173760A (ja) * | 2006-12-21 | 2008-07-31 | Rohm & Haas Electronic Materials Cmp Holdings Inc | エラストマー改質ケミカルメカニカル研磨パッド |
| JP2009214275A (ja) * | 2008-03-12 | 2009-09-24 | Toyo Tire & Rubber Co Ltd | 研磨パッド |
| JP2012148376A (ja) * | 2011-01-20 | 2012-08-09 | Ebara Corp | 研磨方法及び研磨装置 |
| JP2016010836A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社東芝 | 研磨装置、研磨方法、及び研磨パッド |
| US10191215B2 (en) | 2015-05-05 | 2019-01-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Waveguide fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132111B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132111B2 (ja) | 半導体装置の製造方法及びこれに用いるポリッシュパッド | |
| JP2000331899A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH10125881A (ja) | 張り合わせｓｏｉ基板、その作製方法及びそれに形成されたｍｏｓトランジスター | |
| JPH0845882A (ja) | 半導体装置の製造方法 | |
| JPH0950974A (ja) | 研磨布及び半導体装置の製造方法 | |
| JPH07223160A (ja) | 研磨装置およびこれを用いた研磨方法 | |
| JPH04206757A (ja) | 半導体基板の製造方法 | |
| US5872066A (en) | Method of forming inter-metal dielectric layer for WVIA process | |
| JP3298291B2 (ja) | 複合素子および貼り合わせ基板の製造方法 | |
| JP3355668B2 (ja) | 基板の研磨方法および基板保持台 | |
| JP2000252354A (ja) | 埋め込み絶縁膜を有する基板の製造方法 | |
| JPH0621054A (ja) | 平坦化された多結晶シリコンゲートを備えた集積回路の製造方法 | |
| JPH09270398A (ja) | Ｓｏｉ基板の形成方法 | |
| JPH10125880A (ja) | 張り合わせｓｏｉ基板の作製方法 | |
| KR100511903B1 (ko) | 에스오아이 기판의 제조방법 | |
| JP2000349148A (ja) | 半導体層を有する基板の製造方法 | |
| KR100465630B1 (ko) | 웨이퍼의 제조방법 | |
| JPH10209267A (ja) | 半導体ウェーハの製造方法 | |
| KR100257760B1 (ko) | 이중실리콘 기판 제조 방법 | |
| JPH08181134A (ja) | 平坦化方法及び半導体装置の製造方法 | |
| JPH08111395A (ja) | 平坦化絶縁膜の形成方法 | |
| WO2002009165A1 (fr) | Procede de polissage d'une plaquette | |
| KR100312647B1 (ko) | 반도체 소자의 평탄화방법 | |
| JPH08186166A (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JP3518083B2 (ja) | 基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |