JP3518083B2 - 基板の製造方法 - Google Patents
基板の製造方法Info
- Publication number
- JP3518083B2 JP3518083B2 JP21758895A JP21758895A JP3518083B2 JP 3518083 B2 JP3518083 B2 JP 3518083B2 JP 21758895 A JP21758895 A JP 21758895A JP 21758895 A JP21758895 A JP 21758895A JP 3518083 B2 JP3518083 B2 JP 3518083B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming
- film
- insulating film
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ（Silicon
On Insulator）等の貼合せ基板の製造方法に関する。
On Insulator）等の貼合せ基板の製造方法に関する。
【０００２】
【従来の技術】近年、シリコン基板の表面にマイクロス
トラクチャや回路などを加工しておき、それを反転し
て、他の基板（ガラスやシリコン）に接合し、もとの基
板のうち、構造の作られていない部分を上面から研磨や
エッチングなどでなくしてしまう方法が開発されてい
る。この方法によれば、下の基板上に複雑な可動構造を
取り付けることができる。
トラクチャや回路などを加工しておき、それを反転し
て、他の基板（ガラスやシリコン）に接合し、もとの基
板のうち、構造の作られていない部分を上面から研磨や
エッチングなどでなくしてしまう方法が開発されてい
る。この方法によれば、下の基板上に複雑な可動構造を
取り付けることができる。
【０００３】このような貼合せＳＯＩの従来の作成例を
図５、図６で説明する。まず、シリコン基板１１に、例
えばリソグラフィーと反応性イオンエッチング（ＲＩ
Ｅ）で、図５の（１）に示すように、段差を形成する。
その後、図５（２）に示すように、ゲート酸化膜１２を
形成した後、ポリシリコン膜１３の堆積、パターニング
でゲート電極１３ａを形成する。そして埋込酸化膜１４
でゲート電極１３ａを埋め、次いで貼合せ用ポリシリコ
ン膜１５を形成し、貼合せ用ポリシリコン１５の表面を
研磨により平坦化する。この場合、シリコン基板の凹凸
を形成した面の対面側にも、酸化膜１２’、ポリシリコ
ン膜１３’、埋込酸化膜１４’、貼合せ用ポリシリコン
膜１５’が形成される。
図５、図６で説明する。まず、シリコン基板１１に、例
えばリソグラフィーと反応性イオンエッチング（ＲＩ
Ｅ）で、図５の（１）に示すように、段差を形成する。
その後、図５（２）に示すように、ゲート酸化膜１２を
形成した後、ポリシリコン膜１３の堆積、パターニング
でゲート電極１３ａを形成する。そして埋込酸化膜１４
でゲート電極１３ａを埋め、次いで貼合せ用ポリシリコ
ン膜１５を形成し、貼合せ用ポリシリコン１５の表面を
研磨により平坦化する。この場合、シリコン基板の凹凸
を形成した面の対面側にも、酸化膜１２’、ポリシリコ
ン膜１３’、埋込酸化膜１４’、貼合せ用ポリシリコン
膜１５’が形成される。
【０００４】このような加工シリコン基板１０を、図５
（３）に示すように、保持用シリコン基板２０と貼り合
わせる。この場合、例えば真空中、約１０００℃に加熱
して数時間密着させておくと両シリコン基板の面が接合
面２１０で接合する。次に、図６（４）に示すように、
加工シリコン基板１０の裏面側から数μｍのケイ素層１
１’を残した状態まで研削（研磨）する。これにより、
加工基板１０に形成された裏面側のシリコン膜１５’、
酸化膜１４’、ポリシリコン膜１３’、ゲート酸化膜１
２’が研削されて消滅する。更に、この図６（４）の状
態から酸化膜ストッパー１２を利用して選択研磨が行わ
れ、最初に形成した段差に対応する薄膜ＳＯＩ層を有す
る貼合せＳＯＩ基板が完成する。
（３）に示すように、保持用シリコン基板２０と貼り合
わせる。この場合、例えば真空中、約１０００℃に加熱
して数時間密着させておくと両シリコン基板の面が接合
面２１０で接合する。次に、図６（４）に示すように、
加工シリコン基板１０の裏面側から数μｍのケイ素層１
１’を残した状態まで研削（研磨）する。これにより、
加工基板１０に形成された裏面側のシリコン膜１５’、
酸化膜１４’、ポリシリコン膜１３’、ゲート酸化膜１
２’が研削されて消滅する。更に、この図６（４）の状
態から酸化膜ストッパー１２を利用して選択研磨が行わ
れ、最初に形成した段差に対応する薄膜ＳＯＩ層を有す
る貼合せＳＯＩ基板が完成する。
【０００５】
【発明が解決しようとする課題】これら一連の工程内
で、ウエハーに生じる反りを考えると、図５（３）の貼
合せ状態までは、加工基板１０の表面、裏面側は同じ膜
構造を有しているので、反りはほとんど生じない。
で、ウエハーに生じる反りを考えると、図５（３）の貼
合せ状態までは、加工基板１０の表面、裏面側は同じ膜
構造を有しているので、反りはほとんど生じない。
【０００６】しかし、図６（４）に示した選択研磨前の
状態では、酸化膜層１４が貼合せ基板の表面側に集中し
ている。このときの各層の膜厚の例を示すと、保持基板
２０が約７２５μｍ、貼合せポリシリコン膜１４が約２
〜３μｍ、酸化膜１４が約１μｍ、シリコン基板１１’
が４〜５μｍ程度である。このため、膜応力により、貼
合せ基板は、図７に模式的に示すように、加工基板１
０’の側に凸の反りを生じる。これは、酸化膜を例えば
ＣＶＤ（例えば８００℃で形成）で形成したときには応
力はないが、室温に戻るときに、熱膨張係数の差から、
収縮の少ない酸化膜と収縮の多いシリコン側との間に応
力が発生し、一方の酸化膜が研削により除去されること
による非対称性により、その応力が曲げモーメントとし
て顕在化し、図７に示すように、加工基板側に凸の反り
が生じる。
状態では、酸化膜層１４が貼合せ基板の表面側に集中し
ている。このときの各層の膜厚の例を示すと、保持基板
２０が約７２５μｍ、貼合せポリシリコン膜１４が約２
〜３μｍ、酸化膜１４が約１μｍ、シリコン基板１１’
が４〜５μｍ程度である。このため、膜応力により、貼
合せ基板は、図７に模式的に示すように、加工基板１
０’の側に凸の反りを生じる。これは、酸化膜を例えば
ＣＶＤ（例えば８００℃で形成）で形成したときには応
力はないが、室温に戻るときに、熱膨張係数の差から、
収縮の少ない酸化膜と収縮の多いシリコン側との間に応
力が発生し、一方の酸化膜が研削により除去されること
による非対称性により、その応力が曲げモーメントとし
て顕在化し、図７に示すように、加工基板側に凸の反り
が生じる。
【０００７】一般に、ウエハーの反りは、図８に示すよ
うに定義されるＷａｒｐ（ワープ）で表現されるが、図
６（４）状態でのＷａｒｐ値は５０〜６０μｍ程度であ
る。このような大きなＷａｒｐ値を持つウエハを研磨す
ると、図９に示すように、図９に示すような反りを持っ
たウエハーの選択研磨においては、研磨パッド（ソフト
（ａ）でもハード（ｂ）でも）のウエハへの一様な接触
が達成されず、リング状に研磨され、研磨レートの面内
均一性が悪化する。これは実験で確認されている。その
結果、貼合せ基板のＳＯＩ膜厚面内均一性が悪化し、デ
バイス特性のばらつきを大きくなる。この問題はウエハ
ーの口径が大きくなるほど（特に８インチ以上で）顕著
となる。
うに定義されるＷａｒｐ（ワープ）で表現されるが、図
６（４）状態でのＷａｒｐ値は５０〜６０μｍ程度であ
る。このような大きなＷａｒｐ値を持つウエハを研磨す
ると、図９に示すように、図９に示すような反りを持っ
たウエハーの選択研磨においては、研磨パッド（ソフト
（ａ）でもハード（ｂ）でも）のウエハへの一様な接触
が達成されず、リング状に研磨され、研磨レートの面内
均一性が悪化する。これは実験で確認されている。その
結果、貼合せ基板のＳＯＩ膜厚面内均一性が悪化し、デ
バイス特性のばらつきを大きくなる。この問題はウエハ
ーの口径が大きくなるほど（特に８インチ以上で）顕著
となる。
【０００８】本発明は、上記事情に鑑みなされたもの
で、絶縁層の上に半導体層を形成する基板を研削する際
に、基板の反りを可及的に少なくして、均一研磨をする
ことができる基板の製造方法を提供することを目的とす
る。
で、絶縁層の上に半導体層を形成する基板を研削する際
に、基板の反りを可及的に少なくして、均一研磨をする
ことができる基板の製造方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の基板の製造方法は、表面に段差が形成され
た半導体基板に前記段差を埋める埋込絶縁膜を形成し、
前記埋込絶縁膜上に平坦化用膜を形成した加工基板を形
成する工程と、前記加工基板の前記平坦化用膜に保持基
板を貼合せて貼合せ基板を形成する工程と、前記貼合せ
基板の前記半導体基板を研削することにより薄膜化した
半導体層を形成する工程と、を有し、前記平坦化用膜と
の貼合せ面とは反対側の面における前記保持基板に、前
記埋込絶縁膜による前記貼合せ基板の反りを減少させる
補償膜を、前記埋込絶縁膜と同じ材料で、かつ、前記埋
込絶縁膜の形成条件と下記式で示される関係を満たす条
件で形成する工程を有する （Ｔ 1 −Ｒ．Ｔ．）×ｔ 1 ＝（Ｔ 2 −Ｒ．Ｔ．）×ｔ 2 （上記式において、Ｔ 1 は埋込絶縁膜の形成温度、ｔ 1
は埋込絶縁膜の膜厚、Ｒ．Ｔ．は室温、Ｔ 2 は補償膜の
形成温度、ｔ 2 は補償膜の膜厚であり、貼合せ基板を形
成する工程における貼合せ温度が埋込絶縁膜の軟化温度
を越えるときＴ 1 は貼合せ温度である） 。
め、本発明の基板の製造方法は、表面に段差が形成され
た半導体基板に前記段差を埋める埋込絶縁膜を形成し、
前記埋込絶縁膜上に平坦化用膜を形成した加工基板を形
成する工程と、前記加工基板の前記平坦化用膜に保持基
板を貼合せて貼合せ基板を形成する工程と、前記貼合せ
基板の前記半導体基板を研削することにより薄膜化した
半導体層を形成する工程と、を有し、前記平坦化用膜と
の貼合せ面とは反対側の面における前記保持基板に、前
記埋込絶縁膜による前記貼合せ基板の反りを減少させる
補償膜を、前記埋込絶縁膜と同じ材料で、かつ、前記埋
込絶縁膜の形成条件と下記式で示される関係を満たす条
件で形成する工程を有する （Ｔ 1 −Ｒ．Ｔ．）×ｔ 1 ＝（Ｔ 2 −Ｒ．Ｔ．）×ｔ 2 （上記式において、Ｔ 1 は埋込絶縁膜の形成温度、ｔ 1
は埋込絶縁膜の膜厚、Ｒ．Ｔ．は室温、Ｔ 2 は補償膜の
形成温度、ｔ 2 は補償膜の膜厚であり、貼合せ基板を形
成する工程における貼合せ温度が埋込絶縁膜の軟化温度
を越えるときＴ 1 は貼合せ温度である） 。
【００１０】本発明の基板の製造方法は、絶縁層の上に
半導体層が形成してある基板を製造する際に、半導体層
と異なる熱膨張係数を持つ絶縁層により生じる基板の反
りを可及的に少なくする目的で、該基板に上記絶縁層の
反りを相殺する補償膜を形成するものである。
半導体層が形成してある基板を製造する際に、半導体層
と異なる熱膨張係数を持つ絶縁層により生じる基板の反
りを可及的に少なくする目的で、該基板に上記絶縁層の
反りを相殺する補償膜を形成するものである。
【００１１】具体的には、所定の加工をした後、表面に
酸化膜のような絶縁層を形成し、更に絶縁層に表面を平
滑化したシリコン膜又はガラス膜等の平滑化用膜を形成
し、このような加工基板の該平滑化用膜と、保持基板と
を貼合せ、貼り合わせた貼合せ基板の該加工基板を研削
して薄くすることにより貼合せウエハを製造すると、該
絶縁層が貼合せ基板の厚さ方向の中心面から遍在し、こ
れにより貼合せ基板に反りが生じる。これを防止するた
め、保持基板面に上記絶縁層による反りと反対方向の反
りを生じる補償膜を設け、この補償膜で絶縁層による反
りをキャンセルすることで、上記絶縁層による貼合せ基
板の反りを該補償膜で減少させることができる。
酸化膜のような絶縁層を形成し、更に絶縁層に表面を平
滑化したシリコン膜又はガラス膜等の平滑化用膜を形成
し、このような加工基板の該平滑化用膜と、保持基板と
を貼合せ、貼り合わせた貼合せ基板の該加工基板を研削
して薄くすることにより貼合せウエハを製造すると、該
絶縁層が貼合せ基板の厚さ方向の中心面から遍在し、こ
れにより貼合せ基板に反りが生じる。これを防止するた
め、保持基板面に上記絶縁層による反りと反対方向の反
りを生じる補償膜を設け、この補償膜で絶縁層による反
りをキャンセルすることで、上記絶縁層による貼合せ基
板の反りを該補償膜で減少させることができる。
【００１２】この場合、絶縁層と補償膜は同じ酸化シリ
コンであることが一般的である。
コンであることが一般的である。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、具体的に図面を参照しながら説明する。図１、図２
は、本発明の基板の製造方法の一例を説明するもので、
図１に示すように、加工基板１０と、補償膜３０を形成
した保持基板２０とを貼り合わせた後、加工基板を研削
し、図２に示す選択研磨前の基板１’を得る工程を示
す。
て、具体的に図面を参照しながら説明する。図１、図２
は、本発明の基板の製造方法の一例を説明するもので、
図１に示すように、加工基板１０と、補償膜３０を形成
した保持基板２０とを貼り合わせた後、加工基板を研削
し、図２に示す選択研磨前の基板１’を得る工程を示
す。
【００１４】図１に示す加工基板１０の製造工程は従来
と同様であり、まず、シリコン基板１１に、例えばリソ
グラフィーと反応性イオンエッチング（ＲＩＥ）で、図
５の（１）に示したように、段差を形成する。その後、
ゲート酸化膜１２を形成した後、ポリシリコン膜１３の
堆積、パターニングでゲート電極１３ａを形成する。そ
して絶縁層（埋込酸化膜）１４でゲート電極１３ａを埋
め、次いで貼合せ用ポリシリコン膜（平滑化用膜）１５
を形成し、貼合せ用ポリシリコン１５の表面を研磨によ
り平坦化して平滑面１５ａを形成する。この場合、シリ
コン基板の凹凸を形成した面の対面側にも、酸化膜１
２’、ポリシリコン膜１３’、絶縁層１４’、貼合せ用
ポリシリコン膜１５’が形成される。
と同様であり、まず、シリコン基板１１に、例えばリソ
グラフィーと反応性イオンエッチング（ＲＩＥ）で、図
５の（１）に示したように、段差を形成する。その後、
ゲート酸化膜１２を形成した後、ポリシリコン膜１３の
堆積、パターニングでゲート電極１３ａを形成する。そ
して絶縁層（埋込酸化膜）１４でゲート電極１３ａを埋
め、次いで貼合せ用ポリシリコン膜（平滑化用膜）１５
を形成し、貼合せ用ポリシリコン１５の表面を研磨によ
り平坦化して平滑面１５ａを形成する。この場合、シリ
コン基板の凹凸を形成した面の対面側にも、酸化膜１
２’、ポリシリコン膜１３’、絶縁層１４’、貼合せ用
ポリシリコン膜１５’が形成される。
【００１５】一方、保持基板２０は例えばシリコン基板
を使用し、その片面に加工基板１０の絶縁層１４と同じ
厚さの酸化膜３０を例えば同じＣＶＤで形成したものを
用いる。保持基板２０の片面のみに酸化膜３０を形成す
るには、例えばＣＶＤ法によるのが簡便であるが、その
他熱酸化法により両面に酸化膜を形成した後、片側の酸
化膜をＨＦを用いたウエットエッチング等で除去するこ
とにより作製することができる。
を使用し、その片面に加工基板１０の絶縁層１４と同じ
厚さの酸化膜３０を例えば同じＣＶＤで形成したものを
用いる。保持基板２０の片面のみに酸化膜３０を形成す
るには、例えばＣＶＤ法によるのが簡便であるが、その
他熱酸化法により両面に酸化膜を形成した後、片側の酸
化膜をＨＦを用いたウエットエッチング等で除去するこ
とにより作製することができる。
【００１６】そして、保持基板２０の補償酸化膜３０を
形成していない平滑面２０ａと加工基板１０の平滑面１
５ａとを通常の接合方法によって接合する。接合条件は
特に制限されないが、例えばＯ2 の雰囲気中、約９５０
〜１１００℃に加熱して０．５〜２時間密着させておく
ことにより、加工基板１０の平滑シリコン面１５ａと保
持基板２０の平滑シリコン面２０ａとが接合し、接合面
２１０で接合した貼合せ基板が形成される。なお、接合
用のシリコン膜１５に変えてガラス膜を用いても良い。
形成していない平滑面２０ａと加工基板１０の平滑面１
５ａとを通常の接合方法によって接合する。接合条件は
特に制限されないが、例えばＯ2 の雰囲気中、約９５０
〜１１００℃に加熱して０．５〜２時間密着させておく
ことにより、加工基板１０の平滑シリコン面１５ａと保
持基板２０の平滑シリコン面２０ａとが接合し、接合面
２１０で接合した貼合せ基板が形成される。なお、接合
用のシリコン膜１５に変えてガラス膜を用いても良い。
【００１７】次に、この貼合せ基板の加工基板側を研削
して、図２に示す貼合せ研削基板１’を得る。これによ
り、加工基板１０に形成された裏面側のシリコン膜１
５’、酸化膜１４’、ポリシリコン膜１３’、ゲート酸
化膜１２’が研削されて消滅する。この図２に示す貼合
せ研削基板は、本発明の基板を示す。本発明の基板は、
貼合せ直後又は貼合せ後の研削途中、さらには研削終了
後の貼合せ基板を含み、補償膜が形成されていればよ
い。
して、図２に示す貼合せ研削基板１’を得る。これによ
り、加工基板１０に形成された裏面側のシリコン膜１
５’、酸化膜１４’、ポリシリコン膜１３’、ゲート酸
化膜１２’が研削されて消滅する。この図２に示す貼合
せ研削基板は、本発明の基板を示す。本発明の基板は、
貼合せ直後又は貼合せ後の研削途中、さらには研削終了
後の貼合せ基板を含み、補償膜が形成されていればよ
い。
【００１８】このとき、絶縁層１４は貼合せ基板１’の
中心から遍在しているので、貼合せ基板１’に曲げモー
メントを生じさせるが、この曲げモーメントは、保持基
板２０に形成され、やはり中心から遍在し、絶縁層と対
面側にある補償酸化膜３０で生じる曲げモーメントによ
って相殺される。このため、図８に示したワープ値が減
り、ワープ値は、好ましくは２０μｍ以下、更に好まし
くは１５μｍ以下となる。このような小さなワープ値に
より、研磨の均一性が確保される。
中心から遍在しているので、貼合せ基板１’に曲げモー
メントを生じさせるが、この曲げモーメントは、保持基
板２０に形成され、やはり中心から遍在し、絶縁層と対
面側にある補償酸化膜３０で生じる曲げモーメントによ
って相殺される。このため、図８に示したワープ値が減
り、ワープ値は、好ましくは２０μｍ以下、更に好まし
くは１５μｍ以下となる。このような小さなワープ値に
より、研磨の均一性が確保される。
【００１９】そして、この図２の状態から酸化膜ストッ
パー１２を利用して選択研磨が行われ、最初に形成した
段差に対応する薄膜ＳＯＩ層を有する貼合せＳＯＩ基板
が完成する。得られた貼合せＳＯＩ基板は、研磨レート
面内均一性が確保されているので、ＳＯＩ層膜厚の面内
均一性が保たれ、デバイス特性の面内のばらつきが最小
に抑制される。研磨が終了した後は、補償酸化膜は例え
ばエッチングあるいは研磨により除去しても良い（しな
くても良い）。
パー１２を利用して選択研磨が行われ、最初に形成した
段差に対応する薄膜ＳＯＩ層を有する貼合せＳＯＩ基板
が完成する。得られた貼合せＳＯＩ基板は、研磨レート
面内均一性が確保されているので、ＳＯＩ層膜厚の面内
均一性が保たれ、デバイス特性の面内のばらつきが最小
に抑制される。研磨が終了した後は、補償酸化膜は例え
ばエッチングあるいは研磨により除去しても良い（しな
くても良い）。
【００２０】上記絶縁層１４と補償酸化膜３０とは同じ
条件でＣＶＤされ、同じ厚さとすることが好ましいが、
本発明の目的から、次の式（１）で示される関係を満た
せば、一応目的とする反りの補償が達成されると考えら
れる。 （Ｔ1 −Ｒ．Ｔ．）×ｔ1 ＝（Ｔ2 −Ｒ．Ｔ．）×ｔ2 …（１） ここで、Ｔ1 は絶縁層の形成温度、ｔ1 は絶縁層の膜
厚、Ｒ．Ｔ．は室温、Ｔ 2 は補償酸化膜の形成温度、ｔ
2 は補償酸化膜の膜厚である。なお、温度は何れも絶対
温度であり、膜厚は同じ単位を用いる。この場合、貼合
せ温度がＳｉＯ2の軟化温度の約９５０℃を超えるとき
には、Ｔ1 は、貼合せ温度を用いる。これは、貼合せ時
の温度で酸化膜形成時の曲げモーメントがなくなり、貼
合せ時の温度から室温に戻るときの熱膨張係数の相違か
ら生じる曲げモーメントを補償する必要があるからであ
る。
条件でＣＶＤされ、同じ厚さとすることが好ましいが、
本発明の目的から、次の式（１）で示される関係を満た
せば、一応目的とする反りの補償が達成されると考えら
れる。 （Ｔ1 −Ｒ．Ｔ．）×ｔ1 ＝（Ｔ2 −Ｒ．Ｔ．）×ｔ2 …（１） ここで、Ｔ1 は絶縁層の形成温度、ｔ1 は絶縁層の膜
厚、Ｒ．Ｔ．は室温、Ｔ 2 は補償酸化膜の形成温度、ｔ
2 は補償酸化膜の膜厚である。なお、温度は何れも絶対
温度であり、膜厚は同じ単位を用いる。この場合、貼合
せ温度がＳｉＯ2の軟化温度の約９５０℃を超えるとき
には、Ｔ1 は、貼合せ温度を用いる。これは、貼合せ時
の温度で酸化膜形成時の曲げモーメントがなくなり、貼
合せ時の温度から室温に戻るときの熱膨張係数の相違か
ら生じる曲げモーメントを補償する必要があるからであ
る。
【００２１】図３は、貼合せ基板を所定量研削し、絶縁
層の一方１４’が削られて消滅し、埋め込み酸化膜１４
が貼合せ基板１’の中心から遍在して曲げモーメントが
顕在化したとき（図３（１））に、貼合せ基板の保持基
板２０面に補償酸化膜３０を形成した状態（図３
（２））を示すものである。図３においては、図１、図
２と同じ構成部分には同一符号を付してその説明は省略
する。
層の一方１４’が削られて消滅し、埋め込み酸化膜１４
が貼合せ基板１’の中心から遍在して曲げモーメントが
顕在化したとき（図３（１））に、貼合せ基板の保持基
板２０面に補償酸化膜３０を形成した状態（図３
（２））を示すものである。図３においては、図１、図
２と同じ構成部分には同一符号を付してその説明は省略
する。
【００２２】この場合、酸化膜を貼合せ研削基板の片側
のみに例えばＣＶＤ法により形成してもよく、あるいは
熱酸化法により貼合せ基板の両面に酸化膜を形成した
後、加工基板側に形成された酸化膜をエッチングあるい
は研磨により除去しても良い。また、図４は補償膜の別
の形成方法を示すもので、ここでは貼り合わせた後、こ
の貼合せ基板の両面（全面）に補償膜となる酸化膜を例
えばＣＶＤにより形成し、加工基板側補償酸化膜を通常
の研磨の工程で除去する方法を示している。この方法に
よれば、特別に酸化膜を片面に形成する操作は必要がな
いので、容易に能率良く補償膜を形成することができ
る。この図４においても、図１、図２と同じ構成部分に
は同一符号を付してその説明を省略する。
のみに例えばＣＶＤ法により形成してもよく、あるいは
熱酸化法により貼合せ基板の両面に酸化膜を形成した
後、加工基板側に形成された酸化膜をエッチングあるい
は研磨により除去しても良い。また、図４は補償膜の別
の形成方法を示すもので、ここでは貼り合わせた後、こ
の貼合せ基板の両面（全面）に補償膜となる酸化膜を例
えばＣＶＤにより形成し、加工基板側補償酸化膜を通常
の研磨の工程で除去する方法を示している。この方法に
よれば、特別に酸化膜を片面に形成する操作は必要がな
いので、容易に能率良く補償膜を形成することができ
る。この図４においても、図１、図２と同じ構成部分に
は同一符号を付してその説明を省略する。
【００２３】本発明は、上記実施態様に限られるもので
はない。例えば上記例では絶縁層と補償膜の何れも酸化
膜で形成したが、例えば窒化シリコンでもよく、また、
これに限らず、絶縁層と補償膜とは異なる材料でもよ
く、あるいは積層膜でもよい。更に、絶縁層は形成した
後埋め込む方法のみならず、イオン注入により深く打ち
込むことで形成することも可能である。また、加工基板
に段差を設けた例を示したが、この段差のない通常の方
法にも、効果的に適用が可能であることは勿論である。
その他、本発明の要旨を逸脱しない範囲で種々変更する
ことができる。
はない。例えば上記例では絶縁層と補償膜の何れも酸化
膜で形成したが、例えば窒化シリコンでもよく、また、
これに限らず、絶縁層と補償膜とは異なる材料でもよ
く、あるいは積層膜でもよい。更に、絶縁層は形成した
後埋め込む方法のみならず、イオン注入により深く打ち
込むことで形成することも可能である。また、加工基板
に段差を設けた例を示したが、この段差のない通常の方
法にも、効果的に適用が可能であることは勿論である。
その他、本発明の要旨を逸脱しない範囲で種々変更する
ことができる。
【００２４】
【発明の効果】本発明の基板の製造方法によれば、絶縁
層による反りを確実に防止しながら絶縁層の上に半導体
層が形成された基板を得ることができる。基板の反りが
抑制されて均一に研磨されるので、デバイス特性の面内
のばらつきが抑制される。
層による反りを確実に防止しながら絶縁層の上に半導体
層が形成された基板を得ることができる。基板の反りが
抑制されて均一に研磨されるので、デバイス特性の面内
のばらつきが抑制される。
【図１】本発明の基板の製造方法に用いる加工基板と保
持基板を示す断面図である。
持基板を示す断面図である。
【図２】図１の２つの基板を貼り合わせて研削した状態
を示す断面図である。
を示す断面図である。
【図３】（１）、（２）は、貼合せ研削基板の製造方法
を示す断面図である。
を示す断面図である。
【図４】本発明の基板の製造方法の他の例を示す断面図
である。
である。
【図５】従来の貼合せ基板の製造方法を示すもので、
（１）、（２）、（３）はそれぞれ工程の手順を示す断
面図である。
（１）、（２）、（３）はそれぞれ工程の手順を示す断
面図である。
【図６】図５の続きの工程を示す断面図である。
【図７】絶縁層により貼合せ基板に反りが生じる様子を
説明する断面図である。
説明する断面図である。
【図８】反りの基準となるｗａｒｐ値を説明する説明図
である。
である。
【図９】反りが大きいウエハを研磨する状態を示す模式
図である。
図である。
１０ 加工基板
１１ シリコン基板
１２ ゲート酸化膜
１３ａ ゲート電極
１４ 絶縁層（埋込酸化膜）
１５ シリコン膜
２０ 保持基板
３０ 補償膜
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−267804（ＪＰ，Ａ)
特開 平３−250615（ＪＰ，Ａ)
特開 平５−175325（ＪＰ，Ａ)
特開 昭61−292934（ＪＰ，Ａ)
特開 平１−302837（ＪＰ，Ａ)
特開 平３−50817（ＪＰ，Ａ)
特開 平７−74329（ＪＰ，Ａ)
特開 平９−8124（ＪＰ，Ａ)
特表 平８−501900（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/02
H01L 21/336
H01L 21/76
H01L 27/12
H01L 29/786
Claims (5)
- 【請求項１】表面に段差が形成された半導体基板に前記
段差を埋める埋込絶縁膜を形成し、前記埋込絶縁膜上に
平坦化用膜を形成した加工基板を形成する工程と、 前記加工基板の前記平坦化用膜に保持基板を貼合せて貼
合せ基板を形成する工程と、 前記貼合せ基板の前記半導体基板を研削することにより
薄膜化した半導体層を形成する工程と、を有し、 前記平坦化用膜との貼合せ面とは反対側の面における前
記保持基板に、前記埋込絶縁膜による前記貼合せ基板の
反りを減少させる補償膜を、前記埋込絶縁膜と同じ材料
で、かつ、前記埋込絶縁膜の形成条件と下記式で示され
る関係を満たす条件で形成する工程を有する （Ｔ 1 −Ｒ．Ｔ．）×ｔ 1 ＝（Ｔ 2 −Ｒ．Ｔ．）×ｔ 2 （上記式において、Ｔ 1 は埋込絶縁膜の形成温度、ｔ 1
は埋込絶縁膜の膜厚、Ｒ．Ｔ．は室温、Ｔ 2 は補償膜の
形成温度、ｔ 2 は補償膜の膜厚であり、貼合せ基板を形
成する工程における貼合せ温度が埋込絶縁膜の軟化温度
を越えるときＴ 1 は貼合せ温度である） 基板の製造方
法。 - 【請求項２】前記加工基板を形成する工程において、表
面に段差が形成された半導体基板に回路を形成し、前記
回路および前記段差を埋める埋込絶縁膜を形成し、前記
埋込絶縁膜上に平坦化用膜を形成した加工基板を形成す
る請求項１記載の基板の製造方法。 - 【請求項３】前記貼合せ基板を形成する工程の前に、前
記保持基板に前記補償膜を形成する工程を行い、 前記貼合せ基板を形成する工程において、前記補償膜が
形成された面とは反対側の面を前記加工基板の前記平坦
化用膜に貼合せる 請求項１記載の基板の製造方法。 - 【請求項４】前記貼合せ基板を形成した後に、前記貼合
せ基板の両面に前記補償膜を形成する工程を有し、 前記半導体層を形成する工程において、前記半導体基板
側に形成された前記補償膜、および前記半導体基板を研
削することにより前記半導体層を形成する 請求項１記載
の基板の製造方法。 - 【請求項５】前記半導体層を形成する工程の後に、前記
平坦化用膜との貼合せ面とは反対側の面における前記保
持基板に、前記補償膜を形成する工程を行う請求項１記
載の基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21758895A JP3518083B2 (ja) | 1995-08-25 | 1995-08-25 | 基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21758895A JP3518083B2 (ja) | 1995-08-25 | 1995-08-25 | 基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964318A JPH0964318A (ja) | 1997-03-07 |
| JP3518083B2 true JP3518083B2 (ja) | 2004-04-12 |
Family
ID=16706648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21758895A Expired - Fee Related JP3518083B2 (ja) | 1995-08-25 | 1995-08-25 | 基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3518083B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5853389B2 (ja) | 2011-03-28 | 2016-02-09 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法。 |
-
1995
- 1995-08-25 JP JP21758895A patent/JP3518083B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0964318A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243881B1 (ko) | 반도체 기판 및 반도체장치의 제조방법 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH07153835A (ja) | 接合式ｓｏｉ半導体装置及びその製造方法 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP3496508B2 (ja) | 張り合わせシリコンウェーハおよびその製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3518083B2 (ja) | 基板の製造方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH03250615A (ja) | 接合ウエーハの製造方法 | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| JPH1126336A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JP2927280B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JPH05160087A (ja) | 半導体基板の製造方法 | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP3539102B2 (ja) | トレンチ分離型半導体基板の製造方法 | |
| JP3206015B2 (ja) | 半導体装置の製造方法 | |
| JPH0621408A (ja) | Ｓｏｉ構造の形成方法 | |
| JP2963353B2 (ja) | 誘電体分離基板の製造方法及び誘電体分離基板 | |
| JPH05160089A (ja) | 半導体基板の製造方法 | |
| JPH0616537B2 (ja) | 半導体基体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| LAPS | Cancellation because of no payment of annual fees |