JPH07140176A - Digital oscilloscope with color plane display and data display method - Google Patents
Digital oscilloscope with color plane display and data display methodInfo
- Publication number
- JPH07140176A JPH07140176A JP6144354A JP14435494A JPH07140176A JP H07140176 A JPH07140176 A JP H07140176A JP 6144354 A JP6144354 A JP 6144354A JP 14435494 A JP14435494 A JP 14435494A JP H07140176 A JPH07140176 A JP H07140176A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- signal
- color
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、カラー平面表示器を用
いたデジタルオシロスコープ及びそれにおけるデータ表
示方法に関し、特にカラードットマトリックス平面表示
器を用いたデジタルオシロスコープ及びそれにおけるデ
ータ表示方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital oscilloscope using a color flat panel display and a data display method in the same, and more particularly to a digital oscilloscope using a color dot matrix flat panel display and a data display method in the digital oscilloscope.
【０００２】[0002]
【従来の技術】オシロスコープは波形観測等に使用さ
れ、研究開発・生産・保守修理にと役立っている。この
オシロスコープは、周知のように、従来からその表示器
としてブラウン管（カソードレイチューブ（ＣＲＴ）と
も言われている）が使用されてきた。例えば、カラーＣ
ＲＴを用いたものあるいはＣＲＴの前にカラー液晶シャ
ッターを設けたオシロスコープが提案されている（例え
ば、特開昭５３−８４７８９、特開昭５４−８５６６、
実開昭５８−１４１７１）。このようなオシロスコープ
を用いれば、波形を表示チャネルごとに色別表示でき大
変に観測しやすい。2. Description of the Related Art Oscilloscopes are used for waveform observation, etc., and are useful for research and development, production, maintenance and repair. As is well known, this oscilloscope has conventionally used a cathode ray tube (also called a cathode ray tube (CRT)) as its display. For example, color C
An oscilloscope using an RT or a color liquid crystal shutter provided in front of the CRT has been proposed (for example, JP-A-53-84789 and JP-A-54-8566,
58-14171). If such an oscilloscope is used, the waveform can be displayed in different colors for each display channel, which is very easy to observe.
【０００３】しかし、ブラウン管はその管面の大きさに
比し電子銃までかなりの長さを必要とし、オシロスコー
プの小型化を阻んでいる。However, the cathode ray tube requires a considerable length up to the electron gun in comparison with the size of the tube surface, which prevents the oscilloscope from being downsized.
【０００４】一方、小型軽量化を図ったオシロスコープ
として、液晶表示器（以下ＬＣＤと称す）を用いたデジ
タルオシロスコープが提案されている。これらはモノク
ロＬＣＤを用いたものである。例えば、特開平４−１４
３６６４にはアクティブマトリクス方式のＬＣＤを表示
装置として使用したデジタルオシロスコープにおいて記
載されている。この発明は、画素電極群を駆動するスイ
ッチ素子をシリコン単結晶薄膜層によりデバイス内に形
成し、オシロスコープに使用可能なＬＣＤを提案するも
のである。しかし、これらは、オシロスコープ専用のモ
ノクロで、当然カラー表示はできない。On the other hand, a digital oscilloscope using a liquid crystal display (hereinafter referred to as LCD) has been proposed as an oscilloscope that is downsized and lightened. These use a monochrome LCD. For example, JP-A-4-14
3664 describes a digital oscilloscope using an active matrix type LCD as a display device. The present invention proposes an LCD in which a switch element for driving a pixel electrode group is formed in a device by a silicon single crystal thin film layer and which can be used in an oscilloscope. However, these are monochrome only for oscilloscopes, and of course color display is not possible.
【０００５】ところでカラー表示を行なう場合には、コ
ンピュータの画面表示用のＬＣＤ（所謂ＯＡ用ＬＣＤ）
を用いるか、あるいは所謂オーディオ・ビジュアル（Ａ
Ｖ）用と称されるカラードットマトリックス平面表示器
を用いてこれに観測波形等のデータを表示させることに
なる。ところが、ＯＡ用ＬＣＤは波形の表示位置に対応
して表示色を指定できるが３ドット（ＲＧＢ）で１画素
のアクセスとなるため、画面が小さくなるほど、必要と
する水平方向の分解能が不足して来る。また、１ドット
を小さく作るには、加工精度上問題が多い。さらにこれ
は非常に高価であり、サイズが大きく、オシロスコープ
を小形化することができない。一方、前述の所謂ＡＶ用
と称するアクティブマトリックス方式のＬＣＤを従来と
同じ制御方式（ＣＲＴディスプレイ等と同様の制御）で
用いた場合１ライン毎の表示制御、すなわち、水平同期
信号に基づく表示制御によるため、表示データに対しあ
る所ではＬＣＤの１画素が光り、ある所ではＬＣＤの２
画素が光るような現象が発生し、水平方向の表示品位が
劣化する。特にオシロスコープ用に小型のカラードット
マトリックス表示器を使用すると水平方向の画素数が少
ないため、表示波形のなめらかさ等の表示品位が悪くな
る。 ここで、ＯＡ（ｏｆｆｉｃｅ ａｕｔｏｍａｔｉ
ｏｎ）用のカラードットマトリックス平面表示器とは、
表示器を制御する表示制御部からクロック（即ち、外部
クロック）及び該クロックに同期した画像データを受け
て画素の駆動とスキャンを該クロックによりタイミング
制御して表示を行うものをいう。ＡＶ用のカラードット
マトリックス平面表示器とは、外部より加えられる映像
信号（ＶＩＤＥＯ）によりサンプリングとスキャンを行
うもので、周波数シンセサイザ（例えばＰＬＬ等）を有
し、該シンセサイザからのクロック信号により映像を表
示するものである。When performing color display, an LCD for displaying a computer screen (so-called OA LCD)
Or the so-called audiovisual (A
V) A color dot matrix flat panel display for use is used to display data such as observed waveforms. However, the OA LCD can specify the display color corresponding to the display position of the waveform, but since one pixel is accessed with 3 dots (RGB), the smaller the screen becomes, the less the required horizontal resolution becomes. come. In addition, there are many problems in processing accuracy to make one dot small. Moreover, it is very expensive, large in size, and the oscilloscope cannot be miniaturized. On the other hand, when the above-mentioned active matrix LCD for so-called AV is used in the same control method as the conventional one (control similar to a CRT display or the like), display control is performed for each line, that is, display control based on a horizontal synchronization signal. Therefore, one pixel of the LCD shines at a certain place for the display data, and two pixels of the LCD at a certain place.
A phenomenon in which a pixel shines occurs, and the display quality in the horizontal direction deteriorates. In particular, when a small color dot matrix display is used for an oscilloscope, the number of pixels in the horizontal direction is small, so the display quality such as the smoothness of the display waveform deteriorates. Here, OA (office automati)
color dot matrix flat panel display for
It means that a clock (that is, an external clock) and image data synchronized with the clock are received from a display control unit that controls the display device, and pixel driving and scanning are timing-controlled by the clock to perform display. The AV color dot matrix flat panel display performs sampling and scanning by a video signal (VIDEO) applied from the outside, has a frequency synthesizer (eg, PLL, etc.), and produces an image by a clock signal from the synthesizer. It is something to display.
【０００６】ここで、ＬＣＤの制御については、例え
ば、特開昭５５−８１６１、特開平４−３１４０９４に
示されるようにアナログ映像信号をＡＶ用ＬＣＤの表示
タイミングに合わせる技術が知られている。この様な技
術を用いれば同期信号に対し、サンプリング（表示器で
の信号取り込み）やスキャンを安定に対応付けることが
できる。Here, for controlling the LCD, there is known a technique of adjusting an analog video signal to the display timing of an AV LCD, as disclosed in, for example, JP-A-55-8161 and JP-A-4-314094. If such a technique is used, sampling (signal acquisition by the display) and scanning can be stably associated with the synchronization signal.
【０００７】周知のように、カラードットマトリックス
表示器は、例えば３原色の赤色（以後Ｒという）・緑色
（以後Ｇという）・青色（以後Ｂという）の複数の画素
を図２２または図２３に示すように配置し（図２２およ
び図２３は、カラードットマトリックス表示器の画素の
一部を拡大して示したものである）、データにより発光
させるものである。オシロスコープにカラードットマト
リックス表示器を使用し、データを表示する場合の表示
方法の例を図２２および図２３により説明する。なお、
図２２および図２３に示される記号Ｘ１、Ｘ２、Ｘ３・
・・はＸ座標軸（水平走査方向の座標軸）の座標点を表
わし、この座標点に合わせて表示データが発生する。す
なわち、Ｒ、Ｇ、Ｂの１組で１座標となる。図２２に示
すように、カラードットマトリックス表示器のＲ・Ｇ・
Ｂ画素配列がＲ・Ｇ・Ｂ・Ｒ・Ｇ・Ｂの順に各水平走査
方向のラインＬＨ上に複数並んでいる場合、各ラインの
１番目の画素グループをＲ１・Ｇ１・Ｂ１、２番目の画
素グループをＲ２・Ｇ２・Ｂ２・・・とし、例えば１ラ
インおきに発光させるとすると、例えば、印加された第
１のデータでラインＬＨｎの１番目の画素グループＲ１
・Ｇ１・Ｂ１を発光させ、第２のデータでラインＬＨｎ
＋２の２番目の画素グループＲ２・Ｇ２・Ｂ２を、第３
のデータでラインＬＨｎ＋４の３番目の画素グループＲ
３・Ｇ３・Ｂ３・・・を発光させるというように各画素
グループのＲ・Ｇ・Ｂドットを発光させていくものであ
る。この場合の水平分解能は、１グループのドットＲ・
Ｇ・Ｂの発光が分解能単位となるため、図２２のＸ座標
Ｘ１・Ｘ２・Ｘ３・・・で示す水平分解能となる。As is well known, in a color dot matrix display, for example, a plurality of pixels of three primary colors red (hereinafter referred to as R), green (hereinafter referred to as G), and blue (hereinafter referred to as B) are shown in FIG. 22 or FIG. It is arranged as shown (FIG. 22 and FIG. 23 are enlarged views of a part of the pixels of the color dot matrix display), and light is emitted according to data. An example of a display method for displaying data by using a color dot matrix display on the oscilloscope will be described with reference to FIGS. 22 and 23. In addition,
Symbols X1, X2, X3 shown in FIGS. 22 and 23.
.. represents a coordinate point on the X coordinate axis (coordinate axis in the horizontal scanning direction), and display data is generated in accordance with this coordinate point. That is, one set of R, G, and B has one coordinate. As shown in FIG. 22, R, G, and
When a plurality of B pixel arrays are arranged in the order of R, G, B, R, G, B on the line LH in each horizontal scanning direction, the first pixel group of each line is R1, G1, B1, and the second pixel group. If the pixel groups are R2, G2, B2, ... And light is emitted every other line, for example, the first pixel group R1 of the line LHn by the applied first data is used.
-G1 and B1 are made to emit light, and the second data is used for the line LHn.
The second pixel group R2, G2, B2 of +2 is set to the third
Data of the third pixel group R of line LHn + 4
.., G3, B3 ... Are made to emit light, and the R, G, B dots of each pixel group are made to emit light. The horizontal resolution in this case is 1 group of dots R
Since the light emission of G and B becomes the resolution unit, the horizontal resolution shown by the X coordinate X1, X2, X3 ... In FIG.
【０００８】また、図２３に示すように、カラードット
マトリックス表示器のＲ・Ｇ・Ｂドット配列がデルタ配
列で水平方向のラインＬＨｎおよびＬＨ（ｎ＋偶数）に
Ｇ・Ｒ・Ｂ・Ｇ・Ｒ・Ｂ・・・と、ラインＬＨ（ｎ＋奇
数）にＢ・Ｇ・Ｒ・Ｂ・Ｇ・Ｒ・・・と並んでいる場
合、ラインＬＨｎおよびＬＨ（ｎ＋偶数）の１番目の画
素グループをＧ１・Ｒ１・Ｂ１、２番目の画素グループ
をＧ２・Ｒ２・Ｂ２・・・と、ラインＬＨ（ｎ＋奇数）
の１番目の画素グループをＢ１・Ｇ１・Ｒ１、２番目の
画素グループをＢ２・Ｇ２・Ｒ２・・・とし、例えばド
ットＧとＲを発光（イエローの光となる）させラインＬ
Ｈｎ上に水平線を表示する場合でみると、第１のデータ
（座標Ｘ１）で１番目の画素グループのＧ１、Ｒ１が発
光し、第２のデータは座標Ｘ２には同じグループのドッ
トがないため、発光せず、第３のデータ（座標Ｘ３）で
２番目の画素グループＧ２、Ｒ２が発光する。以下同じ
ように第４のデータは座標Ｘ４には同じグループのドッ
トがないため発光せず、第５のデータ（座標Ｘ５）は３
番目画素グループＧ３、Ｒ３を発光させるというように
各ラインの各画素グループのＲ・Ｇドットを発光させて
いくものである。しかし、この場合ラインＬＨｎおよび
ＬＨ（ｎ＋偶数）と同じ座標上にラインＬＨ（ｎ＋奇
数）の各画素グループのＲ・Ｇ画素が無いため、ライン
ＬＨ（ｎ＋奇数）は発光させることができない。したが
って、この場合の水平分解能は、図２３のＸ座標上の座
標点Ｘ１・Ｘ２・Ｘ３・・・で示す水平分解能となる。
このように画素グループは座標の数の半分しかなく、デ
ータを有効に表示することができない。Further, as shown in FIG. 23, the R, G, B dot arrangement of the color dot matrix display is a delta arrangement and G, R, B, G, R on the horizontal lines LHn and LH (n + even number). .. and B.G.R.B.G.R .... on the line LH (n + odd), the first pixel group of lines LHn and LH (n + even) is G1・ R1 ・ B1, the second pixel group is G2 ・ R2 ・ B2, and the line LH (n + odd)
The first pixel group of B1, G1, R1, the second pixel group of B2, G2, R2 ..., For example, the dots G and R are made to emit light (becomes yellow light)
When displaying a horizontal line on Hn, G1 and R1 of the first pixel group emit light in the first data (coordinate X1), and there is no dot of the same group in coordinate X2 in the second data. , Does not emit light, and the second pixel group G2, R2 emits light with the third data (coordinate X3). Similarly, in the same manner, the fourth data does not emit light because there is no dot in the same group at the coordinate X4, and the fifth data (coordinate X5) is 3
The RG dots of each pixel group in each line are made to emit light such that the th pixel group G3, R3 is made to emit light. However, in this case, there is no RG pixel of each pixel group of the line LH (n + odd number) on the same coordinates as the lines LHn and LH (n + even number), so that the line LH (n + odd number) cannot emit light. Therefore, the horizontal resolution in this case is the horizontal resolution shown by the coordinate points X1, X2, X3, ... On the X coordinate in FIG.
In this way, the pixel group has only half the number of coordinates, and data cannot be displayed effectively.
【０００９】[0009]
【発明が解決しようとする課題】本発明の目的は、上記
従来技術の欠点を解消しうるカラードットマトリックス
平面表示器を用いたデジタルオシロスコープ及びそれに
おけるデータ表示方法を提供するにある。更にデジタル
オシロスコープの表示において、画素（表示単位）を小
さく表わすことができるようにすることを目的とする。
本発明の別の目的は、小型のカラードットマトリックス
平面表示器を用いて、高品位で高忠実な波形表示ができ
る、デジタルオシロスコープ及びそれにおけるデータ表
示方法を提供するにある。本発明の更に他の目的はカラ
ーテレビ用のＴＦＴ−ＬＣＤを用いたデジタルオシロス
コープを提供することである。更に本発明の目的は、Ｏ
Ａ用はもちろん、ＡＶ用のマトリックス表示器を測定器
用に用いても、十分な表現ができるようにすることであ
る。SUMMARY OF THE INVENTION It is an object of the present invention to provide a digital oscilloscope using a color dot matrix flat panel display and a data display method therefor which can solve the above-mentioned drawbacks of the prior art. Further, it is an object of the present invention to allow a pixel (display unit) to be represented in a small size in a display of a digital oscilloscope.
Another object of the present invention is to provide a digital oscilloscope and a data display method in the digital oscilloscope, which can display a waveform with high quality and high fidelity by using a small color dot matrix flat panel display. Still another object of the present invention is to provide a digital oscilloscope using a TFT-LCD for a color television. Further, the object of the present invention is to
This is to enable sufficient expression even when a matrix display for AV as well as A is used for a measuring instrument.
【００１０】[0010]
【課題を解決するための手段】本発明のデジタルオシロ
スコープにおいて、表示器にカラードットマトリックス
平面表示器を用いたことを特徴とする。また、本発明
は、デジタルオシロスコープにおいて、波形表示用のカ
ラードットマトリックス表示器へ供給する水平同期信号
をつくっている分周値（水平同期信号の分周は表示信号
発生部からの表示信号のクロック周波数からつくる）を
前記波形表示用のカラードットマトリックス表示器の内
部水平同期信号をつくっている分周値（内部水平同期信
号の分周は走行クロック周波数からつくっている）と整
数倍の関係にしたデジタルオシロスコープである。更
に、具体的には次の手段を有するデジタルオシロスコー
プである。表示用の波形データをストアするメモリと、
同期信号を発生して出力する同期信号発生器と、該同期
信号に同期して上記メモリから波形データを読みだして
出力する表示データ出力部とを有する表示データ出力部
と、マトリックス状に配置された異なる色の画素（ドッ
ト）を有する表示部と、該ドットに順次表示データを与
えて表示するドットスキャン制御部と、上記表示部を走
査するための走査クロック信号を発生する走査クロック
信号発生器とを有するカラードットマトリックス平面表
示器とを備え、上記走査クロック発生器は上記同期信号
発生部からの上記同期信号に同期して上記走査クロック
信号を発生し、上記ドットスキャン制御部は上記走査ク
ロック信号に同期して上記表示データ出力手段からの波
形データを上記表示部のドットに順次与えて波形データ
を上記表示部に表示する。上記平面表示器の上記ドット
スキャン制御部は、上記走査クロック信号に同期して、
異なる色の画素毎に上記走査クロック信号の周期だけ位
相が互いに異なるタイミングクロック信号を発生し、上
記表示データ発生手段からの波形データを、該タイミン
グクロック信号に同期してそれぞれ該タイミングクロッ
ク信号に対応する色のドットに順次与えて表示し、上記
表示データ出力部は、上記メモリから読み出された（各
画素単位の）波形データを、上記同期信号に基づき、表
示すべき色毎に、関連する上記タイミングクロック信号
に同期したタイミングで上記平面表示器に出力し、上記
平面表示器の上記ドットスキャン制御部は、上記タイミ
ングクロック信号に同期して上記表示データ出力手段か
ら与えられる上記表示すべき色毎の波形データを関連す
るタイミングクロックに同期してそれぞれ対応する色の
ドットに与える。上記同期信号発生部は、クロック信号
を発生するクロック信号発生器と、該クロック信号を第
１の分周比で分周して水平同期信号を得て上記同期信号
として出力する第１の分周器とを有し、上記走査クロッ
ク信号発生器は、可変周波数発振器と、該可変周波数発
振器からの信号を第２の分周比で分周して出力する第２
の分周器と、上記第２の分周器の出力信号の位相を上記
第１分周器からの水平同期信号の位相と等しくなるよう
上記可変周波数発振器の出力信号の位相を制御する位相
制御部とを有し、周波数が上記水平同期信号の周波数の
整数倍でかつ可変な信号を上記走査クロック信号として
発生するようにした。上記第１分周器の分周比と上記第
２分周器の分周比との比は整数である。この場合、表示
データ出力部においては、クロック信号発生器のクロッ
ク信号を第１の分周比で分周して該同期信号を得てお
り、また平面表示器においては可変周波数発振器の出力
信号（走査クロック信号）を第２の分周比で分周して得
た信号が上記同期信号に位相同期するよう該可変周波数
発振器を位相制御しており、第１、第２の分周比の比を
整数としているため、表示データ出力部の波形データ出
力タイミングと平面表示器での波形データの表示タイミ
ングとが同期されるため、連続する２ドット単位以下で
波形データの表示を制御できる。また、好ましくは、表
示データ出力部から出力される各色毎の波形データの出
力タイミングを平面表示器での各色毎の波形データの表
示タイミングと同期するよう、いわゆる３相タイミング
発生回路を表示データ出力部に設けているため、連続す
る２ドット単位以下で波形データの表示を制御できる。In the digital oscilloscope of the present invention, a color dot matrix flat panel display is used as a display. Further, the present invention is, in a digital oscilloscope, a frequency division value for producing a horizontal synchronizing signal to be supplied to a color dot matrix display for displaying a waveform (the frequency division of the horizontal synchronizing signal is a clock of the display signal from the display signal generator). Frequency)) and the division value (the frequency division of the internal horizontal synchronization signal is generated from the running clock frequency) that forms the internal horizontal synchronization signal of the color dot matrix display for displaying the waveform in an integer multiple relationship. It is a digital oscilloscope. More specifically, it is a digital oscilloscope having the following means. A memory that stores the waveform data for display,
A display data output unit having a synchronization signal generator for generating and outputting a synchronization signal and a display data output unit for reading out waveform data from the memory in synchronization with the synchronization signal and outputting the waveform data are arranged in a matrix. A display section having pixels (dots) of different colors, a dot scan control section for sequentially giving display data to the dots for display, and a scan clock signal generator for generating a scan clock signal for scanning the display section. And a color dot matrix flat panel display having a color dot matrix flat panel display, the scan clock generator generating the scan clock signal in synchronization with the sync signal from the sync signal generator, and the dot scan control unit the scan clock signal. The waveform data from the display data output means is sequentially applied to the dots of the display unit in synchronization with the signal to display the waveform data on the display unit. To. The dot scan control unit of the flat panel display, in synchronization with the scan clock signal,
Timing clock signals whose phases are different from each other by the period of the scanning clock signal are generated for each pixel of different colors, and the waveform data from the display data generating means are synchronized with the timing clock signal and correspond to the timing clock signal. The display data output section relates the waveform data (in each pixel unit) read from the memory for each color to be displayed based on the synchronization signal. Output to the flat panel display at a timing synchronized with the timing clock signal, and the dot scan control section of the flat panel display synchronizes with the timing clock signal to display the color to be displayed from the display data output means. Each waveform data is given to the corresponding color dots in synchronization with the associated timing clock. The synchronization signal generator includes a clock signal generator that generates a clock signal, and a first frequency divider that divides the clock signal by a first frequency division ratio to obtain a horizontal synchronization signal and outputs the horizontal synchronization signal as the synchronization signal. The scanning clock signal generator includes a variable frequency oscillator, and a second frequency divider for dividing the signal from the variable frequency oscillator by a second dividing ratio and outputting the divided signal.
Phase control for controlling the phase of the output signal of the variable frequency oscillator so that the phase of the output signals of the frequency divider and the second frequency divider becomes equal to the phase of the horizontal synchronizing signal from the first frequency divider. And a variable signal whose frequency is an integral multiple of the frequency of the horizontal synchronizing signal and which is variable are generated as the scanning clock signal. The ratio between the frequency division ratio of the first frequency divider and the frequency division ratio of the second frequency divider is an integer. In this case, in the display data output section, the clock signal of the clock signal generator is divided by the first division ratio to obtain the synchronizing signal, and in the flat display, the output signal of the variable frequency oscillator ( The variable frequency oscillator is phase-controlled so that the signal obtained by dividing the scanning clock signal) by the second dividing ratio is in phase with the synchronizing signal, and the ratio of the first and second dividing ratios is set. Is an integer, the waveform data output timing of the display data output section and the waveform data display timing on the flat panel display are synchronized, so that the waveform data display can be controlled in units of two continuous dots or less. Further, preferably, a so-called three-phase timing generation circuit is used to output the display data so that the output timing of the waveform data for each color output from the display data output unit is synchronized with the display timing of the waveform data for each color on the flat panel display. Since it is provided in the section, the display of the waveform data can be controlled in units of two consecutive dots or less.
【００１１】表示方法において、マトリックス状に配置
された異なる色の画素を有する表示部を備えたカラード
ットマトリックス平面表示器を用いたデジタルオシロス
コープにおける波形データの表示方法で、波形データを
表示すべき各座標点（表示単位）を隣接する異なる色の
ドットの組み合わせで表示し、該各座標点に隣接する座
標点を構成するドットの少なくとも１つを該各座標点の
ドットの少なくとも１つで表示する。これにより、表示
すべき座標点（表示データ点）を少なくとも２ドット以
下の単位で制御できる。In the display method, each of the waveform data should be displayed by a method of displaying waveform data in a digital oscilloscope using a color dot matrix flat panel display having a display section having pixels of different colors arranged in a matrix. A coordinate point (display unit) is displayed by a combination of adjacent dots of different colors, and at least one of the dots forming the coordinate point adjacent to each coordinate point is displayed by at least one of the dots of each coordinate point. . Thereby, the coordinate points (display data points) to be displayed can be controlled in units of at least 2 dots or less.
【００１２】また、波形データを表示した連続する座標
点の内隣接する２つの座標点の垂直走査方向の間に、少
なくとも１つの水平走査方向へのドット列（ｒｏｗ ｏ
ｆｐｉｘｅｌｓ）がある場合、該少なくとも１つの水平
走査方向のドット列において上記隣接する２つの座標点
ｓの一方と同一の水平走査方向上の位置にある１つのド
ットを含むただ１つの表示単位を波形を構成する表示単
位として表示する。すなわち、本発明は従来Ｇ、Ｒ、Ｂ
の３ドットで１画素として、座標を与え、その１画素単
位で制御していたものを、ＲまたはＧ、またはＢの各ド
ット又はこれらを組み合せた２ドットに、又は、隣接す
る画素のドットとの組み合せに対し、各１つの座標を与
えドット単位で制御するようにしたものである。Further, at least one dot row in the horizontal scanning direction (row o) is provided between two adjacent coordinate points of the continuous coordinate points displaying the waveform data in the vertical scanning direction.
fpixels), only one display unit including one dot at the same position in the horizontal scanning direction as one of the two adjacent coordinate points s in the at least one horizontal scanning direction dot line is waveformd. Is displayed as a display unit that constitutes. That is, the present invention is conventionally G, R, B
3 dots as 1 pixel, the coordinates are given, and the control is performed in 1 pixel units. Each of the dots of R, G, or B or 2 dots combining them is used as a dot of an adjacent pixel. For each combination, one coordinate is given and controlled in dot units.
【００１３】例えば、１チャンネルのデータを表示する
際、該表示データの縦方向（垂直走査方向）のデータ補
間は以下のように行う。即ち、補間される画素の数は、
データ補間すべき各ラインにおいて、該ラインを表示デ
ータが横切る数と同じくされる。これにより、波形デー
タのデータ補間をシャープな細い線で実現したものであ
る。For example, when displaying data of one channel, data interpolation of the display data in the vertical direction (vertical scanning direction) is performed as follows. That is, the number of interpolated pixels is
For each line to be interpolated, the number is made equal to the number of display data crossing the line. As a result, the data interpolation of the waveform data is realized by a sharp thin line.
【００１４】[0014]
【作用】このように、本発明においては、デジタルデー
タに変換された観測信号データをカラーマトリックス表
示器の表示タイミングに合わせ、発生し、表示画面上に
表示する。さらに、表示データ出力部において波形デー
タの読みだし及び出力に用いられる内部同期信号（水平
同期信号）をカラードットマトリックス平面表示器（例
えばカラー用ＴＦＴ−ＬＣＤ）に与え、該平面表示器お
いては該同期信号に同期した走査クロック信号を得て該
走査クロック信号により表示部への波形データの表示を
行う。従って、表示データ出力部の波形データ出力タイ
ミングと平面表示器での波形データの表示タイミングと
が同期されるため、例えば、表示データを内部クロック
に同期して表示部の画素に順次走査により表示するよう
にしたカラードットマトリックス平面表示器を用いたデ
ジタルオシロスコープにおいても連続する２画素単位以
下で波形データの表示を制御でき、水平走査方向の表示
の分解能を向上できる。As described above, in the present invention, the observation signal data converted into digital data is generated in accordance with the display timing of the color matrix display and is displayed on the display screen. Further, an internal synchronizing signal (horizontal synchronizing signal) used for reading and outputting the waveform data in the display data output section is given to a color dot matrix flat panel display (for example, a color TFT-LCD), and in the flat panel display, The scanning clock signal synchronized with the synchronization signal is obtained, and the waveform data is displayed on the display unit by the scanning clock signal. Therefore, since the waveform data output timing of the display data output unit and the waveform data display timing of the flat panel display are synchronized, the display data is displayed on the pixels of the display unit by sequential scanning in synchronization with the internal clock, for example. Even in the digital oscilloscope using the color dot matrix flat panel display as described above, the display of the waveform data can be controlled in units of two consecutive pixels or less, and the resolution of the display in the horizontal scanning direction can be improved.
【００１５】さらに、表示方法において、カラードット
マトリックス平面表示器の表示すべき座標点（表示デー
タ点）を少なくとも２ドット以下の単位で制御すること
ができるため、表示品位、分解能を向上させることがで
きる。Further, in the display method, since the coordinate points (display data points) to be displayed on the color dot matrix flat panel display can be controlled in units of at least 2 dots or less, display quality and resolution can be improved. it can.
【００１６】[0016]
【実施例】以下に、本発明によるカラー平面表示器を用
いたデジタルオシロスコープ及びそれにおけるデータ表
示方法の実施例を添付図面を参照して詳細に説明する。
初めに、本発明によるデジタルオシロスコープの概略的
な構成と動作について説明する。図１は本発明のデジタ
ルオシロスコープの全体構成図である。この動作の概略
を簡単に説明する。Embodiments of a digital oscilloscope using a color flat panel display according to the present invention and a data display method therefor will be described in detail below with reference to the accompanying drawings.
First, the schematic configuration and operation of the digital oscilloscope according to the present invention will be described. FIG. 1 is an overall configuration diagram of a digital oscilloscope of the present invention. The outline of this operation will be briefly described.
【００１７】アナログ処理回路１に被観測入力信号ｉが
入力され、このアナログ処理回路１によってこの信号は
一定範囲の振幅レベルに処理される。次に、アナログ処
理回路１からＡ／Ｄ（ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔ
ａｌ）変換器２に入力した被観測信号は、サンプリング
制御回路５からの表示画面の１ディビジョン（ｄｉｖｉ
ｓｏｎ）当りの表示時間幅と表示データ点数に対応した
サンプリングクロックｆにより、デジタル化され、アク
イジションメモリ３に記憶される。このアクイジション
メモリ３の内容のうち表示に対応して、必要部分が表示
用メモリ４に書き込まれ、その後表示制御部（表示デー
タ出力部）９を経由して文字表示用メモリ６からの文字
信号と共に線順次走査によりカラードットマトリックス
平面表示器７に表示される。マイクロコンピュータ（μ
ＣＯＭ）８は全体の動作を制御する。尚、アクイジショ
ンメモリ３への被観測信号の書き込み読みだしはサンプ
リング制御回路５からの書き込み／読みだし制御信号Ｒ
／Ｗによりなされ、また波形表示用メモリ４への被観測
信号の書き込みはサンプリング制御回路５からの書き込
み制御信号により、読みだしは表示データ発生部である
表示制御部９からの読みだし制御信号Ｒによりなされ
る。表示用メモリ４には被観測信号であるサンプリング
された波形データがストアされている。The observed input signal i is input to the analog processing circuit 1, and this analog processing circuit 1 processes this signal to an amplitude level within a certain range. Next, from the analog processing circuit 1, A / D (analog-to-digit).
al) The observed signal input to the converter 2 is one division (divi) of the display screen from the sampling control circuit 5.
The sampling time f corresponding to the display time width per (son) and the number of display data points is digitized and stored in the acquisition memory 3. Corresponding to the display of the contents of the acquisition memory 3, a necessary portion is written in the display memory 4, and thereafter, together with the character signal from the character display memory 6 via the display control unit (display data output unit) 9. It is displayed on the color dot matrix flat panel display 7 by line-sequential scanning. Microcomputer (μ
COM) 8 controls the entire operation. Incidentally, the writing / reading of the observed signal to the acquisition memory 3 is performed by the writing / reading control signal R from the sampling control circuit 5.
/ W. The observed signal is written in the waveform display memory 4 by the write control signal from the sampling control circuit 5, and the read signal is read out from the display control unit 9 which is a display data generating unit. Made by. The display memory 4 stores sampled waveform data which is an observed signal.
【００１８】図２に本発明によるデジタルオシロスコー
プの一実施例の要部の構成のブロック図を示す。本実施
例は、赤（Ｒ）、青（Ｂ）、緑（Ｇ）の三色を用いてカ
ラー表示するデジタルオシロスコープの場合であり、図
１の表示制御部９とカラードットマトリックス平面表示
器７の構成を詳細に示したものである。尚、図２では図
１の文字表示メモリ６からの文字データの表示について
は省略してある。文字データの表示については後に図５
Ｂを用いて説明する。FIG. 2 is a block diagram showing the configuration of the essential parts of an embodiment of the digital oscilloscope according to the present invention. This embodiment is a case of a digital oscilloscope that performs color display using three colors of red (R), blue (B), and green (G). 3 shows the configuration of the above in detail. In FIG. 2, the display of the character data from the character display memory 6 of FIG. 1 is omitted. Regarding the display of character data, see Fig. 5 later.
This will be described using B.
【００１９】同図において、カラードットマトリックス
平面表示器７は例えばカラー液晶表示器（ＬＣＤ）であ
り、カラーＬＣＤ用ドットスキャン（ｓｃａｎｎｉｎ
ｇ）回路１０、周波数シンセサイザー例えばｐｈａｓｅ
−ｌｏｃｋｅｄ−ｌｏｏｐ（ＰＬＬ）回路２５、インバ
ータ２９、カラーＬＣＤ表示部６０を有する。ＰＬＬ回
路２５は、周波数ｆｓのカラードットスキャンクロック
１４を発生する電圧制御発振器（ＶＣＯ）１１、該クロ
ック１４の周波数を分周比Ｎｓ（Ｎｓ：例えば６４５）
で分周する分周器１２、分周器１２の出力信号（周期ｔ
ＨＳ）と表示制御部９からの周期ｔＨの水平同期信号２
０の位相を比較して、その偏差をＶＣＯ１１に出力する
位相比較器１３を有する。ＬＣＤドットスキャン回路１
０は表示制御部９からの表示データ２４Ｂ、２４Ｇ、２
４Ｒをスキャンクロック１４及び該クロック１４をイン
バータ２９を介して与えられるスキャンクロック１４’
とに応じてカラーＬＣＤ表示部６０の画素ｓに与える。
分周器１２の出力信号は水平同期信号ＳＨ’としてドッ
トスキャン回路１０に与えられ、後述する垂直同期信号
７０と共に該回路１０での波形データの線順次走査に使
用される。尚、該水平同期信号ＳＨ’はスキャンクロッ
ク１４、１４’に同期していればよく、他の方法で発生
しても良い。In the figure, the color dot matrix flat panel display 7 is, for example, a color liquid crystal display (LCD), and a dot scan for a color LCD (scannin).
g) Circuit 10, frequency synthesizer, eg phase
A -locked-loop (PLL) circuit 25, an inverter 29, and a color LCD display unit 60 are included. The PLL circuit 25 includes a voltage controlled oscillator (VCO) 11 for generating a color dot scan clock 14 having a frequency fs, and a frequency division ratio Ns (Ns: 645, for example) of the frequency of the clock 14.
The frequency divider 12 that divides the frequency with the output signal of the frequency divider 12 (cycle t
HS) and the horizontal synchronization signal 2 of the period tH from the display controller 9.
The phase comparator 13 compares the phases of 0 and outputs the deviation to the VCO 11. LCD dot scan circuit 1
0 is the display data 24B, 24G, 2 from the display controller 9.
4R is a scan clock 14 and a scan clock 14 'is provided with the clock 14 via an inverter 29.
It is given to the pixel s of the color LCD display unit 60 in accordance with
The output signal of the frequency divider 12 is given to the dot scan circuit 10 as a horizontal synchronizing signal SH ', and is used for line-sequential scanning of waveform data in the circuit 10 together with a vertical synchronizing signal 70 described later. The horizontal synchronizing signal SH 'may be generated by another method as long as it is synchronized with the scan clocks 14 and 14'.
【００２０】デジタルオシロスコープの表示制御部９
は、同期信号発生回路１６と色制御回路２３を有する。
同期信号発生回路１６は、周波数２ｆｄ（例えば２０Ｍ
Ｈｚ）のクロック信号２６、周波数ｆｄのクロック信号
１９等を発生するクロック発生回路５１と、クロック信
号１９を分周比Ｎｄ（例えば６４５）で分周してクロッ
ク信号（水平同期信号ＳＨ）２０を出力する分周器１７
と、クロック信号２６に基づき３相のクッロク信号Ｂ
CLK、ＧCLK、ＲCLKを発生する３進カウンタ１８を有す
る。クロック発生回路５１は、更に、例えば周波数ｆｄ
又はｆｄ／３の波形表示用メモリ４への読みだし用クロ
ック信号２１（Ｒ）を発生すると共に、色制御回路２３
の補間回路２８にも例えば周波数ｆｄ又はｆｄ／３のク
ロック信号５３（ＳＴ０）を与えている。色制御回路２
３は、ラインアドレス発生回路５２、比較器２７、補間
回路２８、３相クロック信号に応答して順次青、緑、赤
の表示データ２４Ｂ、２４Ｇ、２４Ｒを出力する３相タ
イミング発生回路２２を有する。ラインアドレス発生回
路５２は、分周器１７からのクロック信号（水平同期信
号）２０に応答してラインアドレスを発生する。表示用
メモリ４は例えば８ビット、２ｋワードのメモリで、Ｌ
ＣＤ７が１水平走査するたびに毎回全アドレスのデータ
が読み出される。ラインアドレス回路５２は１垂直走査
時間分の波形データの読み出しに同期して、順次アドレ
スＱ（ＬＣＤ表示部６０の水平走査アドレス（水平方向
ラインＮｏ．に対応））を更新しそれを出力する。更
に、該回路５２はデコーダ７５を介して該アドレスＱに
同期した垂直同期信号７０を発生し、カラーＬＣＤ７の
ドットスキャニング回路１０に与える。表示制御部９か
らカラーＬＣＤ７に与えられるこの垂直同期信号７０
と、上記水平同期信号２０により、表示制御部９におけ
る表示データ出力タイミングとカラーＬＣＤ７における
波形データの表示タイミングが同期されることとなる。
比較器２７は波形表示用メモリ４からの波形データｐと
ラインアドレス発生回路５２から発生されたアドレスＱ
とを各垂直方向のデータ（２５６ビット分）毎に比較
し、一致すれば（ラインアドレスで発生したアドレスＱ
に表示すべきデータＰがあることを示す）そのＰ＝Ｑ端
子に、データＰのアドレスがアドレスＱより大きいとき
はＰ＞Ｑ端子に信号が出力されて補間回路２８に与えら
れる。このようにして、波形表示用メモリ４からの波形
データはラスタスキャン形式に変換される。従って補間
回路２８の出力は補間された波形データ（表示データ）
ｄとなる。比較器２７と補間回路２８の動作の詳細は後
述する別実施例参照。３相タイミング回路２２の詳細に
ついては後述する。尚、色制御回路２３の動作はマイク
ロコンピュータ８のソフトウェア処理で置き換えること
も可能である。Display control unit 9 of the digital oscilloscope
Has a sync signal generation circuit 16 and a color control circuit 23.
The synchronization signal generation circuit 16 has a frequency of 2fd (for example, 20M).
(Hz) clock signal 26, a clock signal 19 for generating a clock signal 19 having a frequency fd, etc., and a clock signal (horizontal synchronization signal SH) 20 by dividing the clock signal 19 by a frequency division ratio Nd (for example, 645). Output frequency divider 17
And a three-phase clock signal B based on the clock signal 26.
It has a ternary counter 18 for generating CLK , G CLK and R CLK . The clock generation circuit 51 further includes, for example, the frequency fd.
Alternatively, a read clock signal 21 (R) to the waveform display memory 4 of fd / 3 is generated and the color control circuit 23 is generated.
The clock signal 53 (ST0) of the frequency fd or fd / 3, for example, is also applied to the interpolation circuit 28 of FIG. Color control circuit 2
Reference numeral 3 has a line address generation circuit 52, a comparator 27, an interpolation circuit 28, and a three-phase timing generation circuit 22 that sequentially outputs blue, green, and red display data 24B, 24G, and 24R in response to a three-phase clock signal. . The line address generation circuit 52 generates a line address in response to the clock signal (horizontal synchronization signal) 20 from the frequency divider 17. The display memory 4 is, for example, an 8-bit, 2-kword memory,
Data of all addresses are read every time the CD 7 scans one horizontal line. The line address circuit 52 sequentially updates the address Q (horizontal scanning address of the LCD display unit 60 (corresponding to the horizontal line No.)) in synchronization with the reading of the waveform data for one vertical scanning time, and outputs it. Further, the circuit 52 generates a vertical synchronizing signal 70 synchronized with the address Q via the decoder 75 and supplies it to the dot scanning circuit 10 of the color LCD 7. This vertical synchronizing signal 70 given to the color LCD 7 from the display controller 9
Then, the horizontal synchronizing signal 20 causes the display data output timing of the display controller 9 and the waveform data display timing of the color LCD 7 to be synchronized.
The comparator 27 receives the waveform data p from the waveform display memory 4 and the address Q generated from the line address generating circuit 52.
And are compared for each vertical direction data (256 bits), and if they match (address Q generated at line address
(Indicating that there is data P to be displayed), the signal is output to the P = Q terminal, and to the interpolator 28 when the address of the data P is larger than the address Q. In this way, the waveform data from the waveform display memory 4 is converted into the raster scan format. Therefore, the output of the interpolation circuit 28 is the interpolated waveform data (display data).
It becomes d. For details of the operations of the comparator 27 and the interpolation circuit 28, refer to another embodiment described later. Details of the three-phase timing circuit 22 will be described later. The operation of the color control circuit 23 can be replaced by software processing of the microcomputer 8.
【００２１】尚、補間回路２８としては、例えば、Ｔｅ
ｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ製のＳＮ−７４ＬＳ６
８２を用いて良い。As the interpolation circuit 28, for example, Te
SN-74LS6 manufactured by xas Instruments
82 may be used.
【００２２】なお、表示用メモリ４に供給されるデータ
は従来から周知のデジタルオシロスコープにおける表示
データと同一であるため、詳細な説明は省略する。Since the data supplied to the display memory 4 is the same as the display data in a conventionally known digital oscilloscope, detailed description thereof will be omitted.
【００２３】次にカラーＬＣＤ７、表示制御部９につい
て説明する。本発明においては、表示制御部９において
発生される、表示データ２４Ｂ、２４Ｇ、２４Ｒの出力
タイミングを決定する（同期した）水平同期信号ＳＨ２
０をカラーＬＣＤ７に与え、カラーＬＣＤ表示部におい
ては該水平同期信号２０に同期した該表示データ２４
Ｂ、２４Ｇ、２４Ｒ用のスキャニングクロック信号１
４、１４’を作成している。更に、本発明においては表
示制御部９からの水平同期信号ＳＨ２０の周期ｔＨとカ
ラーＬＣＤ内のＰＬＬ回路内の分周器１２の出力信号１
５（水平同期信号ＳＨ）の周期（ｔＨｓ）は等しい。す
なわち、図２に示すカラーＬＣＤ７のＰＬＬ回路２５の
カラーＬＣＤ用ドットスキャンクロック１４、１４’の
周波数ｆｓ、及びカラーＬＣＤ内部の信号（水平同期信
号）１５の周期ｔＨＳ及びそれを作っている分周器１２
の分周比Ｎｓの関係がｔＨＳ＝1/fs×Ｎｓであることに
着目し、デジタルオシロスコープの表示制御部９の同期
信号発生回路１６で発生する水平同期信号２０の周期ｔ
Ｈ及びそれを作っている分周器１７の分周比Ｎｄとクロ
ック信号１９の周波数ｆｄの関係を１／ｆｄ×Ｎｄ＝ｔ
Ｈ＝ｔＨＳとしたものである。Next, the color LCD 7 and the display controller 9 will be described. In the present invention, the horizontal synchronizing signal SH2, which is generated in the display control unit 9 and determines (synchronizes) the output timing of the display data 24B, 24G, 24R.
0 is given to the color LCD 7, and the display data 24 synchronized with the horizontal synchronizing signal 20 is displayed in the color LCD display section.
Scanning clock signal 1 for B, 24G, 24R
4 and 14 'are created. Further, in the present invention, the period tH of the horizontal synchronizing signal SH20 from the display control unit 9 and the output signal 1 of the frequency divider 12 in the PLL circuit in the color LCD.
The periods (tHs) of 5 (horizontal synchronization signal SH) are equal. That is, the frequency fs of the color LCD dot scan clocks 14 and 14 'of the PLL circuit 25 of the color LCD 7 shown in FIG. 2, the period tHS of the signal (horizontal synchronizing signal) 15 inside the color LCD, and the frequency division that makes it. Bowl 12
Paying attention to the relationship of the frequency division ratio Ns of tHS = 1 / fs × Ns, the period t of the horizontal synchronizing signal 20 generated by the synchronizing signal generating circuit 16 of the display control unit 9 of the digital oscilloscope is t.
The relationship between H and the frequency division ratio Nd of the frequency divider 17 and the frequency fd of the clock signal 19 is 1 / fd × Nd = t
H = tHS.
【００２４】すなわち、波形表示用のカラードットマト
リックス表示器へ供給する表示データ２４Ｇ、２４Ｂ、
２４Ｒのクロック周波数と前記波形表示用のカラードッ
トマトリックス表示器の走査クロック１４、１４’の周
波数とを整数倍の関係にしたものである。言い換えれ
ば、波形表示用のカラードットマトリックス表示器に供
給する水平同期信号を作る分周器１７の分周比Ｎｄを該
カラードットマトリックス表示器の内部水平同期信号を
作る分周器１２の分周比Ｎｓを整数倍の関係としたもの
である。That is, the display data 24G, 24B to be supplied to the color dot matrix display for displaying waveforms,
The clock frequency of 24R and the frequency of the scanning clocks 14 and 14 'of the color dot matrix display for displaying the waveform are in an integral multiple relationship. In other words, the frequency division ratio Nd of the frequency divider 17 for producing the horizontal synchronizing signal supplied to the color dot matrix display for waveform display is divided by the frequency divider 12 for producing the internal horizontal synchronizing signal of the color dot matrix display. The ratio Ns is set to an integral multiple relationship.
【００２５】ここで好ましくは、例えばｔＨＳ及びｔＨ
は、６３．５μｓである。このようにすることにより、
図２のカラーＬＣＤ７のＯＰＬＬ回路２５により、表示
制御部９の水平同期信号２０の周期ｔＨは、ＰＬＬ回路
２５の内部水平同期信号の周期ｔＨＳとほぼ同一になる
ため、例えば分周器１２及び１７の分周比をＮｓ＝Ｎｄ
とすれば、クロック発生回路５１の出力クロック１９の
周波数ｆｄとＶＣＯ１１の出力周波数ｆｓはｆｄ＝ｆｓ
となり結果的にカラーＬＣＤのドットスキャンに同期し
て、表示データを発生することになる。更に、カラーＬ
ＣＤ７は３進カウンタ１８、３相タイミング発生回路２
２により、表示データをドット配列に対応した３相タイ
ミングのＢ、Ｇ、Ｒの表示信号で動作することになる。Here, preferably, for example, tHS and tH
Is 63.5 μs. By doing this,
With the OPLL circuit 25 of the color LCD 7 of FIG. 2, the period tH of the horizontal synchronizing signal 20 of the display control unit 9 becomes substantially the same as the period tHS of the internal horizontal synchronizing signal of the PLL circuit 25, so that the frequency dividers 12 and 17 are used. The frequency division ratio of Ns = Nd
Then, the frequency fd of the output clock 19 of the clock generation circuit 51 and the output frequency fs of the VCO 11 are fd = fs
As a result, the display data is generated in synchronization with the dot scan of the color LCD. Furthermore, color L
CD7 is a ternary counter 18, three-phase timing generation circuit 2
2, the display data is operated by the B, G, and R display signals at the three-phase timing corresponding to the dot arrangement.
【００２６】次に、表示データを画素配列に対応した３
相タイミングのＢ、Ｇ、Ｒの表示信号で動作した場合の
特徴的動作について更に具体的に説明する。カラーＬＣ
Ｄ７のカラーＬＣＤドットスキャン回路１０の構成を、
更に詳細に示すと図３の様に構成されている。図３にお
いて、ドットスキャン回路１０は、それぞれスキャンク
ロック１４、１４’に応答してスイッチ群ＳＷＧ１、Ｓ
ＷＢ１、ＳＷＲ２−−、スイッチ群ＳＷＲ１、ＳＷＧ
２、ＳＷＢ２−−を順次オン、オフするシフトレジスタ
３０Ａ、３０Ｂと、表示データ２４Ｒ、２４Ｂ、２４Ｇ
をカラーＬＣＤ表示部６０の画素６１に選択的に印加し
て発光させる上記一対のスイッチ群を有する。図３で
は、便宜上、カラーＬＣＤ表示部６０のドット６１とし
てある１つのラインの一部のみを示す。実際は、カラー
ＬＣＤ表示部６０は、例えば、水平走査方向に４８０ド
ット、垂直走査方向に２５６ドット（２５６ライン）の
画素を有する。従って、各ラインに対応して一対のシフ
トレジスタ、一対のスイッチ群が設けられる。ライン毎
のシフトレジスタの切替は水平同期信号７２（ＳH）に
より行われ、１画面毎のシフトレジスタの切替は垂直同
期信号７０（Ｓv）により行われる。Next, the display data is set to 3 pixels corresponding to the pixel array.
The characteristic operation when operating with the B, G, and R display signals of the phase timing will be described more specifically. Color LC
The configuration of the color LCD dot scan circuit 10 of D7
Further details are shown in FIG. In FIG. 3, the dot scan circuit 10 includes switch groups SWG1 and SG in response to scan clocks 14 and 14 ', respectively.
WB1, SWR2--, switch group SWR1, SWG
2, shift registers 30A and 30B for sequentially turning on and off SWB2--, and display data 24R, 24B and 24G
Is provided to the pixel 61 of the color LCD display unit 60 to selectively emit light. In FIG. 3, for convenience, only a part of one line as the dot 61 of the color LCD display unit 60 is shown. Actually, the color LCD display unit 60 has pixels of 480 dots in the horizontal scanning direction and 256 dots (256 lines) in the vertical scanning direction, for example. Therefore, a pair of shift registers and a pair of switch groups are provided corresponding to each line. Switching of the shift register for each line is performed by the horizontal synchronizing signal 72 (S H ), and switching of the shift register for each screen is performed by the vertical synchronizing signal 70 (S v ).
【００２７】次に、該ドットスキャン回路１０の動作を
図３、４を用いて説明する。スキャンクロック１４とそ
の逆相のクロック１４’（図４の（ａ）、（ｂ））に同
期して、シフトレジスタ３０Ａ、３０Ｂの出力端子ＳＱ
１、ＳＱ１’、ＳＱ２、ＳＱ２’、ＳＱ３には図４の
（ｃ）〜（ｇ）に示すようなタイミングでスイッチ制御
信号ＳＳＱ１、ＳＳＱ１’、ＳＳＱ２、ＳＳＱ２’、Ｓ
ＳＱ３が発生する。この制御信号にしたがって、スイッ
チＳＷＧ１、ＳＷＲ１、ＳＷＢ１、ＳＷＧ２、ＳＷＲ２
が順にオンして行く。そして、それぞれのスイッチがオ
ンしている間に対応する表示データが該スイッチに与え
られていればその信号がそれぞれの対応する画素にチャ
ージされる。すなわち、制御信号ＳＳＱ１のハイレベル
部により、スイッチＳＷＧ１がオンし、その時の表示デ
ータ２４Ｇが緑のドットＧ１にチャージされる。次に制
御信号ＳＳＱ１’のハイレベル部により、スイッチＳＷ
Ｒ１がオンし、その時の表示データ２４Ｒが赤の画素Ｒ
１にチャージされる。更に、制御信号ＳＳＱ２のハイレ
ベル部により、スイッチＳＷＢ１がオンし、その時の表
示データ２４Ｂが青のドットＢ１にチャージされる。以
下同じようにドットＧ２、Ｒ２（赤）、Ｂ２、Ｇ３、Ｒ
３に表示データがチャージされる。ここで、各ラインの
ドット６１を一対のシフトレジスタ３０Ａ、３０Ｂで動
作させるのはカラーＬＣＤでは通常行われているもの
で、素子のマトリックス配線上、表示速度等の観点から
望ましい構造の一例である。Next, the operation of the dot scan circuit 10 will be described with reference to FIGS. The output terminals SQ of the shift registers 30A and 30B are synchronized with the scan clock 14 and a clock 14 '((a) and (b) in FIG. 4) of the opposite phase.
1, SQ1 ', SQ2, SQ2', SQ3 have switch control signals SSQ1, SSQ1 ', SSQ2, SSQ2', S at the timings shown in (c) to (g) of FIG.
SQ3 occurs. According to this control signal, the switches SWG1, SWR1, SWB1, SWG2, SWR2
Turn on in sequence. Then, if the corresponding display data is given to the switch while each switch is on, the signal is charged to the corresponding pixel. That is, the switch SWG1 is turned on by the high level portion of the control signal SSQ1, and the display data 24G at that time is charged to the green dot G1. Next, the switch SW is turned on by the high level portion of the control signal SSQ1 '.
R1 is turned on and the display data 24R at that time is the red pixel R
Charged to 1. Further, the switch SWB1 is turned on by the high level portion of the control signal SSQ2, and the display data 24B at that time is charged to the blue dot B1. Do the same for dots G2, R2 (red), B2, G3, R
The display data is charged to 3. Here, the operation of the dots 61 of each line by the pair of shift registers 30A and 30B is normally performed in a color LCD, and is an example of a desirable structure on the matrix wiring of the element and from the viewpoint of display speed and the like. .
【００２８】ところで、本発明は図２の３相タイミング
発生回路２２から、緑（Ｇ）、赤（Ｒ）、青（Ｂ）の表
示データ２４を互いに相異なるタイミングで発生してい
る。これは次に説明する理由によるためである。例えば
隣接する画素Ｒ、Ｇ、Ｂを発光して白色の表示データ点
を表示しようとした場合、図４の（ｉ）に示す従来例の
ように、表示データ２４Ｇ、２４Ｒ、２４Ｂが同時に発
生していると、ドットＧ１には時刻ｔ1〜ｔ3の間（時間
Ｇ１ｔ）で表示データ２４Ｇがチャージされ画素Ｒ１に
は時刻ｔ2〜ｔ4の間で表示データ２４Ｒがチャージされ
るが、画素Ｂ１のスイッチＳＷＢ１がオンしている最中
の時刻ｔ4に表示データ２４Ｂは終了してしまうため画
素Ｂ１の発光時間は、画素Ｇ１、Ｒ１の半分となってし
まう。このため表示される色は白色とはならない。By the way, according to the present invention, the display data 24 of green (G), red (R) and blue (B) are generated from the three-phase timing generation circuit 22 of FIG. 2 at mutually different timings. This is because of the reason described below. For example, when the adjacent pixels R, G, B are emitted to display white display data points, the display data 24G, 24R, 24B are generated at the same time as in the conventional example shown in FIG. If it is, the display data 24R between times t 2 ~t 4 in the pixel R1 is charged display data 24G between times t 1 ~t 3 is a dot G1 (time G1t) is charged, the pixel Since the display data 24B ends at time t 4 while the switch SWB1 of B1 is on, the light emission time of the pixel B1 becomes half of that of the pixels G1 and R1. Therefore, the displayed color is not white.
【００２９】そこで、本発明では図２の３進カウンタ１
８と３相タイミング発生回路２２により、図４の（ｉ）
に示すようにＧ、Ｒ、Ｂの表示データ２４Ｇ、２４Ｒ、
２４Ｂは３相のタイミングで発生している。このような
タイミングで表示データ２４Ｇ、２４Ｒ、２４Ｂを発生
すればそれぞれ対応するスイッチＳＷＧ１、ＳＷＲ１、
ＳＷＢ１等のオンのタイミングと一致する。すなわち、
ＳＷＧ１がオンのとき、表示データ２４Ｇが発生し、Ｓ
ＷＲ１がオンのとき、表示データ２４Ｒが発生し、ＳＷ
Ｂ１がオンのとき、表示データ２４Ｂが発生する。した
がって、表示データの表示を一ドット単位で制御でき、
表示色を安定にすることができ、例えば、連なる一つの
波形をにじみのない同一色で表示することができる。Therefore, in the present invention, the ternary counter 1 shown in FIG. 2 is used.
The 8- and 3-phase timing generation circuit 22 causes the (i) of FIG.
G, R, B display data 24G, 24R,
24B occurs at the timing of three phases. If the display data 24G, 24R, and 24B are generated at such timing, the corresponding switches SWG1, SWR1, and
This coincides with the on timing of SWB1 and the like. That is,
When SWG1 is on, display data 24G is generated, and S
When WR1 is on, display data 24R is generated and SW
When B1 is on, display data 24B is generated. Therefore, the display of the display data can be controlled in 1-dot units,
The display color can be stabilized, and for example, one continuous waveform can be displayed in the same color without bleeding.
【００３０】ここで、３相タイミング発生回路２２の構
成例を図５、図６を用いて説明する。図５は３相タイミ
ング発生回路２２の一例を示す。図６は表示色として白
を表示する場合の構成である。３相タイミング発生回路
２２は３つの例えばＤ型フリップフロップ５５−５７を
有し、それぞれは３進カウンタ１８からの３相クロック
信号Ｒｃｌｋ、Ｇｃｌｋ、Ｂｃｌｋ（図６の（ｃ））を
そのラッチ入力に入力している。従って、各フリップフ
ロップ５５−５７は対応するクロック信号に対応して表
示データｄをラッチして出力する。従って、フリップフ
ロップ５５−５７はそれぞれ３相クロック信号の一周期
だけタイミングのずれに表示データ２４Ｇ、２４Ｒ、２
４Ｂを図４の（ｃ）に示すタイミングで出力する。Here, a configuration example of the three-phase timing generation circuit 22 will be described with reference to FIGS. FIG. 5 shows an example of the three-phase timing generation circuit 22. FIG. 6 shows a configuration in which white is displayed as the display color. The three-phase timing generation circuit 22 has three D-type flip-flops 55-57, for example, each of which receives the three-phase clock signals Rclk, Gclk, Bclk ((c) of FIG. 6) from the ternary counter 18 as its latch inputs. Are typing in. Therefore, each flip-flop 55-57 latches and outputs the display data d corresponding to the corresponding clock signal. Therefore, each of the flip-flops 55-57 has the display data 24G, 24R, 2 with a timing shift by one cycle of the three-phase clock signal.
4B is output at the timing shown in FIG.
【００３１】尚、波形表示用メモリ４からの波形データ
に加え、文字表示メモリ６からの文字データの表示も行
う場合は、図２５に示すような３相タイミング発生回路
を構成する。即ち、各Ｄ型フリップフロップ５５、５
６、５７のデータ入力Ｄ側にオアゲート６５、６６、６
７を設け、各オアゲートの入力に表示データｄと共に文
字表示用メモリ６からの文字データも入力させ、各オア
ゲートの出力を対応するフリップフロップのデータ入力
に入力すれば良い。文字表示用メモリ６からの文字デー
タの読み出しはクロック発生回路５１からのクロック信
号ｆｄに応答して行われる。When displaying the character data from the character display memory 6 in addition to the waveform data from the waveform display memory 4, a three-phase timing generation circuit as shown in FIG. 25 is constructed. That is, each D-type flip-flop 55, 5
OR gates 65, 66, 6 on the data input D side of 6, 57
7, the character data from the character display memory 6 may be input to the input of each OR gate together with the display data d, and the output of each OR gate may be input to the data input of the corresponding flip-flop. Reading of character data from the character display memory 6 is performed in response to the clock signal fd from the clock generation circuit 51.
【００３２】通常テレビジョンの映像を表示するためカ
ラーＬＣＤは各画素ｓＧ、Ｒ、Ｂをデルタ型に配列して
いるものが多い。以下に説明する実施例はこのようにド
ットｓがデルタ配列されたカラーＬＣＤをオシロスコー
プ用の高分解能な波形表示ができるようにしたものであ
る。Usually, in order to display a television image, a color LCD often has pixels sG, R and B arranged in a delta type. In the embodiment described below, a color LCD in which the dots s are arranged in a delta array is capable of displaying a high-resolution waveform for an oscilloscope.
【００３３】次に、この特徴について図７を用いて説明
する。同図はカラーＬＣＤの画面の一部を拡大して示し
たもので、Ｒ、Ｇ、Ｂは赤、緑、青のドット６１を示
し、ＬＯは奇数ラインＬＥは偶数ラインを示す。ここ
で、上記した従来の表示データ（図４の（ｉ））を用い
た表示方法で例えば白色を発光する場合は、例えば奇数
ラインＬＯ１では、３つのドットＢａｌ、Ｇａｌ、Ｒａ
ｌが１つの表示単位として一度に発光され、次に隣の３
つのドットＢａ２、Ｇａ２、Ｒａ２が次の表示単位とし
て一度に発光される。同様に偶数ラインＬＥ１では、３
つのドットＢｂ１、Ｇｂ１、Ｒｂ１が１つの表示単位と
して一度に発光され、次に隣の３つのドットＢｂ２、Ｇ
ｂ２、Ｒｂ２が次の表示単位として一度に発光され。従
って、データの座標点はラインＬＯ１ではドットＧａ
１、Ｇａ２−−となる。Next, this feature will be described with reference to FIG. This figure is an enlarged view of a part of the screen of the color LCD, where R, G, and B indicate red, green, and blue dots 61, and LO indicates an odd line LE and an even line. Here, when white light is emitted by the display method using the above-described conventional display data ((i) in FIG. 4), for example, in the odd line LO1, three dots Bal, Gal, Ra are used.
1 is emitted as one display unit at a time, and then the next 3
One dot Ba2, Ga2, Ra2 is emitted at once as the next display unit. Similarly, in the even line LE1, 3
One dot Bb1, Gb1, Rb1 is emitted as one display unit at a time, and next three adjacent dots Bb2, Gb
b2 and Rb2 are emitted at once as the next display unit. Therefore, the coordinate point of the data is the dot Ga on the line LO1.
1, Ga2−−.
【００３４】従って、従来の方法でドットＧ、Ｂを発光
してシアンを表示する場合は、ラインＬＯ１ではドット
Ｂａ１、Ｇａ１が１つの表示単位であり、次の表示単位
はドットＢａ２、Ｇａ２となり、ラインＬＥ１では、ド
ットＢｂ２、Ｇｂ２が１つの表示単位であり、次の表示
単位はドットＢｂ３、Ｇｂ３となる。例えば、ドット
Ｂ、Ｇを発光させ、座標Ｘ２−Ｙ１、Ｘ２−Ｙ２、Ｘ２
−Ｙ３、Ｘ２−Ｙ４の各点をシアン色の縦線データとし
て表示する場合について説明する。従来のままの制御で
あると、奇数ラインＬＯ１の座標Ｘ２−Ｙ１の表示（ド
ットＢａ１、Ｇａ１）のあと、偶数ラインＬＥ１の座標
Ｘ２−Ｙ２には画素Ｒのみで画素ＢとＧの表示単位が存
在しないため、表示されない。次の奇数ラインＬＯ２の
座標Ｘ２−Ｙ３には、ドットＢａ１１、Ｇａ１１が一つ
の表示単位として存在するため、表示される。さらに座
標Ｘ２−Ｙ４にはドットＲのみでドットＢとＧの表示単
位が存在しないため、表示されない。このように縦線デ
ータを表示する場合、座標に対応する位置に表示したい
画素が存在しないときは、そのデータを表示することが
できない。Therefore, when the dots G and B are emitted by the conventional method to display cyan, the dots Ba1 and Ga1 are one display unit in the line LO1, and the next display unit is the dots Ba2 and Ga2. In the line LE1, the dots Bb2 and Gb2 are one display unit, and the next display unit is the dots Bb3 and Gb3. For example, the dots B and G are made to emit light, and the coordinates X2-Y1, X2-Y2, and X2 are set.
A case will be described in which the points -Y3 and X2-Y4 are displayed as cyan vertical line data. With the conventional control, after the display of the coordinates X2-Y1 of the odd line LO1 (dots Ba1, Ga1), the display unit of the pixels B and G is only the pixel R at the coordinates X2-Y2 of the even line LE1. Not displayed because it does not exist. At the coordinates X2-Y3 of the next odd line LO2, the dots Ba11 and Ga11 are displayed as one display unit and thus are displayed. Further, the coordinates X2-Y4 are not displayed because only the dot R and the display units of the dots B and G do not exist. When displaying vertical line data in this way, if there is no pixel to be displayed at the position corresponding to the coordinates, the data cannot be displayed.
【００３５】しかし、本発明では、上記のように、スイ
ッチＳＷＧ、ＳＷＢ、ＳＷＲのオン、オフにタイミング
が同期した各ドット毎の表示データ２４Ｇ、２４Ｂ、２
４Ｒ（図４の（ｊ））を用いているため、例えば白色を
表示する場合は、マイクロコンピュータ８によりクロッ
ク発生回路５１からの読みだしクロック信号２１の周波
数をｆｄとすれば図７のデータ座標点単位毎に白色表示
できる。即ち、例えば奇数ラインＬＯ１では、３つのド
ットＢａ１、Ｇａ１、Ｒａ１が１つの表示単位として発
光され、次に一部重複する３つのドットＧａ１、Ｒａ
１、Ｂａ２が次の表示単位として発光される。同様に偶
数ラインＬＥ１では３つのドットＢｂ１、Ｇｂ１、Ｒｂ
１が１つの表示単位として発光され、次に一部重複（Ｇ
ｂ１、Ｒｂ１が重複）する３つのドットＧｂ１、Ｒｂ
１、Ｂｂ２が次の表示単位として発光される。従って、
データの座標点は各ラインＬＯ１、ＬＥ１等では画素Ｘ
１、Ｘ２、Ｘ３、−−となる。同様に、垂直方向でのデ
ータの座標点はＹ１、Ｙ２、Ｙ３−−となる。However, in the present invention, as described above, the display data 24G, 24B, 2 for each dot whose timing is synchronized with the on / off of the switches SWG, SWB, SWR.
Since 4R ((j) in FIG. 4) is used, for example, when displaying white, if the frequency of the read clock signal 21 from the clock generation circuit 51 is fd by the microcomputer 8, the data coordinates in FIG. White display can be performed for each point unit. That is, for example, in the odd line LO1, the three dots Ba1, Ga1, and Ra1 are emitted as one display unit, and next, the three dots Ga1 and Ra that partially overlap each other.
1, 1 and Ba2 are emitted as the next display unit. Similarly, in the even line LE1, three dots Bb1, Gb1, Rb
1 is emitted as one display unit, and then partially overlapped (G
3 dots Gb1 and Rb in which b1 and Rb1 overlap)
1, Bb2 are emitted as the next display unit. Therefore,
The coordinate point of the data is the pixel X in each line LO1, LE1, etc.
1, X2, X3,-. Similarly, the coordinate points of the data in the vertical direction are Y1, Y2, and Y3−.
【００３６】従って、本発明の後に説明する別実施例で
は、後に詳細に説明するように、シアン色を表示する場
合は、マイクロコンピュータ８によりクロック発生回路
５１からの読みだしクロック信号２１の周波数を例えば
２ｆｄ／３とする。この２ｆｄ／３については後述す
る。この場合、図７で点線で囲んだように、例えば奇数
ラインＬＯ１では、２つの画素Ｂａ１、Ｇａ１が１つの
表示単位として発光され、次に一部重複する２つのドッ
トＧａ１、Ｂａ２が次の表示単位として発光される。同
様に偶数ラインＬＥ１では、２つの画素Ｂｂ１、Ｇｂ１
が１つの表示単位として発光され、次に一部重複する２
つのドットＧｂ１、Ｂｂ２が次の表示単位として発光さ
れる。Therefore, in another embodiment to be described after the present invention, as will be described in detail later, when displaying a cyan color, the frequency of the read clock signal 21 from the clock generation circuit 51 is controlled by the microcomputer 8. For example, it is set to 2fd / 3. This 2fd / 3 will be described later. In this case, as surrounded by the dotted line in FIG. 7, for example, in the odd-numbered line LO1, two pixels Ba1 and Ga1 are emitted as one display unit, and two dots Ga1 and Ba2 which partially overlap with each other next are displayed. It is emitted as a unit. Similarly, in the even line LE1, two pixels Bb1 and Gb1
Is emitted as one display unit and then partially overlapped 2
One dot Gb1, Bb2 is emitted as the next display unit.
【００３７】このように、図７のごとく奇数、偶数ライ
ンの両方の同一色上にデータ座標点を設定すると、例え
ば表示データをドットＢとＧのペアで発光させる場合、
ある１ライン上例えば奇数ライン上だけ見ればドット
Ｂ、Ｇの数、例えばｎ個だけしか表示できない。しか
し、この実施例では、例えば、Ｂａ１、Ｇａ１の次にＧ
ａ１、Ｂａ２というように前のグループと画素を重複し
て表示するため、これも発光することができるため、最
大２×ｎ個のデータ点数の表示が可能となる。これは横
（水平）方向の表示についても同じである。In this way, when data coordinate points are set on the same color of both odd and even lines as shown in FIG. 7, for example, when the display data is made to emit light in a pair of dots B and G,
If only one line, for example, an odd line is viewed, only the number of dots B and G, for example, n dots can be displayed. However, in this embodiment, for example, Ba1, Ga1 and then G
Since pixels such as a1 and Ba2 are overlapped and displayed with the pixels in the previous group, this pixel can also emit light, so that a maximum of 2 × n data points can be displayed. This also applies to the display in the horizontal (horizontal) direction.
【００３８】また、マイクロコンピュータ８によりクロ
ック発回路５１からの読みだしクロック信号２１の周波
数を例えばｆｄとすると、各画素を１つの表示単位とし
て発光制御できる。If the frequency of the read clock signal 21 from the clock generation circuit 51 is set to fd by the microcomputer 8, for example, each pixel can be controlled as one display unit for light emission control.
【００３９】このように、本発明は前述のようなＧＲＢ
３相のタイミングの表示データにすることにより、図７
に示すようにデータを表示できる画素数を増やし、表示
分解能を向上することができる。As described above, the present invention provides the GRB as described above.
By using the display data of the three-phase timing, FIG.
As shown in, the number of pixels that can display data can be increased and the display resolution can be improved.
【００４０】後に説明する本発明の別実施例の別の特徴
はデータの補間方法である。即ち本発明では図８のよう
に、１チャンネルのデータを表示する際、該表示データ
の縦方向（垂直走査方向）のデータ補間は以下のように
行う。波形データを表示した連続する座標点ｓの内隣接
する２つの座標点ｓの垂直走査方向の間に、少なくとも
１つの水平走査方向への画素列（ｒｏｗ ｏｆ ｐｉｘ
ｅｌｓ）がある場合、該少なくとも１つの水平走査方向
の画素列において上記隣接する２つの座標点ｓの一方と
同一の水平走査方向上の位置にある１つのドットを含む
ｏｎｌｙ１つの表示単位を波形を構成する表示単位とし
て表示する。即ち、補間されるドットの数は、データ補
間すべき各ラインにおいて、該ラインを表示データと結
ぶ線が横切る数と同じくされる。これにより、波形デー
タのデータ補間をシャープな細い線で実現したものであ
る。Another feature of another embodiment of the present invention described later is a data interpolation method. That is, in the present invention, when displaying the data of one channel as shown in FIG. 8, the data interpolation in the vertical direction (vertical scanning direction) of the display data is performed as follows. At least one pixel row (row of pix) in the horizontal scanning direction is provided between two adjacent coordinate points s of the continuous coordinate points s displaying the waveform data in the vertical scanning direction.
els), the waveform of one only display unit including one dot located at the same position in the horizontal scanning direction as one of the two adjacent coordinate points s in the pixel row in the horizontal scanning direction is displayed. Display as a unit of display. That is, the number of dots to be interpolated is set to be the same as the number of lines that intersect the display data in each line to be interpolated. As a result, the data interpolation of the waveform data is realized by a sharp thin line.
【００４１】従来の方法で表示波形データの補間を行う
と、例えば一対のドットＢ、Ｇで黄色の点を発光させる
場合、図９のように、補間データは一対のドットＢ、Ｇ
となってしまい、補間データは太い線となってしまう。
ここで、図８、９において、Ｄは表示メモリ４に存在す
る波形データであり、Ｅは補間データである。図８より
明らかなように、本発明では縦方向にドットＢ、Ｇのペ
アを構成して１つの補間データとすることにより、波形
データをシャープな細い線で表示する。When the display waveform data is interpolated by the conventional method, for example, when a yellow point is made to emit light by a pair of dots B and G, the interpolation data is a pair of dots B and G as shown in FIG.
And the interpolation data becomes a thick line.
Here, in FIGS. 8 and 9, D is waveform data existing in the display memory 4, and E is interpolation data. As is clear from FIG. 8, in the present invention, by forming a pair of dots B and G in the vertical direction to form one interpolation data, the waveform data is displayed by a sharp thin line.
【００４２】次に、上記した、画素がデルタ配置された
カラーＬＣＤを用い、本発明による表示データを用いた
表示を行い、かつ本発明によるデータ補間を行うように
した、上記した本発明の別実施例を説明する。Next, according to another aspect of the present invention, the above-described color LCD in which the pixels are arranged in delta is used to perform display using the display data according to the present invention and to perform data interpolation according to the present invention. An example will be described.
【００４３】図１０は、該別実施例の表示制御部の構成
をしめすブロック図である。図中、図２の構成要素と同
一機能を有するものには同一符号を付し、その説明を省
略する。カラーＬＣＤ７の構成、及びその他の構成は図
２の実施例と同様でありその説明を省略する。本実施例
では、一例として、例えば、緑のドット（Ｇ）と青のド
ット（Ｂ）とで１つの表示単位（表示データ点ｏｒ表示
座標点）として発光させてシアン色の波形データを表示
させる場合について説明する。FIG. 10 is a block diagram showing the configuration of the display control unit of the another embodiment. In the figure, components having the same functions as those of the components of FIG. 2 are designated by the same reference numerals, and the description thereof will be omitted. The configuration of the color LCD 7 and other configurations are the same as those of the embodiment of FIG. 2, and the description thereof will be omitted. In the present embodiment, as an example, the green dot (G) and the blue dot (B) are caused to emit light as one display unit (display data point or display coordinate point) to display the cyan waveform data. The case will be described.
【００４４】図１０において、クロック信号発生回路１
５１は図２のクロック発生回路５１と３進カウンタ１８
の両機能を有するものである。参照符号１２８は補間回
路、１２２は３相タイミング発生回路であり、図２の補
間回路、３相タイミング発生回路と同様の機能を有す
る。In FIG. 10, the clock signal generation circuit 1
51 is a clock generator circuit 51 and a ternary counter 18 of FIG.
It has both functions. Reference numeral 128 is an interpolation circuit, and 122 is a three-phase timing generation circuit, which has the same function as the interpolation circuit and three-phase timing generation circuit in FIG.
【００４５】先ず、クロック発生回路１５１の構成と動
作を説明する。クロック信号発生回路１５１は、例えば
周波数２０ＭＨｚ（２ｆｄ）のクロック信号を発振する
発振器１１０と、該クロック信号を１／２に分周して周
波数１０ＭＨｚ（ｆｄ）のクロック信号１９を出力する
分周器１１２と、該発振器１１０からのクロック信号を
入力して図１１の（ｂ）に示す６相クロック信号Ｓ０〜
Ｓ５を出力する３進カウンタ１１８と、デコーダ＆セレ
クタ１２０を有する。該クロック信号Ｓ０〜Ｓ５は、図
１１の（ａ）に示すように、カラーＬＣＤ表示部６０の
デルタ配置されたドットｓの奇数ライン（ＬＯ）のドッ
ト、偶数ライン（ＬＥ）のドットとそれぞれ対応してい
る。クロック信号Ｓ０〜Ｓ５はデコーダ＆セレクタ１２
０に与えられる。First, the structure and operation of the clock generation circuit 151 will be described. The clock signal generation circuit 151 includes, for example, an oscillator 110 that oscillates a clock signal having a frequency of 20 MHz (2fd), and a frequency divider that divides the clock signal into ½ and outputs a clock signal 19 having a frequency of 10 MHz (fd). 112 and the clock signal from the oscillator 110, and the six-phase clock signals S0 to S0 shown in FIG.
It has a ternary counter 118 for outputting S5 and a decoder & selector 120. As shown in FIG. 11A, the clock signals S0 to S5 correspond to the dots of the odd lines (LO) and the dots of the even lines (LE) of the dots s arranged in the delta of the color LCD display unit 60, respectively. is doing. The clock signals S0 to S5 are supplied to the decoder & selector 12
Given to 0.
【００４６】デコーダ＆セレクタ１２０はラインアドレ
ス発生回路５２の８ビットアドレス出力の内の最下位ビ
ット（ＬＳＢ）を入力する。該ＬＳＢはカラーＬＣＤ表
示部６０のデルタ配置されたドットの水平走査方向の奇
数ライン、偶数ラインを示し、例えば、偶数ラインの時
ハイレベル（Ｈ）、奇数ラインの時ローレベル（Ｌ）と
なる。The decoder & selector 120 inputs the least significant bit (LSB) of the 8-bit address output of the line address generation circuit 52. The LSB indicates an odd line and an even line in the horizontal scanning direction of the dots arranged in delta of the color LCD display unit 60. For example, the even level is high level (H), and the odd line is low level (L). .
【００４７】３相タイミング発生回路１２２に与えられ
るクロック信号Ｇｃｌｋ、Ｂｃｌｋはクロック信号Ｓ０
〜Ｓ５と該ＬＳＢに基づき作成される。図１２は該クロ
ック信号を発生する回路の一例であり、ここではクロッ
ク信号Ｇｃｌｋの発生回路を示す。該発生回路は２つの
ＡＮＤゲート１２１、１２２と該２つのＡＮＤゲートの
出力を入力するオアゲート１２３、ＬＳＢを反転してＡ
ＮＤゲート１２２に入力するインバータ１２４を有す
る。アンドゲート１２１にはクロック信号Ｓ０と信号Ｌ
ＳＢが、アンドゲート１２２にはクロック信号Ｓ３とＬ
ＳＢの反転信号が入力される。該回路の出力クロック信
号ＧｃｌｋはＬＳＢのレベルＨ、Ｌに応じて、それぞれ
図１１の（ｄ）に示すように偶数ライン、奇数ラインの
表示データ用の異なるタイミングのクロック信号とな
る。図１１の（ｃ）、（ｄ）において、ＬＯ、ＬＥはそ
れぞれ奇数ライン、偶数ラインの表示データ用のクロッ
ク信号であることを示す。他のクロック信号Ｂｃｌｋ
（図１１の（ｄ））もクロック信号Ｓ４とＳ１及びＬＳ
Ｂを用いて同様な構成により発生される。尚、本実施例
ではクロック信号Ｒｃｌｋは用いないが、クロック信号
Ｓ２とＳ５及びＬＳＢを用いて同様な構成により発生可
能である。The clock signals Gclk and Bclk supplied to the three-phase timing generation circuit 122 are the clock signal S0.
~ S5 and created based on the LSB. FIG. 12 shows an example of a circuit for generating the clock signal, and here, a circuit for generating the clock signal Gclk is shown. The generation circuit inverts two AND gates 121 and 122 and OR gates 123 and LSB that receive the outputs of the two AND gates and
The inverter 124 is input to the ND gate 122. The AND gate 121 has a clock signal S0 and a signal L.
SB has clock signals S3 and L in the AND gate 122.
The inverted signal of SB is input. The output clock signal Gclk of the circuit becomes a clock signal for display data of even lines and odd lines at different timings, as shown in FIG. 11D, according to the levels H and L of LSB. In (c) and (d) of FIG. 11, LO and LE indicate that they are clock signals for display data of odd lines and even lines, respectively. Other clock signal Bclk
((D) of FIG. 11) also shows the clock signals S4, S1 and LS.
B is generated with a similar configuration. Although the clock signal Rclk is not used in this embodiment, it can be generated with the same configuration using the clock signals S2, S5 and LSB.
【００４８】補間回路１２８に与えられるクロック信号
ＳＴ０は図２６に示すように、例えば、クロック信号Ｓ
２、Ｓ４を入力するオアゲート１２５の出力で得られ
る。該クロック信号ＳＴ０をインバータ１１４を介して
反転したクロック信号２１は表示用メモリ４に読みだし
クロック信号として与えられる。本実施例では赤のドッ
トＲを発光しないため、このクロック信号２１は、３相
クロックの内の赤のクロックＲｃｌｋ（即ち赤の表示デ
ータ２４Ｒ）に対応するクロックパルスを設けない。こ
こでは便宜的にこのようなクロック信号２１の周波数を
２ｆｄ／３と定義する。The clock signal ST0 supplied to the interpolation circuit 128 is, for example, as shown in FIG.
2 and S4 are obtained at the output of the OR gate 125. A clock signal 21 obtained by inverting the clock signal ST0 via an inverter 114 is read out to the display memory 4 and given as a clock signal. In this embodiment, since the red dot R is not emitted, the clock signal 21 does not include the clock pulse corresponding to the red clock Rclk (that is, the red display data 24R) of the three-phase clocks. Here, for the sake of convenience, the frequency of such a clock signal 21 is defined as 2fd / 3.
【００４９】次に、本実施例における表示制御部９の構
成、動作を２色表示する場合について説明する。図１３
は表示用メモリ４の波形データの一例を示す図であり、
この例では、該メモリはカラーＬＣＤ表示部６０に対応
して水平走査方向にｎデータ、例えば３２０データ各デ
ータは８ビットの値を持つ。即ち、この場合、ＬＣＤ表
示部６０は水平走査方向に４８０ドット、垂直走査方向
に２５６ドット（２５６ライン）を持つ。図中、斜線部
は表示すべき波形データ（表示波形データ）が存在する
ところを示す。アクイジションメモリ３からは波形表示
データが表示用メモリ４に書き込まれる。メモリ４は、
クロック信号２１（図１１の（ｅ））に応答して該表示
波形データを垂直走査方向の８ビットを単位として（８
ビットパラレルデータとして）順次読み出す。即ち、ク
ロック信号２１に応答して図１３に示す垂直走査方向の
各ラインＬＶ０、ＬＶ１−毎に波形データを読み出す。
こうして、図１４の（ｃ）に示す１水平走査期間（周期
ｔＨ：６４５クロック１９相当、ただし、実際に表示さ
れるのは３２０データ、４８０クロック１９相当の時間
で１６５クロック１９相当の時間はブランキング期間で
ある）において表示用メモリ４内の全てのデータが読み
出され波形データＰ（図１４の（ｂ））として比較器２
７に与えられる。表示用メモリ４はこの１水平走査期間
ｔＨ内で行われる全波形データの読みだし動作をＬＣＤ
表示部６０の垂直方向ライン数の分だけ、即ち、２５６
回繰り返す。即ち、１垂直走査期間ｔＶで２５６回全波
形データの読みだし動作を繰り返す。これを終了する
と、次の表示波形データがアクイジションメモリ３から
メモリ４に入力される。Next, the structure and operation of the display control unit 9 in this embodiment will be described in the case of displaying in two colors. FIG.
Is a diagram showing an example of waveform data of the display memory 4,
In this example, the memory has n data in the horizontal scanning direction corresponding to the color LCD display unit 60, for example, 320 data, and each data has a value of 8 bits. That is, in this case, the LCD display unit 60 has 480 dots in the horizontal scanning direction and 256 dots (256 lines) in the vertical scanning direction. In the figure, the shaded area indicates where the waveform data to be displayed (display waveform data) exists. The waveform display data is written from the acquisition memory 3 to the display memory 4. The memory 4 is
In response to the clock signal 21 ((e) in FIG. 11), the display waveform data is set to 8 bits in the vertical scanning direction as a unit (8
Sequential reading (as bit parallel data). That is, in response to the clock signal 21, the waveform data is read out for each line LV0, LV1- in the vertical scanning direction shown in FIG.
In this way, one horizontal scanning period (cycle tH: 645 clocks 19 equivalent to that shown in FIG. 14C), however, 320 data, 480 clocks 19 equivalent to 165 clocks 19 are actually displayed. In the ranking period), all the data in the display memory 4 are read out and the waveform data P ((b) in FIG. 14) is output as the comparator 2
Given to 7. The display memory 4 uses the LCD to read all waveform data during the horizontal scanning period tH.
The number of lines in the vertical direction of the display unit 60, that is, 256
Repeat times. That is, the operation of reading all the waveform data is repeated 256 times in one vertical scanning period tV. When this is finished, the next display waveform data is input from the acquisition memory 3 to the memory 4.
【００５０】ラインアドレス発生回路５２は例えば、水
平同期信号であるクロック信号２０（図１４の（ｃ））
を計数する８ビットのバイナリダウンカウンタであり、
従って図１４の（ｄ）、（ｅ）に示すように一垂直走査
期間ｔＶにおいて２５５から０まで計数し、次の水平同
期信号によりリセットされる計数値２５５となると共に
垂直同期信号７０を発生する。従って、ラインアドレス
発生回路５２はＬＣＤ表示部６０における現在の走査中
のライン（図１３のＬＨ０〜ＬＨｎ）を示すアドレスを
出力する。The line address generating circuit 52 is, for example, the clock signal 20 which is a horizontal synchronizing signal ((c) of FIG. 14).
Is an 8-bit binary down counter that counts
Therefore, as shown in (d) and (e) of FIG. 14, counting is performed from 255 to 0 in one vertical scanning period tV, the count value becomes 255 which is reset by the next horizontal synchronizing signal, and the vertical synchronizing signal 70 is generated. .. Therefore, the line address generation circuit 52 outputs an address indicating the line currently being scanned (LH0 to LHn in FIG. 13) on the LCD display unit 60.
【００５１】次に、比較器２７の動作を図１５を参照し
て説明する。図中（ａ）はメモリ４から読み出された表
示波形データｐであり、斜線部は表示すべき波形データ
があることを示す。先ず、ラインアドレス発生回路５２
からの出力アドレスＱが水平走査ラインＬＨ０を示す値
２５５であるときについて説明する。ラインＬＶ０の波
形データが読み出されると（時刻ｔ０）、図１５の場
合、波形データｐはラインＬＨ６に存在するためデータ
の値は２４９である。次のラインＬＶ１、ＬＶ２、ＬＶ
３、ＬＶ４の波形データｐのデータの値はそれぞれ２４
９、２４９、２５５、２５５である。比較器２７は各ラ
インＬＶ０、ＬＶ１−−の波形データ毎にデータｐのア
ドレスとアドレスＱを比較し、一致すればＰ＝Ｑ端子か
らの出力信号のレベルをハイレベルにし、Ｐ＞Ｑであれ
ばＰ＞Ｑ端子からの出力信号のレベルをハイレベルに
し、その他の場合はローレベルとする。従って、図１５
の（ｃ）、（ｄ）に示すように、比較器のＰ＝Ｑ端子、
Ｐ＞Ｑ端子の出力信号は変化する。こうして、出力アド
レスＱが水平走査ラインＬＨ０の値（２５５）を示す時
に、全てのラインＬＶ０〜ＬＶｎ−１についての比較を
終了すると、次に出力される出力アドレスＱが次の水平
走査ラインＬＨ１の値（２５４）を示し、この場合も同
様に比較動作を行う。比較器２７のＰ＝Ｑ端子、Ｐ＞Ｑ
端子の出力信号は補間回路１２８に与えられる。以上が
メモリ４の表示データをラスタスキャンのように読み出
す動作の説明である。Next, the operation of the comparator 27 will be described with reference to FIG. In the figure, (a) is the display waveform data p read from the memory 4, and the shaded area indicates that there is waveform data to be displayed. First, the line address generation circuit 52
The case where the output address Q from is a value 255 indicating the horizontal scanning line LH0 will be described. When the waveform data of the line LV0 is read (time t0), in the case of FIG. 15, since the waveform data p exists in the line LH6, the data value is 249. Next line LV1, LV2, LV
The data values of the waveform data p of 3 and LV4 are 24 respectively.
9, 249, 255 and 255. The comparator 27 compares the address of the data p with the address Q for each waveform data of each line LV0, LV1−−, and if they match, sets the level of the output signal from the P = Q terminal to the high level, and if P> Q. For example, the level of the output signal from the P> Q terminal is set to the high level, and otherwise it is set to the low level. Therefore, FIG.
As shown in (c) and (d) of FIG.
The output signal from the P> Q terminal changes. In this way, when the output address Q indicates the value (255) of the horizontal scanning line LH0, when the comparison for all the lines LV0 to LVn-1 is completed, the output address Q to be output next is the horizontal scanning line LH1. A value (254) is indicated, and the comparison operation is performed in this case as well. P = Q terminal of the comparator 27, P> Q
The output signal of the terminal is given to the interpolation circuit 128. The above is the description of the operation of reading the display data of the memory 4 like a raster scan.
【００５２】補間回路１２８は、図１０に示すように、
例えばＤ型フリップフロップ１３０、１３２、オアゲー
ト１３４、排他的論理和回路１３６を有し、クロック信
号発生回路１５１からのクロック信号ＳＴ０がフリップ
フロップ１３０、１３２のラッチ入力に与えられ、比較
器２７のＰ＝Ｑ端子、Ｐ＞Ｑ端子の出力信号はそれぞれ
フリップフロップ１３０、１３２のデータ入力Ｄに与え
られる。３相タイミング発生回路１２２は、例えば、オ
アゲート１３４の出力をそのデータ入力Ｄに入力するＤ
型フリップフロップ１４０、１４２と、該フリップフロ
ップ１４０のＱ出力、Ｑバー出力をそれぞれ入力するア
ンドゲート１４４、１４６と、該アンドゲート１４４、
１４６の出力を入力するオアゲート１４８と、フリップ
フロップ１４２のＱ出力、Ｑバー出力をそれぞさ入力す
るアンドゲート１５０、１５２と、該アンドゲート１５
０、１５２の出力を入力するオアゲート１５４と、イン
バータ１５８を有する。アンドゲート１４４、１５０の
他方入力にはマイクロコンピュータ８からの反転表示制
御信号１５８が、アンドゲート１４６、１５２の他方入
力には該信号１５８をインバータ１５６を介して入力さ
れる。該反転表示制御信号１５８は例えば、ローレベル
で通常表示（バックを黒、波形を輝点、この例の場合は
シアン色）、ハイレベルでは反転表示となり、バックが
白色で波形は暗色点となる（この例では波形は暗赤色と
なる）。The interpolation circuit 128, as shown in FIG.
For example, it has D-type flip-flops 130 and 132, an OR gate 134, and an exclusive OR circuit 136, the clock signal ST0 from the clock signal generation circuit 151 is given to the latch inputs of the flip-flops 130 and 132, and P of the comparator 27 is supplied. The output signals of the = Q terminal and the P> Q terminal are applied to the data inputs D of the flip-flops 130 and 132, respectively. The three-phase timing generation circuit 122 inputs, for example, the output of the OR gate 134 to the data input D thereof.
Type flip-flops 140 and 142, AND gates 144 and 146 for inputting the Q output and Q bar output of the flip-flop 140, and the AND gate 144,
An OR gate 148 for inputting the output of 146, AND gates 150, 152 for inputting the Q output and Q bar output of the flip-flop 142 respectively, and the AND gate 15
It has an OR gate 154 for inputting the outputs of 0 and 152, and an inverter 158. The inverted display control signal 158 from the microcomputer 8 is input to the other inputs of the AND gates 144 and 150, and the signal 158 is input to the other inputs of the AND gates 146 and 152 via the inverter 156. The reverse display control signal 158 is, for example, a normal display at a low level (black for the back, a bright spot for the waveform, cyan in this example), and a reverse display for a high level, the back is white and the waveform is a dark color point. (In this example the waveform is dark red).
【００５３】補間回路１２８、及び３相タイミング発生
回路１２２の動作を図１６、図１７を用いて説明する。
補間回路１２８において、オアゲート１３４における比
較器２７のＰ＝Ｑ端子の出力と、フリップフロップ１３
０のＱ出力端子の出力との論理和を示す信号１６０は、
表示メモリ４から読み出された表示波形データを示す。
一方、排他的論理和回路１３６の出力信号１６１は補間
データを示す。The operations of the interpolation circuit 128 and the three-phase timing generation circuit 122 will be described with reference to FIGS.
In the interpolation circuit 128, the output of the P = Q terminal of the comparator 27 in the OR gate 134 and the flip-flop 13
A signal 160 indicating the logical sum of 0 and the output of the Q output terminal is
The display waveform data read from the display memory 4 is shown.
On the other hand, the output signal 161 of the exclusive OR circuit 136 indicates the interpolation data.
【００５４】３相タイミング発生回路１２２では、これ
ら信号１６０、１６１に基づき、表示メモリ４から読み
出された波形データに基づく表示データ（表示点デー
タ：波形として表示すべき点を示すデータ）Ｂ、Ｇ（２
４Ｂ、２４Ｇ）を出力すると共に、補間データに基づく
表示データＢ、Ｇ（２４Ｂ、２４Ｇ）を出力する。In the three-phase timing generation circuit 122, display data (display point data: data indicating a point to be displayed as a waveform) B based on the waveform data read from the display memory 4 based on these signals 160 and 161. G (2
4B, 24G) and display data B, G (24B, 24G) based on the interpolation data.
【００５５】先ず、表示メモリ４から読み出された表示
波形データに基づく表示データＢ、Ｇ（２４Ｂ、２４
Ｇ）の生成、表示について図１６を用いて説明する。図
中（ａ）は比較器２７の出力端子Ｐ＝ＱからのラインＬ
Ｈ０、ＬＨ１、ＬＨ６の表示データを示し、（ｂ）はラ
インＬＨ０、ＬＨ１、ＬＨ６の信号１６０を示し、
（ｃ）はデコーダ＆セレクタ１２０からの信号ＳＴ０を
示し、（ｄ）はデコーダ＆セレクタ１２０からの奇数及
び偶数ライン用のクロック信号Ｂｃｌｋを示し、（ｅ）
は奇数及び偶数ライン用のクロック信号Ｇｃｌｋを示
し、（ｆ）は偶数ラインＬＨ０の出力表示データＢ、Ｇ
（２４Ｂ、２４Ｇ）、（ｇ）は奇数ラインＬＨ１の出力
表示データＢ、Ｇ（２４Ｂ、２４Ｇ）、（ｈ）は偶数ラ
インＬＨ６の出力表示データＢ、Ｇ（２４Ｂ、２４Ｇ）
を示す。また（ｉ）はＬＣＤ表示部６０の表示画面を示
す。尚、（ｆ）〜（ｈ）に示す表示データＢ、Ｇの出力
タイミングと（ｉ）に示す表示画面の表示データの発光
タイミングとは対応させて図示している。これは図１７
においても同様である。First, the display data B, G (24B, 24) based on the display waveform data read from the display memory 4 is used.
Generation and display of G) will be described with reference to FIG. In the figure, (a) shows the line L from the output terminal P = Q of the comparator 27.
The display data of H0, LH1, and LH6 are shown, (b) shows the signals 160 of the lines LH0, LH1, and LH6,
(C) shows the signal ST0 from the decoder & selector 120, (d) shows the clock signal Bclk for the odd and even lines from the decoder & selector 120, (e)
Indicates the clock signal Gclk for odd and even lines, and (f) is the output display data B, G of the even line LH0.
(24B, 24G) and (g) are output display data B and G (24B and 24G) on the odd line LH1, and (h) are output display data B and G (24B and 24G) on the even line LH6.
Indicates. Further, (i) shows a display screen of the LCD display unit 60. The output timings of the display data B and G shown in (f) to (h) and the light emission timings of the display data of the display screen shown in (i) are shown in correspondence with each other. This is shown in FIG.
The same is true for.
【００５６】例えば、偶数ラインＬＨ０の青の表示デー
タについて説明する。この場合にフリップフロップ１４
０で処理される信号１６０は図１６の（ｂ）のに示す
データであり、クロック信号Ｂｃｌｋは図１６の（ｄ）
のに示すクロック信号である。まず時刻ｔ３での該ク
ロック信号の立ち上がりにおいて信号１６０はラッチさ
れるが信号１６０はローレベルであるので出力表示デー
タＢもローレベルである。次に、時刻ｔ５での該クロッ
ク信号の立ち上がりにおいて信号１６０はハイレベルで
あるので出力表示データＢもハイレベルとなる。次に、
時刻ｔ７での該クロック信号の立ち上がりにおいて信号
１６０はローレベルとなるので出力表示データＢもロー
レベルとなる。従って、ラインＬＨ０の表示データＢは
時刻ｔ５−ｔ７の間ハイレベルとなる。従って、ＬＣＤ
表示部６０においては座標Ｘ４に対応する青い画素５０
２が発光される。For example, the display data of blue on the even line LH0 will be described. In this case, the flip-flop 14
The signal 160 processed by 0 is the data shown in (b) of FIG. 16, and the clock signal Bclk is (d) of FIG.
Is a clock signal indicated by. First, at the rising edge of the clock signal at time t3, the signal 160 is latched, but since the signal 160 is at low level, the output display data B is also at low level. Next, since the signal 160 is at the high level at the rising edge of the clock signal at time t5, the output display data B is also at the high level. next,
At the rising edge of the clock signal at time t7, the signal 160 becomes low level, so that the output display data B also becomes low level. Therefore, the display data B on the line LH0 is at the high level from time t5 to t7. Therefore, LCD
In the display unit 60, the blue pixel 50 corresponding to the coordinate X4
2 is emitted.
【００５７】同様にして、奇数ライン（例えばＬＨ１）
の青の表示データについては、フリップフロップ１４０
に入力される図１６の（ｂ）のに示すデータと、図１
６の（ｄ）のに示すクロック信号Ｂｃｌｋに基づいて
生成される。Similarly, odd-numbered lines (for example, LH1)
For the blue display data of, the flip-flop 140
1 and the data shown in (b) of FIG.
6 is generated based on the clock signal Bclk shown in (d).
【００５８】同様にして、緑の表示データについては、
フリップフロップ１４２に入力される信号１６０とクロ
ック信号Ｇｃｌｋにより生成される。Similarly, for green display data,
It is generated by the signal 160 input to the flip-flop 142 and the clock signal Gclk.
【００５９】こうして、図１６の（ｉ）に斜線で示すよ
うに青、緑の画素（Ｂ、Ｇ）５００、５０４、５０８、
５１０等が発光する。こうして、図中に斜線で示すよう
に、表示メモリ４から読み出された表示波形データに基
づく表示データＢ、Ｇ（２４Ｂ、２４Ｇ）により画素が
発光される。尚、図１６の（ｉ）の○で囲んだ表示デー
タＢ、Ｇは補間データに基づく表示画素を示す。Thus, the blue and green pixels (B, G) 500, 504, 508, as indicated by the diagonal lines in FIG.
510 and the like emit light. In this way, as indicated by the diagonal lines in the figure, the pixels emit light by the display data B, G (24B, 24G) based on the display waveform data read from the display memory 4. Display data B and G surrounded by circles in (i) of FIG. 16 indicate display pixels based on the interpolation data.
【００６０】次に補間データに基づく表示データＢ、Ｇ
（２４Ｂ、２４Ｇ）の生成、表示について図１７を用い
て説明する。Next, display data B and G based on the interpolation data
Generation and display of (24B, 24G) will be described with reference to FIG.
【００６１】図中（ａ）は比較器２７の出力端子Ｐ＞Ｑ
からのラインＬＨ１〜ＬＨ５の表示データを示す。尚、
最上ライン、及び最下ラインＬＨ０、ＬＨ２５５では補
間は行われないので、出力端子Ｐ＞Ｑからこれらのライ
ンの補間データは出力されない。（ｂ）はラインＬＨ〜
ＬＨ５に対するフリップフロップ１３２のＱ出力を示
し、（ｃ）はラインＬＨ〜ＬＨ５に対する補間データ信
号１６０を示し、（ｄ）はデコーダ＆セレクタ１２０か
らの奇数及び偶数ライン用のクロック信号Ｂｃｌｋを示
し、（ｅ）は奇数及び偶数ライン用のクロック信号Ｇｃ
ｌｋを示し、（ｆ）は奇数ラインＬＨ１の補間表示デー
タＢ、Ｇ（２４Ｂ、２４Ｇ）、（ｇ）は偶数ラインＬＨ
２、４の補間表示データＢ、Ｇ（２４Ｂ、２４Ｇ）、
（ｈ）は奇数ラインＬＨ３、５の補間表示データＢ、Ｇ
（２４Ｂ、２４Ｇ）を示す。また（ｉ）はＬＣＤ表示部
６０の表示画面を示す。In the figure, (a) shows the output terminal P> Q of the comparator 27.
Shows the display data of lines LH1 to LH5. still,
Since interpolation is not performed on the uppermost line and the lowermost lines LH0 and LH255, the interpolation data of these lines is not output from the output terminal P> Q. (B) is line LH
The Q output of the flip-flop 132 for LH5 is shown, (c) shows the interpolated data signal 160 for the lines LH to LH5, (d) shows the clock signal Bclk for the odd and even lines from the decoder & selector 120, ( e) is a clock signal Gc for odd and even lines
lk, (f) is the interpolation display data B, G (24B, 24G) of the odd line LH1, and (g) is the even line LH.
2, 4 interpolation display data B, G (24B, 24G),
(H) is the interpolation display data B, G of the odd lines LH3, 5
(24B, 24G) is shown. Further, (i) shows a display screen of the LCD display unit 60.
【００６２】例えば、奇数ラインＬＨ１の青の補間表示
データについて説明する。この場合にフリップフロップ
１４２で処理される信号１６１は図１７の（ｃ）のに
示すデータであり、クロック信号Ｂｃｌｋは図１６の
（ｄ）のに示すクロック信号である。まず時刻ｔ２で
の該クロック信号の立ち上がりにおいて信号１６１はラ
ッチされるが信号１６１はローレベルであるので補間表
示データＢもローレベルである。次に、時刻ｔ４での該
クロック信号の立ち上がりにおいて信号１６１はハイレ
ベルであるので補間表示データＢもハイレベルとなる。
次に、時刻ｔ６での該クロック信号の立ち上がりにおい
ても信号１６１はハイレベルであるので補間表示データ
Ｂはハイレベルのままとなる。次に時刻ｔ８での該クロ
ック信号の立ち上がりにおいて信号１６１はローレベル
となるので補間表示データＢもローレベルとなる。従っ
て、ラインＬＨ１の補間表示データＢは時刻ｔ４−ｔ８
の間ハイレベルとなる。従って、ＬＣＤ表示部６０にお
いては座標Ｘ３に対応する青い画素５０６が発光され
る。同様にして、図１７の（ｉ）に○で示すように青、
緑の画素（Ｂ、Ｇ）５０８、５１２、５１４、５２０、
５２２、５２４等が発光する。こうして、図中に○で示
すように、補間表示波形データに基づく表示データＢ、
Ｇ（２４Ｂ、２４Ｇ）により画素が発光される。For example, the blue interpolation display data of the odd line LH1 will be described. In this case, the signal 161 processed by the flip-flop 142 is the data shown in (c) of FIG. 17, and the clock signal Bclk is the clock signal shown in (d) of FIG. First, at the rising edge of the clock signal at time t2, the signal 161 is latched, but since the signal 161 is at low level, the interpolation display data B is also at low level. Next, since the signal 161 is at the high level at the rising edge of the clock signal at time t4, the interpolation display data B is also at the high level.
Next, since the signal 161 is at the high level even at the rising edge of the clock signal at time t6, the interpolation display data B remains at the high level. Next, at the rising edge of the clock signal at time t8, the signal 161 becomes low level, and therefore the interpolation display data B also becomes low level. Therefore, the interpolation display data B of the line LH1 is the time t4 to t8.
High level during. Therefore, the blue pixel 506 corresponding to the coordinate X3 is emitted in the LCD display unit 60. Similarly, as indicated by a circle in (i) of FIG.
Green pixels (B, G) 508, 512, 514, 520,
522, 524, etc. emit light. Thus, as indicated by a circle in the figure, the display data B based on the interpolated display waveform data,
The pixel is emitted by G (24B, 24G).
【００６３】こうして、図１６、１７の（ｉ）から明ら
かなように、水平方向では、青、緑一対の画素５００、
５０２で座標Ｘ３の１つの表示単位となり、一対の画素
５０２、５０４で座標Ｘ４の表示単位となる。Thus, as is clear from (i) of FIGS. 16 and 17, a pair of blue and green pixels 500,
502 is one display unit of coordinate X3, and the pair of pixels 502, 504 is a display unit of coordinate X4.
【００６４】一方、垂直方向では、補間データにより垂
直方向に表示される一本の波形ラインは、各ラインＬＨ
１〜ＬＨ５において１つの画素で表示されるため、波形
データをシャープな細い線で表示される。On the other hand, in the vertical direction, one waveform line displayed in the vertical direction by the interpolated data corresponds to each line LH.
Since one pixel is displayed in each of 1 to LH5, the waveform data is displayed as a sharp thin line.
【００６５】上記図１０に示す別実施例において、補間
回路１２８からの波形データに加え、文字表示メモリ６
からの文字データの表示も行う場合は、図１８に示すよ
うに３相タイミング発生回路１２２を構成する。即ち、
各Ｄ型フリップフロップ１４０、１４２のデータ入力Ｄ
側にオアゲート１７０、１７２を設け、各オアゲートの
入力にオアゲート１３４の出力表示データと共に文字表
示用メモリ６からの文字データも入力させ、該各オアゲ
ートの出力を対応するフリップフロップのデータ入力Ｄ
に入力すれば良い。In another embodiment shown in FIG. 10, in addition to the waveform data from the interpolation circuit 128, the character display memory 6
When displaying the character data from, the three-phase timing generation circuit 122 is configured as shown in FIG. That is,
Data input D of each D-type flip-flop 140, 142
OR gates 170 and 172 are provided on the side of the OR gates, and the output display data of the OR gate 134 and the character data from the character display memory 6 are input to the input of each OR gate, and the output of each OR gate is input to the data input D of the corresponding flip-flop.
You can enter it in.
【００６６】また、上記実施例は青と緑の画素を発光さ
せて黄色のデータを表示させているが、他の２色の組み
合わせによる色のデータを表示させるようにすることも
クロック信号Ｒｃｌｋを用いて容易に実現できる。In the above embodiment, the blue and green pixels are made to emit light to display the yellow data, but it is also possible to display the color data by the combination of the other two colors so that the clock signal Rclk can be displayed. It can be easily realized by using.
【００６７】次に、本発明を適用した種々のデータ表示
方法を以下に説明する。図１９に示す例においては、各
水平走査方向のライン（ＬＨ）の１番目の画素グループ
をＲ１、Ｇ１、Ｂ１とし、２番目の画素グループをそれ
ぞれＲ２・Ｇ２・Ｂ２とし、例えば１水平走査ラインお
きに発光させるとすると、例えば、印加された第１のデ
ータでラインＬＨｎの１番目の画素グループのドットＲ
１・Ｇ１・Ｂ１を発光させ、第２のデータでラインＬＨ
ｎ＋２の１番目の画素グループと２番目の画素グループ
の一部のドットＧ１・Ｂ１・Ｒ２を発光させ、第３のデ
ータでラインＬＨｎ＋４の一番目の画素グループと２番
目の画素グループの一部のドットＢ１・Ｒ２・Ｇ２を発
光させる。すなわち、Ｒ・Ｇ・Ｂの各ドットそれぞれに
対応して座標軸があるため、印加するデータにより発光
させるＲ・Ｇ・Ｂ画素グループを一部重複させたグルー
プとして発光させていくものである。この表示方法によ
る水平表示分解能は、１グループのドットＲ・Ｇ・Ｂの
発光が分解能単位となるため、（図１９の座標Ｘ１・Ｘ
２・Ｘ３・Ｘ４・Ｘ５・・・で示す分解能となる）図２
２で説明した技術の表示方法による水平表示分解能の３
倍に向上している。例えば、図１９で示した波形を図２
２の技術で表示すると、図１８のラインＬＨｎの画素
Ｒ、Ｇ、Ｂは表示されるが、ラインＬＨｎ＋２、ライン
ＬＨｎ＋４の表示は行われず波形表示が連続した線に見
えなくなってしまう。Next, various data display methods to which the present invention is applied will be described below. In the example shown in FIG. 19, the first pixel group of the line (LH) in each horizontal scanning direction is R1, G1, and B1, and the second pixel groups are R2, G2, and B2, for example, one horizontal scanning line. If light is emitted every other time, for example, the dot R of the first pixel group of the line LHn is applied by the applied first data.
1 ・ G1 ・ B1 is made to emit light and the second data is used for the line LH
Part of the dots G1, B1, and R2 of the first pixel group of n + 2 and the second pixel group are made to emit light, and the first pixel group of the line LHn + 4 and a part of the second pixel group of the third data are used. The dots B1, R2 and G2 are made to emit light. That is, since there is a coordinate axis corresponding to each of the R, G, and B dots, the R, G, and B pixel groups that emit light according to the applied data are emitted as groups that partially overlap. The horizontal display resolution by this display method is that the light emission of one group of dots R, G, B becomes the resolution unit.
2 ・ X3 ・ X4 ・ X5 ...
3 of horizontal display resolution by the display method of the technique explained in 2.
Has been doubled. For example, the waveform shown in FIG.
When the technique of No. 2 is used, the pixels R, G, and B of the line LHn in FIG. 18 are displayed, but the lines LHn + 2 and LHn + 4 are not displayed, and the waveform display becomes invisible as a continuous line.
【００６８】次に図２０に示すように、カラーＬＣＤ表
示部６０のＲ・Ｇ・Ｂ画素配列がデルタ配列で、水平方
向のラインＬＨｎ及びＬＨ（ｎ＋偶数）にＧ・Ｒ・Ｂ・
Ｇ・Ｒ・Ｂ・・・と、ラインＬＨ（ｎ＋奇数）にＢ・Ｇ
・Ｒ・Ｂ・Ｇ・Ｒ・・・と画素が並んでいる場合を例に
説明する。Next, as shown in FIG. 20, the R, G, B pixel array of the color LCD display unit 60 is a delta array, and the G, R, B, and B lines are arranged in the horizontal lines LHn and LH (n + even).
G ・ R ・ B ... and BG on line LH (n + odd)
An example will be described in which pixels are arranged in the order of R, B, G, R.
【００６９】図２０に示すようにラインＬＨｎおよびＬ
Ｈ（ｎ＋偶数）の１番目の画素グループをそれぞれＧ１
・Ｒ１・Ｂ１、２番目の画素グループをそれぞれＧ２・
Ｒ２・Ｂ２とし、ラインＬＨ（ｎ＋奇数）の１番目の画
素グループをそれぞれＢ１・Ｇ１・Ｒ１、２番目の画素
グループをそれぞれＢ２・Ｇ２・Ｒ２とし、例えば画素
ＧとＲを発光（イエローの光となる）させると、ライン
ＬＨｎでは印加された第１のデータで１番目の画素グル
ープのＧ１・Ｒ１を発光させ、第２のデータではライン
ＬＨｎ＋２の１番目の画素グループと２番目の画素グル
ープの一部の画素Ｒ１・Ｇ２を発光させ、第３のデータ
でラインＬＨｎ＋４の２番目の画素グループのＧ２・Ｒ
２と発光させる。また、ラインＬＨｎ＋１では印加した
第１のデータで１番目の画素グループのＧ１（たまたま
Ｒを発光させる画素が欠如しているので）を発光させ、
第２のデータでラインＬＨｎ＋３の１番目の画素グルー
プのＧ１・Ｒ１を発光し、第３のデータでラインＬＨｎ
＋５の１番目の画素グループと２番目の画素グループの
一部の画素Ｒ１・Ｇ２を発光させるようにする。As shown in FIG. 20, lines LHn and L
The first pixel group of H (n + even) is set to G1
・ R1 ・ B1, the second pixel group is G2 ・
R2 and B2, the first pixel group of the line LH (n + odd number) is B1, G1, and R1, and the second pixel group is B2, G2, and R2. For example, the pixels G and R emit light (yellow light). Then, in the line LHn, G1 · R1 of the first pixel group is emitted by the applied first data, and in the second data, the first pixel group and the second pixel group of the line LHn + 2 are emitted. Part of the pixels R1 and G2 are made to emit light, and G2 and R of the second pixel group of the line LHn + 4 by the third data
It makes 2 and luminescence. Further, in the line LHn + 1, G1 of the first pixel group (which happens to be lacking in pixels for emitting R) is caused to emit light by the applied first data,
The second data emits G1 · R1 of the first pixel group of the line LHn + 3, and the third data emits the line LHn + 3.
Part of the pixels R1 and G2 of the +5 first pixel group and the second pixel group are made to emit light.
【００７０】この表示方法による水平表示分解能は、１
グループの画素Ｇ・Ｒの発光が分解能単位となるため、
（図２０の座標Ｘ１・Ｘ２・Ｘ３・Ｘ４・Ｘ５・・・で
示す分解能となる）図２３で説明した技術の表示方法に
よる水平表示分解能の２倍に向上することができる。The horizontal display resolution by this display method is 1
Since the light emission of the pixels GR of the group becomes the resolution unit,
(The resolution is indicated by coordinates X1, X2, X3, X4, X5 ... In FIG. 20) It is possible to improve the horizontal display resolution to twice the horizontal display resolution by the display method of the technique described in FIG.
【００７１】さらに、他の表示例を図２１により説明す
る。図２１は、カラーＬＣＤ表示部の画素ｓの一部を拡
大して示したものである。なお、図２１においてはＸ座
標の座標点（Ｘ１・Ｘ２・・・）に合わせて表示データ
が発生する。図２１に示すように、図１９と同じくカラ
ーＬＣＤ表示部のＲ・Ｇ・Ｂ画素配列が水平方向にＲ・
Ｇ・Ｂ・Ｒ・Ｇ・Ｂ・・・と複数並んでいる場合を例に
取ると、各ラインそれぞれ１番目の画素グループをＲ１
・Ｇ１・Ｂ１、２番目の画素グループをＲ２・Ｇ２・Ｂ
２・・・とすると、印加された第１のデータでラインＬ
Ｈｎの１番目の画素グループのＲ１・Ｇ１・Ｂ１の何れ
か１つの画素、例えばＲ１を発光させないようにし、第
２のデータでラインＬＨｎ＋２の１番目の画素グループ
のＲ１・Ｇ１・Ｂ１の何れか１つの画素、例えばＧ１、
第３のデータでラインＬＨｎ＋４の１番目の画素グルー
プのＲ１・Ｇ１・Ｂ１の何れか１つの画素、例えばＢ１
・・・と発光させないようにすることにより、黒表示
（反転表示）のデータ表示を行うものである。この表示
方法による水平表示分解能は、１グループの発光してい
ない１画素が単位となるため、図２１の座標Ｘ１・Ｘ２
・Ｘ３・Ｘ４・Ｘ５・・・で示す表示単位となり、図２
２で説明した技術の表示方法による水平表示分解能の３
倍に向上している。Further, another display example will be described with reference to FIG. FIG. 21 is an enlarged view of a part of the pixel s of the color LCD display section. In FIG. 21, the display data is generated according to the coordinate points (X1, X2 ...) Of the X coordinate. As shown in FIG. 21, as in FIG. 19, the R, G, B pixel array of the color LCD display unit is horizontally aligned with R.
Taking the case where a plurality of G, B, R, G, B ... are arranged side by side as an example, the first pixel group for each line is R1.
・ G1 ・ B1, the second pixel group is R2 ・ G2 ・ B
2 ..., the line L in the first data applied
Any one of R1, G1, and B1 of the first pixel group of Hn, for example, R1 is prevented from emitting light, and one of R1, G1, and B1 of the first pixel group of the line LHn + 2 is set by the second data. One pixel, eg G1,
Any one pixel of R1, G1, and B1 of the first pixel group of the line LHn + 4 in the third data, for example, B1
The black display (reverse display) data display is performed by not emitting light. The horizontal display resolution according to this display method is one pixel in one group that does not emit light, and therefore the coordinates X1 and X2 in FIG.
・ The display units are X3, X4, X5 ...
3 of horizontal display resolution by the display method of the technique explained in 2.
Has been doubled.
【００７２】本発明によれば、波形を表示チャネルごと
に色別表示でき大変に観測しやすい小型軽量化を図った
オシロスコープを提供することができる。According to the present invention, it is possible to provide an oscilloscope which can display a waveform for each display channel in different colors and which is very easy to observe and is small and lightweight.
【００７３】また、オシロスコープに画素数の少ないカ
ラードットマトリックス表示器を使用しても、各ドット
を、データに基づく制御により少なくとも１つのドット
単位の座標点でデータを発生し、表示を行うことにより
水平表示分解能を向上させることができ、ひいてはオシ
ロスコープの波形表示品位を向上することができる。Even when a color dot matrix display with a small number of pixels is used in the oscilloscope, data is generated for each dot at at least one dot-unit coordinate point by control based on the data, and display is performed. The horizontal display resolution can be improved, which in turn can improve the waveform display quality of the oscilloscope.
【００７４】従って、比較的安価なテレビ受像機用のカ
ラードットマトリックス表示を使用しているにもかかわ
らず、高解像度の表示が可能となる等多くの利点を有す
る。Therefore, although a relatively inexpensive color dot matrix display for a television receiver is used, there are many advantages such as high resolution display.
【００７５】尚、上記各実施例においては、波形表示用
メモリにラインメモリを用いた例で説明した。このた
め、ラインアドレス発生回路５２、比較器２７等のハー
ドウェアを示したが、表示用メモリとして、ビットマッ
プメモリ（ビデオ用ランダムアクセスメモリ：以下ＶＲ
ＡＭ）を用いて、波形データを読み出せばラスタスキャ
ンデータに変換する必要がないため、これらの回路又は
ソフトウェアによる処理は不要になる。更に、表示用メ
モリ４にビットマップメモリを用いれば、補間回路１２
８はマイクロコンピュータ８のソフトウェア処理でも良
い。これを図２４に示す。また、上記各実施例におい
て、色制御回路２３及び３進カウンタ、分周器１７等を
ハードウェアで構成したが、これらの動作をマイクロコ
ンピュータ８のソフトウェアで実現するようにしても良
い。In each of the above embodiments, the line memory is used as the waveform display memory. Therefore, although the hardware such as the line address generation circuit 52 and the comparator 27 is shown, a bit map memory (video random access memory: hereinafter VR) is used as a display memory.
Since it is not necessary to convert the waveform data into raster scan data by using AM), processing by these circuits or software becomes unnecessary. Further, if a bitmap memory is used as the display memory 4, the interpolation circuit 12
8 may be software processing of the microcomputer 8. This is shown in FIG. Further, although the color control circuit 23, the ternary counter, the frequency divider 17, and the like are configured by hardware in each of the above-described embodiments, these operations may be implemented by software of the microcomputer 8.
【００７６】さらに、ビットマップメモリを用いた例に
ついて図２６、図２７、図２８、図２９を用いてより詳
細に説明する。図２７はマイコン処理により表示パター
ンを作り、３相タイミング回路に色処理回路を設けた例
を示すブロック図である。ＭＰＵ８はＡＱＣメモリ３か
らバスラインを経由して、波形データを読み込み、先に
説明した補間等の処理を施し、ビットマップデータに変
換して、ＶＲＡＭ７６に書き込む。ＶＲＡＭ７６の容量
は例えば、ＬＣＤ表示器の発光ドットの数が２２０
（Ｖ：垂直方向）×４８０（Ｈ：水平方向）ドット
（Ｒ、Ｇ、Ｂ１組を１画素とした場合Ｈ：１６０画素）
の場合、２２０×４８０以上のビット数があればよい。
ＶＲＡＭ７６への書き込みは、例えば、２ドット表示
（１データをＢ、Ｇで点灯）の場合、図２６に示すよう
に横方向に、３ドットのうちの２ドットに書き込む。こ
れは、波形表示用ＲＡＭと文字表示用ＲＡＭとを共通で
使用する場合、すなわち、ＶＲＡＭ７６に文字情報と、
波形情報の両方を書き込み使用する場合、ＬＣＤは横４
８０ドットなので、文字としては横（水平）４８０ビッ
ト使用（小さな文字も表示することができるようにする
ため、最大限のドットを使用する）するため、波形デー
タはこの間に横（水平）方向に３２０ビット（座標）表
示することになるので、３ビットに対し２ビット（従っ
て１ビットは書き込まない）書き込むことになる。Further, an example using the bit map memory will be described in more detail with reference to FIGS. 26, 27, 28 and 29. FIG. 27 is a block diagram showing an example in which a display pattern is created by microcomputer processing and a three-phase timing circuit is provided with a color processing circuit. The MPU 8 reads the waveform data from the AQC memory 3 via the bus line, performs the above-described processing such as interpolation, converts the waveform data into bitmap data, and writes the bitmap data in the VRAM 76. The capacity of the VRAM 76 is, for example, 220 when the number of light emitting dots on the LCD display is 220.
(V: vertical direction) × 480 (H: horizontal direction) dots (H: 160 pixels when one set of R, G, B is set as one pixel)
In this case, the number of bits is 220 × 480 or more.
In the writing to the VRAM 76, for example, in the case of 2-dot display (1 data is turned on by B and G), writing is performed to 2 dots out of 3 dots in the horizontal direction as shown in FIG. This is because when the waveform display RAM and the character display RAM are used in common, that is, the character information is stored in the VRAM 76,
When writing and using both of the waveform information, the LCD has a width of 4
Since it is 80 dots, horizontal (horizontal) 480 bits are used for characters (maximum dots are used to enable display of small characters). Since 320 bits (coordinates) will be displayed, 2 bits (thus 1 bit is not written) will be written to 3 bits.
【００７７】次に、このＶＲＡＭ７６の読みだしについ
て説明する。読み出しクロックの周波数はｆＤ（一例と
して１０ＭＨｚ）である（文字表示用ＲＡＭを別に考え
れば（すなわち波形表示のみならば）横３２０ビットあ
れば良く、先の実施例で説明した２／３ｆＤなるクロッ
クで読みだせばよい）。ｆＤで読みだしたデータは、色
処理３相タイミング回路２２’に入る。その色処理３相
タイミング回路のＢ、Ｇ点灯回路の一例を図２９に示
す。そのタイミングチャートは図２８に示す。Next, reading of the VRAM 76 will be described. The frequency of the read clock is fD (10 MHz as an example) (if the character display RAM is considered separately (that is, if only the waveform display is used), the width of 320 bits is sufficient. Just read it). The data read by fD enters the color processing three-phase timing circuit 22 '. FIG. 29 shows an example of the B and G lighting circuits of the color processing three-phase timing circuit. The timing chart is shown in FIG.
【００７８】ＶＲＡＭ７６からのデータがｘ０、ｘ１、
Ｘ、ｘ２、ｘ３、Ｘ、ｘ４、…と発生し、ｘ０とｘ３に
データあり（点灯するデータ）の場合を考えると、ま
ず、偶数ラインの場合、Ｂｃｌｋにより、ｘ０データが
ＢＱｍａｚｎにラッチされ、Ｂ１が点灯する。Ｂ１が点
灯すると、ＢＱｍａｚｎ出力はＧＱｓｕｂ Ｄ入力に入
っているのでＧｃｌｋによりＢＱｍａｉｎ出力信号がラ
ッチされ、Ｇ１が点灯する。次に、ｘ３にデータがある
場合にはＧｃｌｋによりｘ３データがＧＱｍａｉｎ出力
はＢＱｓｕｂＤ入力に入っているのでＢｃｌｋによりＧ
Ｑｍａｉｎ出力信号がＢｃｌｋによりラッチされＢ３が
点灯する。奇数ラインの場合にはｘ０データＧｃｌｋに
よりＧＱｍａｉｎでラッチされ、Ｇ１が点灯する。Ｇ１
が点灯すると、ＧＱｍａｉｎ出力がＢＱｓｕｂＤ入力に
入っているので、ＧＱｍａｉｎ出力信号がＢｃｌｋによ
り、ＢＱｓｕｂでラッチされ、Ｂ１が点灯する。次にｘ
にデータがある場合には、３ｘはＱＤでＲｃｌｋにより
一度ラッチされる。つづいて、Ｑｄ出力はＢＱｍａｉｎ
Ｄ入力に入り、Ｂｃｌｋによりラッチされ、Ｂ２が点灯
する。Ｂ２が点灯すると、ＢＱｍａｉｎ出力はＧＱｓｕ
ｂＤ入力に入っているのでＧｃｌｋによりＢＱｍａｉｎ
出力がＢＱｓｕｂでラッチされ、Ｇ３が点灯する。以上
の動作で、表示目メモリをＶＲＡＭとした場合でも同様
に実現できる。The data from the VRAM 76 is x0, x1,
Considering the case where X, x2, x3, X, x4, ... Occur, and there is data in x0 and x3 (data that lights up), first, in the case of an even line, x0 data is latched in BQmazn by Bclk, B1 lights up. When B1 is turned on, the BQmazn output is input to the GQsub D input, so that the BQmain output signal is latched by Gclk, and G1 is turned on. Next, when there is data in x3, Gclk outputs x3 data and GQmain output is input to BQsubD input.
The Qmain output signal is latched by Bclk and B3 lights up. In the case of an odd line, x0 data Gclk is latched by GQmain and G1 is turned on. G1
When is turned on, since the GQmain output is input to the BQsubD input, the GQmain output signal is latched by BQsub by Bclk, and B1 is turned on. Then x
If there is data in, 3x is once latched by Rclk in QD. Continuing, Qd output is BQmain
It enters the D input, is latched by Bclk, and B2 lights up. When B2 lights up, BQmain output is GQsu.
Since it is in the bD input, it is BQmain by Gclk.
The output is latched by BQsub, and G3 lights up. With the above operation, even when the display memory is a VRAM, it can be realized similarly.
【００７９】また、上記各実施例においては、カラー平
面表示器、即ちカラードットマトリックス平面表示器と
してＡＶ用のカラーＬＣＤを用いた例を示したが、前述
のＯＡ用カラーＬＣＤを用いることができることはもち
ろんこれに限らずプラズマディスプレイ、ＥＬ（ｅｌｅ
ｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｄｉｓｐｌａｙ）等
を用いてもよい。In each of the above-described embodiments, an example in which a color LCD for AV is used as a color flat panel display, that is, a color dot matrix flat panel display is shown, but the above-mentioned OA color LCD can be used. Not limited to this, of course, plasma display, EL (ele
Ctroluminescent display) etc. may be used.
【００８０】[0080]
【発明の効果】本発明によれば、波形を表示チャネルご
とに色別表示でき大変に観測しやすい小型軽量化を図っ
たオシロスコープを提供することができる。また、オシ
ロスコープに画素数の少ないカラードットマトリックス
表示器を使用しても、各画素を、データに基づく制御に
より少なくとも１つの画素単位の座標点でデータを発生
し、表示を行うことにより、水平表示分解能を向上させ
ることができ、ひいてはオシロスコープの波形表示品位
を向上することができる。ドット単位の制御が可能なた
め、各実施例でも説明したように、例えば比較的安価な
テレビ受像機用のＬＣＤを使用した場合でも、オシロス
コープの表示器として使用しうる高解像度の表示が可能
となる。このため、非常に安価なカラーオシロスコープ
を提供することができる。本発明では更にデジタルオシ
ロスコープの表示において、画素（表示単位）を小さく
表わすことができる。このため、より小型のカラードッ
トマトリックス平面表示器を用いることができる。この
ように、本発明では小型のカラードットマトリックス平
面表示器をもちいて、高品位で高忠実な波形、データ等
の表示ができるため、例えばバッテリー駆動で動作する
小形携帯用のデジタルオシロスコープを実現することも
できる。本発明によるデジタルオシロスコープ及びそれ
におけるデータ補間及び独自の表示方法より、シャープ
な線で表示をすることができる。本発明によれば、ＯＡ
用、ＡＶ用にかかわらずオシロスコープ用に画素数の少
ないカラードットマトリックス表示器を使用しても、水
平表示分解能を向上させることができ、ひいてはオシロ
スコープの波形等の表示品位を向上することができる。
また、画素数の多いカラードットマトリックス表示器を
用いた場合にはより多くの波形等のデータ及び文字等を
表示できることは言うまでもない。例えば、異なる色の
２種のドットを用いて波形を表示する場合、通常行われ
る、１座標に対し、１画素（Ｇ、Ｂ、Ｇの３ドット）の
制御に対し、本発明では１．５倍の座標を与えることが
できるため、より高精細な表示が可能となる。According to the present invention, it is possible to provide an oscilloscope which is capable of displaying a waveform for each display channel in different colors and which is very easy to observe and which is small and lightweight. Even if a color dot matrix display with a small number of pixels is used in the oscilloscope, each pixel is displayed horizontally by generating data at at least one pixel-based coordinate point by control based on the data. The resolution can be improved, which in turn can improve the waveform display quality of the oscilloscope. Since dot-by-dot control is possible, high-resolution display that can be used as a display of an oscilloscope is possible even when using a relatively inexpensive LCD for a television receiver, as described in each embodiment. Become. Therefore, a very inexpensive color oscilloscope can be provided. In the present invention, the pixel (display unit) can be represented smaller in the display of the digital oscilloscope. Therefore, a smaller color dot matrix flat panel display can be used. As described above, according to the present invention, a small-sized color dot matrix flat panel display can be used to display high-quality and high-fidelity waveforms, data, etc., so that a small portable digital oscilloscope that operates on a battery can be realized. You can also With the digital oscilloscope according to the present invention and the data interpolation and the unique display method in the digital oscilloscope, a sharp line can be displayed. According to the present invention, OA
It is possible to improve the horizontal display resolution even when a color dot matrix display having a small number of pixels is used for an oscilloscope regardless of whether it is for a video or an AV, and thus it is possible to improve the display quality such as the waveform of the oscilloscope.
Needless to say, when a color dot matrix display having a large number of pixels is used, more data such as waveforms and characters can be displayed. For example, in the case of displaying a waveform using two types of dots of different colors, in the present invention, in contrast to the control of 1 pixel (3 dots of G, B, and G) for one coordinate, which is normally performed, the present invention is 1.5. Since the doubled coordinates can be given, higher definition display is possible.
【図１】本発明によるデジタルオシロスコープの全体構
成を示す概略ブロック図。FIG. 1 is a schematic block diagram showing the overall configuration of a digital oscilloscope according to the present invention.
【図２】本発明によるデジタルオシロスコープの一実施
例の要部の構成を示すブロック図。FIG. 2 is a block diagram showing a configuration of a main part of an embodiment of a digital oscilloscope according to the present invention.
【図３】図２におけるＬＣＤ用ドットスキャン回路の構
成の一部を示す回路図。FIG. 3 is a circuit diagram showing a part of the configuration of an LCD dot scan circuit in FIG.
【図４】図３のドットスキャン回路の動作を説明するた
めの信号波形を示したタイミングチャート。4 is a timing chart showing signal waveforms for explaining the operation of the dot scan circuit of FIG.
【図５】図２における３相タイミング発生回路の構成の
一例を示すブロック図。5 is a block diagram showing an example of a configuration of a three-phase timing generation circuit in FIG.
【図６】図５の３相タイミング発生回路の動作を説明す
るための信号波形を示したタイミングチャート。6 is a timing chart showing signal waveforms for explaining the operation of the three-phase timing generation circuit of FIG.
【図７】画素ｓがデルタ配置されたカラーＬＣＤ表示部
の画面における本発明による表示方法を説明するための
図。FIG. 7 is a diagram for explaining a display method according to the present invention on a screen of a color LCD display unit in which pixels s are arranged in a delta.
【図８】画素ｓがデルタ配置されたカラーＬＣＤ表示部
の画面における，本発明によるデータ補間方法を説明す
るための図。FIG. 8 is a diagram for explaining a data interpolation method according to the present invention on a screen of a color LCD display unit in which pixels s are arranged in delta.
【図９】画素ｓがデルタ配置されたカラーＬＣＤ表示部
の画面における，従来のデータ補間方法を説明するため
の図。FIG. 9 is a diagram for explaining a conventional data interpolation method on a screen of a color LCD display unit in which pixels s are arranged in delta.
【図１０】本発明の別実施例の表示制御部の構成を示す
ブロック図。FIG. 10 is a block diagram showing the configuration of a display control unit according to another embodiment of the present invention.
【図１１】図１０の表示制御部のクロック信号発生回路
の動作を説明するための各部の信号波形を示すタイミン
グチャート。11 is a timing chart showing the signal waveform of each part for explaining the operation of the clock signal generation circuit of the display control part of FIG.
【図１２】図１０のクロック信号発生回路の要部ｓの回
路構成図。12 is a circuit configuration diagram of a main part s of the clock signal generation circuit of FIG.
【図１３】図１０の波形メモリの構成の一例を示す図。13 is a diagram showing an example of the configuration of the waveform memory of FIG.
【図１４】図１３の波形メモリの読みだし動作を説明す
るための各部の信号波形を示すタイミングチャート。FIG. 14 is a timing chart showing signal waveforms of respective parts for explaining a read operation of the waveform memory shown in FIG.
【図１５】図１０の比較器の動作を説明するための各信
号波形を示すタイミングチャート。FIG. 15 is a timing chart showing signal waveforms for explaining the operation of the comparator of FIG.
【図１６】図１０の補間回路，及び３相タイミング発生
回路における波形表示メモリからの表示データに基づく
表示データ発生動作を説明するための各部の信号波形を
示すタイミングチャート。16 is a timing chart showing the signal waveform of each part for explaining the display data generating operation based on the display data from the waveform display memory in the interpolating circuit and the three-phase timing generating circuit of FIG.
【図１７】図１０の補間回路及び３相タイミング発生回
路における補間データに基づく表示データ発生動作を説
明するための各部の信号波形を示すタイミングチャー
ト。17 is a timing chart showing signal waveforms of respective parts for explaining a display data generating operation based on interpolation data in the interpolation circuit and the three-phase timing generation circuit of FIG.
【図１８】図１０における３相タイミング発生回路の構
成の別の一例を示すブロック図。18 is a block diagram showing another example of the configuration of the three-phase timing generation circuit in FIG.
【図１９】カラーＬＣＤ表示部の画面における、本発明
を適用したデータ表示方法の他の例を説明するために示
す図。FIG. 19 is a diagram shown for explaining another example of the data display method to which the present invention is applied on the screen of the color LCD display unit.
【図２０】画素ｓがデルタ配置されたカラーＬＣＤ表示
部の画面における本発明による表示方法の他の例を説明
するために示す図。FIG. 20 is a diagram shown for explaining another example of the display method according to the present invention on the screen of the color LCD display unit in which pixels s are arranged in a delta arrangement.
【図２１】カラーＬＣＤ表示部の画面における、本発明
を適用したデータ表示方法の更に他の例を説明するため
に示す図。FIG. 21 is a view for explaining still another example of the data display method to which the present invention is applied on the screen of the color LCD display unit.
【図２２】カラーＬＣＤ表示部の画面における、データ
表示方法の一例を説明するために示す図。FIG. 22 is a diagram shown for explaining an example of a data display method on the screen of the color LCD display unit.
【図２３】カラーＬＣＤ表示部の画面における、データ
表示方法の一例を説明するために示す図。FIG. 23 is a diagram for explaining an example of a data display method on the screen of the color LCD display unit.
【図２４】本発明によるデジタルオシロスコープの他実
施例の要部の構成を示すブロック図。FIG. 24 is a block diagram showing a configuration of a main part of another embodiment of the digital oscilloscope according to the present invention.
【図２５】図２における３相タイミング発生回路の構成
の別の一例を示すブロック図。25 is a block diagram showing another example of the configuration of the three-phase timing generation circuit in FIG.
【図２６】図１０のクロック信号発生回路の要部の回路
構成図。26 is a circuit configuration diagram of a main part of the clock signal generation circuit of FIG.
【図２７】本発明によるデジタルオシロスコープの他実
施例表示例説明図。FIG. 27 is an explanatory view of a display example of another embodiment of the digital oscilloscope according to the present invention.
【図２８】本発明によるデジタルオシロスコープの他実
施例の要部の構成を示すブロック図。FIG. 28 is a block diagram showing the configuration of the main part of another embodiment of the digital oscilloscope according to the present invention.
【図２９】本発明によるデジタルオシロスコープの他実
施例のタイミングチャート。FIG. 29 is a timing chart of another embodiment of the digital oscilloscope according to the present invention.
【図３０】本発明によるデジタルオシロスコープの他実
施例における色処理及び３相タイミング発生回路の回路
図。FIG. 30 is a circuit diagram of a color processing and three-phase timing generation circuit in another embodiment of the digital oscilloscope according to the present invention.
４ 表示用メモリ ７ カラーＬＣＤ ８ マイクロプロセッサ ９ 表示制御部 １０ ドットスキャン回路 ２５ ＰＬＬ ６０ カラーＬＣＤ表示部 ２３ 色制御回路 １６ 同期信号発生回路 4 Display Memory 7 Color LCD 8 Microprocessor 9 Display Control Section 10 Dot Scan Circuit 25 PLL 60 Color LCD Display Section 23 Color Control Circuit 16 Sync Signal Generation Circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０９Ｇ 3/20 Ｚ 9378−5Ｇ ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location // G09G 3/20 Z 9378-5G
Claims (16)
器にカラードットマトリックス平面表示器を用いたこと
を特徴とするデジタルオシロスコープ。1. A digital oscilloscope, wherein a color dot matrix flat panel display is used as a display.
ープにおいて、前記カラードットマトリックス平面表示
器として、ＡＶ用カラードットマトリックス平面表示器
を用いたことを特徴とするデジタルオシロスコープ。2. The digital oscilloscope according to claim 1, wherein an AV color dot matrix flat panel display is used as the color dot matrix flat panel display.
表示用のカラードットマトリックス表示器へ供給する表
示信号発生部からの表示信号のクロック周波数を前記波
形表示用のカラードットマトリックス表示器の走査クロ
ック周波数と整数倍の関係にしたことを特徴とするデジ
タルオシロスコープ。3. In a digital oscilloscope, a clock frequency of a display signal from a display signal generating section supplied to a color dot matrix display for waveform display is an integral multiple of a scanning clock frequency of the color dot matrix display for waveform display. A digital oscilloscope that is characterized by the relationship.
ープにおいて、波形表示用のカラードットマトリックス
平面表示器へ供給する表示信号を該表示器のドットの色
別に１ドットクロック分位相をずらして発生するように
したことを特徴とするデジタルオシロスコープ。4. The digital oscilloscope according to claim 1, wherein the display signal supplied to the color dot matrix flat panel display for waveform display is generated by shifting the phase of one dot clock for each color of the display dot. The digital oscilloscope characterized by doing so.
ープでの波形データを補間して表示する場合において、
１チャネルのデータの縦方向のデータ補間は各表示ドッ
トの１ラインでそのラインとデータが横ぎる数と同一の
画素のみを表示することを特徴とするデジタルオシロス
コープ。5. When interpolating and displaying waveform data with the digital oscilloscope according to claim 1,
A digital oscilloscope characterized by performing vertical data interpolation of 1-channel data by displaying only the same number of pixels as one line of each display dot and the number of lines crossing the data.
ープにおいて、カラードットマトリックス表示器は可変
周波数発信器を含み、該発信器の発信周波数は表示信号
発生部からの表示信号に含まれる同期信号の整数倍に制
御され、前記表示信号発生部は前記カラードットマトリ
ックス表示器の可変周波数発信器とは独立して作られる
表示信号発生部からのクロック信号で制御すると共に前
記同期信号は該クロック信号を分周して発生し、且つ前
記同期信号の倍数と前記クロック信号の分周比は整数比
とすることを特徴とするデジタルオシロスコープ。6. The digital oscilloscope according to claim 3, wherein the color dot matrix display includes a variable frequency oscillator, and the transmission frequency of the oscillator is the synchronization signal included in the display signal from the display signal generator. The display signal generator is controlled by an integer multiple, and the display signal generator controls the clock signal from the display signal generator, which is formed independently of the variable frequency oscillator of the color dot matrix display, and the synchronizing signal controls the clock signal. A digital oscilloscope which is generated by frequency division, and a frequency division ratio of the synchronizing signal and the clock signal is an integer ratio.
ープにおいて、表示制御手段は表示色の制御手段と、該
表示色の制御手段から発生する表示データを発生するタ
イミングを制御する同期信号発生手段より成り、カラー
ドットマトリックス表示器は前記表示データを入力とす
るドットスキャン手段と、該ドットスキャン手段の走査
クロック信号を発生するＰＬＬ手段より成ることを特徴
とするデジタルオシロスコープ。7. The digital oscilloscope according to claim 3, wherein the display control means comprises a display color control means and a synchronization signal generation means for controlling a timing of generating display data generated from the display color control means. And a color dot matrix display comprising dot scanning means for receiving the display data and PLL means for generating a scanning clock signal for the dot scanning means.
／デジタル変換器によりデジタル信号に変換後メモリに
記憶し、それを読み出し、表示するデジタルオシロスコ
ープにおいて、表示データをストアするメモリと、同期
信号発生手段と、該同期信号に同期して上記メモリから
表示データを読みだし出力する出力部とを有する表示デ
ータ出力手段と、カラー表示のためにマトリクス状に配
置されたドットを有する表示部と、上記出力手段からの
信号を該ドットに順次与えて表示するドットスキャン制
御部と、上記表示部を走査するための走査クロック信号
を発生する走査クロック信号発生器とを有するカラード
ットマトリックス平面表示器とを備え、上記走査クロッ
ク発生器は上記同期信号発生手段からの上記同期信号に
同期して上記走査クロック信号を発生し、上記ドットス
キャン制御部は上記走査クロック信号に同期して上記出
力手段からの信号を上記表示部のドットに順次与えて波
形データを上記表示部に表示するデジタルオシロスコー
プ。8. A memory for storing display data in a digital oscilloscope for sampling an observed signal, converting it into a digital signal by an analog / digital converter, storing it in a memory, and reading the digital signal, and a synchronizing signal generating means. And display data output means for reading and outputting display data from the memory in synchronization with the synchronization signal, a display portion having dots arranged in a matrix for color display, and the output A dot dot control unit for sequentially applying signals from the means to the dots for display, and a color dot matrix flat panel display having a scan clock signal generator for generating a scan clock signal for scanning the display unit. The scan clock generator is synchronized with the sync signal from the sync signal generating means to scan the scan clock. A digital oscilloscope that generates a lock signal and the dot scan control unit sequentially applies signals from the output unit to the dots of the display unit in synchronization with the scan clock signal to display waveform data on the display unit.
おいて、上記平面表示器の上記ドットスキャン制御部
は、上記走査クロック信号に同期して、異なる色のドッ
ト毎に上記走査クロック信号の周期だけ位相が互いに異
なるタイミングクロック信号を発生し、上記表示データ
発生手段からの波形データを、該タイミングクロック信
号に同期してそれぞれ該タイミングクロック信号に対応
する色のドットに順次与えて表示し、上記表示データ出
力部は、上記メモリから読み出された各ドット単位の波
形データを、上記同期信号に基づき、表示すべき色毎に
関連する上記タイミングクロック信号に同期したタイミ
ングで上記平面表示器に出力し、上記平面表示器の上記
ドットスキャン制御部は、上記タイミングクロック信号
に同期して上記表示データ出力手段から与えられる上記
表示すべき色毎の波形データを関連するタイミングクロ
ックに同期してそれぞれ対応する色のドットに与えるこ
とを特徴とするデジタルオシロスコープ。9. The digital oscilloscope according to claim 8, wherein the dot scan control unit of the flat panel display is synchronized with the scanning clock signal and has a phase of a period of the scanning clock signal for each dot of a different color. Timing clock signals different from each other are generated, the waveform data from the display data generating means is sequentially given to the dots of the colors corresponding to the timing clock signals, respectively, in synchronization with the timing clock signals for display, and the display data is output. The section outputs the waveform data of each dot unit read from the memory to the flat panel display at a timing synchronized with the timing clock signal related to each color to be displayed based on the synchronization signal. The dot scan control unit of the flat panel display synchronizes with the timing clock signal to display the display data. A digital oscilloscope, characterized in that the waveform data for each color to be displayed, which is supplied from a data output means, is applied to dots of corresponding colors in synchronization with an associated timing clock.
画素を、データに基づく制御により発光させるオシロス
コープのデータ表示方法であって、カラードットマトリ
ックス表示器の各画素を、データに基づき２画素単位以
下で制御することによりデータの表示を行うことを特徴
とするオシロスコープのデータ表示方法。10. A method for displaying data of an oscilloscope, wherein each pixel of a color dot matrix display emits light under control based on data, wherein each pixel of the color dot matrix display is controlled in units of 2 pixels or less based on the data. A method for displaying data on an oscilloscope, characterized in that the data is displayed by performing the following.
タの表示は画素を発光し、該画素以外の画素は発光しな
いことによりデータの表示を行うことを特徴とするオシ
ロスコープのデータ表示方法。11. The oscilloscope data display method according to claim 10, wherein data is displayed by causing pixels to emit light, and pixels other than the pixels not emitting light.
タの表示は画素を発光せず、該画素以外の画素を発光す
ることによりデータの表示を行うことを特徴とするオシ
ロスコープのデータ表示方法。12. The oscilloscope data display method according to claim 10, wherein data is displayed by causing pixels other than the pixels not to emit light to display the data.
有する表示部を備えたカラードットマトリックス平面表
示器を用いたオシログラフィックな波形データの表示方
法において、波形データを表示すべき各座標点（表示単
位）を隣接する異なる色のドットの組み合わせで表示
し、該各座標点に隣接する座標点を構成するドットの少
なくとも１つを該各座標点のドットの少なくとも１つで
表示することを特徴とするデータ表示方法。13. A method of displaying oscillographic waveform data using a color dot matrix flat panel display having a display section having dots arranged in a matrix, wherein each coordinate point (display unit) at which the waveform data is to be displayed is displayed. ) Is displayed by a combination of adjacent dots of different colors, and at least one of the dots forming the coordinate point adjacent to each coordinate point is displayed by at least one of the dots of each coordinate point. Data display method.
の画素を有する表示部を備えたカラードットマトリック
ス平面表示器を用いたオシログラフィックな波形データ
の表示方法において、波形データを表示すべき各座標点
を隣接する異なる色のドットの少なくとも１つで表示
し、該各座標点に隣接する座標点を該各座標点の少なく
とも１つのドットに隣接するドットで表示することを特
徴とするデータ表示方法。14. A method of displaying oscillographic waveform data using a color dot matrix flat panel display having display sections having pixels of different colors arranged in a matrix, and each coordinate point at which the waveform data is to be displayed. Is displayed by at least one of adjacent dots of different colors, and a coordinate point adjacent to each coordinate point is displayed as a dot adjacent to at least one dot of each coordinate point.
において、波形データを表示した連続する座標点の内隣
接する２つの座標点の垂直走査方向の間に、少なくとも
１つの水平走査方向へのドット列がある場合、該少なく
とも１つの水平走査方法のドット列において上記隣接す
る２つの座標点の一方と同一の水平走査方向上の座標位
置にある１つのドットのみを波形を表示する表示単位と
して表示することを特徴とするデータ表示方法。15. The method for displaying waveform data according to claim 13, wherein at least one dot row in the horizontal scanning direction is provided between the vertical scanning directions of two adjacent coordinate points of the continuous coordinate points displaying the waveform data. If there is, only one dot at the same coordinate position in the horizontal scanning direction as one of the two adjacent coordinate points in the dot row of the at least one horizontal scanning method is displayed as a display unit for displaying the waveform. A data display method characterized by the above.
リクス状に配置されたドットを有する表示部を備え、波
形データを内部クロックに同期して上記表示部のドット
に線順次走査により順次与えて波形データを上記表示部
に表示するようにしたカラードットマトリックス平面表
示器を用いたデジタルオシロスコープにおける波形デー
タの表示方法において、波形データを表示すべき各座標
点を隣接する異なる色のドットの組み合わせで表示し、
該各座標点に隣接する座標点を構成するドットの少なく
とも１つを該各座標点のドットの少なくとも１つで表示
することを特徴とするデータ表示方法。16. A waveform comprising: a display section having dots arranged in a matrix in a horizontal scanning direction and a vertical scanning direction, wherein waveform data is sequentially given to the dots of the display section by line sequential scanning in synchronization with an internal clock. A method of displaying waveform data in a digital oscilloscope using a color dot matrix flat panel display in which the data is displayed on the display unit, each coordinate point at which the waveform data is to be displayed is displayed by a combination of adjacent dots of different colors. Then
A data display method characterized in that at least one of the dots forming a coordinate point adjacent to each coordinate point is displayed by at least one of the dots of each coordinate point.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14435494A JP3461034B2 (en) | 1993-06-28 | 1994-06-27 | How to display waveform data |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18194893 | 1993-06-28 | ||
| JP23962293 | 1993-09-27 | ||
| JP5-181948 | 1993-09-27 | ||
| JP5-239622 | 1993-09-27 | ||
| JP14435494A JP3461034B2 (en) | 1993-06-28 | 1994-06-27 | How to display waveform data |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001071593A Division JP2001318109A (en) | 1993-06-28 | 2001-03-14 | Digital oscilloscope |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07140176A true JPH07140176A (en) | 1995-06-02 |
| JP3461034B2 JP3461034B2 (en) | 2003-10-27 |
Family
ID=27318808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14435494A Expired - Fee Related JP3461034B2 (en) | 1993-06-28 | 1994-06-27 | How to display waveform data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3461034B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162395A (en) * | 2004-12-06 | 2006-06-22 | Yokogawa Electric Corp | Measuring instrument with recording function |
| JP2020122705A (en) * | 2019-01-30 | 2020-08-13 | 東芝情報システム株式会社 | Image processing apparatus and image processing program |
-
1994
- 1994-06-27 JP JP14435494A patent/JP3461034B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162395A (en) * | 2004-12-06 | 2006-06-22 | Yokogawa Electric Corp | Measuring instrument with recording function |
| JP2020122705A (en) * | 2019-01-30 | 2020-08-13 | 東芝情報システム株式会社 | Image processing apparatus and image processing program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3461034B2 (en) | 2003-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209540B1 (en) | Digital oscilloscope with flat panel colour display | |
| US6862021B2 (en) | Liquid crystal display control apparatus and liquid crystal display apparatus | |
| EP0686960B1 (en) | Display and its driving method | |
| US6700560B2 (en) | Liquid crystal display device | |
| US5805149A (en) | Display control device and display apparatus with display control device | |
| JP3909882B2 (en) | Oscilloscope with video signal input | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| US6278437B1 (en) | Liquid crystal display apparatus | |
| JPH06138846A (en) | Liquid crystal half-tone display system | |
| JP3288426B2 (en) | Liquid crystal display device and driving method thereof | |
| US5808464A (en) | Oscilloscope having video signal input | |
| JPH07199855A (en) | Dot matrix type display device | |
| JP3461034B2 (en) | How to display waveform data | |
| US5107255A (en) | Control device for a display apparatus | |
| JP2001318109A (en) | Digital oscilloscope | |
| JP2002519737A (en) | Data interfacing device for AC type plasma display panel system | |
| US7262755B2 (en) | Multi-tone display device | |
| KR100397356B1 (en) | Apparatus for processing data in pdp television | |
| JPH09237058A (en) | Color display panel and device | |
| JPH065927B2 (en) | LCD TV panel drive system | |
| WO1986007650A1 (en) | Method and apparatus for generating multi-color displays | |
| JP2534479B2 (en) | Liquid crystal display | |
| KR100416849B1 (en) | A driving apparatus and method for PDP-TV | |
| JP3548666B2 (en) | Liquid crystal controller and liquid crystal display | |
| JPH0347515B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |