JPH07120163B2 - Ｐｍｃの信号トレ−ス制御方式 - Google Patents
Ｐｍｃの信号トレ−ス制御方式Info
- Publication number
- JPH07120163B2 JPH07120163B2 JP62213717A JP21371787A JPH07120163B2 JP H07120163 B2 JPH07120163 B2 JP H07120163B2 JP 62213717 A JP62213717 A JP 62213717A JP 21371787 A JP21371787 A JP 21371787A JP H07120163 B2 JPH07120163 B2 JP H07120163B2
- Authority
- JP
- Japan
- Prior art keywords
- trace
- signal
- pmc
- traced
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1171—Detect only input variation, changing, transition state of variable
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13036—Tracing, use of dummy ladder to collect signals together in one
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPMCの信号トレース制御方式に関し、特にトレ
ース信号を１個所に集めてトレースをおこなうPMCの信
号トレース制御方式に関する。
ース信号を１個所に集めてトレースをおこなうPMCの信
号トレース制御方式に関する。
PMC装置のシーケンスプログラムの開発時、或いは、PMC
装置の保守時に、不具合の原因を調査するために各部の
信号を知る必要がある。これらの信号はPMC装置、また
はPMC装置と結合された数値制御装置（CNC）の表示装置
に表示されるが、信号の変化が高速であったり、発生の
頻度が低いと、表示装置のみでは十分ではなく、信号を
メモリに記憶させて、再現する必要が生じる。特に、こ
れらの状態は静的な状態よりも、動的な状態即ち、変化
の過程が重要になる場合が多い。このような状態を知る
方法として、制御装置のプログラムを変更し、特定の信
号を監視する方式がとられていたが、制御装置のプログ
ラムがROMの場合は制御装置のプログラムを変更するこ
とができない。
装置の保守時に、不具合の原因を調査するために各部の
信号を知る必要がある。これらの信号はPMC装置、また
はPMC装置と結合された数値制御装置（CNC）の表示装置
に表示されるが、信号の変化が高速であったり、発生の
頻度が低いと、表示装置のみでは十分ではなく、信号を
メモリに記憶させて、再現する必要が生じる。特に、こ
れらの状態は静的な状態よりも、動的な状態即ち、変化
の過程が重要になる場合が多い。このような状態を知る
方法として、制御装置のプログラムを変更し、特定の信
号を監視する方式がとられていたが、制御装置のプログ
ラムがROMの場合は制御装置のプログラムを変更するこ
とができない。
又、信号の状態を監視する方式として一定時間所定の信
号を順次メモリに記憶する方式も知られている。この信
号を追跡して、他のメモリに記憶して再現する手法をト
レースと称する。ただし、単に信号をトレースして、メ
モリに記憶していくのみではメモリの容量が膨大になっ
てしまう。
号を順次メモリに記憶する方式も知られている。この信
号を追跡して、他のメモリに記憶して再現する手法をト
レースと称する。ただし、単に信号をトレースして、メ
モリに記憶していくのみではメモリの容量が膨大になっ
てしまう。
そして、メモリの容量を減らすトレース制御方式とし
て、特願昭61−086918号がある。この方式ではトレース
すべき信号の変化を捕らえて、その信号と同一のバイ
ト、ワードをトレースするようにしている。
て、特願昭61−086918号がある。この方式ではトレース
すべき信号の変化を捕らえて、その信号と同一のバイ
ト、ワードをトレースするようにしている。
しかし、従来のトレース方式では、トレースすべき信号
が、１個所になく別々の個所にあるのが一般的である。
このためにトレースの時間が長くかかるという問題点が
ある。特にトレースはシーケンスプログラムのなかで、
最も高いレベルで処理しなければならず、高いレベルで
の使用時間が長いと他のシーケンスプログラムの処理に
大きく影響してくる。
が、１個所になく別々の個所にあるのが一般的である。
このためにトレースの時間が長くかかるという問題点が
ある。特にトレースはシーケンスプログラムのなかで、
最も高いレベルで処理しなければならず、高いレベルで
の使用時間が長いと他のシーケンスプログラムの処理に
大きく影響してくる。
本発明の目的は上記問題点を解決し、特にトレース信号
を１個所に集めてトレースをおこなうPMCの信号トレー
ス制御方式を提供することにある。
を１個所に集めてトレースをおこなうPMCの信号トレー
ス制御方式を提供することにある。
本発明では上記の問題点を解決するために、 プログラマブルマシンコントローラ（PMC）で、特定の
信号をトレースして記憶するPMCの信号トレース制御方
式において、 シーケンスプログラムを格納するRAMと、 指定されたトレース信号を１個所に集めるためのダミー
のラダーを追加する手段と、 該１個所に集められたトレース信号を監視する監視手段
と、 該監視手段からのトレース制御手段によって、トレース
信号をトレースバッファに書き込む書込制御手段と、 を有することを特徴とするPMCの信号トレース制御方式
が、 提供される。
信号をトレースして記憶するPMCの信号トレース制御方
式において、 シーケンスプログラムを格納するRAMと、 指定されたトレース信号を１個所に集めるためのダミー
のラダーを追加する手段と、 該１個所に集められたトレース信号を監視する監視手段
と、 該監視手段からのトレース制御手段によって、トレース
信号をトレースバッファに書き込む書込制御手段と、 を有することを特徴とするPMCの信号トレース制御方式
が、 提供される。
トレースすべき信号が、ダミー命令で１個所例えば、１
バイト中に集められる。トレースはこの１バイト分をそ
のままトレースバッファに書込むことができる。トレー
スの時間は短縮される。
バイト中に集められる。トレースはこの１バイト分をそ
のままトレースバッファに書込むことができる。トレー
スの時間は短縮される。
以下本発明の実施例を図面に基づいて説明する。
第１図に本発明の実施例のブロック構成図を示す。図に
おいて、10はPMC内のRAMであり、各種の信号が記憶され
ており、その信号状態はPMCの動作によって、刻々変化
する。
おいて、10はPMC内のRAMであり、各種の信号が記憶され
ており、その信号状態はPMCの動作によって、刻々変化
する。
ここでは、図の斜線で示す X0.0 X0.1 X1.2 X5.0 の４個の信号をトレースするものとする。この４個の信
号はダミーの命令によって、R510番地に集められて、ト
レースされる。その詳細については後述する。
号はダミーの命令によって、R510番地に集められて、ト
レースされる。その詳細については後述する。
２はトレースバッファであり、R510番地の信号を書き込
み、記憶する。21は被監視RAMの条件信号を監視する監
視手段であり、22は監視手段21からの信号によってトレ
ース信号のデータをトレースバッファ２に書込むための
書込制御手段である。
み、記憶する。21は被監視RAMの条件信号を監視する監
視手段であり、22は監視手段21からの信号によってトレ
ース信号のデータをトレースバッファ２に書込むための
書込制御手段である。
次に、トレースすべき信号をR510番地に集めるための方
法について述べる。第２図にトレースすべき信号を集め
るためのダミーのラダー図を示す。トレースすべき信号
を接点として、その接点でR510番地のコイルを動作させ
るラダー指令を追加する。この結果各トレース信号と同
一の信号をR510番地に書込むことができ、トレースはこ
のR510番地を読んで、トレースバッファ２に書き込め
ば、１回分のトレース動作で済む。
法について述べる。第２図にトレースすべき信号を集め
るためのダミーのラダー図を示す。トレースすべき信号
を接点として、その接点でR510番地のコイルを動作させ
るラダー指令を追加する。この結果各トレース信号と同
一の信号をR510番地に書込むことができ、トレースはこ
のR510番地を読んで、トレースバッファ２に書き込め
ば、１回分のトレース動作で済む。
また、トレースすべき信号が変化した場合のみにトレー
スを行うために、監視手段21が現在と次の回のR510番地
の排他的論理和をとることにより、トレースすべき信号
のどれかが変化しても、その変化を検出することができ
る。
スを行うために、監視手段21が現在と次の回のR510番地
の排他的論理和をとることにより、トレースすべき信号
のどれかが変化しても、その変化を検出することができ
る。
このラダー指令は、トレースすべき信号が指定されたと
きに、自動的にシーケンスプログラムが格納されている
RAMに追加できるようにする。これはシーケンスプログ
ラムを管理する管理プログラムの制御によって処理す
る。
きに、自動的にシーケンスプログラムが格納されている
RAMに追加できるようにする。これはシーケンスプログ
ラムを管理する管理プログラムの制御によって処理す
る。
次に、本発明を実施するためのハードウェアの構成につ
いて述べる。第３図に本発明を実施するためのハードウ
ェアのブロック図を示す。図において、30はPMC（プロ
グラマブルマシンコントローラ）でCPU31、ROM32、RAM3
3、外部とのインターフェイス（INT）34を有する。ROM3
2にはPMCを制御する管理プログラム等が記憶されてい
る。RAM33は第１図で示したRAM10に相当し、第１図の被
監視用RAM1と、トレースバッファ２もこのRAM33の中に
ある。さらに、機械を制御するシーケンスプログラムも
RAM33に格納されている。これは、トレースすべき信号
を１個所に集めるためのダミーのラダー指令を自動的に
書込むためである。
いて述べる。第３図に本発明を実施するためのハードウ
ェアのブロック図を示す。図において、30はPMC（プロ
グラマブルマシンコントローラ）でCPU31、ROM32、RAM3
3、外部とのインターフェイス（INT）34を有する。ROM3
2にはPMCを制御する管理プログラム等が記憶されてい
る。RAM33は第１図で示したRAM10に相当し、第１図の被
監視用RAM1と、トレースバッファ２もこのRAM33の中に
ある。さらに、機械を制御するシーケンスプログラムも
RAM33に格納されている。これは、トレースすべき信号
を１個所に集めるためのダミーのラダー指令を自動的に
書込むためである。
インターフェイス34は機械側との入力（DI）、出力（D
O）の授受を行う。入出力の一部は直接CNCへも送られ
る。CPU31、ROM32及びRAM33は互いにバスで結合されて
いる。40はCNC（数値制御装置）であり、図においてはC
PU41と共有RAM42のが示してある。
O）の授受を行う。入出力の一部は直接CNCへも送られ
る。CPU31、ROM32及びRAM33は互いにバスで結合されて
いる。40はCNC（数値制御装置）であり、図においてはC
PU41と共有RAM42のが示してある。
PMC30とCNC40は共有RAM42を介して互いにデータを交換
できる。又、機械側への入力（DI）、出力（DO）は一旦
共有RAM42に入力され、それぞれPMC30、CNC40へ転送さ
れる。
できる。又、機械側への入力（DI）、出力（DO）は一旦
共有RAM42に入力され、それぞれPMC30、CNC40へ転送さ
れる。
本実施例で示した条件信号の監視、論理状態のチェッ
ク、トレース信号の書込み等はCPU31の制御において行
われる。
ク、トレース信号の書込み等はCPU31の制御において行
われる。
上記実施例では、PMC装置は数値制御装置（CNC）に付随
する装置とし表してあるが、本発明は勿論単独のPMC装
置にも適用することもできる。
する装置とし表してあるが、本発明は勿論単独のPMC装
置にも適用することもできる。
以上説明したように本発明では、トレースすべき信号を
ダミーのラダー指令で１個所に集めて、トレースするよ
うに構成したので、短い時間でトレースの処理を行うこ
とができる。
ダミーのラダー指令で１個所に集めて、トレースするよ
うに構成したので、短い時間でトレースの処理を行うこ
とができる。
【図面の簡単な説明】 第１図は本発明の実施例のブロック構成図、 第２図はトレースすべき信号を集めるためのダミーのラ
ダー図、 第３図は本発明を実施するためのハードウェアのブロッ
ク図である。 １……被監視RAM ２……トレースバッファ 10……RAM 21……監視手段 22……書込制御手段 30……PMC（プログラマブルマシンコントローラ） 40……CNC（数値制御装置）
ダー図、 第３図は本発明を実施するためのハードウェアのブロッ
ク図である。 １……被監視RAM ２……トレースバッファ 10……RAM 21……監視手段 22……書込制御手段 30……PMC（プログラマブルマシンコントローラ） 40……CNC（数値制御装置）
Claims (1)
- 【請求項１】プログラマブルマシンコントローラ（PM
C）で、特定の信号をトレースして記憶するPMCの信号ト
レース制御方式において、 シーケンスプログラムを格納するRAMと、 指定されたトレース信号を１個所に集めるためのダミー
のラダーを追加する手段と、 該１個所に集められたトレース信号を監視する監視手段
と、 該監視手段からのトレース制御信号によって、トレース
信号をトレースバッファに書き込む書込制御手段と、 を有することを特徴とするPMCの信号トレース制御方
式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62213717A JPH07120163B2 (ja) | 1987-08-27 | 1987-08-27 | Ｐｍｃの信号トレ−ス制御方式 |
| EP19880907368 EP0436019A4 (en) | 1987-08-27 | 1988-08-18 | Signal trace control system for pmc |
| PCT/JP1988/000821 WO1989002100A1 (en) | 1987-08-27 | 1988-08-18 | Signal trace control system for pmc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62213717A JPH07120163B2 (ja) | 1987-08-27 | 1987-08-27 | Ｐｍｃの信号トレ−ス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6457307A JPS6457307A (en) | 1989-03-03 |
| JPH07120163B2 true JPH07120163B2 (ja) | 1995-12-20 |
Family
ID=16643826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62213717A Expired - Lifetime JPH07120163B2 (ja) | 1987-08-27 | 1987-08-27 | Ｐｍｃの信号トレ−ス制御方式 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0436019A4 (ja) |
| JP (1) | JPH07120163B2 (ja) |
| WO (1) | WO1989002100A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2628784B2 (ja) * | 1990-10-19 | 1997-07-09 | シャープ株式会社 | プログラム作成装置 |
| FR3038990B1 (fr) | 2015-07-13 | 2019-04-05 | Tlogic Automation | Procede de surveillance et d'expertise du fonctionnement d'une installation industrielle pilotee par un controleur programmable et equipement mettant en œuvre ledit procede |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60159911A (ja) * | 1984-01-30 | 1985-08-21 | Yokogawa Hokushin Electric Corp | 階層形シ−ケンス制御装置 |
| JPS60218117A (ja) * | 1984-04-13 | 1985-10-31 | Fuji Electric Co Ltd | プログラマブルコントロ−ラの動作状態監視装置 |
| JPS60229117A (ja) * | 1984-04-25 | 1985-11-14 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
| JPS62162105A (ja) * | 1986-01-13 | 1987-07-18 | Omron Tateisi Electronics Co | フロ−チヤ−ト式プログラマブルコントロ−ラ |
| JPS62243008A (ja) * | 1986-04-15 | 1987-10-23 | Fanuc Ltd | Ｐｍｃの信号トレ−ス制御方式 |
| JPH06121507A (ja) * | 1992-10-07 | 1994-04-28 | Matsushita Electric Ind Co Ltd | ブラシレスモータ |
-
1987
- 1987-08-27 JP JP62213717A patent/JPH07120163B2/ja not_active Expired - Lifetime
-
1988
- 1988-08-18 WO PCT/JP1988/000821 patent/WO1989002100A1/ja not_active Application Discontinuation
- 1988-08-18 EP EP19880907368 patent/EP0436019A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6457307A (en) | 1989-03-03 |
| WO1989002100A1 (en) | 1989-03-09 |
| EP0436019A1 (en) | 1991-07-10 |
| EP0436019A4 (en) | 1992-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07120163B2 (ja) | Ｐｍｃの信号トレ−ス制御方式 | |
| JP2752619B2 (ja) | Ｐｍｃの信号トレース制御装置 | |
| JPS62243008A (ja) | Ｐｍｃの信号トレ−ス制御方式 | |
| JPS6231447A (ja) | バスアナライザ | |
| JPH036748A (ja) | オンライン端末装置 | |
| JPH06202715A (ja) | 状態変化検知記録回路 | |
| JPH03137736A (ja) | マイクロプロセッサ動作トレース方式 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPH0448306B2 (ja) | ||
| JP3596730B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPS6336446A (ja) | デ−タ処理装置 | |
| JPH05143718A (ja) | 画像処理装置 | |
| JPH02253305A (ja) | Ｐｃの信号トレース方式 | |
| JPH0553934A (ja) | バスライン監視方式 | |
| JPH03181290A (ja) | 中央制御装置 | |
| JPS63231641A (ja) | 情報処理装置の障害情報格納方式 | |
| JPS6275744A (ja) | プログラムモニタ方式 | |
| JPH05257820A (ja) | 代替処理制御方式 | |
| JPH11252129A (ja) | データ入出力装置 | |
| JPH01222341A (ja) | オンラインデバッグ方式 | |
| JPS6354648A (ja) | バストレ−サメモリ格納停止方式 | |
| JPS63318651A (ja) | メモリ管理回路 | |
| JPH11296412A (ja) | バストレース装置及びバストレース方法並びにその方法のプログラムを記録した記録媒体 |