JPH07112069B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH07112069B2 JPH07112069B2 JP60204405A JP20440585A JPH07112069B2 JP H07112069 B2 JPH07112069 B2 JP H07112069B2 JP 60204405 A JP60204405 A JP 60204405A JP 20440585 A JP20440585 A JP 20440585A JP H07112069 B2 JPH07112069 B2 JP H07112069B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- thin film
- wirings
- liquid crystal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は単純型あるいはアクティブ型のマトリックス表
示装置に関する。
示装置に関する。
第３図（ａ），（ｂ）、第４図（ａ），（ｂ）は従来の
液晶表示装置の構成とその問題点を示す結線図および断
面図である。
液晶表示装置の構成とその問題点を示す結線図および断
面図である。
第３図（ａ），（ｂ）は単純（ドッド）マトリックス型
液晶表示装置である。一方の基板にはアドレス配線（2,
21，22，23…）を他方の基板にはデータ配線（5,51，52
…）をそれぞれ透明導電体からなる配線パターンを形成
し、この２枚の基板を配線パターンが互いに対向するよ
うに所定のすき間を持って保持しこのすき間に液晶（1
0）を注入する。
液晶表示装置である。一方の基板にはアドレス配線（2,
21，22，23…）を他方の基板にはデータ配線（5,51，52
…）をそれぞれ透明導電体からなる配線パターンを形成
し、この２枚の基板を配線パターンが互いに対向するよ
うに所定のすき間を持って保持しこのすき間に液晶（1
0）を注入する。
この液晶（10）の電気信号印加で効率の良い光シャッタ
作用を高めるためにはこれらの配線パターン上に液晶の
配向膜（９）を形成し回転ラビング法等を用いて配向処
理を施こすことが必要である。
作用を高めるためにはこれらの配線パターン上に液晶の
配向膜（９）を形成し回転ラビング法等を用いて配向処
理を施こすことが必要である。
しかしながらこの配向処理工程に於いて、例えばアドレ
ス配線（2,21，22，23…）相互には極くわずかなキャパ
シタ成分（Cl）が存在するため何らかの電位差を持って
いる。また配向処理用の回転ドラム（12）は所定の電位
を持っており、基板に接する際に配線間に蓄えられた電
荷の急激な移動が起り配線が焼切れる問題があった。
ス配線（2,21，22，23…）相互には極くわずかなキャパ
シタ成分（Cl）が存在するため何らかの電位差を持って
いる。また配向処理用の回転ドラム（12）は所定の電位
を持っており、基板に接する際に配線間に蓄えられた電
荷の急激な移動が起り配線が焼切れる問題があった。
また従来第４図（ａ），（ｂ）に示すようなアクティブ
・マトリックス型の液晶表示装置にも同様の欠陥が発生
していた。すなわち、この基板構造では同一基板上にア
ドレス配線（2,21，22，23…）と絶縁膜（３）を介して
交差するデータ配線（5,51，52…）が具備されている。
アドレス配線（2,21，22，23…）とデータ配線（5,51，
52…）の各交点には薄膜トランジスタ（８）が設けられ
ており、アドレス配線（2,21，22，23…）の信号走査で
薄膜トランジスタ（８）がONのときデータ配線（5,51，
52…）の画像情報がソース電極（51）から半導体薄膜パ
ターン（４）のチャンネルを通ってドレイン電極（52）
および画素電極（６）に送られる。そうして各薄膜トラ
ンジスタ（８）がOFFのときこの画素電極（６）と対向
電極（11）との間の液晶（10）に電荷が保持されスタテ
ィック表示が出来るのでアクティブマトリックス型の液
晶表示装置では対向基板は単なる透明導電膜からなるコ
モン電極だけでよくパターンを必要としない。
・マトリックス型の液晶表示装置にも同様の欠陥が発生
していた。すなわち、この基板構造では同一基板上にア
ドレス配線（2,21，22，23…）と絶縁膜（３）を介して
交差するデータ配線（5,51，52…）が具備されている。
アドレス配線（2,21，22，23…）とデータ配線（5,51，
52…）の各交点には薄膜トランジスタ（８）が設けられ
ており、アドレス配線（2,21，22，23…）の信号走査で
薄膜トランジスタ（８）がONのときデータ配線（5,51，
52…）の画像情報がソース電極（51）から半導体薄膜パ
ターン（４）のチャンネルを通ってドレイン電極（52）
および画素電極（６）に送られる。そうして各薄膜トラ
ンジスタ（８）がOFFのときこの画素電極（６）と対向
電極（11）との間の液晶（10）に電荷が保持されスタテ
ィック表示が出来るのでアクティブマトリックス型の液
晶表示装置では対向基板は単なる透明導電膜からなるコ
モン電極だけでよくパターンを必要としない。
しかしながらゲート電極（21）と半導体薄膜パターン
（４）およびソース電極（51）若しくはドレイン電極
（52）との間のゲート絶縁膜（３）はキャパシタ成分C
GS，CGDをもっているために、TFTアレイを形成した後に
液晶の配向処理を施こすと回転ラビング法等で発生する
静電気によってゲート絶縁膜（３）が破壊されやすく製
造歩留りが極めて悪った。
（４）およびソース電極（51）若しくはドレイン電極
（52）との間のゲート絶縁膜（３）はキャパシタ成分C
GS，CGDをもっているために、TFTアレイを形成した後に
液晶の配向処理を施こすと回転ラビング法等で発生する
静電気によってゲート絶縁膜（３）が破壊されやすく製
造歩留りが極めて悪った。
本発明は上述した従来の問題点を解決し、マトリックス
型液晶表示装置の製造工程や完成後に於ける取扱いの際
に発生する静電気に対し表示装置の欠陥を未然に防ぐこ
とのできる液晶表示装置を提供するものである。
型液晶表示装置の製造工程や完成後に於ける取扱いの際
に発生する静電気に対し表示装置の欠陥を未然に防ぐこ
とのできる液晶表示装置を提供するものである。
［発明の概要］ 本発明は、複数本のアドレス配線と、液晶もしくは絶縁
膜を介して前記アドレス配線と直交する複数本のデータ
配線により、マトリックス構成される表示装置におい
て、前記アドレス配線とデータ配線に接触して形成され
た半導体薄膜或いは金属薄膜の高抵抗接続体を有するこ
とを特徴とする表示装置を提供するものである。
膜を介して前記アドレス配線と直交する複数本のデータ
配線により、マトリックス構成される表示装置におい
て、前記アドレス配線とデータ配線に接触して形成され
た半導体薄膜或いは金属薄膜の高抵抗接続体を有するこ
とを特徴とする表示装置を提供するものである。
［発明の効果］ このように本発明ではマトリックス配線相互を接続する
高抵抗接続体を具備することにより、表示駆動の為の信
号走査時間よりも長い時間をかけた状態ではマトリック
ス配線相互の電気量の平衡が行なわれ、従って製造工程
中に於ける静電気発生でマトリックス配線の欠陥を発生
させないばかりでなく表示装置として完成した後の取扱
い上の静電気や表示装置の始動時に於ける電源投入のス
パイク発生に対しても欠陥となることを防止することが
でき、従って使用時において確実な動作の可能な表示装
置を提供することができる。
高抵抗接続体を具備することにより、表示駆動の為の信
号走査時間よりも長い時間をかけた状態ではマトリック
ス配線相互の電気量の平衡が行なわれ、従って製造工程
中に於ける静電気発生でマトリックス配線の欠陥を発生
させないばかりでなく表示装置として完成した後の取扱
い上の静電気や表示装置の始動時に於ける電源投入のス
パイク発生に対しても欠陥となることを防止することが
でき、従って使用時において確実な動作の可能な表示装
置を提供することができる。
また、トランジスタを使用した保護回路に比べて構造を
シンプルにした表示装置を提供でき製造上の歩留り向上
に適した表示装置を提供することができる。
シンプルにした表示装置を提供でき製造上の歩留り向上
に適した表示装置を提供することができる。
さらに、線形素子を使用しており微弱な電流を流すこと
で配線間に高電圧が長時間印加されにくく、表示素子用
のトランジスタの閾値を変動させる心配がない高い信頼
性を持った表示装置を提供することができる。
で配線間に高電圧が長時間印加されにくく、表示素子用
のトランジスタの閾値を変動させる心配がない高い信頼
性を持った表示装置を提供することができる。
［発明の実施例］ 以下第１図の平面図および第２図の断面図を併用して本
発明の一実施例について説明する。
発明の一実施例について説明する。
先ず厚さ約1mmのガラス板からなる透明な絶縁基板
（１）上に例えばMo等の金属を真空蒸着法やスパッタ法
により約1000Å付着し、ホトレジストによってパターン
化してアドレス配線（２）およびゲート電極（21）を形
成する。次に例えばSiO2等の絶縁膜（３）をスパッタ法
やCVD法により約2000Åの膜厚でその表面を覆う。さら
にこのあと例えばプラズマ，光，マイクロ波，熱等によ
るCVD法により約2000Åのａ−Si（アモルファスシリコ
ン）と例えばフォスフィンをドープしたn+ａ−Siを約50
0Å連続付着し、絶縁膜（３）を介したゲート電極（2
1）上のチャンネル領域となる半導体薄膜パターン
（４）および基板周辺の部分上に高抵抗接続体（７）を
形成する。このあと例えば約1000ÅのITO等の透明導電
膜からなる画素電極（６）を形成し、次いで約500ÅのM
oと約１μｍのアルミニウムを連続的に付着しホトレジ
ストを用いてデータ配線（５），ソース電極（51），ド
レイン電極（52）およびアドレス配線（２）の周辺配線
パッド（22）を形成する。そしてソース電極（51）とド
レイン電極（52）の間の半導体薄膜パターン（４）上の
n+ａ−Siだけを除去してTFTのチャンネル領域を作れば
アクティブマトリックス型の表示基板が完成する。この
あとこの基板表面に配向膜例えば約1000Åのポリイミド
膜を形成しラビング法により処理を施こす。このラビン
ク処理に際し高抵抗接続体（７）から電極（70）を取り
出し、この電極（70）を接地しておくことで静電気によ
るゲート絶縁膜（３）やアドレス配線（２）およびデー
タ配線（５）の破壊が確実に防止できた。
（１）上に例えばMo等の金属を真空蒸着法やスパッタ法
により約1000Å付着し、ホトレジストによってパターン
化してアドレス配線（２）およびゲート電極（21）を形
成する。次に例えばSiO2等の絶縁膜（３）をスパッタ法
やCVD法により約2000Åの膜厚でその表面を覆う。さら
にこのあと例えばプラズマ，光，マイクロ波，熱等によ
るCVD法により約2000Åのａ−Si（アモルファスシリコ
ン）と例えばフォスフィンをドープしたn+ａ−Siを約50
0Å連続付着し、絶縁膜（３）を介したゲート電極（2
1）上のチャンネル領域となる半導体薄膜パターン
（４）および基板周辺の部分上に高抵抗接続体（７）を
形成する。このあと例えば約1000ÅのITO等の透明導電
膜からなる画素電極（６）を形成し、次いで約500ÅのM
oと約１μｍのアルミニウムを連続的に付着しホトレジ
ストを用いてデータ配線（５），ソース電極（51），ド
レイン電極（52）およびアドレス配線（２）の周辺配線
パッド（22）を形成する。そしてソース電極（51）とド
レイン電極（52）の間の半導体薄膜パターン（４）上の
n+ａ−Siだけを除去してTFTのチャンネル領域を作れば
アクティブマトリックス型の表示基板が完成する。この
あとこの基板表面に配向膜例えば約1000Åのポリイミド
膜を形成しラビング法により処理を施こす。このラビン
ク処理に際し高抵抗接続体（７）から電極（70）を取り
出し、この電極（70）を接地しておくことで静電気によ
るゲート絶縁膜（３）やアドレス配線（２）およびデー
タ配線（５）の破壊が確実に防止できた。
尚、本発明の実施例では製造上簡略化する為に半導体薄
膜パターン（４）と同じ工程で作り上げているが、構造
上この位置にある必要はなく、任意な工程で作り上げる
ことができる。
膜パターン（４）と同じ工程で作り上げているが、構造
上この位置にある必要はなく、任意な工程で作り上げる
ことができる。
また、本発明の実施例では基板周辺の端子配設領域に高
抵抗体を設けているが結線上さしつかえない限り表示部
内に設けてもよい。更に、この高抵抗体の材料は半導体
薄膜に限らず金属のように比較的導電性の良い材料を使
う場合にあっては高抵抗となるように薄くしたりパター
ンを細くして得ることもできる。要するに本発明で定義
する高抵抗体とはマトリックス配線の端子に加える入力
信号が隣り合った端子からの信号量に影響されない値と
すればよい。
抵抗体を設けているが結線上さしつかえない限り表示部
内に設けてもよい。更に、この高抵抗体の材料は半導体
薄膜に限らず金属のように比較的導電性の良い材料を使
う場合にあっては高抵抗となるように薄くしたりパター
ンを細くして得ることもできる。要するに本発明で定義
する高抵抗体とはマトリックス配線の端子に加える入力
信号が隣り合った端子からの信号量に影響されない値と
すればよい。
第１図，第２図は本発明による液晶表示装置の一実施例
を示す部分平面図および断面図、第３図は本発明の他の
実施例を示す図、第４図は従来の液晶表示装置を示す図
である。 １……絶縁性基板 2,21，22…2n……アドレス配線 21……ゲート電極 22……アドレス配線パッド ３……ゲート絶縁膜 ４……半導体薄膜パターン ５……データ配線 51……ソース電極 52……ドレイン電極 53……データ配線パッド ６……画素電極 ７……高抵抗接続体 70……高抵抗接続体の電極 ８……薄膜トランジスタ ９……配向膜 10……液晶 11……コモン電極 12……回転ラビング用ドラム CS,Cl,CGS，CGD……キャパシタ
を示す部分平面図および断面図、第３図は本発明の他の
実施例を示す図、第４図は従来の液晶表示装置を示す図
である。 １……絶縁性基板 2,21，22…2n……アドレス配線 21……ゲート電極 22……アドレス配線パッド ３……ゲート絶縁膜 ４……半導体薄膜パターン ５……データ配線 51……ソース電極 52……ドレイン電極 53……データ配線パッド ６……画素電極 ７……高抵抗接続体 70……高抵抗接続体の電極 ８……薄膜トランジスタ ９……配向膜 10……液晶 11……コモン電極 12……回転ラビング用ドラム CS,Cl,CGS，CGD……キャパシタ
Claims (3)
- 【請求項１】複数本のアドレス配線と、液晶もしくは絶
縁膜を介して前記アドレス配線と直交する複数本のデー
タ配線によりマトリックス構成される表示装置におい
て、 前記アドレス配線とデータ配線に接触して形成された半
導体薄膜或いは金属薄膜の高抵抗接続体を有することを
特徴とする表示装置。 - 【請求項２】前記半導体薄膜は、リンドープアモルファ
スシリコン膜であることを特徴とする特許請求の範囲第
１項記載の表示装置。 - 【請求項３】前記金属薄膜は、Mo,Ta,Alから選ばれるこ
とを特徴とする特許請求の範囲第１項記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60204405A JPH07112069B2 (ja) | 1985-09-18 | 1985-09-18 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60204405A JPH07112069B2 (ja) | 1985-09-18 | 1985-09-18 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6265455A JPS6265455A (ja) | 1987-03-24 |
| JPH07112069B2 true JPH07112069B2 (ja) | 1995-11-29 |
Family
ID=16489998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60204405A Expired - Lifetime JPH07112069B2 (ja) | 1985-09-18 | 1985-09-18 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112069B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH079506B2 (ja) * | 1986-02-14 | 1995-02-01 | 富士通株式会社 | 表示装置の静電気による破壊防止方法 |
| JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
| JPH081502B2 (ja) * | 1993-06-21 | 1996-01-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JP2613015B2 (ja) * | 1994-02-08 | 1997-05-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JP3007025B2 (ja) * | 1995-08-25 | 2000-02-07 | シャープ株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| KR100362703B1 (ko) * | 1999-11-11 | 2002-11-29 | 삼성전자 주식회사 | 박막트랜지스터 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116573A (ja) * | 1981-12-29 | 1983-07-11 | セイコーエプソン株式会社 | マトリックス表示装置の製造方法 |
| JPS59126663A (ja) * | 1983-01-11 | 1984-07-21 | Seiko Epson Corp | 半導体装置 |
| JPH0814667B2 (ja) * | 1984-05-28 | 1996-02-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPS61121080A (ja) * | 1984-11-19 | 1986-06-09 | 松下電器産業株式会社 | 薄膜トランジスタアレイの製造方法 |
-
1985
- 1985-09-18 JP JP60204405A patent/JPH07112069B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6265455A (ja) | 1987-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162901A (en) | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto | |
| US6803976B1 (en) | LCD having electrode(s) outside display area which adsorb ionic impurities | |
| JP3734891B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6177970B1 (en) | In-plane switching mode liquid crystal display and a method manufacturing the same | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US5677745A (en) | LCD with electrostatic discharge projections | |
| US6597420B2 (en) | Liquid crystal display device having color film on a first substrate and a method for manufacturing the same | |
| JP3646999B2 (ja) | 透過型液晶表示装置 | |
| JPH1020298A (ja) | 液晶表示装置 | |
| JPS62109085A (ja) | アクテイブ・マトリクス | |
| US7936424B2 (en) | Liquid crystal display panel with light leakage prevention film and method for manufacturing the same | |
| JPH09244055A (ja) | 液晶表示装置 | |
| JPH06186588A (ja) | 液晶表示装置 | |
| KR0151296B1 (ko) | 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법 | |
| JPH07112069B2 (ja) | 表示装置 | |
| US4889411A (en) | Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays | |
| US5875009A (en) | Sequential staggered type thin film transistor | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPH0718996B2 (ja) | 液晶表示装置 | |
| JP2731044B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH083587B2 (ja) | アクテイブマトリツクス型液晶表示装置の製造方法 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP2001109015A (ja) | 液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |