JPS61121080A - 薄膜トランジスタアレイの製造方法 - Google Patents
薄膜トランジスタアレイの製造方法Info
- Publication number
- JPS61121080A JPS61121080A JP59243722A JP24372284A JPS61121080A JP S61121080 A JPS61121080 A JP S61121080A JP 59243722 A JP59243722 A JP 59243722A JP 24372284 A JP24372284 A JP 24372284A JP S61121080 A JPS61121080 A JP S61121080A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- manufacturing
- film transistor
- transistor array
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は多数個の薄膜トランジスタ（以下τＦＴと言う
）が基板上に形成された薄膜トランジスタアレイを以降
の組立工程中の静電破壊から守る薄膜トランジスタアレ
イの製造方法に関するものである。
）が基板上に形成された薄膜トランジスタアレイを以降
の組立工程中の静電破壊から守る薄膜トランジスタアレ
イの製造方法に関するものである。
従来例の構成とその問題点
一般に半導体デバイスは静電気に弱く、特にＭＯ３型Ｉ
Ｃでは種々の安全策が施されている。
Ｃでは種々の安全策が施されている。
一方、最近液晶パネルのスイッチング用に用いられてい
るＴＦＴアレイではゲート絶縁膜が低温形成のため耐圧
が低く、静電気に弱い。また、前記ＴＦＴアレイでは約
アｃｍＸ９ｃｍの大きさにＴＦＴが１０万個も作られて
おり、各々が縦・横に結線されて周辺部に引き出されて
いるため、この状態では静電気の影響を受けやすい。特
に液晶パネルとして組み上げるとき、配向膜印刷、配向
処理等の工程で表面に静電気がのり易く、不良発生の大
きい原因となっている。
るＴＦＴアレイではゲート絶縁膜が低温形成のため耐圧
が低く、静電気に弱い。また、前記ＴＦＴアレイでは約
アｃｍＸ９ｃｍの大きさにＴＦＴが１０万個も作られて
おり、各々が縦・横に結線されて周辺部に引き出されて
いるため、この状態では静電気の影響を受けやすい。特
に液晶パネルとして組み上げるとき、配向膜印刷、配向
処理等の工程で表面に静電気がのり易く、不良発生の大
きい原因となっている。
発明の目的
本発明の目的はＴＰＴ製造工程、液晶パネル組立工程、
実装工程においてＴＰＴが静電破壊されること全防止す
る薄膜トランジスタアレイの製造方法全提供することに
ある。
実装工程においてＴＰＴが静電破壊されること全防止す
る薄膜トランジスタアレイの製造方法全提供することに
ある。
発明の構成
この目的全達成するために本発明の薄膜トランジスタア
レイの製造方法は、基板上に形成された多数個の薄膜ト
ランジスタから基板周縁に引き出された電極配線を前記
基板周縁部で相互接続しておき、最終的に前記電極配線
と外部リードと全接続する直前又は接続後に前記相互接
続部を切り離すことを特徴とする。これにより特定の配
線にのみ静電気が集中することがなく、絶縁破壊全引き
起すことはないものとなる。
レイの製造方法は、基板上に形成された多数個の薄膜ト
ランジスタから基板周縁に引き出された電極配線を前記
基板周縁部で相互接続しておき、最終的に前記電極配線
と外部リードと全接続する直前又は接続後に前記相互接
続部を切り離すことを特徴とする。これにより特定の配
線にのみ静電気が集中することがなく、絶縁破壊全引き
起すことはないものとなる。
実施例の説明
以下図面を参照に本発明について説明する。第１図は基
板上に形成されたＴＦＴアレイを説明する図である。基
板１上にＴＰＴのゲートライン３とソースライン２が交
差して形成されており、４で示す交差する点食てにＴＰ
Ｔが形成されている。
板上に形成されたＴＦＴアレイを説明する図である。基
板１上にＴＰＴのゲートライン３とソースライン２が交
差して形成されており、４で示す交差する点食てにＴＰ
Ｔが形成されている。
６は外部回路と接続するための外部リード取出電極で、
本来は各々が独立しているのであるが、本発明では電極
６が相互接続部６で短絡されていることが特徴である。
本来は各々が独立しているのであるが、本発明では電極
６が相互接続部６で短絡されていることが特徴である。
第２図には本発明の一実施例による実装形態を示した。
ＴＦＴアレイが形成された基板（通常はガラス板）１上
に対向基板２３が約１０μｍの間隔でもって接着されて
おり、その間隔に液晶が充填されている。回路基板２１
上には配線２２が形成されており、ＴＰＴ基板１上の電
極５と回路基板２１上の配線２２とは例えば金属細線２
４で接続される。その後、隣り合う線間に通電するか、
もしくは、レーザ光を照射することにより、２６で示す
位置で相互接続部６ｆｔ、切断し、各々の電極配線を独
立させることができる。金属細線２４による接続がなさ
れる前であれば相互接続部６をレーザ光で焼き切るのが
望ましく、接続後は隣ジ合う電極間に通電するか、レー
ザ光で焼き切るかいずれでも良い。
に対向基板２３が約１０μｍの間隔でもって接着されて
おり、その間隔に液晶が充填されている。回路基板２１
上には配線２２が形成されており、ＴＰＴ基板１上の電
極５と回路基板２１上の配線２２とは例えば金属細線２
４で接続される。その後、隣り合う線間に通電するか、
もしくは、レーザ光を照射することにより、２６で示す
位置で相互接続部６ｆｔ、切断し、各々の電極配線を独
立させることができる。金属細線２４による接続がなさ
れる前であれば相互接続部６をレーザ光で焼き切るのが
望ましく、接続後は隣ジ合う電極間に通電するか、レー
ザ光で焼き切るかいずれでも良い。
このようにＴＰＴ基板１上の電極が相互接続されておれ
ば、液晶パネル組立時に静電気がのったとしても全ての
電極が同電位であるためゲート・ソースの絶縁膜がバン
クすることはない。また、このような相互接続部６は電
極形成時に同時に形成することができる。
ば、液晶パネル組立時に静電気がのったとしても全ての
電極が同電位であるためゲート・ソースの絶縁膜がバン
クすることはない。また、このような相互接続部６は電
極形成時に同時に形成することができる。
第３図の３１．第４図の４１はいずれも切断を容易にす
るために切断箇所を細くした例である。
るために切断箇所を細くした例である。
発明の効果
以上のように本発明はＴＦＴアレイおよびその後の工程
（例えば液晶パネル組立〜実装）においては、基板周辺
の電極が全てシラートされているため静電気によるＴＰ
Ｔの破壊がない。また、切断部を細くしておくことによ
り容易に切り離しができる。
（例えば液晶パネル組立〜実装）においては、基板周辺
の電極が全てシラートされているため静電気によるＴＰ
Ｔの破壊がない。また、切断部を細くしておくことによ
り容易に切り離しができる。
第１図は本発明によるＴＦＴアレイの組立途上の要部の
斜視図、第２図は本発明の方法により製造された液晶パ
ネルの例を示す要部の分解斜視図、第３図、第４図は本
発明の方法における他の例を説明する要部の斜視図であ
る。 １・・・・・・基板、２・・・・・・ソースライン、３
・・・・・・ゲートライン、４・・・・・・ＴＦＴ （
詳細省略〕、５・・・・・・電極、６・・・・・・相互
接続部、２５・・・・・・切断部、３１゜４１・・・・
・・細い部分。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 第４図
斜視図、第２図は本発明の方法により製造された液晶パ
ネルの例を示す要部の分解斜視図、第３図、第４図は本
発明の方法における他の例を説明する要部の斜視図であ
る。 １・・・・・・基板、２・・・・・・ソースライン、３
・・・・・・ゲートライン、４・・・・・・ＴＦＴ （
詳細省略〕、５・・・・・・電極、６・・・・・・相互
接続部、２５・・・・・・切断部、３１゜４１・・・・
・・細い部分。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 第４図
Claims (5)
- （１）基板上に形成された多数個の薄膜トランジスタか
ら基板周縁に引き出された電極配線を、前記トランジス
タを作る過程で前記基板周縁部で相互接続しておき、前
記電極配線と外部リードとを接続した後に前記相互接続
部を切り離すことを特徴とする薄膜トランジスタアレイ
の製造方法。 - （２）相互接続された部分の中間部を他の部分より細く
形成し、その部分に通電して断線させることにより相互
接続部を切り離すことを特徴とする特許請求の範囲第１
項記載の薄膜トランジスタアレイの製造方法。 - （３）電極配線上の外部リード接続部と相互接続部との
間の電極配線を一部細く形成し、外部リードと相互接続
部との間に電流を流して断線させることを特徴とする特
許請求の範囲第１項記載の薄膜トランジスタアレイの製
造方法。 - （４）相互接続された部分をレーザ光で焼き切ることを
特徴とする特許請求の範囲第１項記載の薄膜トランジス
タアレイの製造方法。 - （５）基板上に形成された多数個の薄膜トランジスタか
ら基板周縁に引き出された電極配線を、前記トランジス
タを作る過程で前記基板周縁部で相互接続しておき、前
記電極配線と外部リードとを接続する直前に前記相互接
続の一部をレーザ光で焼き切ることを特徴とする薄膜ト
ランジスタアレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243722A JPS61121080A (ja) | 1984-11-19 | 1984-11-19 | 薄膜トランジスタアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59243722A JPS61121080A (ja) | 1984-11-19 | 1984-11-19 | 薄膜トランジスタアレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61121080A true JPS61121080A (ja) | 1986-06-09 |
Family
ID=17108015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59243722A Pending JPS61121080A (ja) | 1984-11-19 | 1984-11-19 | 薄膜トランジスタアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61121080A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265455A (ja) * | 1985-09-18 | 1987-03-24 | Toshiba Corp | 表示装置 |
| JPS6344772A (ja) * | 1986-08-11 | 1988-02-25 | Sony Corp | 半導体装置の静電気破壊防止方法 |
| JPH05160153A (ja) * | 1991-12-03 | 1993-06-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011096809A (ja) * | 2009-10-29 | 2011-05-12 | Denso Corp | 半導体モジュール及び端子接続構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5983189A (ja) * | 1982-11-04 | 1984-05-14 | セイコーエプソン株式会社 | 液晶電気光学装置の製造方法 |
| JPS5991479A (ja) * | 1982-11-17 | 1984-05-26 | セイコーエプソン株式会社 | アクテイブマトリクス基板 |
-
1984
- 1984-11-19 JP JP59243722A patent/JPS61121080A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5983189A (ja) * | 1982-11-04 | 1984-05-14 | セイコーエプソン株式会社 | 液晶電気光学装置の製造方法 |
| JPS5991479A (ja) * | 1982-11-17 | 1984-05-26 | セイコーエプソン株式会社 | アクテイブマトリクス基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265455A (ja) * | 1985-09-18 | 1987-03-24 | Toshiba Corp | 表示装置 |
| JPS6344772A (ja) * | 1986-08-11 | 1988-02-25 | Sony Corp | 半導体装置の静電気破壊防止方法 |
| JPH05160153A (ja) * | 1991-12-03 | 1993-06-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011096809A (ja) * | 2009-10-29 | 2011-05-12 | Denso Corp | 半導体モジュール及び端子接続構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901028B2 (ja) | 誘電性表示素子およびその製造方法 | |
| JPS61230186A (ja) | 平坦な電気光学デイスプレイスクリーン用の非線形制御素子の組立て法及び同方法による平坦なスクリーン | |
| JP2001100229A (ja) | 液晶表示装置およびその断線補修方法 | |
| JP3130761B2 (ja) | 液晶表示装置の製造方法 | |
| JP2650780B2 (ja) | アクティブマトリクス基板 | |
| JPS63106788A (ja) | アクテイブマトリツクス駆動型装置の製造方法 | |
| JPS61121080A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH0713197A (ja) | マトリックス型配線基板およびそれを用いた液晶表示装置 | |
| JPS58184758A (ja) | マトリツクスアレ−の欠陥修正方法 | |
| JP3326673B2 (ja) | 液晶表示素子 | |
| JP2001215891A (ja) | フラットディスプレイパネルの製造方法 | |
| JPH028817A (ja) | 電気装置の製造方法 | |
| JP3254362B2 (ja) | アクティブマトリクス基板 | |
| JPS6112268B2 (ja) | ||
| JPH11282386A (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JP3223394B2 (ja) | 液晶表示装置の製造方法 | |
| JPH022522A (ja) | Ｔｆｔパネルの製造方法 | |
| JPH0457114B2 (ja) | ||
| JPH02284120A (ja) | アクティブマトリクス表示装置 | |
| JP3272137B2 (ja) | 液晶表示装置 | |
| JPH10253978A (ja) | 液晶表示装置 | |
| JPH04331920A (ja) | 液晶表示装置 | |
| JP2560606B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3202804B2 (ja) | 液晶表示装置の製法 | |
| JPS59105356A (ja) | マトリツクスアレ−の製造方法 |