JPH07111825B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH07111825B2 JPH07111825B2 JP60161467A JP16146785A JPH07111825B2 JP H07111825 B2 JPH07111825 B2 JP H07111825B2 JP 60161467 A JP60161467 A JP 60161467A JP 16146785 A JP16146785 A JP 16146785A JP H07111825 B2 JPH07111825 B2 JP H07111825B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory device
- semiconductor memory
- circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体記憶装置に関し、特に、選択されたワ
ード線の電位を高速にかつ高振幅に立ち上げることがで
き、また外部からの信号によって電圧発生回路を制御す
ることにより低消費電力化が可能な半導体記憶装置に関
する。
ード線の電位を高速にかつ高振幅に立ち上げることがで
き、また外部からの信号によって電圧発生回路を制御す
ることにより低消費電力化が可能な半導体記憶装置に関
する。
従来、バイポーラトランジスタとMISトランジスタを用
いた回路として、特開昭59-25423号公報に示された半導
体装置がある。
いた回路として、特開昭59-25423号公報に示された半導
体装置がある。
第17図は、上記半導体装置の構成図である。第17図によ
り、回路の動作ならびにその問題点を説明する。この半
導体装置は、CMOS(相補型MOS)とバイポーラトランジ
スタ7の組合せ回路とMISトランジスタ6とバイポーラ
トランジスタ8の組合せ回路を並列に接続したものであ
る。以下、負電源の電圧Vssを0Vとして説明を行う。入
力端子1の電位が0Vのとき、PチャネルMISトランジス
タ4がオンし、バイポーラトランジスタ7のベースに電
流が流れ、このバイポーラトランジスタ7はオンする。
一方、バイポーラトランジスタ8は、ベースの電位が0V
であるためオンしない。この結果、出力端子2へ電流が
流れ、その出力端子2の電位が上昇する。出力端子2の
電位は、最終的には正電源の電圧Vccからバイポーラト
ランジスタ7のベース・エミッタ間順方向電圧VBEを差
し引いた値になる。このように、第17図に示す従来の回
路では、出力端子2の電位は正電源の電圧Vccまで上昇
しない。
り、回路の動作ならびにその問題点を説明する。この半
導体装置は、CMOS(相補型MOS)とバイポーラトランジ
スタ7の組合せ回路とMISトランジスタ6とバイポーラ
トランジスタ8の組合せ回路を並列に接続したものであ
る。以下、負電源の電圧Vssを0Vとして説明を行う。入
力端子1の電位が0Vのとき、PチャネルMISトランジス
タ4がオンし、バイポーラトランジスタ7のベースに電
流が流れ、このバイポーラトランジスタ7はオンする。
一方、バイポーラトランジスタ8は、ベースの電位が0V
であるためオンしない。この結果、出力端子2へ電流が
流れ、その出力端子2の電位が上昇する。出力端子2の
電位は、最終的には正電源の電圧Vccからバイポーラト
ランジスタ7のベース・エミッタ間順方向電圧VBEを差
し引いた値になる。このように、第17図に示す従来の回
路では、出力端子2の電位は正電源の電圧Vccまで上昇
しない。
また、MISトランジスタとバイポーラトランジスタを組
合せた回路からなる半導体装置として、前述の回路の他
には、特開昭59-8431号公報に示された駆動回路があ
る。
合せた回路からなる半導体装置として、前述の回路の他
には、特開昭59-8431号公報に示された駆動回路があ
る。
第18図は、上記半導体装置の構成を示す図である。第18
図の回路は、逆向きのCMOS回路とバイポーラトランジス
タの組合せ回路を入出力端子間で並列に接続したもので
ある。前述した第17図の回路では入力の反転信号を出力
するのに対し、第18図の回路は入力と同相の肯定信号を
出力する。すなわち、入力端子10が高レベルになるとMI
Sトランジスタ13がオンし、バイポーラトランジスタ17
のベースに電流が流れてこのバイポーラトランジスタ17
はオンする。一方、PチャネルMISトランジスタ15がオ
フ、NチャネルMISトランジスタ16がオンするため、バ
イポーラトランジスタ18のベース電位は0Vとなり、この
バイポーラトランジスタ18はオフする。この結果、出力
端子11へ電流が流れて、該出力端子11の電位は上昇す
る。このとき、該出力端子11の電位は、正電源Vccよ
り、NチャネルMISトランジスタ13のしきい電圧VTと、
バイポーラトランジスタ17のベース・エミッタ間順方向
電圧VBEを差し引いた値Vcc−VT−VBEまで上昇する。こ
のように、第18図の回路の出力レベルは、第17図の出力
レベルより、さらに低くなってしまう。
図の回路は、逆向きのCMOS回路とバイポーラトランジス
タの組合せ回路を入出力端子間で並列に接続したもので
ある。前述した第17図の回路では入力の反転信号を出力
するのに対し、第18図の回路は入力と同相の肯定信号を
出力する。すなわち、入力端子10が高レベルになるとMI
Sトランジスタ13がオンし、バイポーラトランジスタ17
のベースに電流が流れてこのバイポーラトランジスタ17
はオンする。一方、PチャネルMISトランジスタ15がオ
フ、NチャネルMISトランジスタ16がオンするため、バ
イポーラトランジスタ18のベース電位は0Vとなり、この
バイポーラトランジスタ18はオフする。この結果、出力
端子11へ電流が流れて、該出力端子11の電位は上昇す
る。このとき、該出力端子11の電位は、正電源Vccよ
り、NチャネルMISトランジスタ13のしきい電圧VTと、
バイポーラトランジスタ17のベース・エミッタ間順方向
電圧VBEを差し引いた値Vcc−VT−VBEまで上昇する。こ
のように、第18図の回路の出力レベルは、第17図の出力
レベルより、さらに低くなってしまう。
以上のように、従来回路では、出力レベルを十分高くす
ることができない。出力レベルが小さいと次段回路の入
力レベルが小さくなるために、次段回路の動作がおそく
なり、LSI全体としてみた場合、バイポーラトランジス
タの高速性を十分に発揮できない。また、この問題は、
従来デバイスが微細化され、電源電圧を低くする必要が
生じたときに顕著となる。従って、バイポーラトランジ
スタの高駆動能力を十分活した上で、十分に大きな出力
レベルを出せる回路が望まれる。
ることができない。出力レベルが小さいと次段回路の入
力レベルが小さくなるために、次段回路の動作がおそく
なり、LSI全体としてみた場合、バイポーラトランジス
タの高速性を十分に発揮できない。また、この問題は、
従来デバイスが微細化され、電源電圧を低くする必要が
生じたときに顕著となる。従って、バイポーラトランジ
スタの高駆動能力を十分活した上で、十分に大きな出力
レベルを出せる回路が望まれる。
本発明の目的は、これらの従来の問題点を検討すること
により、大きな出力レベルを高速に得ることができ、ま
た、低消費電力化が可能な回路を有する半導体記憶装置
を提供することにある。
により、大きな出力レベルを高速に得ることができ、ま
た、低消費電力化が可能な回路を有する半導体記憶装置
を提供することにある。
本発明の代表的な実施例では、選択されたワード線に電
圧を供給するワード線駆動回路(XD)を具備する半導体
記憶装置に、上記ワード線駆動回路(XD)に該回路の動
作基準電圧(VA)よりも大きい電圧(VA+Vα+VBE)
を供給する電圧発生手段をさらに具備するとともに、上
記ワード線駆動回路(XD)によって上記動作基準電圧
(VA)よりも大きい電圧(VA+Vα)を選択されたワー
ド線に供給する。
圧を供給するワード線駆動回路(XD)を具備する半導体
記憶装置に、上記ワード線駆動回路(XD)に該回路の動
作基準電圧(VA)よりも大きい電圧(VA+Vα+VBE)
を供給する電圧発生手段をさらに具備するとともに、上
記ワード線駆動回路(XD)によって上記動作基準電圧
(VA)よりも大きい電圧(VA+Vα)を選択されたワー
ド線に供給する。
また、特に、上記電圧発生手段には、その出力を共通に
する複数の電圧発生回路(CP1,CP2)とを有せしめ、該
複数の電圧発生回路の一部の電圧発生回路(CP2)は上
記半導体記憶装置外からの信号(チップセレクト信号、
CAS信号、若しくはRAS信号)によって動作/不動作を制
御される(第12図から第16図参照)。
する複数の電圧発生回路(CP1,CP2)とを有せしめ、該
複数の電圧発生回路の一部の電圧発生回路(CP2)は上
記半導体記憶装置外からの信号(チップセレクト信号、
CAS信号、若しくはRAS信号)によって動作/不動作を制
御される(第12図から第16図参照)。
このように、ワード線駆動回路の電源を動作基準電圧よ
りも大きい電圧としたため、従来の動作基準電圧を電源
としていたワード線駆動回路に比べて、選択されたワー
ド線の電位を高速にかつ高振幅に立ち上げることができ
る。また、スタンバイ状態時などにおいては、半導体記
憶装置外からの信号によって一部の電圧発生回路を不動
作状態に制御できるため、全ての電圧発生回路が常時動
作する場合に比較して大幅な消費電力ダウンが可能にな
る。
りも大きい電圧としたため、従来の動作基準電圧を電源
としていたワード線駆動回路に比べて、選択されたワー
ド線の電位を高速にかつ高振幅に立ち上げることができ
る。また、スタンバイ状態時などにおいては、半導体記
憶装置外からの信号によって一部の電圧発生回路を不動
作状態に制御できるため、全ての電圧発生回路が常時動
作する場合に比較して大幅な消費電力ダウンが可能にな
る。
先ず、本発明の基本になる半導体回路技術(以下、本技
術という)の動作原理を第1図〜第11図を用いて説明し
た後、第12図〜第16図を用いて本発明の半導体記憶装置
の実施例を説明する。
術という)の動作原理を第1図〜第11図を用いて説明し
た後、第12図〜第16図を用いて本発明の半導体記憶装置
の実施例を説明する。
第1図は、本技術の原理を説明するための半導体装置の
構成図である。第1図では、1入力、1出力の回路の場
合を例示している。第1図において、Dは、バイポーラ
トランジスタとMISトランジスタを含む組合せ回路、C
は回路Dを制御する前段回路であり、Aは回路Cの動作
の基準となる電圧を印加する端子、B1〜Bnは回路Dの動
作の基準となる電圧を印加する端子である。また、Eは
回路Cの入力端子、Gは回路Dの出力端子で、接続線F
は回路Dを制御する信号を回路Cより伝達するための信
号線である。
構成図である。第1図では、1入力、1出力の回路の場
合を例示している。第1図において、Dは、バイポーラ
トランジスタとMISトランジスタを含む組合せ回路、C
は回路Dを制御する前段回路であり、Aは回路Cの動作
の基準となる電圧を印加する端子、B1〜Bnは回路Dの動
作の基準となる電圧を印加する端子である。また、Eは
回路Cの入力端子、Gは回路Dの出力端子で、接続線F
は回路Dを制御する信号を回路Cより伝達するための信
号線である。
本技術においては、B1〜Bnに印加する電圧のうち、少な
くとも1個以上の電圧を端子Aに印加する電圧より高く
することにより、端子Gに出力される信号のレベルを、
信号線Fを介して回路Dに入力される信号のレベルより
高くする。これにより、バイポーラトランジスタの高速
性を活かしたままで、高レベルの信号を発生することが
可能になる。
くとも1個以上の電圧を端子Aに印加する電圧より高く
することにより、端子Gに出力される信号のレベルを、
信号線Fを介して回路Dに入力される信号のレベルより
高くする。これにより、バイポーラトランジスタの高速
性を活かしたままで、高レベルの信号を発生することが
可能になる。
ここで、端子Aもしくは端子B1〜Bnに与えられる電圧
は、必要に応じて一定レベルのものであってもまたパル
スであってもよいし、場合によっては、回路Cに複数の
電圧を基準として供給するようにしてもよい。また、信
号線Fが複数本であってもよい。本技術は、第1図に限
定されるものではなく、多入力,多出力の回路へ応用す
ることも可能であるが、説明を簡単にするため、以下に
おいても第1図と同一の構成をもとにした適用例を示
す。なお、回路Cとしては、第2図に示すようなCMOSイ
ンバータを用いることにする。第2図において、端子A
は正電源VAに接続するが、これに限定されないことも前
記のとおりである。
は、必要に応じて一定レベルのものであってもまたパル
スであってもよいし、場合によっては、回路Cに複数の
電圧を基準として供給するようにしてもよい。また、信
号線Fが複数本であってもよい。本技術は、第1図に限
定されるものではなく、多入力,多出力の回路へ応用す
ることも可能であるが、説明を簡単にするため、以下に
おいても第1図と同一の構成をもとにした適用例を示
す。なお、回路Cとしては、第2図に示すようなCMOSイ
ンバータを用いることにする。第2図において、端子A
は正電源VAに接続するが、これに限定されないことも前
記のとおりである。
第3図は、本技術の第1の適用例を示す半導体装置の構
成図である。この適用例では、端子B1に回路Dの動作の
基準となるパルス電圧を印加し、出力端子Gに前段回路
Cの動作基準電圧VAより高いレベルを出力する。
成図である。この適用例では、端子B1に回路Dの動作の
基準となるパルス電圧を印加し、出力端子Gに前段回路
Cの動作基準電圧VAより高いレベルを出力する。
以下、第4図の電圧波形を用いて、第3図の動作を説明
する。入力端子Eを0Vとすると、第2図に示す前段回路
Cにより、信号線Fの電位は高レベルとなり、電圧VAで
定常となる。このときの端子B1の電位は第4図ではVAと
なつているが、PチャネルMISトランジスタ25のしきい
電圧をVT25として、VA+|VT25|以下に設定してPチャネ
ルMISトランジスタ25がオフするようにすればよい。信
号線Fの電位が高レベルになると、NチャネルMISトラ
ンジスタ27がオンしてバイポーラトランジスタ26のベー
スが0Vとなり、バイポーラトランジスタ26はオフし、N
チャネルMISトランジスタ29がオンするので、出力端子
Gの電位は0Vとなる。次に、入力端子Eの電位を、VAに
立ち上げて、信号線Fの電位を立ち下げ(第2図参
照)、端子B1の電位をVA以上に高くする。このとき、P
チャネルMISトランジスタ25がオン、NチャネルMISトラ
ンジスタ27がオフして、バイポーラトランジスタ26にベ
ース電流が流れ、バイポーラトランジスタ26がオンし、
NチャネルMISトランジスタ29がオフするので、出力端
子Gへ電流が流れて出力端子Gの電位は上昇する。出力
端子Gの電位は、バイポーラトランジスタ26のベースの
電位より、ベース・エミッタ間順方向電圧VBEを差し引
いた電位まで達するので、所望の出力レベルをVA+Vα
(Vα≧0)とすると、端子B1の電位をVA+Vα+VBE
まで昇圧すれば、出力端子Gに所望の出力レベルが得ら
れる。
する。入力端子Eを0Vとすると、第2図に示す前段回路
Cにより、信号線Fの電位は高レベルとなり、電圧VAで
定常となる。このときの端子B1の電位は第4図ではVAと
なつているが、PチャネルMISトランジスタ25のしきい
電圧をVT25として、VA+|VT25|以下に設定してPチャネ
ルMISトランジスタ25がオフするようにすればよい。信
号線Fの電位が高レベルになると、NチャネルMISトラ
ンジスタ27がオンしてバイポーラトランジスタ26のベー
スが0Vとなり、バイポーラトランジスタ26はオフし、N
チャネルMISトランジスタ29がオンするので、出力端子
Gの電位は0Vとなる。次に、入力端子Eの電位を、VAに
立ち上げて、信号線Fの電位を立ち下げ(第2図参
照)、端子B1の電位をVA以上に高くする。このとき、P
チャネルMISトランジスタ25がオン、NチャネルMISトラ
ンジスタ27がオフして、バイポーラトランジスタ26にベ
ース電流が流れ、バイポーラトランジスタ26がオンし、
NチャネルMISトランジスタ29がオフするので、出力端
子Gへ電流が流れて出力端子Gの電位は上昇する。出力
端子Gの電位は、バイポーラトランジスタ26のベースの
電位より、ベース・エミッタ間順方向電圧VBEを差し引
いた電位まで達するので、所望の出力レベルをVA+Vα
(Vα≧0)とすると、端子B1の電位をVA+Vα+VBE
まで昇圧すれば、出力端子Gに所望の出力レベルが得ら
れる。
入力端子Eの電位を0Vに遷移させ、端子B1の電位をVAに
もどすと、前記したように信号線Fの電位がVAに上昇
し、バイポーラトランジスタ26がオフ、NチャネルMIS
トランジスタ29がオンして出力端子Gの電位は0Vにな
る。このときのB1の電位は、前にも述べたようにVA+|V
T25|以下であれば任意の値に設定でき、例えば、VAと等
しくすることもできる。
もどすと、前記したように信号線Fの電位がVAに上昇
し、バイポーラトランジスタ26がオフ、NチャネルMIS
トランジスタ29がオンして出力端子Gの電位は0Vにな
る。このときのB1の電位は、前にも述べたようにVA+|V
T25|以下であれば任意の値に設定でき、例えば、VAと等
しくすることもできる。
以上述べたように、本適用例によれば、信号線Fより入
力される信号が低電圧の時のB1の電位を任意に設定する
ことにより、バイポーラトランジスタの高速性を活した
ままで、高電圧の出力を得ることができる。
力される信号が低電圧の時のB1の電位を任意に設定する
ことにより、バイポーラトランジスタの高速性を活した
ままで、高電圧の出力を得ることができる。
なお、第3図において、出力端子Gの電位を立ち下げる
ためのNチャネルMISトランジスタ29を、第5図の30に
示すような構成とすることも可能である。すなわち、回
路Dは逆向きのCMOSとバイポーラトランジスタの組合せ
を、並列に接続した構成となる。この場合には、Nチャ
ネルMISトランジスタ40を流れる電流が、バイポーラト
ランジスタ42により増幅されるので、出力端子の電位の
立ち下げを高速に行うことができる。ただし、この場合
には、出力端子Gの電位は、バイポーラトランジスタ42
のベース・エミッタ間順方向電圧で制限されるため、完
全に0Vまで下がらない。出力端子Gの電位を完全に0Vま
で下げる必要のある場合には、第3図のNチャネルMIS
トランジスタ29と並列に、第5図の30を設置すればよ
い。なお、第5図において、PチャネルMISトランジス
タ41は、信号線Fが0Vとなったときに、バイポーラトラ
ンジスタ42のベースに蓄積して電荷を引き抜いて、この
バイポーラトランジスタ42を確実にオフさせるためのも
のである。
ためのNチャネルMISトランジスタ29を、第5図の30に
示すような構成とすることも可能である。すなわち、回
路Dは逆向きのCMOSとバイポーラトランジスタの組合せ
を、並列に接続した構成となる。この場合には、Nチャ
ネルMISトランジスタ40を流れる電流が、バイポーラト
ランジスタ42により増幅されるので、出力端子の電位の
立ち下げを高速に行うことができる。ただし、この場合
には、出力端子Gの電位は、バイポーラトランジスタ42
のベース・エミッタ間順方向電圧で制限されるため、完
全に0Vまで下がらない。出力端子Gの電位を完全に0Vま
で下げる必要のある場合には、第3図のNチャネルMIS
トランジスタ29と並列に、第5図の30を設置すればよ
い。なお、第5図において、PチャネルMISトランジス
タ41は、信号線Fが0Vとなったときに、バイポーラトラ
ンジスタ42のベースに蓄積して電荷を引き抜いて、この
バイポーラトランジスタ42を確実にオフさせるためのも
のである。
第6図は本技術の第2の適用例を示す半導体装置の構成
図である。
図である。
本適用例と第3図の適用例との違いは、第3図ではバイ
ポーラトランジスタ26のコレクタとPチャネルMISトラ
ンジスタ25のソースが端子B1に接続されているのに対
し、第6図では、PチャネルMISトランジスタ51のソー
スのみが端子B1に接続され、バイポーラトランジスタ52
のコレクタ端子B2とは接続されていない点である。つま
り、第6図の構成では、端子B1からはバイポーラトラン
ジスタ52のベース電流のみを供給すればよい。したがっ
て、第3図のようにバイポーラトランジスタ26のベース
とコレクタ電流を両方B1より供給する場合と比較して、
端子B1を駆動する回路の負担が軽減されるため、高速動
作が可能となる。その他の動作については、第3図と同
じである。
ポーラトランジスタ26のコレクタとPチャネルMISトラ
ンジスタ25のソースが端子B1に接続されているのに対
し、第6図では、PチャネルMISトランジスタ51のソー
スのみが端子B1に接続され、バイポーラトランジスタ52
のコレクタ端子B2とは接続されていない点である。つま
り、第6図の構成では、端子B1からはバイポーラトラン
ジスタ52のベース電流のみを供給すればよい。したがっ
て、第3図のようにバイポーラトランジスタ26のベース
とコレクタ電流を両方B1より供給する場合と比較して、
端子B1を駆動する回路の負担が軽減されるため、高速動
作が可能となる。その他の動作については、第3図と同
じである。
なお、第6図において、バイポーラトランジスタ52のコ
レクタは端子B2に接続されており、ベース55へ電流を供
給する端子B1とは独立に電位を設定できる。したがっ
て、この端子B2の電位をバイポーラトランジスタ52のベ
ース55の電位より高く保つことによって、該バイポーラ
トランジスタ52が飽和することを確実に防止できる。そ
のためには、ベース55の電位変動に同期して、ベース電
圧以上の振幅を有するパルス電圧をB2に与えてもよい
し、B2の電位をベース55の電位の上限より高い一定値に
保ってもよい。後者の場合、信号線Fが高レベルとなっ
て、出力端子Gの電位が低レベルへ遷移したときにバイ
ポーラトランジスタ52のコレクタ・エミッタ間に高い電
圧がかかるが、このときベース55は、NチャネルMISト
ランジスタ53により接地されているため、バイポーラト
ランジスタ52の耐圧は、BVCES(ベース接地時のコレク
タ・エミッタ間耐圧)で決るので、ベースをフローティ
ング状態とした場合と比較して高くなるので問題はな
い。なお、第6図において電源電圧の変動などによって
バイポーラトランジスタ52が一時的に深く飽和する恐れ
の生じる場合があるときには、同図のように端子B1とB2
の間にダイオードDIOを挿入して、端子B1の電位が異常
に高くなった場合にダイオードを通じて電流を流してバ
イポーラトランジスタ52が深く飽和するのを防止すれば
よい。なお、第6図において、出力端子Gの電位を立ち
下げる回路30は、必要に応じ第3図のようにMISトラン
ジスタ29のみで構成してもよいし、第5図のようにバイ
ポーラトランジスタとMISトランジスタで構成してもよ
いし、両者を並列に用いてもよいことは前に述べたとお
りである。
レクタは端子B2に接続されており、ベース55へ電流を供
給する端子B1とは独立に電位を設定できる。したがっ
て、この端子B2の電位をバイポーラトランジスタ52のベ
ース55の電位より高く保つことによって、該バイポーラ
トランジスタ52が飽和することを確実に防止できる。そ
のためには、ベース55の電位変動に同期して、ベース電
圧以上の振幅を有するパルス電圧をB2に与えてもよい
し、B2の電位をベース55の電位の上限より高い一定値に
保ってもよい。後者の場合、信号線Fが高レベルとなっ
て、出力端子Gの電位が低レベルへ遷移したときにバイ
ポーラトランジスタ52のコレクタ・エミッタ間に高い電
圧がかかるが、このときベース55は、NチャネルMISト
ランジスタ53により接地されているため、バイポーラト
ランジスタ52の耐圧は、BVCES(ベース接地時のコレク
タ・エミッタ間耐圧)で決るので、ベースをフローティ
ング状態とした場合と比較して高くなるので問題はな
い。なお、第6図において電源電圧の変動などによって
バイポーラトランジスタ52が一時的に深く飽和する恐れ
の生じる場合があるときには、同図のように端子B1とB2
の間にダイオードDIOを挿入して、端子B1の電位が異常
に高くなった場合にダイオードを通じて電流を流してバ
イポーラトランジスタ52が深く飽和するのを防止すれば
よい。なお、第6図において、出力端子Gの電位を立ち
下げる回路30は、必要に応じ第3図のようにMISトラン
ジスタ29のみで構成してもよいし、第5図のようにバイ
ポーラトランジスタとMISトランジスタで構成してもよ
いし、両者を並列に用いてもよいことは前に述べたとお
りである。
第7図は本技術の第3の適用例を示す半導体装置の構成
図である。
図である。
第7図と第6図の回路上の大きな違いは、第6図では回
路Dは信号線Fより入力される信号の反転信号を出力す
る、いわゆるインバータ動作をするのに対して、第7図
では入力Fと同相の信号を出力する、いわゆるノンイン
バータ動作をする点である。
路Dは信号線Fより入力される信号の反転信号を出力す
る、いわゆるインバータ動作をするのに対して、第7図
では入力Fと同相の信号を出力する、いわゆるノンイン
バータ動作をする点である。
第7図において、バイポーラトランジスタ83は出力端子
Gへ電流を供給して該端子Gの電位を立ち上げるための
トランジスタ、NチャネルMISトランジスタ84は、出力
端子GよりVssへ電流を流し出し、該端子Gの電位を立
ち下げるためのトランジスタで、その他のMISトランジ
スタは、上記バイポーラトランジスタ83とMISトランジ
スタ84のオン、オフを制御するためのものである。
Gへ電流を供給して該端子Gの電位を立ち上げるための
トランジスタ、NチャネルMISトランジスタ84は、出力
端子GよりVssへ電流を流し出し、該端子Gの電位を立
ち下げるためのトランジスタで、その他のMISトランジ
スタは、上記バイポーラトランジスタ83とMISトランジ
スタ84のオン、オフを制御するためのものである。
以下、第8図の電圧波形を用いて、第7図の適用例の動
作を説明する。
作を説明する。
図では、説明を簡単にするため、端子B2の電位はバイポ
ーラトランジスタ83のベース76の電位の上限値より高い
一定値に保たれているものとするが、バイポーラトラン
ジスタ83を飽和させない範囲でベース76の電位変動に同
期したパルス電圧を印加してもよい。入力端子Eの電位
をVAとすると、回路Cによって信号線Fの電位が0Vとな
るので、NチャネルMISトランジスタ75がオフ、Pチャ
ネルMISトランジスタ80がオン、NチャネルMISトランジ
スタ81がオフして、87の電位はVAとなる。その結果、N
チャネルMISトランジスタ77がオンしてバイポーラトラ
ンジスタ83がオフし、NチャネルMISトランジスタ84が
オンするので、出力端子Gは0Vとなる。次に、入力端子
Eを0Vに立ち下げると、信号線Fの電位はVAとなり、そ
の結果NチャネルMISトランジスタ75のゲート88が、VA
より、NチャネルMISトランジスタ74のしきい電圧を差
し引いた電圧に充電される。一方、PチャネルMISトラ
ンジスタ80がオフ、NチャネルMISトランジスタ81がオ
ンするので、87の電位が0Vとなり、NチャネルMISトラ
ンジスタ84,77はオフする。
ーラトランジスタ83のベース76の電位の上限値より高い
一定値に保たれているものとするが、バイポーラトラン
ジスタ83を飽和させない範囲でベース76の電位変動に同
期したパルス電圧を印加してもよい。入力端子Eの電位
をVAとすると、回路Cによって信号線Fの電位が0Vとな
るので、NチャネルMISトランジスタ75がオフ、Pチャ
ネルMISトランジスタ80がオン、NチャネルMISトランジ
スタ81がオフして、87の電位はVAとなる。その結果、N
チャネルMISトランジスタ77がオンしてバイポーラトラ
ンジスタ83がオフし、NチャネルMISトランジスタ84が
オンするので、出力端子Gは0Vとなる。次に、入力端子
Eを0Vに立ち下げると、信号線Fの電位はVAとなり、そ
の結果NチャネルMISトランジスタ75のゲート88が、VA
より、NチャネルMISトランジスタ74のしきい電圧を差
し引いた電圧に充電される。一方、PチャネルMISトラ
ンジスタ80がオフ、NチャネルMISトランジスタ81がオ
ンするので、87の電位が0Vとなり、NチャネルMISトラ
ンジスタ84,77はオフする。
この状態で端子B1の電位をVA以上に昇圧すると、MISト
ランジスタ75のゲート88は、あらかじめ、VAからNチャ
ネルMISトランジスタ74のしきい電圧を差し引いた電圧
に充電されているため、NチャネルMISトランジスタ75
のゲート88とB1の間の自己容量によって88はB1より高電
位に昇圧される。このため、バイポーラトランジスタ83
のベース76に電流が流れ、該ベース76の電位はNチャネ
ルMISトランジスタ75のしきい電圧に制限されずに端子B
1の電位まで上昇する。その結果、出力端子Gの電位
は、B1の電位から、バイポーラトランジスタ83のベース
・エミッタ間順方向電圧VBEを差し引いた値まで上昇す
る。所望の出力レベルをVA+Vαとすれば、B1の電位を
VA+Vα+VBEにすればよい。なおNチャネルMISトラン
ジスタ74は、そのゲート73の電圧をVAとしているため、
ゲート88がVA以上に昇圧されたときにオフしてゲート88
より信号線Fへ電流が逆流することを防止する役割を果
す。次に、入力端子Eの電位をVAに立ち上げ、端子B1の
電位を立ち下げると、信号線Fが0V、ゲート87がVAとな
ってバイポーラトランジスタ83がオフしたまま、Nチャ
ネルMISトランジスタ84がオンして出力端子Gは0Vとな
る。このとき、バイポーラトランジスタ83のベース76
は、NチャネルMISトランジスタ77を通して接地される
ため、該バイポーラトランジスタ83の耐圧は高くなり、
B2の高電圧が加わったままの状態でもバイポーラトラン
ジスタ83が破壊される恐れは少ないことは、第6図の場
合と同様である。以上述べたように本適用例によれば、
入力と同様の高出力レベルの信号を発生することが可能
になる。
ランジスタ75のゲート88は、あらかじめ、VAからNチャ
ネルMISトランジスタ74のしきい電圧を差し引いた電圧
に充電されているため、NチャネルMISトランジスタ75
のゲート88とB1の間の自己容量によって88はB1より高電
位に昇圧される。このため、バイポーラトランジスタ83
のベース76に電流が流れ、該ベース76の電位はNチャネ
ルMISトランジスタ75のしきい電圧に制限されずに端子B
1の電位まで上昇する。その結果、出力端子Gの電位
は、B1の電位から、バイポーラトランジスタ83のベース
・エミッタ間順方向電圧VBEを差し引いた値まで上昇す
る。所望の出力レベルをVA+Vαとすれば、B1の電位を
VA+Vα+VBEにすればよい。なおNチャネルMISトラン
ジスタ74は、そのゲート73の電圧をVAとしているため、
ゲート88がVA以上に昇圧されたときにオフしてゲート88
より信号線Fへ電流が逆流することを防止する役割を果
す。次に、入力端子Eの電位をVAに立ち上げ、端子B1の
電位を立ち下げると、信号線Fが0V、ゲート87がVAとな
ってバイポーラトランジスタ83がオフしたまま、Nチャ
ネルMISトランジスタ84がオンして出力端子Gは0Vとな
る。このとき、バイポーラトランジスタ83のベース76
は、NチャネルMISトランジスタ77を通して接地される
ため、該バイポーラトランジスタ83の耐圧は高くなり、
B2の高電圧が加わったままの状態でもバイポーラトラン
ジスタ83が破壊される恐れは少ないことは、第6図の場
合と同様である。以上述べたように本適用例によれば、
入力と同様の高出力レベルの信号を発生することが可能
になる。
なお、出力端子Gの電位を引き下げるための回路86とし
ては、必要に応じて第9図の回路を用いてもよく、第9
図の回路とNチャネルMISトランジスタ84とを並列に用
いてもよい。また、電源電圧の変動などによってバイポ
ーラトランジスタ83が一時的に深く飽和する恐れのある
場合は、第6図で示したように、B1とB2の間にダイオー
ドを接続して、B1の電位がB2に対して異常に上昇するこ
とを防止すればよい。
ては、必要に応じて第9図の回路を用いてもよく、第9
図の回路とNチャネルMISトランジスタ84とを並列に用
いてもよい。また、電源電圧の変動などによってバイポ
ーラトランジスタ83が一時的に深く飽和する恐れのある
場合は、第6図で示したように、B1とB2の間にダイオー
ドを接続して、B1の電位がB2に対して異常に上昇するこ
とを防止すればよい。
第10図は、本技術の第4の適用例を示す半導体装置の構
成図である。
成図である。
第7図と第10図の回路上の最も大きな相違点は、第7図
ではバイポーラトランジスタ83のコレクタとベースとが
電気的に分離されているのに対し、第10図では、バイポ
ーラトランジスタ104のコレクタとベースとの間にNチ
ャネルMISトランジスタ103を挿入してB2よりベース電流
とコレクタ電流を供給している点である。
ではバイポーラトランジスタ83のコレクタとベースとが
電気的に分離されているのに対し、第10図では、バイポ
ーラトランジスタ104のコレクタとベースとの間にNチ
ャネルMISトランジスタ103を挿入してB2よりベース電流
とコレクタ電流を供給している点である。
以下、本適用例の動作を説明する。なお、所望の出力レ
ベルをVA+Vαとし、端子B2には、VA+Vα+VBEの電
圧が与えられているものとする。ここでVBEは、バイポ
ーラトランジスタ104のベース・エミッタ間順方向電圧
とする。端子B1が0Vの状態で入力端子Eの電位をVAから
0Vへ立ち下げると、第7図の場合と同様にして、Nチャ
ネルMISトランジスタ103のゲートは、VAよりNチャネル
MISトランジスタ102のしきい電圧を差し引いた電位まで
充電される。このとき、NチャネルMISトランジスタ10
5,108は、オフしているため、端子B2よりバイポーラト
ランジスタ104のベースに電流が流れて、バイポーラト
ランジスタ104がオンし、出力端子Gへ電流が流れて端
子Gの電位は上昇する。バイポーラトランジスタ104の
ベース電位は、NチャネルMISトランジスタ102,103のし
きい電圧を、各々VT102,VT103とすると、VA−VT102−V
T103までしか上昇せず、出力Gの電位はさらにVBE落ち
るので、このままではVA以上の出力レベルを得ることが
できない。そこで、ゲート112が充電された状態で、端
子B1にパルス電圧を印加して、容量100によって、ゲー
ト112の電位をVA+Vα+VBE+VT103以上に昇圧する。
その結果、バイポーラトランジスタ104のベース電位
は、VA+Vα+VBEまで上昇して、出力端子Gの電位は
所望の出力レベルVA+Vαまで達する。本適用例では、
バイポーラトランジスタ104のベース電位は、端子B2と
等しいレベルまでしか上がらないので、端子B2の電位
が、何らかの原因で下がったとしてもバイポーラトラン
ジスタ104が飽和することはない。次に、入力端子Eの
電位を0VからVAに立ち上げると、信号線Fが0Vとなり、
NチャネルMISトランジスタ103と、107がオフし、Pチ
ャネルMISトランジスタ106がオン、NチャネルMISトラ
ンジスタ105がオンするため、バイポーラトランジスタ1
04がオフ、NチャネルMISトランジスタ108がオンして出
力端子Gの電位は0Vとなる。なお、本適用例において
も、必要に応じて出力端子Gを立ち下げる回路113を、
第11図の構成としてもよく、また、第11図の回路を、第
10図のNチャネルMISトランジスタ108を並列に接続して
もよいことは第7図の適用例の場合と同じてある。ま
た、上記の説明においては、端子B2の電位をVA+Vα+
VBEの一定レベルとしたが、ゲート112が充電された後
に、端子B2に0VからVA+Vα+VBEに達するパルス電圧
を与えてもよい。このとき、ゲート112の電位はNチャ
ネルMISトランジスタ103のゲート112と端子B2の間の自
己容量で昇圧されるため、容量100,端子B1は必ずしも必
要としない。
ベルをVA+Vαとし、端子B2には、VA+Vα+VBEの電
圧が与えられているものとする。ここでVBEは、バイポ
ーラトランジスタ104のベース・エミッタ間順方向電圧
とする。端子B1が0Vの状態で入力端子Eの電位をVAから
0Vへ立ち下げると、第7図の場合と同様にして、Nチャ
ネルMISトランジスタ103のゲートは、VAよりNチャネル
MISトランジスタ102のしきい電圧を差し引いた電位まで
充電される。このとき、NチャネルMISトランジスタ10
5,108は、オフしているため、端子B2よりバイポーラト
ランジスタ104のベースに電流が流れて、バイポーラト
ランジスタ104がオンし、出力端子Gへ電流が流れて端
子Gの電位は上昇する。バイポーラトランジスタ104の
ベース電位は、NチャネルMISトランジスタ102,103のし
きい電圧を、各々VT102,VT103とすると、VA−VT102−V
T103までしか上昇せず、出力Gの電位はさらにVBE落ち
るので、このままではVA以上の出力レベルを得ることが
できない。そこで、ゲート112が充電された状態で、端
子B1にパルス電圧を印加して、容量100によって、ゲー
ト112の電位をVA+Vα+VBE+VT103以上に昇圧する。
その結果、バイポーラトランジスタ104のベース電位
は、VA+Vα+VBEまで上昇して、出力端子Gの電位は
所望の出力レベルVA+Vαまで達する。本適用例では、
バイポーラトランジスタ104のベース電位は、端子B2と
等しいレベルまでしか上がらないので、端子B2の電位
が、何らかの原因で下がったとしてもバイポーラトラン
ジスタ104が飽和することはない。次に、入力端子Eの
電位を0VからVAに立ち上げると、信号線Fが0Vとなり、
NチャネルMISトランジスタ103と、107がオフし、Pチ
ャネルMISトランジスタ106がオン、NチャネルMISトラ
ンジスタ105がオンするため、バイポーラトランジスタ1
04がオフ、NチャネルMISトランジスタ108がオンして出
力端子Gの電位は0Vとなる。なお、本適用例において
も、必要に応じて出力端子Gを立ち下げる回路113を、
第11図の構成としてもよく、また、第11図の回路を、第
10図のNチャネルMISトランジスタ108を並列に接続して
もよいことは第7図の適用例の場合と同じてある。ま
た、上記の説明においては、端子B2の電位をVA+Vα+
VBEの一定レベルとしたが、ゲート112が充電された後
に、端子B2に0VからVA+Vα+VBEに達するパルス電圧
を与えてもよい。このとき、ゲート112の電位はNチャ
ネルMISトランジスタ103のゲート112と端子B2の間の自
己容量で昇圧されるため、容量100,端子B1は必ずしも必
要としない。
このように、本適用例では、バイポーラトランジスタと
MISトランジスタを含む回路において、動作の基準とな
る電圧を該回路を制御する前段回路が基準とする電圧と
は異なる値に設定することによって、バイポーラトラン
ジスタの高駆動能力を最大限に活した上で、前段回路の
基準電圧以上の高い出力振幅を持つ半導体装置が実現で
きる。
MISトランジスタを含む回路において、動作の基準とな
る電圧を該回路を制御する前段回路が基準とする電圧と
は異なる値に設定することによって、バイポーラトラン
ジスタの高駆動能力を最大限に活した上で、前段回路の
基準電圧以上の高い出力振幅を持つ半導体装置が実現で
きる。
ところで、これまで説明してきた適用例では、端子B1に
パルス電圧を印加する必要がある。パルス電圧を発生す
る回路は多種あり、その回路構成もよく知られているた
め、ここでは明示しないが、例えば、第9図の電圧波形
に示したようなパルス電圧を発生する回路しては、石
原,宮沢,酒井共著「サイクル時間50nsのスタチック・
コラム・モード付き256K CMOS ダイナミックRAM」、日
経エレクトロニクス,1985年2月11日号,PP243〜263の図
7に示された回路がある。また、これまで示した適用例
において、PチャネルMISトランジスタ(例えば、第3
図の25)のソースが高電位となるものがあるが、Pチャ
ネルMISトランジスタのウェルの電位をソースの電位よ
り高く保ち、ソース,ウェル間に過大な順方向電流の流
れ、いわゆるラッチアップが起こることを防ぐ必要があ
ることはいうまでもない。さらに、以上の適用例におい
ては、NチャネルMISトランジスタのドレイン,ソース
間に高い電圧のかかるもの(例えば、第3図の29)があ
るが、耐圧の点から問題がある場合には、該Nチャネル
MISトランジスタのドレインと、ドレインが接続されて
いる端子の間に、ゲートの電位をVAとしたNチャネルMI
Sトランジスタを直列に挿入することにより上記した耐
圧の点で問題のあるNチャネルMISトランジスタのドレ
イン・ソース間にかかる電圧を低減すればよい。
パルス電圧を印加する必要がある。パルス電圧を発生す
る回路は多種あり、その回路構成もよく知られているた
め、ここでは明示しないが、例えば、第9図の電圧波形
に示したようなパルス電圧を発生する回路しては、石
原,宮沢,酒井共著「サイクル時間50nsのスタチック・
コラム・モード付き256K CMOS ダイナミックRAM」、日
経エレクトロニクス,1985年2月11日号,PP243〜263の図
7に示された回路がある。また、これまで示した適用例
において、PチャネルMISトランジスタ(例えば、第3
図の25)のソースが高電位となるものがあるが、Pチャ
ネルMISトランジスタのウェルの電位をソースの電位よ
り高く保ち、ソース,ウェル間に過大な順方向電流の流
れ、いわゆるラッチアップが起こることを防ぐ必要があ
ることはいうまでもない。さらに、以上の適用例におい
ては、NチャネルMISトランジスタのドレイン,ソース
間に高い電圧のかかるもの(例えば、第3図の29)があ
るが、耐圧の点から問題がある場合には、該Nチャネル
MISトランジスタのドレインと、ドレインが接続されて
いる端子の間に、ゲートの電位をVAとしたNチャネルMI
Sトランジスタを直列に挿入することにより上記した耐
圧の点で問題のあるNチャネルMISトランジスタのドレ
イン・ソース間にかかる電圧を低減すればよい。
本技術には種々の用途が考えられるが、特にダイナミッ
ク型半導体記憶装置のワードドライバとして好適であ
る。何故なら、高速のダイナミック型半導体記憶装置を
実現するためには、選択されたワード線を高速かつ高振
幅に駆動し、信号電圧を大きくしてS/Nを高め、さらに
蓄積電荷を大きくしてソフトエラー耐性を高めることが
必要なためである。以上の事情については、ITOH,K.and
SUNAMI,H.「ハイデンシテイ・ワンデバイス・ダイナミ
ツクモス・メモリセルズ」‘High density one-device
dynamic MOS memory cells',IEEPROC.,vol.130,Pt.I.N
o.3,JUNE 1983,pp127〜135に詳細がある。
ク型半導体記憶装置のワードドライバとして好適であ
る。何故なら、高速のダイナミック型半導体記憶装置を
実現するためには、選択されたワード線を高速かつ高振
幅に駆動し、信号電圧を大きくしてS/Nを高め、さらに
蓄積電荷を大きくしてソフトエラー耐性を高めることが
必要なためである。以上の事情については、ITOH,K.and
SUNAMI,H.「ハイデンシテイ・ワンデバイス・ダイナミ
ツクモス・メモリセルズ」‘High density one-device
dynamic MOS memory cells',IEEPROC.,vol.130,Pt.I.N
o.3,JUNE 1983,pp127〜135に詳細がある。
次に、本技術をダイナミック型半導体記憶装置のワード
ドライバに適用した本発明の実施例を説明する。
ドライバに適用した本発明の実施例を説明する。
第12図はダイナミック型半導体メモリのブロック図であ
り、NビットのメモリセルアレーMCAと周辺回路群が示
されている。
り、NビットのメモリセルアレーMCAと周辺回路群が示
されている。
このメモリセルアレーMCAには、i本のワード線WLとj
本のデータ線DLが交差配列され、ワード線とデータ線の
交点のうちN個にメモリセルMCが配置されている。アド
レスバッファ回路ABX,ABYには各々アドレス入力X0〜Xn,
Y0〜Ymが印加され、その出力が、デコーダ・ドライバ回
路XD,YDに伝達される。これらのデコーダ・ドライバ回
路XD,YDのうち回路XDによりワード線が、回路YDにより
書き込み・読み出し回路RCがそれぞれ駆動され、メモリ
セルアレーMCA内の選択されたメモリセルMCへの情報の
書き込み、あるいは該メモリセルMCからの情報の読み出
しを行う。CCは書き込み・読み出し制御回路で、この回
路CCは、チップセレクト信号CS、書き込み動作制御信号
WE、入力信号DIによって前記アドレスバッファ回路ABX,
ABY,デコーダ・ドライバ回路XD,YD、書き込み・読み出
し回路RC、出力回路OCを制御する。出力回路OCは、書き
込み・読み出し回路RCにより読み出された情報を外部へ
出力するための回路である。
本のデータ線DLが交差配列され、ワード線とデータ線の
交点のうちN個にメモリセルMCが配置されている。アド
レスバッファ回路ABX,ABYには各々アドレス入力X0〜Xn,
Y0〜Ymが印加され、その出力が、デコーダ・ドライバ回
路XD,YDに伝達される。これらのデコーダ・ドライバ回
路XD,YDのうち回路XDによりワード線が、回路YDにより
書き込み・読み出し回路RCがそれぞれ駆動され、メモリ
セルアレーMCA内の選択されたメモリセルMCへの情報の
書き込み、あるいは該メモリセルMCからの情報の読み出
しを行う。CCは書き込み・読み出し制御回路で、この回
路CCは、チップセレクト信号CS、書き込み動作制御信号
WE、入力信号DIによって前記アドレスバッファ回路ABX,
ABY,デコーダ・ドライバ回路XD,YD、書き込み・読み出
し回路RC、出力回路OCを制御する。出力回路OCは、書き
込み・読み出し回路RCにより読み出された情報を外部へ
出力するための回路である。
上記の構成において、前述した本技術をデコーダ・ドラ
イバ回路XDに適用することにより、ワード線WLのレベル
を高速かつ高振幅に駆動させることが可能になり、高速
で安定度の高いダイナミツクメモリが実現できる。
イバ回路XDに適用することにより、ワード線WLのレベル
を高速かつ高振幅に駆動させることが可能になり、高速
で安定度の高いダイナミツクメモリが実現できる。
なお、第12図において、書き込み・読み出し回路RCは、
その一部を、デコーダ・ドライバ回路YDと反対側のメル
リセルアレーMCAの端に配置して、デコーダ・ドライバ
回路YDからの制御信号をメモリセルアレーMCAの上を通
して制御することもできる。また、第12図においては、
X系のアドレス入力X0〜Xnと、Y系のアドレス入力Y0〜
Ymとを別々の入力端子より入力しているが、例えば、19
77 ISSCC「ダイジエスト・オブ・テクニカル・ペーパー
ズ」“Digest of Technical Papers"P.12〜13に述べら
れているように、これらの入力端子を共用とし、時間差
を設けて入力する方式、いわゆる‘アドレスマルチプレ
ックス方式’を採用することもできる。
その一部を、デコーダ・ドライバ回路YDと反対側のメル
リセルアレーMCAの端に配置して、デコーダ・ドライバ
回路YDからの制御信号をメモリセルアレーMCAの上を通
して制御することもできる。また、第12図においては、
X系のアドレス入力X0〜Xnと、Y系のアドレス入力Y0〜
Ymとを別々の入力端子より入力しているが、例えば、19
77 ISSCC「ダイジエスト・オブ・テクニカル・ペーパー
ズ」“Digest of Technical Papers"P.12〜13に述べら
れているように、これらの入力端子を共用とし、時間差
を設けて入力する方式、いわゆる‘アドレスマルチプレ
ックス方式’を採用することもできる。
その場合には、アドレスの取り込みを制御する信号、い
わゆるRAS,CASをチップセレクト信号CSの代わりに用い
て上記書き込み・読み出し制御回路を駆動すればよい。
わゆるRAS,CASをチップセレクト信号CSの代わりに用い
て上記書き込み・読み出し制御回路を駆動すればよい。
第13図は、第12図をさらに具体化した実施例図であり、
メモリセルアレーMCAとデコーダ・ドライバ回路XDの一
部をさらに詳しく示したものである。
メモリセルアレーMCAとデコーダ・ドライバ回路XDの一
部をさらに詳しく示したものである。
第13図においてDEC0,DEC1はデコーダ、WD0,WD1はワード
ドライバで、WL0,WL1はワード線、DL0,▲▼は対
をなすデータ線、MC0,MC1はメモリセルである。なお、E
Qはデータ線を電位的に平衡にするためのイコライザ
ー、SAはセンスアンプである。
ドライバで、WL0,WL1はワード線、DL0,▲▼は対
をなすデータ線、MC0,MC1はメモリセルである。なお、E
Qはデータ線を電位的に平衡にするためのイコライザ
ー、SAはセンスアンプである。
イコライザーEQならびにセンスアンプSAの回路構成につ
いては、1984 ISSCC「ダイジエスト・オブ・テクニカル
・ペーパーズ」“Digest of Technical Papers",P.276
〜277などに詳しいので、ここでは省略する。なお、デ
コーダDEC0,DEC1は、各々端子130,137に印加される電圧
VAを基準として動作し、本発明を応用したワードドライ
バWD0,WD1は、各々端子154,157に印加されるパルス電圧
φX、端子155,158に印加される電圧VH、端子156,159に
印加されるパルス電圧φLを基準として動作する。ここ
で、電圧VHを、バイポーラトランジスタ150等を飽和さ
せない電位とすることは言うまでもない。
いては、1984 ISSCC「ダイジエスト・オブ・テクニカル
・ペーパーズ」“Digest of Technical Papers",P.276
〜277などに詳しいので、ここでは省略する。なお、デ
コーダDEC0,DEC1は、各々端子130,137に印加される電圧
VAを基準として動作し、本発明を応用したワードドライ
バWD0,WD1は、各々端子154,157に印加されるパルス電圧
φX、端子155,158に印加される電圧VH、端子156,159に
印加されるパルス電圧φLを基準として動作する。ここ
で、電圧VHを、バイポーラトランジスタ150等を飽和さ
せない電位とすることは言うまでもない。
ワードドライバWD0,WD1の回路構成は、NチャネルMISト
ランジスタ151,165と並列にNチャネルMISトランジスタ
152,166を設置したことを除けば、第7図の回路Dと同
じである。以下、第14図の電圧波形を用いて、第13図に
おける読み出し動作を説明する。
ランジスタ151,165と並列にNチャネルMISトランジスタ
152,166を設置したことを除けば、第7図の回路Dと同
じである。以下、第14図の電圧波形を用いて、第13図に
おける読み出し動作を説明する。
読み出し動作を始めるにあたり、データ線対DL0,▲
▼を、イコライザーEQによって約1/2VAの等しい電位
とした後、フローティング状態とする。一方、全てのア
ドレスバッファ出力AX0,AX0……AXRを全て0Vとした状態
でプリチャージ信号φPを0VとしてNチャネルMISトラ
ンジスタ148,164のゲートを各々VAより、NチャネルMIS
トランジスタ145,163のしきい電圧を差し引いた電圧に
プリチャージする。ここでは、2つのワードドライバの
み示したが、実際はすべてのワードドライバについて同
時にプリチャージを行う。次に、プリチャージ信号φP
を立ち上げた後、アドレスバッファ出力の肯定,否定の
いずれか一方が立ち上り、それに応じてデコーダDEC中
のNチャネルMISトランジスタの一部がオンして上記プ
リチャージされたMISトランジスタのゲートのうち選択
するワード線に接続されたワードドライバ以外の非選択
ワードドライバのゲートは0Vとなる。ここでは、ワード
線WL0が選択される場合を示しており、NチャネルMISト
ランジスタ148のゲートはプリチャージされたままであ
る。一方、NチャネルMISトランジスタ164のゲートは非
選択であるから0Vになる。また、DEC1の出力は0Vとなる
ので、非選択ワード線WL1は、ワードドライバWD1中のN
チャネルMISトランジスタ165がオンして0Vに固定され
る。次に、ワードラッチ信号φLを立ち下げ、信号φX
を0VからVA+Vα+VBEへ立ち上げると、WD0中のNチャ
ネルMISトランジスタ148のゲートはプリチャージされて
いるため昇圧され、第7図の回路動作と同様にしてワー
ド線WL0の電位は、VA+Vαに立ち上がる。一方、WD1中
のNチャネルMISトランジスタ164のゲートは0Vであるた
め昇圧されず、該NチャネルMISトランジスタ164はオフ
しており、ワード線WL1の電位は0Vのままである。選択
されたワード線WL0の電位が立ち上がると、メモリセルM
C0中のNチャネルMISトランジスタ160がオンし、メモリ
セルMC0よりデータ線DL0へ信号が読み出され、データ線
DL0と、対をなすデータ線▲▼との間に微小な電
位差を生ずる。
▼を、イコライザーEQによって約1/2VAの等しい電位
とした後、フローティング状態とする。一方、全てのア
ドレスバッファ出力AX0,AX0……AXRを全て0Vとした状態
でプリチャージ信号φPを0VとしてNチャネルMISトラ
ンジスタ148,164のゲートを各々VAより、NチャネルMIS
トランジスタ145,163のしきい電圧を差し引いた電圧に
プリチャージする。ここでは、2つのワードドライバの
み示したが、実際はすべてのワードドライバについて同
時にプリチャージを行う。次に、プリチャージ信号φP
を立ち上げた後、アドレスバッファ出力の肯定,否定の
いずれか一方が立ち上り、それに応じてデコーダDEC中
のNチャネルMISトランジスタの一部がオンして上記プ
リチャージされたMISトランジスタのゲートのうち選択
するワード線に接続されたワードドライバ以外の非選択
ワードドライバのゲートは0Vとなる。ここでは、ワード
線WL0が選択される場合を示しており、NチャネルMISト
ランジスタ148のゲートはプリチャージされたままであ
る。一方、NチャネルMISトランジスタ164のゲートは非
選択であるから0Vになる。また、DEC1の出力は0Vとなる
ので、非選択ワード線WL1は、ワードドライバWD1中のN
チャネルMISトランジスタ165がオンして0Vに固定され
る。次に、ワードラッチ信号φLを立ち下げ、信号φX
を0VからVA+Vα+VBEへ立ち上げると、WD0中のNチャ
ネルMISトランジスタ148のゲートはプリチャージされて
いるため昇圧され、第7図の回路動作と同様にしてワー
ド線WL0の電位は、VA+Vαに立ち上がる。一方、WD1中
のNチャネルMISトランジスタ164のゲートは0Vであるた
め昇圧されず、該NチャネルMISトランジスタ164はオフ
しており、ワード線WL1の電位は0Vのままである。選択
されたワード線WL0の電位が立ち上がると、メモリセルM
C0中のNチャネルMISトランジスタ160がオンし、メモリ
セルMC0よりデータ線DL0へ信号が読み出され、データ線
DL0と、対をなすデータ線▲▼との間に微小な電
位差を生ずる。
上記データ線対間の電位差は、センスアンプSAにより増
幅され、メモリセルに情報の再書き込みがなされるとと
もに後段回路へ伝達される。次に、パルス信号φXを0V
に立ち下げ、ラッチ信号φLを立ち上げてワード線WL0
を0Vに立ち下げてからイコライザーEQによりデータ線対
を約1/2VAの等電位にする一方、アドレスバッファ出力
を全て立ち下げてからプリチャージ信号φPを0Vに立ち
下げてプリチャージを行い、次の動作に備える。上記読
み出し動作において、ワードドライバWD0,WD1,・・・・
に、上記適用例に示した回路を適用しているため、選択
されたワード線の電位を高速に、かつ高振幅に立ち上げ
ることができる。その結果、信号電圧ならびにメモリセ
ルの蓄積電圧を大きくすることができ、高速性と高信頼
性が両立できる。なお、第13図において、パルス信号φ
Xを発生する回路としては、先に参照した日経エレクト
ロニクス誌に掲載された回路を用いてもよいし、さらに
高速とするには、例えば第6図の適用例を用いてもよ
い。また、第13図では、ワードドライバ毎にデコーダを
設け、パルス信号φXを全てのワードドライバに共通に
印加したが、必要に応じて複数のワードドライバに共通
に1つのデコーダを設け、デコーダを共有するワードド
ライバのうち1つだけのパルス信号をデコードして印加
するなど、種々の変形が可能なことは勿論である。
幅され、メモリセルに情報の再書き込みがなされるとと
もに後段回路へ伝達される。次に、パルス信号φXを0V
に立ち下げ、ラッチ信号φLを立ち上げてワード線WL0
を0Vに立ち下げてからイコライザーEQによりデータ線対
を約1/2VAの等電位にする一方、アドレスバッファ出力
を全て立ち下げてからプリチャージ信号φPを0Vに立ち
下げてプリチャージを行い、次の動作に備える。上記読
み出し動作において、ワードドライバWD0,WD1,・・・・
に、上記適用例に示した回路を適用しているため、選択
されたワード線の電位を高速に、かつ高振幅に立ち上げ
ることができる。その結果、信号電圧ならびにメモリセ
ルの蓄積電圧を大きくすることができ、高速性と高信頼
性が両立できる。なお、第13図において、パルス信号φ
Xを発生する回路としては、先に参照した日経エレクト
ロニクス誌に掲載された回路を用いてもよいし、さらに
高速とするには、例えば第6図の適用例を用いてもよ
い。また、第13図では、ワードドライバ毎にデコーダを
設け、パルス信号φXを全てのワードドライバに共通に
印加したが、必要に応じて複数のワードドライバに共通
に1つのデコーダを設け、デコーダを共有するワードド
ライバのうち1つだけのパルス信号をデコードして印加
するなど、種々の変形が可能なことは勿論である。
また、ここではデータ線のプリチャージ電圧をVA/2とす
る例を示したが、これに限定されることなく、0〜VAの
範囲で任意に設定することが可能である。
る例を示したが、これに限定されることなく、0〜VAの
範囲で任意に設定することが可能である。
なお、上記読み出し動作においては、非選択ワードドラ
イバ中のバイポーラトランジスタ、例えば、WD1中の168
のベースは、信号φXが0VのときはφXによって、ま
た、信号φXが立ち上がるときには上記バイポーラトラ
ンジスタのベースとVssとの間に挿入されたMISトランジ
スタ、例えばWD1の中の167によって0Vに保たれる。した
がって、上記バイポーラトランジスタの耐圧は、前述し
たようにBVCESで決まるためコレクタを高電圧VHのまま
としても問題ない。
イバ中のバイポーラトランジスタ、例えば、WD1中の168
のベースは、信号φXが0VのときはφXによって、ま
た、信号φXが立ち上がるときには上記バイポーラトラ
ンジスタのベースとVssとの間に挿入されたMISトランジ
スタ、例えばWD1の中の167によって0Vに保たれる。した
がって、上記バイポーラトランジスタの耐圧は、前述し
たようにBVCESで決まるためコレクタを高電圧VHのまま
としても問題ない。
ところで、第13図の構成では、電圧VAを供給する電源と
電圧VHを供給する電源の2つの正電源を必要とする。こ
れらの電源をチップ外部から別々に供給することは勿論
可能であるが、いずれか一方のみを外部から供給し、他
方はこれを基準にしてチップ内部で発生して供給した
り、あるいはいずれもチップ内部で、他の電源を基準に
して発生することも可能である。したがって、第13図ま
たは前述の実施例のうち、2つの正電源を必要とするも
のを1つの外部正電源のもとで、例えば2つの電圧のう
ち、高い方は外部正電源より直接供給し、低い方は、外
部正電源の電圧を特願昭56-168698号、特願昭57-220083
号明細書などに示されているような電圧リミッタ回路に
より低くして供給することも可能である。また、場合に
よっては、必要とする2電源のうち、低い方は外部正電
源より供給して、高い方は、外部正電源の電圧を昇圧す
る回路によって高くして供給してもよい。
電圧VHを供給する電源の2つの正電源を必要とする。こ
れらの電源をチップ外部から別々に供給することは勿論
可能であるが、いずれか一方のみを外部から供給し、他
方はこれを基準にしてチップ内部で発生して供給した
り、あるいはいずれもチップ内部で、他の電源を基準に
して発生することも可能である。したがって、第13図ま
たは前述の実施例のうち、2つの正電源を必要とするも
のを1つの外部正電源のもとで、例えば2つの電圧のう
ち、高い方は外部正電源より直接供給し、低い方は、外
部正電源の電圧を特願昭56-168698号、特願昭57-220083
号明細書などに示されているような電圧リミッタ回路に
より低くして供給することも可能である。また、場合に
よっては、必要とする2電源のうち、低い方は外部正電
源より供給して、高い方は、外部正電源の電圧を昇圧す
る回路によって高くして供給してもよい。
第15図は、本発明に用いる昇圧回路の一実施例図であ
る。
る。
この回路では、電圧VAは外部正電源より供給して、高電
圧VHを発生させる。第15図の回路は、基本的にはいわゆ
るチャージポンプ型の昇圧回路CP1とCP2とを並列に並べ
たものである。チャージポンプ型の昇圧回路の動作原理
は、よく知られているのでここでは省略する。ここで、
ツェナーダイオード192は、端子194の電圧が所望のレベ
ルVHより上がり過ぎた場合に電流をリークさせ、それ以
上の電位上昇を防止するためのものであるが、必要のな
い場合は除去してもよい。また、ツェナーダイオード19
2の替りに、通常のダイオードやMISトランジスタのゲー
トとドレインを接続したMISダイオード回路を順方向に
複数個接続したものを用いてもよい。また、CP1,CP2と
して、MIS容量とMISトランジスタで構成したダイオード
を3段接続した例を示したが、一般的に段数をn、MIS
トランジスタのしきい電圧をVT,φS1〜φS3,φT1〜φT3
のパルス振幅をVAとすると、得られる電圧は約(n+
1)(VA−VT)となり、必要とするVHの値に応じてnの
値を選べばよい。
圧VHを発生させる。第15図の回路は、基本的にはいわゆ
るチャージポンプ型の昇圧回路CP1とCP2とを並列に並べ
たものである。チャージポンプ型の昇圧回路の動作原理
は、よく知られているのでここでは省略する。ここで、
ツェナーダイオード192は、端子194の電圧が所望のレベ
ルVHより上がり過ぎた場合に電流をリークさせ、それ以
上の電位上昇を防止するためのものであるが、必要のな
い場合は除去してもよい。また、ツェナーダイオード19
2の替りに、通常のダイオードやMISトランジスタのゲー
トとドレインを接続したMISダイオード回路を順方向に
複数個接続したものを用いてもよい。また、CP1,CP2と
して、MIS容量とMISトランジスタで構成したダイオード
を3段接続した例を示したが、一般的に段数をn、MIS
トランジスタのしきい電圧をVT,φS1〜φS3,φT1〜φT3
のパルス振幅をVAとすると、得られる電圧は約(n+
1)(VA−VT)となり、必要とするVHの値に応じてnの
値を選べばよい。
この回路を第13図に適用した場合、第15図の端子194よ
り供給しなくてはならない電流は、ワード線が選択され
るときに大きくなる。したがって、ダイナミック型半導
体メモリのアクティブな期間には、大きな供給電流を得
るためにCP1とCP2の両方を動作させ、スタンバイの期間
には、CP1のみを動作させることも可能である。これに
よって、低い消費電力で大きな出力電流を得ることがで
きる。
り供給しなくてはならない電流は、ワード線が選択され
るときに大きくなる。したがって、ダイナミック型半導
体メモリのアクティブな期間には、大きな供給電流を得
るためにCP1とCP2の両方を動作させ、スタンバイの期間
には、CP1のみを動作させることも可能である。これに
よって、低い消費電力で大きな出力電流を得ることがで
きる。
第16図は、第15図のCP1,CP2へ印加するパルスの電圧波
形の一例図である。
形の一例図である。
図においては、tst,すなわちスタンバイの期間にはCP1
のみが動作し、top,すなわちアクティブする期間にはCP
1とCP2の両方が動作する例を示している。CP2の起動時
刻をワード線を選択する時刻と同期させるには、例え
ば、チップセレクト信号CSやRAS信号を利用すればよ
い。また、いわゆるページモードのように、一本のワー
ド線上のメモリセルの情報を連続して読み出すような動
作をさせる場合には、選択したワード線の電位を長時間
高電位に保つ必要がある。この場合には、ワード線電位
が高レベルに達した後も、CAS信号などを利用してCP2を
活性化してもよいことは勿論である。
のみが動作し、top,すなわちアクティブする期間にはCP
1とCP2の両方が動作する例を示している。CP2の起動時
刻をワード線を選択する時刻と同期させるには、例え
ば、チップセレクト信号CSやRAS信号を利用すればよ
い。また、いわゆるページモードのように、一本のワー
ド線上のメモリセルの情報を連続して読み出すような動
作をさせる場合には、選択したワード線の電位を長時間
高電位に保つ必要がある。この場合には、ワード線電位
が高レベルに達した後も、CAS信号などを利用してCP2を
活性化してもよいことは勿論である。
なお、ここではチャージポンプ回路を2つ用いた例を示
したが、さらに多くの回路を用いてもよいことは勿論で
ある。また、ワード線の電位の立ち上げを非常に高速に
行うと、一時的に、第15図の端子194の電位が低下する
ことがある。その場合には、端子194がコレクタに接続
されたバイポーラトランジスタの飽和を防止するため、
端子194の容量を大きくして、電位の低下を小さくする
必要がある。そのためには、VHを供給するためのバイポ
ーラトランジスタのコレクタを、全て端子194に接続す
ることによって、バイポーラトランジスタのコレクタ容
量により端子194の寄生容量を増加させることもでき
る。また、ここでは、φS1とφS3およびφT1とφT3はそ
れぞれ別信号として示したが、場合によっては同一信号
で駆動することもできる。
したが、さらに多くの回路を用いてもよいことは勿論で
ある。また、ワード線の電位の立ち上げを非常に高速に
行うと、一時的に、第15図の端子194の電位が低下する
ことがある。その場合には、端子194がコレクタに接続
されたバイポーラトランジスタの飽和を防止するため、
端子194の容量を大きくして、電位の低下を小さくする
必要がある。そのためには、VHを供給するためのバイポ
ーラトランジスタのコレクタを、全て端子194に接続す
ることによって、バイポーラトランジスタのコレクタ容
量により端子194の寄生容量を増加させることもでき
る。また、ここでは、φS1とφS3およびφT1とφT3はそ
れぞれ別信号として示したが、場合によっては同一信号
で駆動することもできる。
なお、電源電圧の変動により一時的にバイポーラトラン
ジスタが飽和する可能性のある場合には、パルス信号φ
Xを発生する回路の出力端子と、第15図のVH端子194と
の間に、前にも述べたようにダイオードを接続してVHに
対してφXの電位が高いときにそのダイオードがオンす
るようにして飽和を防止すればよい。
ジスタが飽和する可能性のある場合には、パルス信号φ
Xを発生する回路の出力端子と、第15図のVH端子194と
の間に、前にも述べたようにダイオードを接続してVHに
対してφXの電位が高いときにそのダイオードがオンす
るようにして飽和を防止すればよい。
本発明によれば、選択されたワード線に電圧発生手段か
らの高い電圧が印加されるため、選択されたワード線の
電圧を高速にかつ高振幅に立ち上げることができる。ま
た、半導体記憶装置外部からの信号によって一部の電圧
発生回路を不動作状態に制御できるため、必要に応じて
電流供給能力を変えられるとともに大幅な消費電力の低
減を図ることができる。
らの高い電圧が印加されるため、選択されたワード線の
電圧を高速にかつ高振幅に立ち上げることができる。ま
た、半導体記憶装置外部からの信号によって一部の電圧
発生回路を不動作状態に制御できるため、必要に応じて
電流供給能力を変えられるとともに大幅な消費電力の低
減を図ることができる。
第1図は本発明の原理を説明するための半導体装置の概
略構成図、第2図は第1図の前段回路の具体例を示す
図、第3図は本技術の第1の適用例を示す半導体装置の
構成図、第4図は第3図の電圧波形図、第5図は第3図
の回路30の構成例図、第6図は本技術の第2の適用例を
示す半導体装置の構成図、第7図は本技術の第3の適用
例を示す半導体装置の構成図、第8図は第7図の電圧波
形を示す図、第9図は第7図の回路86の構成例図、第10
図は本技術の第4の適用例を示す半導体装置の構成図、
第11図は第10図は回路113の構成例図、第12図は本発明
が適用されるダイナミック型半導体装置の構成例図、第
13図は本発明をワードドライバに適用した場合の一構成
例図、第14図は第13図の電圧波形を示す図、第15図は本
発明に用いるチャージポンプ型昇圧回路、第16図は第15
図の電圧波形を示す図、第17図は第1の従来例図、第18
図は第2の従来例図である。 A:回路Cの動作の基準となる電圧を印加する端子、B1〜
Bn:回路Dの動作の基準となる電圧を印加する端子、C:
回路Dを制御する回路、D:MISトランジスタとバイポー
ラトランジスタを含む回路、E:入力端子、F:信号線、G:
出力端子、VA:回路Cの動作の基準となる電圧、30,86,1
13:出力端子Gの電位を立ち下げる回路、X0〜Xn:Xアド
レス、Y0〜Ym:Yアドレス、MCA:メモリセルアレー、MC,M
C0,MC1:メモリセル、DL,DL0,DL1:データ線、WL,WL0,W
L1:ワード線、ABX,ABY:アドレスバッファ回路、XD,YD:
デコーダ,ドライバ回路、RC:書き込み・読み出し回
路、CC:書き込み・読み出し制御回路、OC:出力回路、D
O:出力、CS:チップセレクト信号、WE:書き込み動作制御
信号、DI:入力、AX0,AXR,AX0:アドレスバッファ出力、D
EC0,DEC1:デコーダ、WD0,WD1:ワードドライバ、SA:セン
スアンプ、EQ:イコライザー、φP:プリチャージ信号、
φL:ラッチ信号、φX:パルス信号、CP1,CP2:チャージポ
ンプ回路、192:ツェナーダイオード、φS1,φS2,φS3:C
P1活性パルス、φT1,φT2,φT3:CP2活性パルス。
略構成図、第2図は第1図の前段回路の具体例を示す
図、第3図は本技術の第1の適用例を示す半導体装置の
構成図、第4図は第3図の電圧波形図、第5図は第3図
の回路30の構成例図、第6図は本技術の第2の適用例を
示す半導体装置の構成図、第7図は本技術の第3の適用
例を示す半導体装置の構成図、第8図は第7図の電圧波
形を示す図、第9図は第7図の回路86の構成例図、第10
図は本技術の第4の適用例を示す半導体装置の構成図、
第11図は第10図は回路113の構成例図、第12図は本発明
が適用されるダイナミック型半導体装置の構成例図、第
13図は本発明をワードドライバに適用した場合の一構成
例図、第14図は第13図の電圧波形を示す図、第15図は本
発明に用いるチャージポンプ型昇圧回路、第16図は第15
図の電圧波形を示す図、第17図は第1の従来例図、第18
図は第2の従来例図である。 A:回路Cの動作の基準となる電圧を印加する端子、B1〜
Bn:回路Dの動作の基準となる電圧を印加する端子、C:
回路Dを制御する回路、D:MISトランジスタとバイポー
ラトランジスタを含む回路、E:入力端子、F:信号線、G:
出力端子、VA:回路Cの動作の基準となる電圧、30,86,1
13:出力端子Gの電位を立ち下げる回路、X0〜Xn:Xアド
レス、Y0〜Ym:Yアドレス、MCA:メモリセルアレー、MC,M
C0,MC1:メモリセル、DL,DL0,DL1:データ線、WL,WL0,W
L1:ワード線、ABX,ABY:アドレスバッファ回路、XD,YD:
デコーダ,ドライバ回路、RC:書き込み・読み出し回
路、CC:書き込み・読み出し制御回路、OC:出力回路、D
O:出力、CS:チップセレクト信号、WE:書き込み動作制御
信号、DI:入力、AX0,AXR,AX0:アドレスバッファ出力、D
EC0,DEC1:デコーダ、WD0,WD1:ワードドライバ、SA:セン
スアンプ、EQ:イコライザー、φP:プリチャージ信号、
φL:ラッチ信号、φX:パルス信号、CP1,CP2:チャージポ
ンプ回路、192:ツェナーダイオード、φS1,φS2,φS3:C
P1活性パルス、φT1,φT2,φT3:CP2活性パルス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 清男 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭58−188388(JP,A) 特開 昭55−59756(JP,A) 特開 昭60−59818(JP,A) 特開 昭59−25424(JP,A)
Claims (9)
- 【請求項1】複数のメモリセルと、該複数のメモリセル
の各メモリセル内のMOSトランジスタのゲートにそれぞ
れ接続される複数のワード線と、該複数のワード線の選
択されたワード線を駆動するワード線駆動回路とを具備
する半導体記憶装置において、 動作電圧が供給され該動作電圧よりも大きい電圧を上記
ワード線駆動回路に供給する電圧発生手段をさらに具備
し、 上記ワード線駆動回路は上記電圧発生手段の出力と選択
されたワード線との間に電流経路を形成することにより
該選択されたワード線に上記動作電圧よりも大きい第1
の電圧を供給し、 上記電圧発生手段は、実質的に上記第1の電圧と略同一
の電圧を出力するとともに第1の電流供給能力を有する
第1の状態と、上記第1の電圧と略同一の電圧を出力す
るとともに上記第1の電流供給能力よりも大きい第2の
電流供給能力を有する第2の状態とを有し、ワード線を
選択する際に上記第2の状態とされることを特徴とする
半導体記憶装置。 - 【請求項2】特許請求の範囲第1項に記載の半導体記憶
装置において、 上記半導体記憶装置の外部から入力される信号に応答し
て、上記電圧発生手段の第1の状態から上記第2の状態
へと切り換えられることを特徴とする半導体記憶装置。 - 【請求項3】特許請求の範囲第2項に記載の半導体記憶
装置において、 上記電圧発生手段は複数の電圧発生回路からなり、 上記複数の電圧発生回路のうちの一部の電圧発生回路は
上記半導体記憶装置外からの信号により、動作/不動作
を接続可能にしたことを特徴とする半導体記憶装置。 - 【請求項4】特許請求の範囲第3項に記載の半導体記憶
装置において、 上記複数の電圧発生回路の各々はチャージポンプ回路か
らなることを特徴とする半導体記憶装置。 - 【請求項5】特許請求の範囲第3項または第4項のいず
れか1項に記載の半導体記憶装置において、 上記複数の電圧発生回路のうちの上記一部の電圧発生回
路は上記半導体記憶装置のスタンバイの期間には不動作
状態に制御されることを特徴とする半導体記憶装置。 - 【請求項6】特許請求の範囲第2項乃至第5項のいずれ
か1項に記載の半導体記憶装置において、 上記半導体記憶装置外からの信号はチップセレクト信
号、CAS信号、若しくはRAS信号であることを特徴とする
半導体記憶装置。 - 【請求項7】特許請求の範囲第1項乃至第6項のいずれ
か1項に記載の半導体記憶装置において、 上記電圧発生手段の出力が所定の電圧以上に大きくなる
ことを防止する電圧上昇防止回路が接続されたことを特
徴とする半導体記憶装置。 - 【請求項8】特許請求の範囲第7項に記載の半導体記憶
装置において、 上記電圧上昇防止回路はダイオード、ツェナーダイオー
ド若しくはMISダイオードからなることを特徴とする半
導体記憶装置。 - 【請求項9】特許請求の範囲第1項乃至第8項のいずれ
か1項に記載の半導体記憶装置において、 上記半導体記憶装置はダイナミック型半導体記憶装置で
あることを特徴とする半導体記憶装置。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60161467A JPH07111825B2 (ja) | 1985-07-22 | 1985-07-22 | 半導体記憶装置 |
EP19910103267 EP0433271A3 (en) | 1985-07-22 | 1986-07-10 | Semiconductor device |
EP86109470A EP0209805B1 (en) | 1985-07-22 | 1986-07-10 | Semiconductor device having bipolar transistor and insulated gate field effect transistor |
DE86109470T DE3688222T2 (de) | 1985-07-22 | 1986-07-10 | Halbleitereinrichtung mit bipolarem transistor und isolierschicht-feldeffekttransistor. |
US06/886,816 US4730132A (en) | 1985-07-22 | 1986-07-18 | Semiconductor device having bipolar transistor and insulated gate field effect transistor with two potential power source |
US07/130,640 US4837462A (en) | 1985-07-22 | 1987-12-09 | Semiconductor decoder circuit having switching means for preventing counterflow |
US07/608,640 US5086238A (en) | 1985-07-22 | 1990-11-05 | Semiconductor supply incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
US09/168,998 US6125075A (en) | 1985-07-22 | 1998-10-09 | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
US09/506,438 US6363029B1 (en) | 1985-07-22 | 2000-02-18 | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
US10/103,827 US6608791B2 (en) | 1985-07-22 | 2002-03-25 | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
US10/441,207 US6970391B2 (en) | 1985-07-22 | 2003-05-20 | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60161467A JPH07111825B2 (ja) | 1985-07-22 | 1985-07-22 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6221323A JPS6221323A (ja) | 1987-01-29 |
JPH07111825B2 true JPH07111825B2 (ja) | 1995-11-29 |
Family
ID=15735650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60161467A Expired - Lifetime JPH07111825B2 (ja) | 1985-07-22 | 1985-07-22 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07111825B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62155207A (ja) * | 1985-12-27 | 1987-07-10 | Lion Corp | 口腔用組成物 |
JPS63208324A (ja) * | 1987-02-24 | 1988-08-29 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPS6447124A (en) * | 1987-08-17 | 1989-02-21 | Nec Corp | Inverter circuit |
JPH0777342B2 (ja) * | 1988-03-29 | 1995-08-16 | 日本電信電話株式会社 | 複合形半導体出力回路 |
JPH02238720A (ja) * | 1989-03-13 | 1990-09-21 | Hitachi Ltd | デコーダ回路 |
JPH02246151A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 抵抗手段と論理回路、入力回路、ヒューズ切断回路、駆動回路、電源回路、静電保護回路及びこれらを含む半導体記憶装置ならびにそのレイアウト方式及びテスト方式 |
GB9007790D0 (en) | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
GB9007791D0 (en) | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
JPH0798985A (ja) * | 1993-09-29 | 1995-04-11 | Nec Corp | 半導体記憶回路 |
JP2720816B2 (ja) * | 1995-03-31 | 1998-03-04 | 日本電気株式会社 | BiMOS集積回路 |
JP3257504B2 (ja) * | 1998-03-30 | 2002-02-18 | 株式会社日立製作所 | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5559756A (en) * | 1978-10-30 | 1980-05-06 | Fujitsu Ltd | Semiconductor device |
JPS58188388A (ja) * | 1982-04-28 | 1983-11-02 | Toshiba Corp | 半導体記憶装置 |
JPS5925424A (ja) * | 1982-08-04 | 1984-02-09 | Hitachi Ltd | ゲ−ト回路 |
JPS59213090A (ja) * | 1983-05-18 | 1984-12-01 | Toshiba Corp | 駆動回路 |
JPS6059818A (ja) * | 1983-09-12 | 1985-04-06 | Hitachi Ltd | 半導体集積回路装置 |
-
1985
- 1985-07-22 JP JP60161467A patent/JPH07111825B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6221323A (ja) | 1987-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4775959A (en) | Semiconductor integrated circuit device having back-bias voltage generator | |
US6377508B1 (en) | Dynamic semiconductor memory device having excellent charge retention characteristics | |
US5828611A (en) | Semiconductor memory device having internal voltage booster circuit coupled to bit line charging/equalizing circuit | |
US8451678B2 (en) | Semiconductor device including internal voltage generation circuit | |
US20040004512A1 (en) | Semiconductor integrated circuit device | |
JPH10135424A (ja) | 半導体集積回路装置 | |
US8300480B2 (en) | Semiconductor device having sense amplifiers supplied with an over-drive voltage in a normal mode and supplied with a step-down voltage in a refresh mode | |
JPH07111825B2 (ja) | 半導体記憶装置 | |
JPH08147974A (ja) | クロッキング回路 | |
JP2680007B2 (ja) | 半導体メモリ | |
KR950014256B1 (ko) | 낮은 전원전압을 사용하는 반도체 메모리장치 | |
JP3935592B2 (ja) | 内部電位発生回路 | |
JPH0814994B2 (ja) | 半導体記憶装置 | |
US5764565A (en) | Static type semiconductor memory device with two word lines for one row | |
JP3358248B2 (ja) | ダイナミックram | |
JP2753218B2 (ja) | 半導体記憶装置 | |
US5555206A (en) | Semiconductor memory device | |
US5777934A (en) | Semiconductor memory device with variable plate voltage generator | |
JP3805987B2 (ja) | 半導体記憶装置 | |
US6055192A (en) | Dynamic random access memory word line boost technique employing a boost-on-writes policy | |
JPH10283780A (ja) | 半導体集積回路装置 | |
JP2783254B2 (ja) | 半導体記憶装置 | |
JP2639473B2 (ja) | 半導体記憶装置 | |
JP2669390B2 (ja) | 半導体記憶装置 | |
JP2986939B2 (ja) | ダイナミックram |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |