JPH07107775B2 - マルチトラツク形デイジタル磁気記録再生装置 - Google Patents
マルチトラツク形デイジタル磁気記録再生装置Info
- Publication number
- JPH07107775B2 JPH07107775B2 JP11317986A JP11317986A JPH07107775B2 JP H07107775 B2 JPH07107775 B2 JP H07107775B2 JP 11317986 A JP11317986 A JP 11317986A JP 11317986 A JP11317986 A JP 11317986A JP H07107775 B2 JPH07107775 B2 JP H07107775B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- track
- bit
- clock
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ディジタル磁気記録再生方式、特に複数のト
ラックを有し、NビットのデータをMビットの符号語に
変換する符号変調方式のマルチトラック形ディジタル磁
気記録再生装置において、復調に必要な符号同期信号
(以下シンボルクロックと呼ぶ)及びフレーム同期信号
を発生させる再生クロック信号発生回路及び復調回路の
回路構成に関するものである。
ラックを有し、NビットのデータをMビットの符号語に
変換する符号変調方式のマルチトラック形ディジタル磁
気記録再生装置において、復調に必要な符号同期信号
(以下シンボルクロックと呼ぶ)及びフレーム同期信号
を発生させる再生クロック信号発生回路及び復調回路の
回路構成に関するものである。
〈従来の技術〉 近年、音声等のアナログ信号をディジタル信号に変換
し、さらに所定の変調方式で変調して、セルフクロック
可能なディジタル信号を生成し、これを磁気テープ等の
磁気記録媒体に記録し、また再生する装置が開発されて
いる。アナログ信号をディジタル信号に変換した場合、
ディジタル磁気記録再生装置は、従来のアナログ磁気記
録再生装置に比べて非常に広い周波数帯域を必要とす
る。マルチトラック形ディジタル磁気記録再生装置は、
ディジタル信号を複数のトラックに分配して1トラック
当りの記録密度を低減するように配慮したものである。
し、さらに所定の変調方式で変調して、セルフクロック
可能なディジタル信号を生成し、これを磁気テープ等の
磁気記録媒体に記録し、また再生する装置が開発されて
いる。アナログ信号をディジタル信号に変換した場合、
ディジタル磁気記録再生装置は、従来のアナログ磁気記
録再生装置に比べて非常に広い周波数帯域を必要とす
る。マルチトラック形ディジタル磁気記録再生装置は、
ディジタル信号を複数のトラックに分配して1トラック
当りの記録密度を低減するように配慮したものである。
第6図は従来のnトラックのディジタル磁気記録再生装
置の再生側の概略構成を示すブロック図である。
置の再生側の概略構成を示すブロック図である。
第6図において、定電流源31より磁気抵抗効果型素子32
に一定電流を流し、磁気抵抗変化による電圧信号を得
る。コンデンサ33は、定電流源31の直流電流が増幅回路
35側に流入するのを阻止するDCカットコンデンサであ
り、また抵抗34と組合わせてハイパスフィルタを構成し
ている。そして、増幅回路35により必要なレベルまで増
幅して、増幅された信号を得る。その後、等化器36で再
生信号特性は等化され、クロック同期によりデータと位
相同期され、デコーダ38でフレーム同期により復調再生
され、バッファメモリ40に入り、各トラックからの信号
をマルチプレクサ41によりマルチプレックスし、ディジ
タル信号処理回路42に入力され、誤り訂正等の信号処理
を行ない、そしてD/A変換器43によってアナログ信号に
変換し、アナログオーディオ信号として出力する。
に一定電流を流し、磁気抵抗変化による電圧信号を得
る。コンデンサ33は、定電流源31の直流電流が増幅回路
35側に流入するのを阻止するDCカットコンデンサであ
り、また抵抗34と組合わせてハイパスフィルタを構成し
ている。そして、増幅回路35により必要なレベルまで増
幅して、増幅された信号を得る。その後、等化器36で再
生信号特性は等化され、クロック同期によりデータと位
相同期され、デコーダ38でフレーム同期により復調再生
され、バッファメモリ40に入り、各トラックからの信号
をマルチプレクサ41によりマルチプレックスし、ディジ
タル信号処理回路42に入力され、誤り訂正等の信号処理
を行ない、そしてD/A変換器43によってアナログ信号に
変換し、アナログオーディオ信号として出力する。
なお、第6図において各ブロックの要素に付された符号
のうちの1〜nは各トラックに対応して付されたもので
ある。
のうちの1〜nは各トラックに対応して付されたもので
ある。
しかしながらこのように構成されたマルチトラック形デ
ィジタル磁気記録再生装置では、トラック数nが増すと
上記再生回路がn個必要となり、回路構成が非常に大き
くなる。このような複数トラックの再生系として極力回
路規模を減じるため、従来より、第7図に示すような時
分割処理を含むディジタル再生系が提案されている。
ィジタル磁気記録再生装置では、トラック数nが増すと
上記再生回路がn個必要となり、回路構成が非常に大き
くなる。このような複数トラックの再生系として極力回
路規模を減じるため、従来より、第7図に示すような時
分割処理を含むディジタル再生系が提案されている。
第7図において、増幅回路35までの回路がnトラックの
数だけ設けられ、各トラックから再生,増幅された再生
信号が、アナログマルチプレクサ44に入力され、これを
時分割的に順次選択して出力する。すなわち、アナログ
マルチプレクサ44以降の回路は各トラック間にて共有に
使用されることとなる。
数だけ設けられ、各トラックから再生,増幅された再生
信号が、アナログマルチプレクサ44に入力され、これを
時分割的に順次選択して出力する。すなわち、アナログ
マルチプレクサ44以降の回路は各トラック間にて共有に
使用されることとなる。
アナログマルチプレクサ44で順次選択された再生信号
は、A/D変換器45によりディジタル信号に変換され、デ
ィジタル波形等化回路46において、ディジタル的に再生
信号の歪、波形干渉を軽減するための波形等化を行な
う。波形等化されたディジタル信号はディジタルPLL回
路47及び復調回路48に入力され、再生クロック及び再生
データを抽出する。なお、ディジタルPLL回路47は、例
えば特開昭59-92410号公報等に詳しく述べられており、
説明を省略する。こうして得られたトラック毎の再生デ
ータは、ディジタル信号処理回路42に入力され、誤り訂
正等の信号処理を行ない、その後D/A変換器43によって
アナログ信号に変換し、アナログオーディオ信号として
出力する。
は、A/D変換器45によりディジタル信号に変換され、デ
ィジタル波形等化回路46において、ディジタル的に再生
信号の歪、波形干渉を軽減するための波形等化を行な
う。波形等化されたディジタル信号はディジタルPLL回
路47及び復調回路48に入力され、再生クロック及び再生
データを抽出する。なお、ディジタルPLL回路47は、例
えば特開昭59-92410号公報等に詳しく述べられており、
説明を省略する。こうして得られたトラック毎の再生デ
ータは、ディジタル信号処理回路42に入力され、誤り訂
正等の信号処理を行ない、その後D/A変換器43によって
アナログ信号に変換し、アナログオーディオ信号として
出力する。
しかし、上記第7図に示した従来の構成にあっても、復
調回路48の構成として、複数の各トラックに対応して、
それぞれシンボルクロック及びフレーム同期信号を発生
するためのカウンタを複数設ける必要があり、回路構成
が大規模になる問題点があった。
調回路48の構成として、複数の各トラックに対応して、
それぞれシンボルクロック及びフレーム同期信号を発生
するためのカウンタを複数設ける必要があり、回路構成
が大規模になる問題点があった。
上記の問題点を解決するため、本発明者は先に複数のト
ラックを有し、NビットのデータをMビットの符号語に
変換する符号変調方式のマルチトラック形ディジタル磁
気記録再生装置において、復調に必要なシンボルクロッ
ク及びフレーム同期信号を簡単な回路構成で得るように
した再生クロック発生装置を特願昭60-266683号「再生
クロック発生装置」として提案している。
ラックを有し、NビットのデータをMビットの符号語に
変換する符号変調方式のマルチトラック形ディジタル磁
気記録再生装置において、復調に必要なシンボルクロッ
ク及びフレーム同期信号を簡単な回路構成で得るように
した再生クロック発生装置を特願昭60-266683号「再生
クロック発生装置」として提案している。
本発明者が先に提案した再生クロック発生装置は、一定
のブロックに分割してそのブロックごとに同期パターン
を付加するようなフォーマットを有し、Nビットのデー
タをMビットの符号語に変換して伝送する符号変調方式
を用いたディジタル信号を有限の複数トラックに記録し
たマルチトラック形ディジタル磁気記録再生装置におい
て、各トラックに対応して設けられた第1のラッチ手段
と、この第1のラッチ手段の記憶内容を各トラック信号
に応答して変化せしめる第1の加算手段と、上記の第1
のラッチ手段の記憶内容に応答して符号同期信号を出力
する手段と、各トラックに対応して設けられた第2のラ
ッチ手段と、この第2のラッチ手段の記憶内容を上記の
符号同期信号に応答して変化せしめる第2の加算手段
と、上記の第2のラッチ手段の記憶内容にもとずいて、
フレーム同期信号を発生する手段とを備えるように構成
したものであり、このような構成により、各トラックに
対応して設けられた第1のラッチ手段の記憶内容は対応
するトラック信号に応じて第1の加算手段によって“+
1"加算され、またこの第1のラッチ手段の記憶内容が所
定の値になったか否かが判定され、所定の値になったこ
とに応じて符号同期信号(シンボルクロック)が出力さ
れる。また各トラックに対応して設けられた第2のラッ
チ手段の記憶内容は対応する符号同期信号に応じて第2
の加算手段によって“+1"加算され、またこの第2のラ
ッチ手段の記憶内容にもとずいてフレーム同期信号が出
力される。
のブロックに分割してそのブロックごとに同期パターン
を付加するようなフォーマットを有し、Nビットのデー
タをMビットの符号語に変換して伝送する符号変調方式
を用いたディジタル信号を有限の複数トラックに記録し
たマルチトラック形ディジタル磁気記録再生装置におい
て、各トラックに対応して設けられた第1のラッチ手段
と、この第1のラッチ手段の記憶内容を各トラック信号
に応答して変化せしめる第1の加算手段と、上記の第1
のラッチ手段の記憶内容に応答して符号同期信号を出力
する手段と、各トラックに対応して設けられた第2のラ
ッチ手段と、この第2のラッチ手段の記憶内容を上記の
符号同期信号に応答して変化せしめる第2の加算手段
と、上記の第2のラッチ手段の記憶内容にもとずいて、
フレーム同期信号を発生する手段とを備えるように構成
したものであり、このような構成により、各トラックに
対応して設けられた第1のラッチ手段の記憶内容は対応
するトラック信号に応じて第1の加算手段によって“+
1"加算され、またこの第1のラッチ手段の記憶内容が所
定の値になったか否かが判定され、所定の値になったこ
とに応じて符号同期信号(シンボルクロック)が出力さ
れる。また各トラックに対応して設けられた第2のラッ
チ手段の記憶内容は対応する符号同期信号に応じて第2
の加算手段によって“+1"加算され、またこの第2のラ
ッチ手段の記憶内容にもとずいてフレーム同期信号が出
力される。
以下、図面を参照して本発明者が先に提案した装置の詳
細を説明する。
細を説明する。
第4図は本発明者が先に提案した装置の要部詳細回路を
示すブロック図である。
示すブロック図である。
第5図は本発明者が先に提案した装置及び後述する本発
明の実施されるマルチトラック形ディジタル磁気記録装
置で使用する磁気テープ上に記録する記録フォーマット
の例を示したものであり、ディジタル信号を一定のデー
タ毎に並列に分割して複数のトラックを構成し、各チャ
ンネルデータに同期パターン(以下SYNCと呼ぶ)を付加
して記録し、またSYNCからSYNCまで(以下フレームと呼
ぶ)はSYNC,データ,及び誤り訂正のためのパリティで
構成されており、データは前述したNビットのデータを
Mビットの符号語に変換されたものでMビットの符号語
を以下ではシンボルと呼ぶ。したがって本例ではトラッ
ク数20トラック,1フレーム30シンボルで構成した例を示
したものである。
明の実施されるマルチトラック形ディジタル磁気記録装
置で使用する磁気テープ上に記録する記録フォーマット
の例を示したものであり、ディジタル信号を一定のデー
タ毎に並列に分割して複数のトラックを構成し、各チャ
ンネルデータに同期パターン(以下SYNCと呼ぶ)を付加
して記録し、またSYNCからSYNCまで(以下フレームと呼
ぶ)はSYNC,データ,及び誤り訂正のためのパリティで
構成されており、データは前述したNビットのデータを
Mビットの符号語に変換されたものでMビットの符号語
を以下ではシンボルと呼ぶ。したがって本例ではトラッ
ク数20トラック,1フレーム30シンボルで構成した例を示
したものである。
先の第7図に示した本発明者が先に提案した装置の適用
される時分割処理による再生回路においてディジタルPL
L回路47は前述のように時分割処理をしているため、こ
のディジタルPLL回路47からの出力データとしては1ビ
ットごとにデータとトラックナンバーが出力される。
される時分割処理による再生回路においてディジタルPL
L回路47は前述のように時分割処理をしているため、こ
のディジタルPLL回路47からの出力データとしては1ビ
ットごとにデータとトラックナンバーが出力される。
ディジタルPLL回路47から出力される時分割処理された
クロックa,データb,トラックナンバーc(kビット)は
それぞれ第4図における端子CK,DATA及びTRUCK NO.に入
力される。トラックナンバーcは本例ではk=5ビット
で例えばトラックナンバー1,2,3,4〜20を“00000",“00
001",“00010",“00011",〜“10011"と表わす。このト
ラックナンバーによってディジタルPLL回路47から送ら
れてくるデータを各トラックごとに分配する。マルチプ
レクサ(MPX)21(21-1〜21-n)はクロックa及びトラ
ックナンバーcを入力してデータbを各トラックごとに
分配するためのクロックd(d-1〜d-n)を出力し、デー
タbはクロックdによって各トラックのMビットシフト
レジスタ22(22-1〜22-n)に各トラック毎に分配して入
力される。Mビットシフトレジスタ22(22-1〜22-n)の
出力e(e-1〜e-n)は、各トラックに分配してMビット
シフトレジスタ22に入力されたデータをMビットパラレ
ルで出力したもので、同期パターン(SYNC)の検出器25
とデコーダ30に出力される。
クロックa,データb,トラックナンバーc(kビット)は
それぞれ第4図における端子CK,DATA及びTRUCK NO.に入
力される。トラックナンバーcは本例ではk=5ビット
で例えばトラックナンバー1,2,3,4〜20を“00000",“00
001",“00010",“00011",〜“10011"と表わす。このト
ラックナンバーによってディジタルPLL回路47から送ら
れてくるデータを各トラックごとに分配する。マルチプ
レクサ(MPX)21(21-1〜21-n)はクロックa及びトラ
ックナンバーcを入力してデータbを各トラックごとに
分配するためのクロックd(d-1〜d-n)を出力し、デー
タbはクロックdによって各トラックのMビットシフト
レジスタ22(22-1〜22-n)に各トラック毎に分配して入
力される。Mビットシフトレジスタ22(22-1〜22-n)の
出力e(e-1〜e-n)は、各トラックに分配してMビット
シフトレジスタ22に入力されたデータをMビットパラレ
ルで出力したもので、同期パターン(SYNC)の検出器25
とデコーダ30に出力される。
SYNC検出器25は第5図に示したフォーマットの同期パタ
ーン(SYNC)を検出するもので、SYNCを検出するとSYNC
検出器25よりSYNC検出信号fが出力される。これは後述
するシンボルクロック発生器23(23-1〜23-n),フレー
ムカウンター発生器24(24-1〜24-n)のクリア信号とな
る。シンボルクロック発生器23(23-1〜23-n)はLビッ
トのラッチとトライステイトで構成している。Lビット
はMビット符号語と関連して、例えばM=10ビットであ
ればL=4ビットでよい。信号の流れをMPX21-1により
分配された信号について説明するとシンボルクロック発
生器23-1は、各トラックに分配されたクロックd-1によ
り制御され、Lビットのデータを出力し、出力されたL
ビットのデータhは加算器26をへて“+1"に加算され、
再びシンボルクロック発生器23-1に入力される。このと
きSYNC検出器25によりSYNCが検出されて、SYNC検出器25
よりSYNC検出信号fが出力されると、加算器26はクリア
され加算器26の出力gは“0000"となりシンボルクロッ
ク発生器23-1に“0000"がラッチされる。
ーン(SYNC)を検出するもので、SYNCを検出するとSYNC
検出器25よりSYNC検出信号fが出力される。これは後述
するシンボルクロック発生器23(23-1〜23-n),フレー
ムカウンター発生器24(24-1〜24-n)のクリア信号とな
る。シンボルクロック発生器23(23-1〜23-n)はLビッ
トのラッチとトライステイトで構成している。Lビット
はMビット符号語と関連して、例えばM=10ビットであ
ればL=4ビットでよい。信号の流れをMPX21-1により
分配された信号について説明するとシンボルクロック発
生器23-1は、各トラックに分配されたクロックd-1によ
り制御され、Lビットのデータを出力し、出力されたL
ビットのデータhは加算器26をへて“+1"に加算され、
再びシンボルクロック発生器23-1に入力される。このと
きSYNC検出器25によりSYNCが検出されて、SYNC検出器25
よりSYNC検出信号fが出力されると、加算器26はクリア
され加算器26の出力gは“0000"となりシンボルクロッ
ク発生器23-1に“0000"がラッチされる。
次にMビットシフトレジスタ22-1にデータbが入ると、
シンボルクロック発生器23-1の出力hは“0000"であ
り、この値に加算器26で“+1"され、この出力gは“00
01"となり再び、シンボルクロック発生器23-1にラッチ
される。Mビットシフトレジスタ22-1にデータが入るた
びに、順次加算され、例えばM=10ビットであれば信号
hが“1001"となるまで加算される。信号hが“1001"と
なるとシンボルクロックの検出回路28が“1001"を検出
してシンボルクロックkを出力する。このシンボルクロ
ックkの出力は、加算器26,加算器27,及び次段ディジタ
ル信号処理回路(第7図42)へ出力される。シンボルク
ロックkは加算器26にクリア信号として与えられ、加算
器26の出力であるgは再び“0000"となる。またシンボ
ルクロックkは、Mビットシフトレジスタ22-1のMビッ
トデータ出力e-1がデコーダ30をへてNビットデータに
復調された復調データ1をラッチするクロックとなる。
シンボルクロック発生器23-1の出力hは“0000"であ
り、この値に加算器26で“+1"され、この出力gは“00
01"となり再び、シンボルクロック発生器23-1にラッチ
される。Mビットシフトレジスタ22-1にデータが入るた
びに、順次加算され、例えばM=10ビットであれば信号
hが“1001"となるまで加算される。信号hが“1001"と
なるとシンボルクロックの検出回路28が“1001"を検出
してシンボルクロックkを出力する。このシンボルクロ
ックkの出力は、加算器26,加算器27,及び次段ディジタ
ル信号処理回路(第7図42)へ出力される。シンボルク
ロックkは加算器26にクリア信号として与えられ、加算
器26の出力であるgは再び“0000"となる。またシンボ
ルクロックkは、Mビットシフトレジスタ22-1のMビッ
トデータ出力e-1がデコーダ30をへてNビットデータに
復調された復調データ1をラッチするクロックとなる。
フレームカウンター発生器24-1はQビットのラッチとト
ライステイトで構成されている。Qビットは本例のよう
に1フレーム30シンボルとするとQ=5ビットで例えば
フレームナンバー0,1,2,…,29を“00000",“00001",“0
0010",…,“11101"で表わす。フレームカウンター発生
器24-1は、シンボルクロック発生器23-1と同様、クロッ
クd-1により制御されている。
ライステイトで構成されている。Qビットは本例のよう
に1フレーム30シンボルとするとQ=5ビットで例えば
フレームナンバー0,1,2,…,29を“00000",“00001",“0
0010",…,“11101"で表わす。フレームカウンター発生
器24-1は、シンボルクロック発生器23-1と同様、クロッ
クd-1により制御されている。
加算器27は加算器26と同様にSYNCがSYNC検出器25により
検出され、SYNC検出信号fが出力されるとクリアされ、
加算器27出力iは“00000"となり、フレームカウンター
発生器24-1にラッチされる。次にMビットシフトレジス
タ22-1にデータが入ると、フレームカウンター発生器24
-1の出力jは“00000"が出力されて、加算器27へ入る。
加算器27は、シンボルクロック検出回路28がシンボルク
ロックkを出力した時のみ“+1"を加算するように構成
されており、それ以外は加算しない。すなわち1シンボ
ルごとに加算,動作を行なう。したがって上記の時、加
算器27の出力iは“00000"がフレームカウンター発生器
24-1にラッチされる。このようにして、順次Mビットシ
フトレジスタ22-1にデータが入り、シンボルクロックk
が検出されるまで加算器27の出力iは“00000"で、シン
ボルクロックkが検出されると加算器27で“+1"加算さ
れ、出力iは“00001"となる。以降シンボルクロックk
が検出されるごとに加算器27は加算し、フレームカウン
ター発生器24-1の出力jは、本例では、“11101"まで増
加する。フレームカウンター検出回路29が“11101"を検
出するとフレームカウンター検出回路29より出力nが出
力され、加算器27はクリアーされ出力iは“00000"とな
る。
検出され、SYNC検出信号fが出力されるとクリアされ、
加算器27出力iは“00000"となり、フレームカウンター
発生器24-1にラッチされる。次にMビットシフトレジス
タ22-1にデータが入ると、フレームカウンター発生器24
-1の出力jは“00000"が出力されて、加算器27へ入る。
加算器27は、シンボルクロック検出回路28がシンボルク
ロックkを出力した時のみ“+1"を加算するように構成
されており、それ以外は加算しない。すなわち1シンボ
ルごとに加算,動作を行なう。したがって上記の時、加
算器27の出力iは“00000"がフレームカウンター発生器
24-1にラッチされる。このようにして、順次Mビットシ
フトレジスタ22-1にデータが入り、シンボルクロックk
が検出されるまで加算器27の出力iは“00000"で、シン
ボルクロックkが検出されると加算器27で“+1"加算さ
れ、出力iは“00001"となる。以降シンボルクロックk
が検出されるごとに加算器27は加算し、フレームカウン
ター発生器24-1の出力jは、本例では、“11101"まで増
加する。フレームカウンター検出回路29が“11101"を検
出するとフレームカウンター検出回路29より出力nが出
力され、加算器27はクリアーされ出力iは“00000"とな
る。
また前述したシンボルクロックkにより加算器27の出力
であるフレームカウンタi及びトラックナンバーをラッ
チすると、次段ディジタル信号処理回路へは、復調され
た復調データ1とトラックナンバーc及びフレームカウ
ンタiを送ることができる。
であるフレームカウンタi及びトラックナンバーをラッ
チすると、次段ディジタル信号処理回路へは、復調され
た復調データ1とトラックナンバーc及びフレームカウ
ンタiを送ることができる。
なお、以上の説明はMPX21-1により分配された信号につ
いて説明したが、MPX21-2〜nについても同様である。
いて説明したが、MPX21-2〜nについても同様である。
〈発明が解決しようとする問題点〉 本発明者が先に提案した上記した装置によれば、複数の
トラックを有し、NビットのデータをMビットの符号語
に変換する符号変換方式のマルチトラック形ディジタル
磁気記録再生装置において、復調に必要なシンボルクロ
ック及びフレーム同期信号を簡単な回路構成で得ること
が出来る。
トラックを有し、NビットのデータをMビットの符号語
に変換する符号変換方式のマルチトラック形ディジタル
磁気記録再生装置において、復調に必要なシンボルクロ
ック及びフレーム同期信号を簡単な回路構成で得ること
が出来る。
しかし、Mビットシフトレジスタ22-1〜nと同期パター
ン(SYNC)検出器25及びデコーダ30間の接続配線におい
て、Mビットシフトレジスタ22-1〜nからMビットのバ
スラインを導出する必要があり、またバスラインとする
関係から各Mビットシフトレジスタ22-1〜nはトライス
テイトあるいはそれに順ずる機能を有するように構成す
る必要がある。また、同様にシンボルクロック発生器23
-1〜nと加算器26の接続配線及び、フレームカウンター
発生器24-1〜nと加算器27の接続配線において、それぞ
れLビット及びQビットのバスラインが必要となってい
る。このような多くのバスラインは、回路をLSI化する
際にチップ面積が増大することになり好ましくない。
ン(SYNC)検出器25及びデコーダ30間の接続配線におい
て、Mビットシフトレジスタ22-1〜nからMビットのバ
スラインを導出する必要があり、またバスラインとする
関係から各Mビットシフトレジスタ22-1〜nはトライス
テイトあるいはそれに順ずる機能を有するように構成す
る必要がある。また、同様にシンボルクロック発生器23
-1〜nと加算器26の接続配線及び、フレームカウンター
発生器24-1〜nと加算器27の接続配線において、それぞ
れLビット及びQビットのバスラインが必要となってい
る。このような多くのバスラインは、回路をLSI化する
際にチップ面積が増大することになり好ましくない。
本発明は、上記の点に鑑みて創案されたものであり、複
数のトラックを有し、NビットのデータをMビットの符
号語に変換する符号変調方式のマルチトラック形ディジ
タル磁気記録再生装置において、復調に必要なシンボル
クロック及びフレーム同期信号を簡単な回路構成及び回
路接続で得るようにした再生クロック発生手段を備える
と共に、各トラックのMビットのレジスタと復調器及び
同期パターン(SYNC)検出器との接続を簡単にした構成
の復調再生手段を備えたマルチトラック形ディジタル磁
気記録再生装置を提供することを目的としている。
数のトラックを有し、NビットのデータをMビットの符
号語に変換する符号変調方式のマルチトラック形ディジ
タル磁気記録再生装置において、復調に必要なシンボル
クロック及びフレーム同期信号を簡単な回路構成及び回
路接続で得るようにした再生クロック発生手段を備える
と共に、各トラックのMビットのレジスタと復調器及び
同期パターン(SYNC)検出器との接続を簡単にした構成
の復調再生手段を備えたマルチトラック形ディジタル磁
気記録再生装置を提供することを目的としている。
〈問題点を解決するための手段〉 上記の目的を達成するため、本発明は一定のブロックに
分割してそのブロックごとに同期パターンを付加するよ
うなフォーマットを有し、NビットのデータをMビット
の符号語に変換して伝送する符号変調方式を用いたディ
ジタル信号を有限の複数トラックに記録したマルチトラ
ック形ディジタル磁気記録再生装置において、時分割処
理された再生符号の復調再生を行なう手段と、各トラッ
クに対応して設けられた第1のラッチ手段、この第1の
ラッチ手段の記憶内容を各トラック信号に応答して変化
せしめる第1の加算手段、上記の第1のラッチ手段の記
憶内容に応答して符号同期信号を出力する手段、各トラ
ックに対応して設けられた第2のラッチ手段、この第2
のラッチ手段の記憶内容を上記の符号同期信号に応答し
て変化せしめる第2の加算手段、上記の第2のラッチ手
段の記憶内容にもとずいて、フレーム同期信号を発生す
る手段からなる再生クロック発生手段とを有し、上記の
第1のラッチ手段と第1の加算手段とをリング状の回路
構成とすると共に、上記の第2のラッチ手段を第2の加
算手段とをリング状の回路構成とするように成してい
る。
分割してそのブロックごとに同期パターンを付加するよ
うなフォーマットを有し、NビットのデータをMビット
の符号語に変換して伝送する符号変調方式を用いたディ
ジタル信号を有限の複数トラックに記録したマルチトラ
ック形ディジタル磁気記録再生装置において、時分割処
理された再生符号の復調再生を行なう手段と、各トラッ
クに対応して設けられた第1のラッチ手段、この第1の
ラッチ手段の記憶内容を各トラック信号に応答して変化
せしめる第1の加算手段、上記の第1のラッチ手段の記
憶内容に応答して符号同期信号を出力する手段、各トラ
ックに対応して設けられた第2のラッチ手段、この第2
のラッチ手段の記憶内容を上記の符号同期信号に応答し
て変化せしめる第2の加算手段、上記の第2のラッチ手
段の記憶内容にもとずいて、フレーム同期信号を発生す
る手段からなる再生クロック発生手段とを有し、上記の
第1のラッチ手段と第1の加算手段とをリング状の回路
構成とすると共に、上記の第2のラッチ手段を第2の加
算手段とをリング状の回路構成とするように成してい
る。
また、本発明の実施態様として、復調再生を行なう手段
を、各トラック数に応じたMビットのレジスタとマルチ
プレッサをリング状の回路構成となすように構成してい
る。
を、各トラック数に応じたMビットのレジスタとマルチ
プレッサをリング状の回路構成となすように構成してい
る。
〈作用〉 上記のような構成により、第1のラッチ手段と第1の加
算器の配線及び第2のラッチ手段と第2の加算器の配線
が減少することになる。
算器の配線及び第2のラッチ手段と第2の加算器の配線
が減少することになる。
〈実施例〉 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第1図は、本発明の一実施例の要部詳細回路の構成を示
すブロック図である。
すブロック図である。
第1図において、1-1〜1-nはMビットのデータラッチ手
段、2はマルチプレクサ(MPX)、3-1〜3-nはシンボル
クロック発生手段、4は加算器、5はシンボルクロック
検出器、6-1〜6-nはフレームカウンター発生手段、7は
加算器、8はフレームカウンター検出器、9はトラック
ナンバーカウンター、10はデコーダ、11は同期パターン
(SYNC)検出器であり、 上記Mビットデータラッチ手段1-2,1-3,1-4,…1-n,1-1
とマルチフレクサ(MPX)2、シンボルクロック発生手
段3-2,3-3,3-4,…3-n,3-1と加算器4及びフレームカウ
ンター発生手段6-2,6-3,6-4,…6-n,6-1と加算器7はそ
れぞれリング状に接続されている。
段、2はマルチプレクサ(MPX)、3-1〜3-nはシンボル
クロック発生手段、4は加算器、5はシンボルクロック
検出器、6-1〜6-nはフレームカウンター発生手段、7は
加算器、8はフレームカウンター検出器、9はトラック
ナンバーカウンター、10はデコーダ、11は同期パターン
(SYNC)検出器であり、 上記Mビットデータラッチ手段1-2,1-3,1-4,…1-n,1-1
とマルチフレクサ(MPX)2、シンボルクロック発生手
段3-2,3-3,3-4,…3-n,3-1と加算器4及びフレームカウ
ンター発生手段6-2,6-3,6-4,…6-n,6-1と加算器7はそ
れぞれリング状に接続されている。
第2図は第1図における二点鎖線で枠組みした部分1の
詳細構成例を示すブロック図である。
詳細構成例を示すブロック図である。
第3図は、第1図における入力信号(CP,Data,DCK)等
のタイミングチャートである。
のタイミングチャートである。
先の第7図に示した本発明の適用される時分割処理によ
る再生回路において、ディジタルPLL回路47は前述のよ
うに時分割処理をしているため、このディジタルPLL回
路47からの出力データとしてシステムクロックo,データ
b,有効なデータを示すデータクロックs及び第1トラッ
クのデータの位置を示す位置信号tが出力され、この各
出力信号はそれぞれ第1図における端子Cp,Data,DCK及
びTCに入力される。
る再生回路において、ディジタルPLL回路47は前述のよ
うに時分割処理をしているため、このディジタルPLL回
路47からの出力データとしてシステムクロックo,データ
b,有効なデータを示すデータクロックs及び第1トラッ
クのデータの位置を示す位置信号tが出力され、この各
出力信号はそれぞれ第1図における端子Cp,Data,DCK及
びTCに入力される。
この入力信号のタイミングチャートは、第3図に示した
通りであり、例えば(I)の部分ではトラックNo.1,2,
4、(II)の部分ではトラックNo.20,3,4、(III)の部
分ではトラックNo.1,2,3,5,6が有効なデータである。本
例では前述したようにトラック数は20トラックであり、
TCはトラックNo.が1のときを示している。
通りであり、例えば(I)の部分ではトラックNo.1,2,
4、(II)の部分ではトラックNo.20,3,4、(III)の部
分ではトラックNo.1,2,3,5,6が有効なデータである。本
例では前述したようにトラック数は20トラックであり、
TCはトラックNo.が1のときを示している。
次に、第2図における信号の流れを説明すると、データ
bはマルチプレックス2に入力される。マルチプレック
ス2はデータクロック(DCK)によってセレクトされ、
例えばデータクロック(DCK)sが“H"のとき、X側に
切換えられ、データクロックsが“L"のとき、Y側に切
換えられる。即ち、データクロック(DCK)が“H"のと
きはMビットデータラッチ手段1-1のデータが1ビット
シフトし、データクロック(DCK)が“L"のときはシフ
トしないでMビットデータラッチ手段1-2にラッチされ
る。例えば第3図(I)の領域の場合ではデータID0が
Mビットデータラッチ手段1-2-1にラッチされ、次のシ
ステムクロック(CP)では、データ2D0がMビットデー
タラッチ手段1-2-1にラッチされ、Mビットデータラッ
チ手段1-2-1にラッチされていたデータ1DOはMビットデ
ータラッチ手段1-3-1にラッチされる。即ちリング状に
接続されたMビットデータラッチ手段1-2〜1-n,1-1及び
マルチプレックス(MPX)2の循環経路のうち、Mビッ
トデータラッチ手段1-2→1-3→…1-n→1-1の間ではMビ
ットのデータがシステムクロック(CP)によってそれぞ
れ転送され、Mビットデータラッチ手段1-1→マルチプ
レックス(MPX)2→Mビットデータラッチ手段1-2の間
では、データクロック(DCK)が“H"のときだすなわち
データが有効なときだけ、Mビットデータラッチ手段1-
1-1〜1-1-(M-1)のデータはそれぞれ1ビットシフトさ
れて、マルチプレックス(MPX)2を介してMビットデ
ータラッチ手段1-2-2〜1-2-Mにラッチされ、Mビットデ
ータラッチ手段1-2-1にはデータ(Data)bがラッチさ
れる。またデータが有効でない場合、即ちデータクロッ
ク(DCK)が“L"のとき、Mビットデータラッチ手段1-1
-1〜1-1-Mのデータはシフトされずに、それぞれMビッ
トデータラッチ手段1-2-1〜1-2-Mにラッチされる。また
Mビットデータラッチ手段1-2にラッチされる各データ
(Mビット)は、デコーダ10及び同期パターン検出器
(SYNC)11にパラレルに導出されるように接続構成され
ている。
bはマルチプレックス2に入力される。マルチプレック
ス2はデータクロック(DCK)によってセレクトされ、
例えばデータクロック(DCK)sが“H"のとき、X側に
切換えられ、データクロックsが“L"のとき、Y側に切
換えられる。即ち、データクロック(DCK)が“H"のと
きはMビットデータラッチ手段1-1のデータが1ビット
シフトし、データクロック(DCK)が“L"のときはシフ
トしないでMビットデータラッチ手段1-2にラッチされ
る。例えば第3図(I)の領域の場合ではデータID0が
Mビットデータラッチ手段1-2-1にラッチされ、次のシ
ステムクロック(CP)では、データ2D0がMビットデー
タラッチ手段1-2-1にラッチされ、Mビットデータラッ
チ手段1-2-1にラッチされていたデータ1DOはMビットデ
ータラッチ手段1-3-1にラッチされる。即ちリング状に
接続されたMビットデータラッチ手段1-2〜1-n,1-1及び
マルチプレックス(MPX)2の循環経路のうち、Mビッ
トデータラッチ手段1-2→1-3→…1-n→1-1の間ではMビ
ットのデータがシステムクロック(CP)によってそれぞ
れ転送され、Mビットデータラッチ手段1-1→マルチプ
レックス(MPX)2→Mビットデータラッチ手段1-2の間
では、データクロック(DCK)が“H"のときだすなわち
データが有効なときだけ、Mビットデータラッチ手段1-
1-1〜1-1-(M-1)のデータはそれぞれ1ビットシフトさ
れて、マルチプレックス(MPX)2を介してMビットデ
ータラッチ手段1-2-2〜1-2-Mにラッチされ、Mビットデ
ータラッチ手段1-2-1にはデータ(Data)bがラッチさ
れる。またデータが有効でない場合、即ちデータクロッ
ク(DCK)が“L"のとき、Mビットデータラッチ手段1-1
-1〜1-1-Mのデータはシフトされずに、それぞれMビッ
トデータラッチ手段1-2-1〜1-2-Mにラッチされる。また
Mビットデータラッチ手段1-2にラッチされる各データ
(Mビット)は、デコーダ10及び同期パターン検出器
(SYNC)11にパラレルに導出されるように接続構成され
ている。
SYNC検出器11は第5図に示したフォーマットの周期パタ
ーン(SYNC)を検出するもので、SYNCを検出するとSYNC
検出器11よりSYNC検出信号fが出力される。これは後述
するシンボルクロック発生手段の加算器4及びフレーム
カウンター発生手段の加算器7のクリア信号となる。シ
ンボルクロック発生手段3(3-1〜3-n)はLビットのラ
ッチで構成している。LビットはMビット符号語と関連
して、例えばM=10ビットであれば、L=4ビットでよ
い。シンボルクロック発生手段3-2,3-3,3-4,…,3-n,3-1
ではシステムクロック(CP)によって、Lビットのデー
タがそれぞれシフトされる。またシンボルクロック発生
手段3-1→加算器4→シンボルクロック発生手段3-2の経
路ではデータクロック(DCK)が“H"、即ち有効なデー
タ(Data)が入力されたときだけ、シンボルクロック発
生手段3-1より出力されたLビットのデータは加算器4
で“+1"加算され、シンボルクロック発生手段3-2に入
力される。このときSYNC検出器11によりSYNCが検出され
て、SYNC検出信号fが出力されると、加算器4はクリア
され、加算器4の出力q-2は“0000"となり、シンボルク
ロック発生手段3-2に“0000"がラッチされる。このシン
ボルクロック発生手段3-2にラッチされたデータ“0000"
はシステムクロック(CP)によって順次シンボルクロッ
ク発生手段3-2→3-3→…→3-n→3-1とシフトされ、シス
テムクロック(CP)の(n-1)クロック目(本例では19
クロック目)でシンボルクロック発生手段3-1にラッチ
される。次のシステムクロック(CP)のときのデータク
ロック(DCK)とデータ(Data)は、前のSYNCが検出さ
れたときと同じトラックのデータクロック(DCK)とデ
ータ(Data)であり、データクロック(DCK)が“H"で
あれば加算器4で“+1"加算され、加算器4の出力q-2
は“0001"となり、再びシンボルクロック発生手段3-2に
ラッチされる。このようにして、同じトラックに有効な
Dataが入力されるたびに順次加算され、例えばM=10ビ
ットであれば、信号q-1が“1001",かつデータクロック
(DCK)が“H"となるまで加算される。信号q-1が“100
1"で、かつデータクロック(DCK)が“H"となると、シ
ンボルクロック(DCK)の検出回路5が“1001"及びデー
タクロック(DCK)の“H"を検出して、シンボルクロッ
クkを出力する。このシンボルクロックkの出力は、加
算器4,加算器7,及び次段ディジタル信号処理回路(第7
図42)へ出力される。シンボルクロックkは加算器4に
クリア信号として与えられ、加算器4の出力である信号
q-2は再び“0000"となる。またシンボルクロックkは、
デコーダ10の出力、即ちNビットに復調された復調デー
タlをラッチするクロックとなる。
ーン(SYNC)を検出するもので、SYNCを検出するとSYNC
検出器11よりSYNC検出信号fが出力される。これは後述
するシンボルクロック発生手段の加算器4及びフレーム
カウンター発生手段の加算器7のクリア信号となる。シ
ンボルクロック発生手段3(3-1〜3-n)はLビットのラ
ッチで構成している。LビットはMビット符号語と関連
して、例えばM=10ビットであれば、L=4ビットでよ
い。シンボルクロック発生手段3-2,3-3,3-4,…,3-n,3-1
ではシステムクロック(CP)によって、Lビットのデー
タがそれぞれシフトされる。またシンボルクロック発生
手段3-1→加算器4→シンボルクロック発生手段3-2の経
路ではデータクロック(DCK)が“H"、即ち有効なデー
タ(Data)が入力されたときだけ、シンボルクロック発
生手段3-1より出力されたLビットのデータは加算器4
で“+1"加算され、シンボルクロック発生手段3-2に入
力される。このときSYNC検出器11によりSYNCが検出され
て、SYNC検出信号fが出力されると、加算器4はクリア
され、加算器4の出力q-2は“0000"となり、シンボルク
ロック発生手段3-2に“0000"がラッチされる。このシン
ボルクロック発生手段3-2にラッチされたデータ“0000"
はシステムクロック(CP)によって順次シンボルクロッ
ク発生手段3-2→3-3→…→3-n→3-1とシフトされ、シス
テムクロック(CP)の(n-1)クロック目(本例では19
クロック目)でシンボルクロック発生手段3-1にラッチ
される。次のシステムクロック(CP)のときのデータク
ロック(DCK)とデータ(Data)は、前のSYNCが検出さ
れたときと同じトラックのデータクロック(DCK)とデ
ータ(Data)であり、データクロック(DCK)が“H"で
あれば加算器4で“+1"加算され、加算器4の出力q-2
は“0001"となり、再びシンボルクロック発生手段3-2に
ラッチされる。このようにして、同じトラックに有効な
Dataが入力されるたびに順次加算され、例えばM=10ビ
ットであれば、信号q-1が“1001",かつデータクロック
(DCK)が“H"となるまで加算される。信号q-1が“100
1"で、かつデータクロック(DCK)が“H"となると、シ
ンボルクロック(DCK)の検出回路5が“1001"及びデー
タクロック(DCK)の“H"を検出して、シンボルクロッ
クkを出力する。このシンボルクロックkの出力は、加
算器4,加算器7,及び次段ディジタル信号処理回路(第7
図42)へ出力される。シンボルクロックkは加算器4に
クリア信号として与えられ、加算器4の出力である信号
q-2は再び“0000"となる。またシンボルクロックkは、
デコーダ10の出力、即ちNビットに復調された復調デー
タlをラッチするクロックとなる。
フレームカウンター発生手段6-1〜6-nはそれぞれQビッ
トのラッチで構成されている。Qビットは本例のように
1フレーム30シンボルとすると、Q=5ビットで例えば
フレームナンバー0,1,2,…,29を“00000",“00001",“0
0010",…,“11101"で表わす。フレームカウンター発生
手段6-1〜6-nはシンボルクロック発生手段3-1〜3-nと同
様、システムクロック(CP)によって、Qビットのデー
タが順次シフトされる。
トのラッチで構成されている。Qビットは本例のように
1フレーム30シンボルとすると、Q=5ビットで例えば
フレームナンバー0,1,2,…,29を“00000",“00001",“0
0010",…,“11101"で表わす。フレームカウンター発生
手段6-1〜6-nはシンボルクロック発生手段3-1〜3-nと同
様、システムクロック(CP)によって、Qビットのデー
タが順次シフトされる。
加算器7は加算器4と同様にSYNCがSYNC検出器11により
検出され、SYNC検出信号fが出力されるとクリアされ、
加算器7の出力iは“00000"となり、フレームカウンタ
ー発生手段6-2にラッチされる。このフレームカウンタ
ー発生手段6-2にラッチされたデータ“00000"はシステ
ムクロック(CP)により、順次フレームカウンター発生
手段6-3→6-4→…→6-n→6-1とシフトされ、本例におい
てはシステムクロック(CP)の19クロック目でフレーム
カウンター発生手段6-1にラッチされる。次のシステム
クロック(CP)では、データクロック(DCK)とデータ
(Data)は、前SYNCが検出されたトラックのデータクロ
ック(DCK)とデータ(Data)であり、フレームカウン
ター発生手段6-1の出力r-1として“00000"が出力され
て、加算器7に入力される。加算器7はシンボルクロッ
ク検出回路5がシンボルクロックkを出力したときの
み、“+1"を加算するように構成されており、それ以外
は加算しない。即ち1シンボル毎に加算動作を行なう。
したがって、上記のとき、加算器7の出力iは“00000"
であり、この出力iがフレームカウンター発生手段6-2
にラッチされる。このようにして、同じトラックのシン
ボルクロックkが検出されるまで加算器7の出力r-2は
“00000"で、シンボルクロックkが検出されると、加算
器7で“+1"加算され、出力iは“00001"となる。以降
同じトラックのシンボルクロックkが検出される毎に加
算器7は“+1"加算し、フレームカウンター発生手段6-
1の出力r-1は、本例では“11101"まで増加する。フレー
ムカウンター検出回路8が“11101"を検出するとフレー
ムカウンター検出回路8より出力nが出力され、加算器
7はクリアーされ、出力iは“00000"となる。
検出され、SYNC検出信号fが出力されるとクリアされ、
加算器7の出力iは“00000"となり、フレームカウンタ
ー発生手段6-2にラッチされる。このフレームカウンタ
ー発生手段6-2にラッチされたデータ“00000"はシステ
ムクロック(CP)により、順次フレームカウンター発生
手段6-3→6-4→…→6-n→6-1とシフトされ、本例におい
てはシステムクロック(CP)の19クロック目でフレーム
カウンター発生手段6-1にラッチされる。次のシステム
クロック(CP)では、データクロック(DCK)とデータ
(Data)は、前SYNCが検出されたトラックのデータクロ
ック(DCK)とデータ(Data)であり、フレームカウン
ター発生手段6-1の出力r-1として“00000"が出力され
て、加算器7に入力される。加算器7はシンボルクロッ
ク検出回路5がシンボルクロックkを出力したときの
み、“+1"を加算するように構成されており、それ以外
は加算しない。即ち1シンボル毎に加算動作を行なう。
したがって、上記のとき、加算器7の出力iは“00000"
であり、この出力iがフレームカウンター発生手段6-2
にラッチされる。このようにして、同じトラックのシン
ボルクロックkが検出されるまで加算器7の出力r-2は
“00000"で、シンボルクロックkが検出されると、加算
器7で“+1"加算され、出力iは“00001"となる。以降
同じトラックのシンボルクロックkが検出される毎に加
算器7は“+1"加算し、フレームカウンター発生手段6-
1の出力r-1は、本例では“11101"まで増加する。フレー
ムカウンター検出回路8が“11101"を検出するとフレー
ムカウンター検出回路8より出力nが出力され、加算器
7はクリアーされ、出力iは“00000"となる。
また前述したシンボルクロックkは、加算器7の出力で
あるフレームカウンタi及びシステムクロックCPとトラ
ックナンバーの「1」を示す信号TCにより、トラックナ
ンバーカウンター9で発生させたKビットのトラックナ
ンバーcをラッチする。
あるフレームカウンタi及びシステムクロックCPとトラ
ックナンバーの「1」を示す信号TCにより、トラックナ
ンバーカウンター9で発生させたKビットのトラックナ
ンバーcをラッチする。
このようにして、次段ディジタル信号処理回路(第7図
42)へは、復調された復調データlとトラックナンバー
c及びフレームカウンタiを送ることが出来る。
42)へは、復調された復調データlとトラックナンバー
c及びフレームカウンタiを送ることが出来る。
〈発明の効果〉 以上のように本発明においては、複数のトラックを有
し、NビットのデータをMビットの符号語に変換する符
号変調方式のマルチトラック形ディジタル磁気記録再生
装置において、復調に必要な符号同期信号(シンボルク
ロック)及びフレーム同期信号をラッチ手段と加算手段
の簡単な回路及び配線で構成することが出来る。
し、NビットのデータをMビットの符号語に変換する符
号変調方式のマルチトラック形ディジタル磁気記録再生
装置において、復調に必要な符号同期信号(シンボルク
ロック)及びフレーム同期信号をラッチ手段と加算手段
の簡単な回路及び配線で構成することが出来る。
また、データの復調に必要なディジタルPLL回路からの
データのラッチを簡単な回路及び配線で実現することが
出来、その結果再生回路全体の構成を簡略化することが
でき、LSI化に適したものとなる。
データのラッチを簡単な回路及び配線で実現することが
出来、その結果再生回路全体の構成を簡略化することが
でき、LSI化に適したものとなる。
第1図は本発明の一実施例における復調回路のブロック
構成を示す図、第2図は第1図における二点鎖線で枠組
みした部分1の詳細構成例を示すブロック図、第3図
は、第1図における入力信号及びトラックナンバーcの
タイミング波形を示す図、第4図は本発明者が先に提案
したマルチトラック形ディジタル磁気記録再生装置の復
調回路の構成を示すブロック図、第5図は本発明の一実
施例において用いられる配線フォーマット図、第6図は
従来の再生回路の構成を示すブロック図、第7図は本発
明の一実施例の適用される時分割処理による再生回路の
構成を示すブロック図である。 1-1〜1-n……Mビットデータラッチ手段、2……マルチ
プレクサ(MPX)、3-1〜3-n……シンボルクロック発生
手段、4……加算器、5……シンボルクロック検出器、
6-1〜6-n……フレームカウンター発生手段、7……加算
器、8……フレームカウンター検出器、9……トラック
ナンバーカウンター、10……デコーダ、11……同期パタ
ーン(SYNC)検出器、42……ディジタル信号処理回路。
構成を示す図、第2図は第1図における二点鎖線で枠組
みした部分1の詳細構成例を示すブロック図、第3図
は、第1図における入力信号及びトラックナンバーcの
タイミング波形を示す図、第4図は本発明者が先に提案
したマルチトラック形ディジタル磁気記録再生装置の復
調回路の構成を示すブロック図、第5図は本発明の一実
施例において用いられる配線フォーマット図、第6図は
従来の再生回路の構成を示すブロック図、第7図は本発
明の一実施例の適用される時分割処理による再生回路の
構成を示すブロック図である。 1-1〜1-n……Mビットデータラッチ手段、2……マルチ
プレクサ(MPX)、3-1〜3-n……シンボルクロック発生
手段、4……加算器、5……シンボルクロック検出器、
6-1〜6-n……フレームカウンター発生手段、7……加算
器、8……フレームカウンター検出器、9……トラック
ナンバーカウンター、10……デコーダ、11……同期パタ
ーン(SYNC)検出器、42……ディジタル信号処理回路。
Claims (2)
- 【請求項1】一定のブロックに分割してそのブロックご
とに同期パターンを付加するようなフォーマットを有
し、NビットのデータをMビットの符号語に変換して伝
送する符号変調方式を用いたディジタル信号を有限の複
数トラックに記録したマルチトラック形ディジタル磁気
記録再生装置であって、 時分割処理された再生符号の復調再生を行なう手段と、 各トラックに対応して設けられた第1のラッチ手段、 該第1のラッチ手段の記憶内容を各トラック信号に応答
して変化せしめる第1の加算手段、 上記第1のラッチ手段の記憶内容に応答して符号同期信
号を出力する手段、 各トラックに対応して設けられた第2のラッチ手段、 該第2のラッチ手段の記憶内容を上記符号同期信号に応
答して変化せしめる第2の加算手段、 上記第2のラッチ手段の記憶内容にもとずいて、フレー
ム同期信号を発生する手段、 からなる再生クロック発生手段と、 を有し、 上記第1のラッチ手段と上記第1の加算手段とをリング
状の回路構成とすると共に、 上記第2のラッチ手段と上記第2の加算手段とをリング
状の回路構成とするようになしたことを特徴とするマル
チトラック形ディジタル磁気記録再生装置。 - 【請求項2】前記復調再生を行なう手段は、各トラック
数に応じたMビットのレジスタとマルチプレクサをリン
グ状の回路構成となして構成したことを特徴とする特許
請求の範囲第1項記載のマルチトラック形ディジタル磁
気記録再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11317986A JPH07107775B2 (ja) | 1986-05-16 | 1986-05-16 | マルチトラツク形デイジタル磁気記録再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11317986A JPH07107775B2 (ja) | 1986-05-16 | 1986-05-16 | マルチトラツク形デイジタル磁気記録再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62267979A JPS62267979A (ja) | 1987-11-20 |
JPH07107775B2 true JPH07107775B2 (ja) | 1995-11-15 |
Family
ID=14605557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11317986A Expired - Fee Related JPH07107775B2 (ja) | 1986-05-16 | 1986-05-16 | マルチトラツク形デイジタル磁気記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07107775B2 (ja) |
-
1986
- 1986-05-16 JP JP11317986A patent/JPH07107775B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS62267979A (ja) | 1987-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5818026B2 (ja) | シンゴウデンソウホウシキ | |
JPH0551982B2 (ja) | ||
JP2780612B2 (ja) | 磁気記録再生装置 | |
JPH07107775B2 (ja) | マルチトラツク形デイジタル磁気記録再生装置 | |
JPS5922208A (ja) | デイジタル情報信号記録方式 | |
JPH0828052B2 (ja) | Pcmデータのフレーム生成方法 | |
JPS628861B2 (ja) | ||
JPS62125578A (ja) | 再生クロツク発生装置 | |
JPH1049997A (ja) | 記録媒体およびその記録装置ならびに再生装置 | |
JPH07106976A (ja) | 符号変換方法、符号伝送装置及び磁気記録再生装置 | |
JPH0578110B2 (ja) | ||
JP2570074B2 (ja) | ディジタルオーディオテープ再生装置 | |
JPH05325425A (ja) | 符号検出装置 | |
JP3610089B2 (ja) | ディジタル変調回路及びディジタル記録装置 | |
JP3031920B2 (ja) | マルチトラック型ディジタル磁気記録装置 | |
JPH06236626A (ja) | 光ディスク記録再生装置 | |
JP2702674B2 (ja) | データ記録方法 | |
JP2004039126A (ja) | 記録装置、記録方法、再生装置、再生方法、及び記録媒体 | |
JPS62128067A (ja) | 復調回路装置 | |
JPS6025066A (ja) | Pcm再生装置 | |
JPS5952416A (ja) | Pcm録音および再生装置 | |
JPH07101544B2 (ja) | 誤り検出装置 | |
JPH05227043A (ja) | デジタル信号識別方法およびデジタル信号識別回路 | |
JPH06131811A (ja) | マルチトラック再生装置 | |
JPS6330026A (ja) | Pcmデ−タ再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |