JPH07106769A - 電子部品搭載用多層基板の製造方法 - Google Patents
電子部品搭載用多層基板の製造方法Info
- Publication number
- JPH07106769A JPH07106769A JP5277680A JP27768093A JPH07106769A JP H07106769 A JPH07106769 A JP H07106769A JP 5277680 A JP5277680 A JP 5277680A JP 27768093 A JP27768093 A JP 27768093A JP H07106769 A JPH07106769 A JP H07106769A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating film
- laminated body
- wiring pattern
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 耐腐食性に優れたパターンを容易に形成する
ことができる，電子部品搭載用多層基板の製造方法を提
供すること。 【構成】 複数の絶縁基板９１，９２，９３に，配線パ
ターン５６と電子部品搭載用の搭載穴９１０，９２０，
９３０とを形成し，配線パターンの露出部，例えばボン
ディングパッド５３の表面に，無電解めっき法により第
１Ｎｉ／Ａｕめっき膜２を施し，上記複数の絶縁基板を
積層し，積層体９を得た後，該積層体９にスルーホール
９９を穿設し，第１Ｎｉ／Ａｕめっき膜２の表面及びス
ルーホール９９の内部を含めた積層体９の全表面に，銅
めっき膜３を形成し，該銅めっき膜３の不要部分をエッ
チングし，第１Ｎｉ／Ａｕめっき膜２及び／又は銅めっ
き膜３の露出表面に，無電解めっき法により第２Ｎｉ／
Ａｕめっき膜４を施す。
ことができる，電子部品搭載用多層基板の製造方法を提
供すること。 【構成】 複数の絶縁基板９１，９２，９３に，配線パ
ターン５６と電子部品搭載用の搭載穴９１０，９２０，
９３０とを形成し，配線パターンの露出部，例えばボン
ディングパッド５３の表面に，無電解めっき法により第
１Ｎｉ／Ａｕめっき膜２を施し，上記複数の絶縁基板を
積層し，積層体９を得た後，該積層体９にスルーホール
９９を穿設し，第１Ｎｉ／Ａｕめっき膜２の表面及びス
ルーホール９９の内部を含めた積層体９の全表面に，銅
めっき膜３を形成し，該銅めっき膜３の不要部分をエッ
チングし，第１Ｎｉ／Ａｕめっき膜２及び／又は銅めっ
き膜３の露出表面に，無電解めっき法により第２Ｎｉ／
Ａｕめっき膜４を施す。
Description
【０００１】
【産業上の利用分野】本発明は，多段の電子部品搭載用
基板に関し，配線パターンの表面に無電解めっき法によ
りＮｉ／Ａｕめっき膜を施す，電子部品搭載用多層基板
の製造方法に関する。
基板に関し，配線パターンの表面に無電解めっき法によ
りＮｉ／Ａｕめっき膜を施す，電子部品搭載用多層基板
の製造方法に関する。
【０００２】
【従来技術】従来，電子部品搭載用基板としては，図２
９に示すごとく，複数の絶縁基板９１，９２，９３を積
層してなる積層体９を有すると共に，電子部品搭載部９
０の周囲にボンディングパッド５３を設けてなる電子部
品搭載用多層基板がある。また，上記電子部品搭載用多
層基板は，積層体９を貫通するスルーホール９９と，該
スルーホール９９のパッド５２，５４と，積層体９の表
裏両面に設けられた配線パターン５１，５５と，積層体
９の内部に設けられた配線パターン５６とを有してい
る。
９に示すごとく，複数の絶縁基板９１，９２，９３を積
層してなる積層体９を有すると共に，電子部品搭載部９
０の周囲にボンディングパッド５３を設けてなる電子部
品搭載用多層基板がある。また，上記電子部品搭載用多
層基板は，積層体９を貫通するスルーホール９９と，該
スルーホール９９のパッド５２，５４と，積層体９の表
裏両面に設けられた配線パターン５１，５５と，積層体
９の内部に設けられた配線パターン５６とを有してい
る。
【０００３】上記配線パターン５１，５５，５６，ボン
ディングパッド５３，及びパッド５２，５４は，銅箔１
１よりなる。上記配線パターン５１，５５，及びパッド
５２，５４の表面は銅めっき膜２１及びＮｉ／Ａｕめっ
き膜４１により被覆されている。ボンディングパッド５
３は，Ｎｉ／Ａｕめっき膜４１により被覆されている。
上記スルーホール９９の壁面は，銅めっき膜２１及びＮ
ｉ／Ａｕめっき膜４１により被覆されている。上記Ｎｉ
／Ａｕめっき膜４１は，その内部に形成された配線パタ
ーンの腐食を防止する。
ディングパッド５３，及びパッド５２，５４は，銅箔１
１よりなる。上記配線パターン５１，５５，及びパッド
５２，５４の表面は銅めっき膜２１及びＮｉ／Ａｕめっ
き膜４１により被覆されている。ボンディングパッド５
３は，Ｎｉ／Ａｕめっき膜４１により被覆されている。
上記スルーホール９９の壁面は，銅めっき膜２１及びＮ
ｉ／Ａｕめっき膜４１により被覆されている。上記Ｎｉ
／Ａｕめっき膜４１は，その内部に形成された配線パタ
ーンの腐食を防止する。
【０００４】上記電子部品搭載部９０は，絶縁基板９１
〜９３の搭載穴９１１，９２１，９３１よりなる。上記
絶縁基板９１〜９３は，エポキシ系又はアクリル系等の
ソルダーレジスト６及び接着材７により接着されてい
る。配線パターン５１，５５及びパッド５２，５４を除
く部分の積層体９の表面は，エポキシ系又はアクリル系
等のソルダーレジスト６により被覆されている。
〜９３の搭載穴９１１，９２１，９３１よりなる。上記
絶縁基板９１〜９３は，エポキシ系又はアクリル系等の
ソルダーレジスト６及び接着材７により接着されてい
る。配線パターン５１，５５及びパッド５２，５４を除
く部分の積層体９の表面は，エポキシ系又はアクリル系
等のソルダーレジスト６により被覆されている。
【０００５】次に，上記従来の電子部品搭載用多層基板
の製造方法について説明する。まず，図２０に示すごと
く，表裏両面に銅箔１１を貼着した絶縁基板９１，９
２，９３を準備し，銅箔１１の不要部を除去して配線パ
ターン５６を形成する。次いで，絶縁基板９３の裏側
面，絶縁基板９２の両面，及び絶縁基板９１の表側面を
エポキシ系又はアクリル系等のソルダーレジスト６によ
り被覆する。次いで，この絶縁基板９２には搭載穴９２
１を穿設する。絶縁基板９１には，その表側面にのみ開
口した搭載穴９１１を穿設する。また，絶縁基板９３に
は，その裏側面にのみ開口した凹部９３２を穿設する。
の製造方法について説明する。まず，図２０に示すごと
く，表裏両面に銅箔１１を貼着した絶縁基板９１，９
２，９３を準備し，銅箔１１の不要部を除去して配線パ
ターン５６を形成する。次いで，絶縁基板９３の裏側
面，絶縁基板９２の両面，及び絶縁基板９１の表側面を
エポキシ系又はアクリル系等のソルダーレジスト６によ
り被覆する。次いで，この絶縁基板９２には搭載穴９２
１を穿設する。絶縁基板９１には，その表側面にのみ開
口した搭載穴９１１を穿設する。また，絶縁基板９３に
は，その裏側面にのみ開口した凹部９３２を穿設する。
【０００６】次に，図２１に示すごとく，接着層７を介
して上記絶縁基板９１〜９３を積層し，積層体９を得
る。次いで，該積層体９にスルーホール９９を穿設す
る。次いで，該スルーホール９９の壁面を含めて，積層
体９の全表面に，銅めっき膜２１を形成する。
して上記絶縁基板９１〜９３を積層し，積層体９を得
る。次いで，該積層体９にスルーホール９９を穿設す
る。次いで，該スルーホール９９の壁面を含めて，積層
体９の全表面に，銅めっき膜２１を形成する。
【０００７】次に，図２２に示すごとく，積層体９の表
側面に，銅箔１１及び銅めっき膜２１の不要部分を除去
して，配線パターン５１及びパッド５２を形成する。次
に，図２３に示すごとく，積層体９の表側面にエポキシ
系又はアクリル系等のソルダーレジスト６を形成する。
次に，絶縁基板９３の凹部９３２の底部９３４を，その
周囲（点線部分）を切断することにより除去し，図２４
に示すごとく，上記凹部９３２と同位置に搭載穴９３１
を形成する。
側面に，銅箔１１及び銅めっき膜２１の不要部分を除去
して，配線パターン５１及びパッド５２を形成する。次
に，図２３に示すごとく，積層体９の表側面にエポキシ
系又はアクリル系等のソルダーレジスト６を形成する。
次に，絶縁基板９３の凹部９３２の底部９３４を，その
周囲（点線部分）を切断することにより除去し，図２４
に示すごとく，上記凹部９３２と同位置に搭載穴９３１
を形成する。
【０００８】次に，図２５に示すごとく，積層体９の裏
側面のパターン未形成部に，耐Ｎｉ／Ａｕめっき用のド
ライフィルム３１を貼着する。次に，図２６に示すごと
く，積層体９の表側面に形成された配線パターン５１，
パッド５２，スルーホール９９の内壁，及び積層体９の
裏側面を，Ｎｉ／Ａｕめっき膜４１により被覆する。こ
のとき，上記ドライフィルム３１の表面には，Ｎｉ／Ａ
ｕめっき膜は形成されない。
側面のパターン未形成部に，耐Ｎｉ／Ａｕめっき用のド
ライフィルム３１を貼着する。次に，図２６に示すごと
く，積層体９の表側面に形成された配線パターン５１，
パッド５２，スルーホール９９の内壁，及び積層体９の
裏側面を，Ｎｉ／Ａｕめっき膜４１により被覆する。こ
のとき，上記ドライフィルム３１の表面には，Ｎｉ／Ａ
ｕめっき膜は形成されない。
【０００９】上記Ｎｉ／Ａｕめっき膜４１を形成するに
当たって，積層体９の表面に上記のパターンと接続する
リード部を形成する。そして，銅箔１１及び銅めっき膜
２１からなるパターンに，上記リード部を介して通電
し，その表面に電解めっき法により，Ｎｉ／Ａｕめっき
膜４１を形成させる。このとき，ドライフィルム３１を
被覆した部分の銅めっき膜２１の表面には，上記Ｎｉ／
Ａｕめっき膜４１は形成されない。
当たって，積層体９の表面に上記のパターンと接続する
リード部を形成する。そして，銅箔１１及び銅めっき膜
２１からなるパターンに，上記リード部を介して通電
し，その表面に電解めっき法により，Ｎｉ／Ａｕめっき
膜４１を形成させる。このとき，ドライフィルム３１を
被覆した部分の銅めっき膜２１の表面には，上記Ｎｉ／
Ａｕめっき膜４１は形成されない。
【００１０】次に，図２７に示すごとく，上記ドライフ
ィルム３１を除去する。次に，図２８に示すごとく，銅
めっき膜２１におけるＮｉ／Ａｕめっき膜４１により覆
われていない部分を，エッチングにより除去する。次
に，図２９に示すごとく，積層体９の表面におけるパタ
ーンが形成されていない部分に，エポキシ系又はアクリ
ル系等のソルダーレジスト６を形成する。これにより，
上記電子部品搭載用多層基板が得られる。
ィルム３１を除去する。次に，図２８に示すごとく，銅
めっき膜２１におけるＮｉ／Ａｕめっき膜４１により覆
われていない部分を，エッチングにより除去する。次
に，図２９に示すごとく，積層体９の表面におけるパタ
ーンが形成されていない部分に，エポキシ系又はアクリ
ル系等のソルダーレジスト６を形成する。これにより，
上記電子部品搭載用多層基板が得られる。
【００１１】
【解決しようとする課題】しかしながら，上記電子部品
搭載用多層基板においては，図２９，図３０に示すごと
く，配線パターン５１，５５及びパッド５２，５４を構
成する銅箔１１及び銅めっき膜２１は，その最上表面は
Ｎｉ／Ａｕめっき膜４１によって被覆されているが，そ
の端部においては露出している。そのため，この銅層
が，腐食するおそれがある。
搭載用多層基板においては，図２９，図３０に示すごと
く，配線パターン５１，５５及びパッド５２，５４を構
成する銅箔１１及び銅めっき膜２１は，その最上表面は
Ｎｉ／Ａｕめっき膜４１によって被覆されているが，そ
の端部においては露出している。そのため，この銅層
が，腐食するおそれがある。
【００１２】また，絶縁基板９１〜９３は，めっきリー
ドがとれない。そのため，上記Ｎｉ／Ａｕめっき膜４１
を形成するに当たって，パターンと接続するリード部を
形成する等，複雑な工程が必要となる。そのため，製造
工程が多くなり期間を要する。そして，いわゆるリード
タイムが長くなり，多大な費用がかかる。本発明はかか
る従来の問題点に鑑み，耐腐食性に優れたパターンを容
易に形成することができる，電子部品搭載用多層基板の
製造方法を提供しようとするものである。
ドがとれない。そのため，上記Ｎｉ／Ａｕめっき膜４１
を形成するに当たって，パターンと接続するリード部を
形成する等，複雑な工程が必要となる。そのため，製造
工程が多くなり期間を要する。そして，いわゆるリード
タイムが長くなり，多大な費用がかかる。本発明はかか
る従来の問題点に鑑み，耐腐食性に優れたパターンを容
易に形成することができる，電子部品搭載用多層基板の
製造方法を提供しようとするものである。
【００１３】
【課題の解決手段】本発明は，（ａ）複数の絶縁基板
に，配線パターンと電子部品搭載用の搭載穴とを形成
し，（ｂ）上記配線パターンの露出部表面に，無電解め
っき法により第１Ｎｉ／Ａｕめっき膜を施し，（ｃ）上
記複数の絶縁基板を積層し，積層体を得た後，（ｄ）該
積層体にスルーホールを穿設し，（ｅ）上記第１Ｎｉ／
Ａｕめっき膜の表面及び上記スルーホールの内壁を含め
た上記積層体の全表面に，銅めっき膜を形成し，（ｆ）
上記銅めっき膜における配線パターンを被覆していない
部分をエッチングにより除去し，（ｇ）上記第１Ｎｉ／
Ａｕめっき膜又は／及び銅めっき膜の露出表面に，無電
解めっき法により第２Ｎｉ／Ａｕめっき膜を施すことを
特徴とする電子部品搭載用多層基板の製造方法にある。
に，配線パターンと電子部品搭載用の搭載穴とを形成
し，（ｂ）上記配線パターンの露出部表面に，無電解め
っき法により第１Ｎｉ／Ａｕめっき膜を施し，（ｃ）上
記複数の絶縁基板を積層し，積層体を得た後，（ｄ）該
積層体にスルーホールを穿設し，（ｅ）上記第１Ｎｉ／
Ａｕめっき膜の表面及び上記スルーホールの内壁を含め
た上記積層体の全表面に，銅めっき膜を形成し，（ｆ）
上記銅めっき膜における配線パターンを被覆していない
部分をエッチングにより除去し，（ｇ）上記第１Ｎｉ／
Ａｕめっき膜又は／及び銅めっき膜の露出表面に，無電
解めっき法により第２Ｎｉ／Ａｕめっき膜を施すことを
特徴とする電子部品搭載用多層基板の製造方法にある。
【００１４】本発明において最も注目すべきことは，配
線パターン，及び該配線パターンを覆う銅めっき膜の全
表面を第２Ｎｉ／Ａｕめっき膜により被覆することであ
る。上記第１，及び第２Ｎｉ／Ａｕめっき膜は，無電解
めっき法により形成される。上記無電解めっき法は，積
層体をＮｉとＡｕとを含むめっき液に浸漬することによ
り，その表面に化学還元反応で金属を析出させる方法で
ある。上記めっき液には，Ｎｉ源として硫酸ニッケル
が，Ａｕ源としてシアン化金カリウムが，Ｎｉの還元剤
として次亜リン酸ナトリウムが溶解している。また，上
記Ｎｉ／Ａｕめっき膜は，Ｎｉめっき液に浸漬した後，
Ａｕめっき液に浸漬することによっても形成できる。
線パターン，及び該配線パターンを覆う銅めっき膜の全
表面を第２Ｎｉ／Ａｕめっき膜により被覆することであ
る。上記第１，及び第２Ｎｉ／Ａｕめっき膜は，無電解
めっき法により形成される。上記無電解めっき法は，積
層体をＮｉとＡｕとを含むめっき液に浸漬することによ
り，その表面に化学還元反応で金属を析出させる方法で
ある。上記めっき液には，Ｎｉ源として硫酸ニッケル
が，Ａｕ源としてシアン化金カリウムが，Ｎｉの還元剤
として次亜リン酸ナトリウムが溶解している。また，上
記Ｎｉ／Ａｕめっき膜は，Ｎｉめっき液に浸漬した後，
Ａｕめっき液に浸漬することによっても形成できる。
【００１５】上記銅めっき膜は，例えば，硫酸銅めっき
のようなプリント配線基板で使用されるめっきの方法に
より形成される。上記配線パターンは，銅，ニッケル，
金等の導電材より形成される。上記配線パターンとして
は，積層体の内部に位置する内層パターン，又は積層体
の外部に位置する外層パターンがある。
のようなプリント配線基板で使用されるめっきの方法に
より形成される。上記配線パターンは，銅，ニッケル，
金等の導電材より形成される。上記配線パターンとして
は，積層体の内部に位置する内層パターン，又は積層体
の外部に位置する外層パターンがある。
【００１６】上記配線パターンの露出部とは，積層体を
構成したときに，該積層体の表面に位置する配線パター
ンの部位をいう。この露出部としては，例えば，上記搭
載穴の周縁に形成された内層パターンの延設部等があ
る。該延設部は，ボンディングパッド等である。上記第
１Ｎｉ／Ａｕめっき膜又は／及び銅めっき膜の露出表面
とは，積層体の表面に形成された配線パターンを覆う上
記第１Ｎｉ／Ａｕめっき膜又は／及び銅めっき膜をい
う。上記絶縁基板としては，ガラス・エポキシ基板，ガ
ラス・ポリイミド基板，ガラスビスマレイミドトリアジ
ン基板等を用いる。上記複数枚の絶縁基板は，プリプレ
グ等の接着材により接着され，積層体を形成する。
構成したときに，該積層体の表面に位置する配線パター
ンの部位をいう。この露出部としては，例えば，上記搭
載穴の周縁に形成された内層パターンの延設部等があ
る。該延設部は，ボンディングパッド等である。上記第
１Ｎｉ／Ａｕめっき膜又は／及び銅めっき膜の露出表面
とは，積層体の表面に形成された配線パターンを覆う上
記第１Ｎｉ／Ａｕめっき膜又は／及び銅めっき膜をい
う。上記絶縁基板としては，ガラス・エポキシ基板，ガ
ラス・ポリイミド基板，ガラスビスマレイミドトリアジ
ン基板等を用いる。上記複数枚の絶縁基板は，プリプレ
グ等の接着材により接着され，積層体を形成する。
【００１７】
【作用及び効果】本発明においては，配線パターン，及
び該配線パターンを覆う銅めっき膜の全表面を第２Ｎｉ
／Ａｕめっき膜により被覆している。そのため，配線パ
ターン及び銅めっき膜が外気と接触することがない。ま
た，Ｎｉ／Ａｕめっき膜は，耐腐食性に優れている。従
って，耐腐食性に優れた配線パターンを形成することが
できる。
び該配線パターンを覆う銅めっき膜の全表面を第２Ｎｉ
／Ａｕめっき膜により被覆している。そのため，配線パ
ターン及び銅めっき膜が外気と接触することがない。ま
た，Ｎｉ／Ａｕめっき膜は，耐腐食性に優れている。従
って，耐腐食性に優れた配線パターンを形成することが
できる。
【００１８】また，上記第１及び第２Ｎｉ／Ａｕめっき
膜は，ともに無電解めっき法により形成されるため，パ
ターンに電流を導くためのリード部を設ける必要がな
い。そのため，容易に配線パターンの表面にＮｉ／Ａｕ
めっき膜を形成することができる。本発明によれば，耐
腐食性に優れたパターンを容易に形成することができ
る，電子部品搭載用多層基板の製造方法を提供すること
ができる。
膜は，ともに無電解めっき法により形成されるため，パ
ターンに電流を導くためのリード部を設ける必要がな
い。そのため，容易に配線パターンの表面にＮｉ／Ａｕ
めっき膜を形成することができる。本発明によれば，耐
腐食性に優れたパターンを容易に形成することができ
る，電子部品搭載用多層基板の製造方法を提供すること
ができる。
【００１９】
【実施例】実施例１ 本発明の実施例について，図１〜図７を用いて説明す
る。本例にかかる電子部品搭載用多層基板９７は，図１
に示すごとく，複数の絶縁基板９１，９２，９３を積層
した積層体９を有すると共に，電子部品搭載部９０の周
囲にボンディングパッド５３を設けてなる。
る。本例にかかる電子部品搭載用多層基板９７は，図１
に示すごとく，複数の絶縁基板９１，９２，９３を積層
した積層体９を有すると共に，電子部品搭載部９０の周
囲にボンディングパッド５３を設けてなる。
【００２０】また，上記電子部品搭載用多層基板は，積
層体９を貫通するスルーホール９９と，該スルーホール
９９のパッド５２，５４と，配線パターン５１，５５，
５６とを有している。配線パターン５１，５５，パッド
５２，５４は，積層体９の表裏両面に設けられた外層パ
ターンである。配線パターン５６は，積層体９の内部に
設けられた内層パターンである。ボンディングパッド５
３は，内層パターンとしての配線パターン５６の延設部
である。
層体９を貫通するスルーホール９９と，該スルーホール
９９のパッド５２，５４と，配線パターン５１，５５，
５６とを有している。配線パターン５１，５５，パッド
５２，５４は，積層体９の表裏両面に設けられた外層パ
ターンである。配線パターン５６は，積層体９の内部に
設けられた内層パターンである。ボンディングパッド５
３は，内層パターンとしての配線パターン５６の延設部
である。
【００２１】配線パターン５１，５５，５６，パッド５
２，５４，及びボンディングパッド５３は，銅箔１より
なる。上記配線パターン５１，５５，及びパッド５２，
５４は，銅めっき膜３及び第２Ｎｉ／Ａｕめっき膜４に
より被覆されている。ボンディングパッド５３は，，第
１及び第２Ｎｉ／Ａｕめっき膜２，４により被覆されて
いる。スルーホール９９の壁面は，銅めっき膜３及び第
２Ｎｉ／Ａｕめっき膜４により被覆されている。
２，５４，及びボンディングパッド５３は，銅箔１より
なる。上記配線パターン５１，５５，及びパッド５２，
５４は，銅めっき膜３及び第２Ｎｉ／Ａｕめっき膜４に
より被覆されている。ボンディングパッド５３は，，第
１及び第２Ｎｉ／Ａｕめっき膜２，４により被覆されて
いる。スルーホール９９の壁面は，銅めっき膜３及び第
２Ｎｉ／Ａｕめっき膜４により被覆されている。
【００２２】上記電子部品搭載部９０は，絶縁基板９
１，９２，９３の搭載穴９１０，９２０，９３０よりな
る。搭載穴９１０は，凹形状で，上面側が開口してい
る。搭載穴９２０，９３０は，絶縁基板９２，９３を貫
通している。絶縁基板９１〜９３は，エポキシ系又はア
クリル系等のソルダーレジスト６及び接着材７により接
着されている。積層体９の表面は，エポキシ系又はアク
リル系等のソルダーレジスト６により被覆されている。
１，９２，９３の搭載穴９１０，９２０，９３０よりな
る。搭載穴９１０は，凹形状で，上面側が開口してい
る。搭載穴９２０，９３０は，絶縁基板９２，９３を貫
通している。絶縁基板９１〜９３は，エポキシ系又はア
クリル系等のソルダーレジスト６及び接着材７により接
着されている。積層体９の表面は，エポキシ系又はアク
リル系等のソルダーレジスト６により被覆されている。
【００２３】次に，上記電子部品搭載用多層基板の製造
方法について説明する。まず，図２に示すごとく，表裏
両面に銅箔１を貼着した絶縁基板９１，９２，９３を準
備する。次いで，銅箔１の不要部を除去して内層パター
ンとしての配線パターン５６を形成する。次いで，図
２，図３に示すごとく，配線パターンの延設部としての
ボンディングパッド５３の表面を，第１Ｎｉ／Ａｕめっ
き膜２により被覆する。次に，積層体の内部に位置する
絶縁基板９１〜９３の表面をエポキシ系又はアクリル系
等のソルダーレジスト６により被覆する。
方法について説明する。まず，図２に示すごとく，表裏
両面に銅箔１を貼着した絶縁基板９１，９２，９３を準
備する。次いで，銅箔１の不要部を除去して内層パター
ンとしての配線パターン５６を形成する。次いで，図
２，図３に示すごとく，配線パターンの延設部としての
ボンディングパッド５３の表面を，第１Ｎｉ／Ａｕめっ
き膜２により被覆する。次に，積層体の内部に位置する
絶縁基板９１〜９３の表面をエポキシ系又はアクリル系
等のソルダーレジスト６により被覆する。
【００２４】次に，絶縁基板９１〜９３に搭載穴９１０
〜９３０を穿設する。搭載穴９１０は，上側が開口した
凹形状にザグリ加工する。搭載穴９２０，９３０は，絶
縁基板９２，９３を貫通する貫通穴に穿設する。このと
き，搭載穴９２０は，搭載穴９３０よりも小さい口径と
する。
〜９３０を穿設する。搭載穴９１０は，上側が開口した
凹形状にザグリ加工する。搭載穴９２０，９３０は，絶
縁基板９２，９３を貫通する貫通穴に穿設する。このと
き，搭載穴９２０は，搭載穴９３０よりも小さい口径と
する。
【００２５】次に，図４に示すごとく，接着層７を介し
て上記絶縁基板９１〜９３を積層し，積層体９を得る。
次いで，該積層体９にスルーホール９９を穿設する。次
に，図５に示すごとく，スルーホール９９の壁面を含め
て，積層体９の全表面を，銅めっき膜３により被覆す
る。次に，図６に示すごとく，銅箔１及び銅めっき膜３
の不要部分を除去して，積層体９の表裏両面に，配線パ
ターン５１，５５，及びパッド５２，５４を形成する。
て上記絶縁基板９１〜９３を積層し，積層体９を得る。
次いで，該積層体９にスルーホール９９を穿設する。次
に，図５に示すごとく，スルーホール９９の壁面を含め
て，積層体９の全表面を，銅めっき膜３により被覆す
る。次に，図６に示すごとく，銅箔１及び銅めっき膜３
の不要部分を除去して，積層体９の表裏両面に，配線パ
ターン５１，５５，及びパッド５２，５４を形成する。
【００２６】次に，図７に示すごとく，積層体９の表裏
両面にエポキシ系又はアクリル系等のソルダーレジスト
６を形成する。次に，上記第１Ｎｉ／Ａｕめっき膜２又
は銅めっき膜３の表面を第２Ｎｉ／Ａｕめっき膜４によ
り被覆する。これにより，図１に示した，上記電子部品
搭載用多層基板９７が得られる。
両面にエポキシ系又はアクリル系等のソルダーレジスト
６を形成する。次に，上記第１Ｎｉ／Ａｕめっき膜２又
は銅めっき膜３の表面を第２Ｎｉ／Ａｕめっき膜４によ
り被覆する。これにより，図１に示した，上記電子部品
搭載用多層基板９７が得られる。
【００２７】次に，本例の作用効果について説明する。
本例においては，図７に示すごとく，配線パターン５
１，５５，パッド５２，５４の銅箔１及び銅めっき膜
３，ボンディングパッド５３の銅箔１及び第１Ｎｉ／Ａ
ｕめっき膜２，並びにスルーホール９９の内壁を覆う銅
めっき膜３の全表面を，第２Ｎｉ／Ａｕめっき膜４によ
り被覆している。そのため，上記銅箔１，銅めっき膜３
が外気と接触することがない。また，第１及び第２Ｎｉ
／Ａｕめっき膜２，４は，耐腐食性に優れている。
本例においては，図７に示すごとく，配線パターン５
１，５５，パッド５２，５４の銅箔１及び銅めっき膜
３，ボンディングパッド５３の銅箔１及び第１Ｎｉ／Ａ
ｕめっき膜２，並びにスルーホール９９の内壁を覆う銅
めっき膜３の全表面を，第２Ｎｉ／Ａｕめっき膜４によ
り被覆している。そのため，上記銅箔１，銅めっき膜３
が外気と接触することがない。また，第１及び第２Ｎｉ
／Ａｕめっき膜２，４は，耐腐食性に優れている。
【００２８】また，積層体９から露出するボンディング
パッド５３は，予め第１Ｎｉ／Ａｕめっき膜２により被
覆され，その後更にその表面が第２Ｎｉ／Ａｕめっき膜
４により被覆される。そのため，外気と接触しやすい上
記ボンディングパッド５３は，更に厚く上記Ｎｉ／Ａｕ
めっき膜２，４により被覆されることになる。従って，
耐腐食性に優れた配線パターンを形成することができ
る。また，上記Ｎｉ／Ａｕめっき膜２，４は，ともに無
電解めっき法により形成されるため，パターンに電流を
導くためのリード部を設ける必要がない。そのため，容
易に配線パターンの表面にＮｉ／Ａｕめっき膜を形成す
ることができる。
パッド５３は，予め第１Ｎｉ／Ａｕめっき膜２により被
覆され，その後更にその表面が第２Ｎｉ／Ａｕめっき膜
４により被覆される。そのため，外気と接触しやすい上
記ボンディングパッド５３は，更に厚く上記Ｎｉ／Ａｕ
めっき膜２，４により被覆されることになる。従って，
耐腐食性に優れた配線パターンを形成することができ
る。また，上記Ｎｉ／Ａｕめっき膜２，４は，ともに無
電解めっき法により形成されるため，パターンに電流を
導くためのリード部を設ける必要がない。そのため，容
易に配線パターンの表面にＮｉ／Ａｕめっき膜を形成す
ることができる。
【００２９】実施例２ 本例にかかる電子部品搭載用多層基板は，図８に示すご
とく，２枚の絶縁基板９４，９５を積層してなる積層体
９である。絶縁基板９４，９５の間には，内層パターン
としての配線パターン５６が形成されている。該配線パ
ターン５６の延設部には，ボンディングパッド５３が形
成されている。積層体９の外表面には，外層パターンと
しての配線パターン５１，５５及びパッド５２，５４が
形成されている。絶縁基板９４，９５には，搭載穴９４
０，９５０が穿設されており，前者は上面側にだけ開口
しており，後者は絶縁基板９５を貫通している。
とく，２枚の絶縁基板９４，９５を積層してなる積層体
９である。絶縁基板９４，９５の間には，内層パターン
としての配線パターン５６が形成されている。該配線パ
ターン５６の延設部には，ボンディングパッド５３が形
成されている。積層体９の外表面には，外層パターンと
しての配線パターン５１，５５及びパッド５２，５４が
形成されている。絶縁基板９４，９５には，搭載穴９４
０，９５０が穿設されており，前者は上面側にだけ開口
しており，後者は絶縁基板９５を貫通している。
【００３０】次に，上記電子部品搭載用多層基板９７の
製造方法について説明する。まず，図９に示すごとく，
絶縁基板９４，９５に，内層パターンとしての配線パタ
ーン５６及びボンディングパッド５３を形成する。次い
で，内層パターンの延設部としてのボンディングパッド
５３の表面を，第１Ｎｉ／Ａｕめっき膜２により被覆す
る。次に，積層体の内部に位置する絶縁基板９４，９５
の表面をエポキシ系又はアクリル系等のソルダーレジス
ト６により被覆する。
製造方法について説明する。まず，図９に示すごとく，
絶縁基板９４，９５に，内層パターンとしての配線パタ
ーン５６及びボンディングパッド５３を形成する。次い
で，内層パターンの延設部としてのボンディングパッド
５３の表面を，第１Ｎｉ／Ａｕめっき膜２により被覆す
る。次に，積層体の内部に位置する絶縁基板９４，９５
の表面をエポキシ系又はアクリル系等のソルダーレジス
ト６により被覆する。
【００３１】次に，絶縁基板９４，９５に搭載穴９４０
及び凹部９５１を穿設する。搭載穴９４０は上側が開口
した凹形状に，凹部９５１は下側が開口した凹形状とす
る。上記凹部９５１の上側には蓋部９５２が設けられて
いる。このとき，搭載穴９４０は，凹部９５１よりも小
さい口径とする。
及び凹部９５１を穿設する。搭載穴９４０は上側が開口
した凹形状に，凹部９５１は下側が開口した凹形状とす
る。上記凹部９５１の上側には蓋部９５２が設けられて
いる。このとき，搭載穴９４０は，凹部９５１よりも小
さい口径とする。
【００３２】次に，図１０に示すごとく，接着層７を介
して上記絶縁基板９４，９５を積層し，積層体９を得
る。次いで，該積層体９にスルーホール９９を穿設す
る。次いで，図１１に示すごとく，スルーホール９９の
壁面を含めた，積層体９の全表面を，銅めっき膜３によ
り被覆する。
して上記絶縁基板９４，９５を積層し，積層体９を得
る。次いで，該積層体９にスルーホール９９を穿設す
る。次いで，図１１に示すごとく，スルーホール９９の
壁面を含めた，積層体９の全表面を，銅めっき膜３によ
り被覆する。
【００３３】次に，積層体９の表面に配線パターンと同
形状のパターンフィルムを載置し，この状態で積層体９
をエッチング溶液中に浸漬する。これにより，図１２に
示すごとく，銅箔１及び銅めっき膜３の不要部分を除去
して，積層体９の表裏両面に，配線パターン５１，５５
及びパッド５２，５４を形成する。次いで，積層体９の
表裏両面にエポキシ系又はアクリル系等のソルダーレジ
スト６を形成する。
形状のパターンフィルムを載置し，この状態で積層体９
をエッチング溶液中に浸漬する。これにより，図１２に
示すごとく，銅箔１及び銅めっき膜３の不要部分を除去
して，積層体９の表裏両面に，配線パターン５１，５５
及びパッド５２，５４を形成する。次いで，積層体９の
表裏両面にエポキシ系又はアクリル系等のソルダーレジ
スト６を形成する。
【００３４】次に，図１３に示すごとく，上記積層体９
を無電解溶液中に浸漬し，銅めっき膜３の表面が第２Ｎ
ｉ／Ａｕめっき膜４により被覆される。このとき，上記
エポキシ系又はアクリル系等のソルダーレジスト６の表
面には，第２Ｎｉ／Ａｕめっき膜４が形成されない。こ
れは，銅系の材質にのみ付着するパラジウム系の触媒を
使用した無電解めっき法により，上記第２Ｎｉ／Ａｕめ
っき膜４を形成しているためである。
を無電解溶液中に浸漬し，銅めっき膜３の表面が第２Ｎ
ｉ／Ａｕめっき膜４により被覆される。このとき，上記
エポキシ系又はアクリル系等のソルダーレジスト６の表
面には，第２Ｎｉ／Ａｕめっき膜４が形成されない。こ
れは，銅系の材質にのみ付着するパラジウム系の触媒を
使用した無電解めっき法により，上記第２Ｎｉ／Ａｕめ
っき膜４を形成しているためである。
【００３５】次に，絶縁基板９５の凹部９５１の底部９
５２を，その周囲（点線部分）を切断することにより除
去し，図８に示すごとく，上記凹部９５１と同位置に搭
載穴９５０を形成する。これにより，図８に示す電子部
品搭載用多層基板９７が得られる。
５２を，その周囲（点線部分）を切断することにより除
去し，図８に示すごとく，上記凹部９５１と同位置に搭
載穴９５０を形成する。これにより，図８に示す電子部
品搭載用多層基板９７が得られる。
【００３６】本例においては，図１１〜図１３に示すご
とく，積層体９の表面に配線パターン５１，５５及びパ
ッド５２，５４を形成し，その表面を第２Ｎｉ／Ａｕめ
っき膜４により被覆するとき，電子部品搭載部９０の内
部がエッチング液や無電解溶液と接触しない。そのた
め，上記電子部品搭載部９０の内部に形成されているボ
ンディングパッド５３に損傷を与えることなく，本例の
電子部品搭載用多層基板を作製することができる。
とく，積層体９の表面に配線パターン５１，５５及びパ
ッド５２，５４を形成し，その表面を第２Ｎｉ／Ａｕめ
っき膜４により被覆するとき，電子部品搭載部９０の内
部がエッチング液や無電解溶液と接触しない。そのた
め，上記電子部品搭載部９０の内部に形成されているボ
ンディングパッド５３に損傷を与えることなく，本例の
電子部品搭載用多層基板を作製することができる。
【００３７】また，図１１に示すごとく，積層体９の表
面に銅めっき膜３を施す際に，電子部品搭載部９０内に
は銅めっき膜３が形成されない。そのため，電子部品搭
載部９０内の銅めっき膜３をエッチング処理により除去
する手間を省略することができる。その他は，実施例１
と同様の効果を得ることができる。
面に銅めっき膜３を施す際に，電子部品搭載部９０内に
は銅めっき膜３が形成されない。そのため，電子部品搭
載部９０内の銅めっき膜３をエッチング処理により除去
する手間を省略することができる。その他は，実施例１
と同様の効果を得ることができる。
【００３８】実施例３ 本例においては，図１４に示すごとく，電子部品搭載部
９０をマスクフィルム９５３により覆った状態で，積層
体９の表面に銅めっき膜３を施し（図１１参照），次い
でエッチング処理により積層体９の表面に配線パターン
５１，５５及びパッド５２，５４を形成し（図１２参
照），更に続いて銅めっき膜３の表面に無電解めっき法
により，第２Ｎｉ／Ａｕめっき膜４を形成している（図
１３参照）。
９０をマスクフィルム９５３により覆った状態で，積層
体９の表面に銅めっき膜３を施し（図１１参照），次い
でエッチング処理により積層体９の表面に配線パターン
５１，５５及びパッド５２，５４を形成し（図１２参
照），更に続いて銅めっき膜３の表面に無電解めっき法
により，第２Ｎｉ／Ａｕめっき膜４を形成している（図
１３参照）。
【００３９】上記絶縁基板９５には，予め該絶縁基板９
５を貫通する搭載穴９５０を穿設しておく。上記マスク
フィルム９５３は，搭載穴９５０の口径よりもわずかに
大きい形状をしている。また，マスクフィルム９５３
は，銅めっき膜形成用めっき液，銅めっき膜用エッチン
グ溶液，及びＮｉ／Ａｕめっき膜形成用の無電解溶液に
対し，耐性のあるものである。
５を貫通する搭載穴９５０を穿設しておく。上記マスク
フィルム９５３は，搭載穴９５０の口径よりもわずかに
大きい形状をしている。また，マスクフィルム９５３
は，銅めっき膜形成用めっき液，銅めっき膜用エッチン
グ溶液，及びＮｉ／Ａｕめっき膜形成用の無電解溶液に
対し，耐性のあるものである。
【００４０】尚，マスクフィルム９５３として，銅めっ
き膜形成用めっき液，銅めっき膜用エッチング溶液にの
み耐性があり，Ｎｉ／Ａｕめっき膜形成用の無電解溶液
に対しては耐性のない材質を用いた場合には，積層体９
を無電解溶液に浸漬する前に，Ｎｉ／Ａｕめっき膜形成
用の無電解溶液に耐性のある材質で形成され，かつ上記
マスクフィルム９５３と同形状のマスクフィルムと取り
替えればよい。その他は実施例２と同様である。本例に
おいても実施例２と同様の効果を得ることができる。
き膜形成用めっき液，銅めっき膜用エッチング溶液にの
み耐性があり，Ｎｉ／Ａｕめっき膜形成用の無電解溶液
に対しては耐性のない材質を用いた場合には，積層体９
を無電解溶液に浸漬する前に，Ｎｉ／Ａｕめっき膜形成
用の無電解溶液に耐性のある材質で形成され，かつ上記
マスクフィルム９５３と同形状のマスクフィルムと取り
替えればよい。その他は実施例２と同様である。本例に
おいても実施例２と同様の効果を得ることができる。
【００４１】実施例４ 本例にかかる電子部品搭載用多層基板は，図１５に示す
ごとく，パッド５２，５４は銅箔１により形成されてお
り，該銅箔１は第１Ｎｉ／Ａｕめっき膜２，銅めっき膜
３，及び第２Ｎｉ／Ａｕめっき膜４により被覆されてい
る。また，配線パターン５１，５５は，第１及び第２Ｎ
ｉ／Ａｕめっき膜２，４により被覆されている。積層体
９は，２枚の絶縁基板９４，９５を積層し，接着したも
のである。また，電子部品搭載部９０は，絶縁基板９５
に設けられた搭載穴９５０よりなる。その他の構成は，
実施例１の電子部品搭載用多層基板と同様である。
ごとく，パッド５２，５４は銅箔１により形成されてお
り，該銅箔１は第１Ｎｉ／Ａｕめっき膜２，銅めっき膜
３，及び第２Ｎｉ／Ａｕめっき膜４により被覆されてい
る。また，配線パターン５１，５５は，第１及び第２Ｎ
ｉ／Ａｕめっき膜２，４により被覆されている。積層体
９は，２枚の絶縁基板９４，９５を積層し，接着したも
のである。また，電子部品搭載部９０は，絶縁基板９５
に設けられた搭載穴９５０よりなる。その他の構成は，
実施例１の電子部品搭載用多層基板と同様である。
【００４２】次に，上記電子部品搭載用多層基板の製造
方法について説明する。まず，図１６に示すごとく，絶
縁基板９４，９５に，内層パターンとしての配線パター
ン５６及びボンディングパッド５３と，外層パターンと
しての配線パターン５１，５５及びパッド５２，５４を
形成する。次いで，ボンディングパッド５３，配線パタ
ーン５１，５５，及びパッド５２，５４の表面を，第１
Ｎｉ／Ａｕめっき膜２により被覆する。次に，積層体９
の内部に位置する絶縁基板９４，９５の表面をエポキシ
系又はアクリル系等のソルダーレジスト６により被覆す
る。次に，上記絶縁基板９５に搭載穴９５０を穿設す
る。搭載穴９５０は絶縁基板９５を貫通する貫通穴とす
る。
方法について説明する。まず，図１６に示すごとく，絶
縁基板９４，９５に，内層パターンとしての配線パター
ン５６及びボンディングパッド５３と，外層パターンと
しての配線パターン５１，５５及びパッド５２，５４を
形成する。次いで，ボンディングパッド５３，配線パタ
ーン５１，５５，及びパッド５２，５４の表面を，第１
Ｎｉ／Ａｕめっき膜２により被覆する。次に，積層体９
の内部に位置する絶縁基板９４，９５の表面をエポキシ
系又はアクリル系等のソルダーレジスト６により被覆す
る。次に，上記絶縁基板９５に搭載穴９５０を穿設す
る。搭載穴９５０は絶縁基板９５を貫通する貫通穴とす
る。
【００４３】次に，図１７に示すごとく，接着層７を介
して上記絶縁基板９４，９５を積層し，積層体９を得
る。次に，図１８に示すごとく，該積層体９にスルーホ
ール９９を穿設し，次いで，スルーホール９９の壁面を
含む積層体９の全表面を，銅めっき膜３により被覆す
る。
して上記絶縁基板９４，９５を積層し，積層体９を得
る。次に，図１８に示すごとく，該積層体９にスルーホ
ール９９を穿設し，次いで，スルーホール９９の壁面を
含む積層体９の全表面を，銅めっき膜３により被覆す
る。
【００４４】次に，図１９に示すごとく，配線パター
ン，スルーホールの内壁，パッド，及びバイアホールの
表面を被覆する銅めっき膜３だけを残し，その他の部分
の銅めっき膜３をエッチングにより除去する。上記エッ
チングは，上記のパターンと同一形状のパターンが形成
されているマスクフィルムを積層体９の表裏両面に載置
し，この状態で，積層体９をエッチング液の中に浸漬す
ることにより行う。エッチング後は，上記マスクフィル
ムは取り除かれる。
ン，スルーホールの内壁，パッド，及びバイアホールの
表面を被覆する銅めっき膜３だけを残し，その他の部分
の銅めっき膜３をエッチングにより除去する。上記エッ
チングは，上記のパターンと同一形状のパターンが形成
されているマスクフィルムを積層体９の表裏両面に載置
し，この状態で，積層体９をエッチング液の中に浸漬す
ることにより行う。エッチング後は，上記マスクフィル
ムは取り除かれる。
【００４５】その後，上記実施例１の図７と同様の方法
により，積層体９の表面にエポキシ系又はアクリル系等
のソルダーレジスト６を形成し，次いで，上記銅めっき
膜３の表面を第２Ｎｉ／Ａｕめっき膜４により被覆す
る。これにより，上記図１５に示した電子部品搭載用多
層基板９７が得られる。
により，積層体９の表面にエポキシ系又はアクリル系等
のソルダーレジスト６を形成し，次いで，上記銅めっき
膜３の表面を第２Ｎｉ／Ａｕめっき膜４により被覆す
る。これにより，上記図１５に示した電子部品搭載用多
層基板９７が得られる。
【００４６】本例においては，絶縁基板９４，９５を積
層する前に，外層パターンとしての配線パターン及びパ
ッドを形成している。そのため，これらのパターンの表
面は，第１及び第２Ｎｉ／Ａｕめっき膜２，４により更
に厚く被覆されることとなる。従って，耐腐食性に優れ
た外層パターンを形成することができる。その他は，上
記実施例１と同様の効果を得ることができる。
層する前に，外層パターンとしての配線パターン及びパ
ッドを形成している。そのため，これらのパターンの表
面は，第１及び第２Ｎｉ／Ａｕめっき膜２，４により更
に厚く被覆されることとなる。従って，耐腐食性に優れ
た外層パターンを形成することができる。その他は，上
記実施例１と同様の効果を得ることができる。
【図１】実施例１の電子部品搭載用多層基板の断面図。
【図２】実施例１における，積層前の，絶縁基板の断面
図。
図。
【図３】実施例１における，ボンディングパッド付近の
絶縁基板の拡大断面図。
絶縁基板の拡大断面図。
【図４】実施例１における，絶縁基板を積層し，スルー
ホールを穿設した積層体の断面図。
ホールを穿設した積層体の断面図。
【図５】実施例１における，積層体の表面に銅めっき膜
を施した積層体の断面図。
を施した積層体の断面図。
【図６】実施例１における，配線パターン及びパッドを
形成した積層体の断面図。
形成した積層体の断面図。
【図７】実施例１における，エポキシ系又はアクリル系
等のソルダーレジストを施した積層体の断面図。
等のソルダーレジストを施した積層体の断面図。
【図８】実施例２の電子部品搭載用多層基板の断面図。
【図９】実施例２における，積層前の，絶縁基板の断面
図。
図。
【図１０】実施例２における，スルーホールが穿設され
た積層体の断面図。
た積層体の断面図。
【図１１】実施例２における，銅めっき膜が形成された
積層体の断面図。
積層体の断面図。
【図１２】実施例２における，配線パターン及びエポキ
シ系又はアクリル系等のソルダーレジストを形成した積
層体の断面図。
シ系又はアクリル系等のソルダーレジストを形成した積
層体の断面図。
【図１３】実施例２における，第２Ｎｉ／Ａｕめっき膜
を形成した積層体の断面図。
を形成した積層体の断面図。
【図１４】実施例３における，電子部品搭載部がマスク
フィルムにより覆われた積層体の断面図。
フィルムにより覆われた積層体の断面図。
【図１５】実施例４の電子部品搭載用多層基板の断面
図。
図。
【図１６】実施例４における，積層前の，絶縁基板の断
面図。
面図。
【図１７】実施例４における，絶縁基板を積層した積層
体の断面図。
体の断面図。
【図１８】実施例４における，積層体の表面に銅めっき
膜を施した積層体の断面図。
膜を施した積層体の断面図。
【図１９】実施例４における，エッチング後の積層体の
断面図。
断面図。
【図２０】従来例における，積層前の絶縁基板の断面
図。
図。
【図２１】従来例における，スルーホールを穿設し，銅
めっき膜を施した積層体の断面図。
めっき膜を施した積層体の断面図。
【図２２】従来例における，配線パターン及びパッドを
形成した積層体の断面図。
形成した積層体の断面図。
【図２３】従来例における，エポキシ系又はアクリル系
等のソルダーレジストを施した積層体の断面図。
等のソルダーレジストを施した積層体の断面図。
【図２４】従来例における，底部を除去した積層体の断
面図。
面図。
【図２５】従来例における，ドライフィルムを施した積
層体の断面図。
層体の断面図。
【図２６】従来例における，電解Ｎｉ／Ａｕめっき膜を
施した積層体の断面図。
施した積層体の断面図。
【図２７】従来例における，ドライフィルムを除去した
積層体の断面図。
積層体の断面図。
【図２８】従来例における，積層体の裏面側に配線パタ
ーン及びパッドを形成した積層体の断面図。
ーン及びパッドを形成した積層体の断面図。
【図２９】従来例における，積層体の裏面側にエポキシ
系又はアクリル系等のソルダーレジストを形成した積層
体の断面図。
系又はアクリル系等のソルダーレジストを形成した積層
体の断面図。
【図３０】従来例の問題点を指摘する説明図。
１．．．銅箔， ２．．．第１Ｎｉ／Ａｕめっき膜， ３．．．銅めっき膜， ４．．．第２Ｎｉ／Ａｕめっき膜， ５１，５５，５６．．．配線パターン， ５２，５４．．．パッド， ５３．．．ボンディングパッド， ６．．．エポキシ系又はアクリル系等のソルダーレジス
ト， ７．．．接着層， ９．．．積層体， ９０．．．電子部品搭載部， ９１０，９２０，９３０，９４０，９５０．．．搭載
穴， ９１〜９５．．．絶縁基板， ９９．．．スルーホール，
ト， ７．．．接着層， ９．．．積層体， ９０．．．電子部品搭載部， ９１０，９２０，９３０，９４０，９５０．．．搭載
穴， ９１〜９５．．．絶縁基板， ９９．．．スルーホール，
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｈ０５Ｋ 3/24 Ａ 7511−4Ｅ 3/42 Ｂ 7511−4Ｅ
Claims (5)
- 【請求項１】 （ａ）複数の絶縁基板に，配線パターン
と電子部品搭載用の搭載穴とを形成し， （ｂ）上記配線パターンの露出部表面に，無電解めっき
法により第１Ｎｉ／Ａｕめっき膜を施し， （ｃ）上記複数の絶縁基板を積層し，積層体を得た後， （ｄ）該積層体にスルーホールを穿設し， （ｅ）上記第１Ｎｉ／Ａｕめっき膜の表面及び上記スル
ーホールの内壁を含めた上記積層体の全表面に，銅めっ
き膜を形成し， （ｆ）上記銅めっき膜における配線パターンを被覆して
いない部分をエッチングにより除去し， （ｇ）上記第１Ｎｉ／Ａｕめっき膜又は／及び銅めっき
膜の露出表面に，無電解めっき法により第２Ｎｉ／Ａｕ
めっき膜を施すことを特徴とする電子部品搭載用多層基
板の製造方法。 - 【請求項２】 請求項１において，上記配線パターン
は，積層体の内部に位置する内層パターンであることを
特徴とする電子部品搭載用多層基板の製造方法。 - 【請求項３】 請求項１において，上記配線パターン
は，積層体の外部に位置する外層パターンであることを
特徴とする電子部品搭載用多層基板の製造方法。 - 【請求項４】 請求項１において，上記配線パターンの
露出部は，上記搭載穴の周縁に形成された内層パターン
の延設部であることを特徴とする電子部品搭載用多層基
板の製造方法。 - 【請求項５】 請求項４において，上記内層パターンの
延設部は，ボンディングパッドであることを特徴とする
電子部品搭載用多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277680A JPH07106769A (ja) | 1993-10-08 | 1993-10-08 | 電子部品搭載用多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277680A JPH07106769A (ja) | 1993-10-08 | 1993-10-08 | 電子部品搭載用多層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106769A true JPH07106769A (ja) | 1995-04-21 |
Family
ID=17586812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5277680A Pending JPH07106769A (ja) | 1993-10-08 | 1993-10-08 | 電子部品搭載用多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106769A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999026458A1 (fr) * | 1997-11-19 | 1999-05-27 | Ibiden Co., Ltd. | Carte de cablage imprime multicouche et son procede de fabrication |
| EP1117283A1 (en) * | 1998-09-14 | 2001-07-18 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| JP2002237682A (ja) * | 2001-02-08 | 2002-08-23 | Cmk Corp | 部品実装用凹部を備えた多層プリント配線板及びその製造方法 |
| WO2004105454A1 (ja) * | 2003-05-23 | 2004-12-02 | Fujitsu Limited | 配線基板の製造方法 |
| KR100782956B1 (ko) * | 2005-11-18 | 2007-12-07 | 후지쯔 가부시끼가이샤 | 배선 기판의 제조 방법 |
-
1993
- 1993-10-08 JP JP5277680A patent/JPH07106769A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999026458A1 (fr) * | 1997-11-19 | 1999-05-27 | Ibiden Co., Ltd. | Carte de cablage imprime multicouche et son procede de fabrication |
| US7230188B1 (en) | 1998-09-14 | 2007-06-12 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| EP1117283A4 (en) * | 1998-09-14 | 2004-06-23 | Ibiden Co Ltd | PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF |
| EP1667507A1 (en) * | 1998-09-14 | 2006-06-07 | Ibiden Co., Ltd. | A multilayer printed circuit board and a process for manufacturing the same |
| EP1117283A1 (en) * | 1998-09-14 | 2001-07-18 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| US7691189B2 (en) | 1998-09-14 | 2010-04-06 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| US7827680B2 (en) | 1998-09-14 | 2010-11-09 | Ibiden Co., Ltd. | Electroplating process of electroplating an elecrically conductive sustrate |
| US8065794B2 (en) | 1998-09-14 | 2011-11-29 | Ibiden Co., Ltd. | Printed wiring board and its manufacturing method |
| JP2002237682A (ja) * | 2001-02-08 | 2002-08-23 | Cmk Corp | 部品実装用凹部を備えた多層プリント配線板及びその製造方法 |
| WO2004105454A1 (ja) * | 2003-05-23 | 2004-12-02 | Fujitsu Limited | 配線基板の製造方法 |
| US7377030B2 (en) | 2003-05-23 | 2008-05-27 | Fujitsu Limited | Wiring board manufacturing method |
| US7935891B2 (en) | 2003-05-23 | 2011-05-03 | Fujitsu Limited | Wiring board manufacturing method |
| KR100782956B1 (ko) * | 2005-11-18 | 2007-12-07 | 후지쯔 가부시끼가이샤 | 배선 기판의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7681310B2 (en) | Method for fabricating double-sided wiring board | |
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| JP2002246500A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH07106769A (ja) | 電子部品搭載用多層基板の製造方法 | |
| JP4840628B2 (ja) | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ | |
| JPH0799391A (ja) | 電子部品搭載用多層基板の製造方法 | |
| JP3624512B2 (ja) | 電子部品搭載用基板の製造方法 | |
| KR101194552B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPH05327227A (ja) | ブラインドホール及びその形成方法 | |
| JP3747897B2 (ja) | 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置 | |
| JPH09260840A (ja) | 多層プリント配線板の製造方法 | |
| JP2003188532A (ja) | プリント配線板の製造方法およびそれを用いて製造されたプリント配線板 | |
| JPH04120791A (ja) | 多層プリント配線板の製造方法 | |
| JPH05226839A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JPH0799389A (ja) | 電子部品搭載用多層基板の製造方法 | |
| JPS5910252A (ja) | フイルムキヤリアのフレキシブルテ−プ | |
| JPH11163528A (ja) | 多層電子部品搭載用基板及びその製造方法 | |
| JPH03108793A (ja) | プリント配線板の製造方法 | |
| JPH04369291A (ja) | 配線板とその製造方法 | |
| JPH0582078B2 (ja) | ||
| JPH07273453A (ja) | 多層プリント配線板の製造方法 | |
| JP2004146504A (ja) | プリント配線板及びその製造方法 | |
| JPH03194992A (ja) | プリント基板の製造方法 | |
| JPH03175695A (ja) | スルホールプリント配線板の製造方法 | |
| JPH11135940A (ja) | プリント配線板の製造方法 |