JPH07105706B2 - 電流切換え式ドライバ回路 - Google Patents
電流切換え式ドライバ回路Info
- Publication number
- JPH07105706B2 JPH07105706B2 JP1221891A JP22189189A JPH07105706B2 JP H07105706 B2 JPH07105706 B2 JP H07105706B2 JP 1221891 A JP1221891 A JP 1221891A JP 22189189 A JP22189189 A JP 22189189A JP H07105706 B2 JPH07105706 B2 JP H07105706B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- mos transistor
- control
- source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明はコンピュータ用の改良されたMOSドライバ回路
に関するものである。さらに詳しくは、本発明は、IBM
システム360/370チャネルに関連する入出力チャネル選
択機能で使用するように設計され、チャネルから選択信
号を受け取って次の制御装置に信号を再駆動するために
複数の周辺装置と相互接続することができる、電流切替
え式ドライバに関するものである。
に関するものである。さらに詳しくは、本発明は、IBM
システム360/370チャネルに関連する入出力チャネル選
択機能で使用するように設計され、チャネルから選択信
号を受け取って次の制御装置に信号を再駆動するために
複数の周辺装置と相互接続することができる、電流切替
え式ドライバに関するものである。
B.従来技術及び発明が解決しようとする問題点 複数の周辺装置を１台または複数のCPUにインターフェ
ースしなければならないIBMシステム360/370チャネル・
システムを使用する場合、360/370チャネルに接続され
ている各周辺装置に関連する制御装置を使用することが
一般的である。こうした制御装置は、360/370チャネル
・インターフェースと当該の制御装置の間で動作を開始
及び終了するために必要な、インターフェース線に関す
る給電、論理機能及び切替え機能を実行するモジュール
を使用する。こうしたシステムでは、通常、単一のIBM
システム360及びシステム370の入出力インターフェース
に対してセレクトイン／セレクトアウト制御を実行する
統合セレクトアウト・バイパス・チップが設けられる。
360/370チャネル・インターフェースに接続された制御
装置は、セレクトアウト信号を使って、チャネルからの
選択シーケンスの開始を検出する。他のインターフェー
ス線と異なり、セレクトアウト信号は各制御装置によっ
て受け取られるだけでなく、論理回路を通過して、チャ
ネルに接続された次の制御装置に対して再駆動される。
統合セレクトアウト・バイパス機能は、制御装置の電源
が切られたとき、セレクトアウト／セレクトイン信号に
対する電気的バイアスを与える。内部セレクトアウト・
バイパス設計は、セレクトアウト・バイア機能の他に、
制御装置の電源が入ってセレクトアウト信号を受け取り
次の制御装置に対して再駆動するときに使用されるドラ
イバとレシーバを含む。
ースしなければならないIBMシステム360/370チャネル・
システムを使用する場合、360/370チャネルに接続され
ている各周辺装置に関連する制御装置を使用することが
一般的である。こうした制御装置は、360/370チャネル
・インターフェースと当該の制御装置の間で動作を開始
及び終了するために必要な、インターフェース線に関す
る給電、論理機能及び切替え機能を実行するモジュール
を使用する。こうしたシステムでは、通常、単一のIBM
システム360及びシステム370の入出力インターフェース
に対してセレクトイン／セレクトアウト制御を実行する
統合セレクトアウト・バイパス・チップが設けられる。
360/370チャネル・インターフェースに接続された制御
装置は、セレクトアウト信号を使って、チャネルからの
選択シーケンスの開始を検出する。他のインターフェー
ス線と異なり、セレクトアウト信号は各制御装置によっ
て受け取られるだけでなく、論理回路を通過して、チャ
ネルに接続された次の制御装置に対して再駆動される。
統合セレクトアウト・バイパス機能は、制御装置の電源
が切られたとき、セレクトアウト／セレクトイン信号に
対する電気的バイアスを与える。内部セレクトアウト・
バイパス設計は、セレクトアウト・バイア機能の他に、
制御装置の電源が入ってセレクトアウト信号を受け取り
次の制御装置に対して再駆動するときに使用されるドラ
イバとレシーバを含む。
セレクトイン線及びセレクトアウト線を駆動するために
IBM360/370で使用されるドライバに要求される条件は、
95オームのケーブルに3.9Vを駆動でき短絡が防止できる
ことである。最新のシステムでは、短絡検出（RAS）
と、テスト用の高インピーダンス・モードも必要であ
る。従来、代表的な線ドライバの実施態様ではバイポー
ラ・ドライバ回路が使用されてきた。しかし、バイポー
ラ回路用の普通の６ボルト電源要件は望ましくない。さ
らに、このような回路に付随する大電流制限抵抗は過度
のワット損をもたらす。したがって、最新設計のシステ
ムで使用可能な通常５ボルトの低い電圧で作動し、ワッ
ト損を少なくするために、このような線ドライバの実施
態様にMOS回路を利用する必要がある。
IBM360/370で使用されるドライバに要求される条件は、
95オームのケーブルに3.9Vを駆動でき短絡が防止できる
ことである。最新のシステムでは、短絡検出（RAS）
と、テスト用の高インピーダンス・モードも必要であ
る。従来、代表的な線ドライバの実施態様ではバイポー
ラ・ドライバ回路が使用されてきた。しかし、バイポー
ラ回路用の普通の６ボルト電源要件は望ましくない。さ
らに、このような回路に付随する大電流制限抵抗は過度
のワット損をもたらす。したがって、最新設計のシステ
ムで使用可能な通常５ボルトの低い電圧で作動し、ワッ
ト損を少なくするために、このような線ドライバの実施
態様にMOS回路を利用する必要がある。
これらのニーズは、電流切替えモードで作動できる改良
されたMOS線ドライバ回路を含む本発明によって満たさ
れる。好ましい実施例は電流ミラー構成で実施される。
得られる回路は、このようなすべてのシステムで使用可
能な５ボルト±10％の電源で容易に作動し、以前に使用
されていたバイポーラ回路で消費されていた電力の約５
分の１しか消費しない。
されたMOS線ドライバ回路を含む本発明によって満たさ
れる。好ましい実施例は電流ミラー構成で実施される。
得られる回路は、このようなすべてのシステムで使用可
能な５ボルト±10％の電源で容易に作動し、以前に使用
されていたバイポーラ回路で消費されていた電力の約５
分の１しか消費しない。
第２図は代表的な従来技術による線ドライバの実施態様
を示す。この基本回路は、本明細書で一般的に記載する
型式のバイポーラを用いた入出力ドライバで広範囲に使
用されてきた。
を示す。この基本回路は、本明細書で一般的に記載する
型式のバイポーラを用いた入出力ドライバで広範囲に使
用されてきた。
第２図に示す回路では、＋６ボルトの電源電圧が限流抵
抗器11を通じてNPNトランジスタ12のコレクタに供給さ
れる。このトランジスタのエミッタは出力側で95オーム
の負荷抵抗器RLOADに接続されている。ドライバの入力
側はトランジスタのベースに接続され、入力側と基準電
圧端子の間に750オームの抵抗器14が設けられている。
抗器11を通じてNPNトランジスタ12のコレクタに供給さ
れる。このトランジスタのエミッタは出力側で95オーム
の負荷抵抗器RLOADに接続されている。ドライバの入力
側はトランジスタのベースに接続され、入力側と基準電
圧端子の間に750オームの抵抗器14が設けられている。
この構成は、単にNPNデバイスをMOSFETで置き換えるこ
とによって、MOS技術で実施することもできる。しかし
ながら、大電流制限抵抗器と６ボルトの電源という要件
は極めて望ましくない。より新しい多くの技術では６ボ
ルトでの作動が不可能であり、すべての回路で通常５ボ
ルト±10％の許容差の単一電源を使用するならば、シス
テムのコストが下がる。35オームの限流抵抗器11は、特
にドライバの短絡が発生した場合、大量の電力を消費す
る。これは外部抵抗器として加えられることが多く、モ
ジュールのピン数と製作コストが共に増加する。
とによって、MOS技術で実施することもできる。しかし
ながら、大電流制限抵抗器と６ボルトの電源という要件
は極めて望ましくない。より新しい多くの技術では６ボ
ルトでの作動が不可能であり、すべての回路で通常５ボ
ルト±10％の許容差の単一電源を使用するならば、シス
テムのコストが下がる。35オームの限流抵抗器11は、特
にドライバの短絡が発生した場合、大量の電力を消費す
る。これは外部抵抗器として加えられることが多く、モ
ジュールのピン数と製作コストが共に増加する。
C.問題点を解決する手段 如上の問題は、本発明の電流切換え式ドライバ回路によ
って達成される。すなわち、このドライバ回路は、基準
電圧源と電流源の間に接続されたMOS基準トランジスタ
及びMOS制御トランジスタと、基準電圧源と負荷手段と
の間に接続された、基準トランジスタに対して対称的な
構成のMOSミラー・トランジスタと、制御トランジスタ
とミラー・トランジスタの間に接続された、ミラー・ト
ランジスタのドレイン電位に追従するように基準トラン
ジスタのドレイン電位を制御するための信号手段とから
なる。
って達成される。すなわち、このドライバ回路は、基準
電圧源と電流源の間に接続されたMOS基準トランジスタ
及びMOS制御トランジスタと、基準電圧源と負荷手段と
の間に接続された、基準トランジスタに対して対称的な
構成のMOSミラー・トランジスタと、制御トランジスタ
とミラー・トランジスタの間に接続された、ミラー・ト
ランジスタのドレイン電位に追従するように基準トラン
ジスタのドレイン電位を制御するための信号手段とから
なる。
D.実施例 第1a図に示す基本的電流切換え式ドライバ（SCMD）の構
成でこの問題を部分的に克服することができる。オンに
なると、電流源からの電流IONは負荷を通過する。そし
て出力側で発生する電圧は、 VOUT＝ION×RLOAD となる。
成でこの問題を部分的に克服することができる。オンに
なると、電流源からの電流IONは負荷を通過する。そし
て出力側で発生する電圧は、 VOUT＝ION×RLOAD となる。
ION＞42.2ミリアンペア、RLOAD＞92.6オームの場合、発
生電圧は必要な3.9ボルトを越える。SCMDがオフになる
と、第２図の従来のドライバと同様に、負荷によって線
の電圧が論理ゼロのレベルに下がる。
生電圧は必要な3.9ボルトを越える。SCMDがオフになる
と、第２図の従来のドライバと同様に、負荷によって線
の電圧が論理ゼロのレベルに下がる。
短絡条件下でSCMDによって消費される電力は下記のみで
ある。
ある。
電力＝ION×VDD ION＝42ミリアンペア、VDD＝5.0ボルトの場合、電力は
0.21ワットである。同様な条件で第２図の回路は下記の
電力を消費する。
0.21ワットである。同様な条件で第２図の回路は下記の
電力を消費する。
電力＝VDD 2/35＝1.02ワット したがって、SCMDは短絡条件下で従来のバイポーラ・ド
ライバの電力の約５分の１しか消費しない。SCMDは、短
絡中にそれを遮断するための複雑な保護回路を必要とし
ない。他の多くのドライバと異なり、SCMDは、短絡が除
去された後、入力サイクリングなどの再活動化手順を必
要とせず直ちに正常作動に戻る。
ライバの電力の約５分の１しか消費しない。SCMDは、短
絡中にそれを遮断するための複雑な保護回路を必要とし
ない。他の多くのドライバと異なり、SCMDは、短絡が除
去された後、入力サイクリングなどの再活動化手順を必
要とせず直ちに正常作動に戻る。
SCMDは電流ミラー及びスイッチとして実現することもで
きる。第1b図はMOS技術で実施したそのようなドライバ
構成を示す。第1b図では、SCMDはＰチャネル基準デバイ
ス22のソースに接続された電源電圧VDDを利用する。デ
バイス22は電流基準IREF23及びスイッチ24に接続された
ゲート（その電位は図示のVGATE）とドレインを有す
る。通常は別のＰチャネル・デバイス26である電流ミラ
ー回路が設けられている。デバイス26は、VDDに接続さ
れたソース、デバイス22のドレインに接続されたゲー
ト、及び出力または負荷抵抗器RLOAD27に接続されたド
レインを有する。
きる。第1b図はMOS技術で実施したそのようなドライバ
構成を示す。第1b図では、SCMDはＰチャネル基準デバイ
ス22のソースに接続された電源電圧VDDを利用する。デ
バイス22は電流基準IREF23及びスイッチ24に接続された
ゲート（その電位は図示のVGATE）とドレインを有す
る。通常は別のＰチャネル・デバイス26である電流ミラ
ー回路が設けられている。デバイス26は、VDDに接続さ
れたソース、デバイス22のドレインに接続されたゲー
ト、及び出力または負荷抵抗器RLOAD27に接続されたド
レインを有する。
スイッチ24を開くと、基準電流IREFはTMIRとして図示し
たデバイス22を通過して、デバイス26内で反射されて出
力を高レベルにする。スイッチ24を閉じると、同電流は
デバイス22をバイパスするので、電流はデバイス26内で
反射されない。電流がデバイス26内で反射されない場
合、負荷抵抗器RLOAD27は出力を低レベルに下げる。デ
バイス22とデバイス26のサイズを適切に選定することに
よって、デバイス26のソース・ドレイン間の電圧を任意
に低くしながら、両方のデバイスを飽和状態を保つこと
ができる。理論的には負荷抵抗器RLOAD27の両端間の必
要出力電圧より高い電源電圧ならどんな電圧でも、回路
への電力供給には十分である。これによって、SCMDで通
常の５ボルト±10％許容差の電源から作動でき、3.9ボ
ルトの論理１レベルに対処できる。
たデバイス22を通過して、デバイス26内で反射されて出
力を高レベルにする。スイッチ24を閉じると、同電流は
デバイス22をバイパスするので、電流はデバイス26内で
反射されない。電流がデバイス26内で反射されない場
合、負荷抵抗器RLOAD27は出力を低レベルに下げる。デ
バイス22とデバイス26のサイズを適切に選定することに
よって、デバイス26のソース・ドレイン間の電圧を任意
に低くしながら、両方のデバイスを飽和状態を保つこと
ができる。理論的には負荷抵抗器RLOAD27の両端間の必
要出力電圧より高い電源電圧ならどんな電圧でも、回路
への電力供給には十分である。これによって、SCMDで通
常の５ボルト±10％許容差の電源から作動でき、3.9ボ
ルトの論理１レベルに対処できる。
どの集積回路技術においても、慎重に設計されたデバイ
スの両端間のパラメータの追跡がすぐれているため、電
流ミラーの精度は高くできる。これは主として、絶対値
ではなくパラメータの合致に依存する。MOS技術は、ゲ
ート電流が極めて低いため、電流ミラーの設計に特に適
している。追跡によって相殺されない唯一の重要なパラ
メータは出力コンダクタンスGDSである。しかしなが
ら、GDSはデバイス設計によって随意に小さな値にする
ことができる。したがって、MOSにおけるSCMDの理論的
精度は、基準電流IREFの精度とデバイスの合致度のみに
よって制限される。
スの両端間のパラメータの追跡がすぐれているため、電
流ミラーの精度は高くできる。これは主として、絶対値
ではなくパラメータの合致に依存する。MOS技術は、ゲ
ート電流が極めて低いため、電流ミラーの設計に特に適
している。追跡によって相殺されない唯一の重要なパラ
メータは出力コンダクタンスGDSである。しかしなが
ら、GDSはデバイス設計によって随意に小さな値にする
ことができる。したがって、MOSにおけるSCMDの理論的
精度は、基準電流IREFの精度とデバイスの合致度のみに
よって制限される。
MOS技術では、SCMDの出力インピーダンスはデバイスの
長さが増えるにつれて増加する。あいにく、面積とキャ
パシタンスを考慮すると実際に使用できる長さは制限さ
れる。短いデバイスでも、ミラー・デバイス、TMIRのす
べてのノードを強制的に同じ電位にすることによって、
電流誤差を除去することができる。これは通常はミラー
・デバイスを「スタック」することによって行なわれ
る。しかし、スタックしたミラーは、追加のデバイスを
バイアスするためにより高い電源電圧を必要とする。こ
のため、従来技術によるスタックしたミラーは、出力電
位がVDDよりはるかに低い場合に出力インピーダンスを
向上させるだけであり、この種の電流ミラーでは通常の
SCMDの3.9ボルトの要件は満たせないことが判明してい
る。
長さが増えるにつれて増加する。あいにく、面積とキャ
パシタンスを考慮すると実際に使用できる長さは制限さ
れる。短いデバイスでも、ミラー・デバイス、TMIRのす
べてのノードを強制的に同じ電位にすることによって、
電流誤差を除去することができる。これは通常はミラー
・デバイスを「スタック」することによって行なわれ
る。しかし、スタックしたミラーは、追加のデバイスを
バイアスするためにより高い電源電圧を必要とする。こ
のため、従来技術によるスタックしたミラーは、出力電
位がVDDよりはるかに低い場合に出力インピーダンスを
向上させるだけであり、この種の電流ミラーでは通常の
SCMDの3.9ボルトの要件は満たせないことが判明してい
る。
この問題の解決法は、第3a図に示すように、基準デバイ
スのドレインを制御するフィードバック回路を追加する
ことである。第3a図には電流ミラー回路が示されてい
る。そこではデバイス32は基準デバイスとして働き、T
CONTとして図示したデバイス34は制御エレメントであ
り、TMIRとして図示したデバイス36はミラー・エレメン
トである。図に示すように、すべてのデバイスはＰチャ
ネルMOSFETである。VDDはデバイス32のソースに接続さ
れ、そのドレインはデバイス34のソースに接続されてい
る。デバイス34のドレインは電流基準IREF33及びデバイ
ス32のゲートに接続されている。デバイス32のゲートは
デバイス36のゲートにも接続され、図に示すように、こ
のデバイス36のソースはVDDに接続され、ドレインは負
荷抵抗器RLOAD37に接続されている。その他にこの回路
は、デバイス34のゲートに接続された出力端を有する従
来型の演算増幅器38を含む。この演算増幅器38の反転入
力はデバイス32のドレインに接続され、非反転入力はミ
ラー・デバイス36のドレインに接続されている。
スのドレインを制御するフィードバック回路を追加する
ことである。第3a図には電流ミラー回路が示されてい
る。そこではデバイス32は基準デバイスとして働き、T
CONTとして図示したデバイス34は制御エレメントであ
り、TMIRとして図示したデバイス36はミラー・エレメン
トである。図に示すように、すべてのデバイスはＰチャ
ネルMOSFETである。VDDはデバイス32のソースに接続さ
れ、そのドレインはデバイス34のソースに接続されてい
る。デバイス34のドレインは電流基準IREF33及びデバイ
ス32のゲートに接続されている。デバイス32のゲートは
デバイス36のゲートにも接続され、図に示すように、こ
のデバイス36のソースはVDDに接続され、ドレインは負
荷抵抗器RLOAD37に接続されている。その他にこの回路
は、デバイス34のゲートに接続された出力端を有する従
来型の演算増幅器38を含む。この演算増幅器38の反転入
力はデバイス32のドレインに接続され、非反転入力はミ
ラー・デバイス36のドレインに接続されている。
２つの鏡像特性を有するデバイス即ちミラー・デバイス
32、36のゲートならびにソースは互いに結合されて、そ
れらのVGS電位は強制的に互いに追跡しあう。演算増幅
器38とデバイス34は、デバイス32のドレインをVOUTに強
制的に追従させる。VOUTはデバイス36のドレイン電圧で
もある。したがって、２つのミラー・デバイス32、36の
ゲート、ソース及びドレインは同じ電位にある。VGATE
は、基準電流IREFがデバイス32に流れるように自ら調整
する。デバイス36はデバイス32と同じ端子電圧を受ける
ので、これらデバイスが飽和状態で作動しているか否か
に拘わらず、デバイス36は基準電流の完全な鏡像を生じ
る。VOUTがVDDに近づくと、ミラー・デバイス32、36の
ソース・ドレイン間電圧は非常に小さくなって、デバイ
スを強制的に飽和状態から脱出させて、線形領域に入れ
る。ミラー・デバイス32、36のゲート電位を低下させる
ことによって、デバイスの線形領域内でミラー動作が続
行され、そのためにミラー・デバイスのゲート駆動が増
加し、それによって定電流が維持される。この理想的作
動領域を第8b図に領域“B"で示す。
32、36のゲートならびにソースは互いに結合されて、そ
れらのVGS電位は強制的に互いに追跡しあう。演算増幅
器38とデバイス34は、デバイス32のドレインをVOUTに強
制的に追従させる。VOUTはデバイス36のドレイン電圧で
もある。したがって、２つのミラー・デバイス32、36の
ゲート、ソース及びドレインは同じ電位にある。VGATE
は、基準電流IREFがデバイス32に流れるように自ら調整
する。デバイス36はデバイス32と同じ端子電圧を受ける
ので、これらデバイスが飽和状態で作動しているか否か
に拘わらず、デバイス36は基準電流の完全な鏡像を生じ
る。VOUTがVDDに近づくと、ミラー・デバイス32、36の
ソース・ドレイン間電圧は非常に小さくなって、デバイ
スを強制的に飽和状態から脱出させて、線形領域に入れ
る。ミラー・デバイス32、36のゲート電位を低下させる
ことによって、デバイスの線形領域内でミラー動作が続
行され、そのためにミラー・デバイスのゲート駆動が増
加し、それによって定電流が維持される。この理想的作
動領域を第8b図に領域“B"で示す。
デバイス33が理想的電流源である場合、VOUTを随意にV
DDに近づけるにつれてVGATEは低下し続ける。もちろ
ん、VGATEがどの程度低下し、それでも非理想的デバイ
ス33の電流源を介して電流を維持できるかの限界はあ
る。通常は１ボルトであるこの限界に達すると、VOUTが
さらに上昇してもそれに対応してVGATEは低下しない。
その代わりに基準電流が減少し始め、それによってミラ
ー出力電流IOUTが減少する。これは第3b図で領域“A"と
して示されており、デバイス33をより完全な電流源にす
る（例えば、同デバイスをアースではなく負の電源に接
続する）ことによって、任意に小さくすることができ
る。完全なIREF源がない場合でも、この改善されたミラ
ー動作によって、他の回路の場合よりVDDレールにはる
かに近い作動が可能になる。
DDに近づけるにつれてVGATEは低下し続ける。もちろ
ん、VGATEがどの程度低下し、それでも非理想的デバイ
ス33の電流源を介して電流を維持できるかの限界はあ
る。通常は１ボルトであるこの限界に達すると、VOUTが
さらに上昇してもそれに対応してVGATEは低下しない。
その代わりに基準電流が減少し始め、それによってミラ
ー出力電流IOUTが減少する。これは第3b図で領域“A"と
して示されており、デバイス33をより完全な電流源にす
る（例えば、同デバイスをアースではなく負の電源に接
続する）ことによって、任意に小さくすることができ
る。完全なIREF源がない場合でも、この改善されたミラ
ー動作によって、他の回路の場合よりVDDレールにはる
かに近い作動が可能になる。
デバイス34はデバイス32のドレインを強制的にVGATEの
電位以下に低下させることはできない。VOUTがVGATE以
下に低下した場合、フィードバック回路がミラー・デバ
イスをデバイス34を介してデバイス32のドレインに有効
に短絡させる。この作動モードを第3b図で領域“C"とし
て示す。この領域におけるミラー動作の特性は、同等の
デバイス寸法で製作された単純なミラー動作の特性とほ
ぼ同じである。
電位以下に低下させることはできない。VOUTがVGATE以
下に低下した場合、フィードバック回路がミラー・デバ
イスをデバイス34を介してデバイス32のドレインに有効
に短絡させる。この作動モードを第3b図で領域“C"とし
て示す。この領域におけるミラー動作の特性は、同等の
デバイス寸法で製作された単純なミラー動作の特性とほ
ぼ同じである。
SCMDを実施する場合、この改良された電流ミラーの正常
動作モードは領域“B"にある。領域“B"の理想に近い特
性がVDDのごく近くまで広がり、デバイスを線形領域で
作動させるので、この構成では、従来の構成におけるよ
りも低い電源電圧とはるかに小さな装置が使用できる。
動作モードは領域“B"にある。領域“B"の理想に近い特
性がVDDのごく近くまで広がり、デバイスを線形領域で
作動させるので、この構成では、従来の構成におけるよ
りも低い電源電圧とはるかに小さな装置が使用できる。
第4a図に示すように、第3a図の演算増幅器38の代わりに
電圧をデバイス34のゲート・ソース電圧VGSと同じ電圧
にまで下げる「電池」を使用することができる。第4a図
では同じ装置をタッシュ付きの同じ番号で示す。この
「電池」は、第4b図に示すように小さな定電流源によっ
てバイアスされたスケールされたデバイスとして容易に
実現できる。デバイス42のVGS電圧がデバイス34″のそ
れと同じである限り、ミラー・デバイス32″、36″のす
べてのノードで同じ電位を受け、この回路は第3a図に示
したものと同じ挙動を示す。この回路の利点は、演算増
幅器38の除去により、面積が縮小され、複雑さが減少
し、帯域幅が広くなることである。
電圧をデバイス34のゲート・ソース電圧VGSと同じ電圧
にまで下げる「電池」を使用することができる。第4a図
では同じ装置をタッシュ付きの同じ番号で示す。この
「電池」は、第4b図に示すように小さな定電流源によっ
てバイアスされたスケールされたデバイスとして容易に
実現できる。デバイス42のVGS電圧がデバイス34″のそ
れと同じである限り、ミラー・デバイス32″、36″のす
べてのノードで同じ電位を受け、この回路は第3a図に示
したものと同じ挙動を示す。この回路の利点は、演算増
幅器38の除去により、面積が縮小され、複雑さが減少
し、帯域幅が広くなることである。
E.発明の効果 本発明によれば、コンピュータ用の改良された電流切換
え式ドライバ回路であって、他の回路で使用されるよう
な５ボルト±10％の電源で容易に作動し、従来の約５分
の１程度というように消費電力の少ないドライバー回路
が提供される。
え式ドライバ回路であって、他の回路で使用されるよう
な５ボルト±10％の電源で容易に作動し、従来の約５分
の１程度というように消費電力の少ないドライバー回路
が提供される。
第1a図は、電流切替えモードのドライバの回路図であ
る。 第1b図は、電流切替えモードのドライバのMOSによる実
施例の回路図である。 第２図は、バイポーラ技術で設計した代表的な従来技術
による、非電流モードの線ドライバの回路図である。 第3a図は、出力抵抗が改良された電流ミラー・ドライバ
回路の回路図である。 第3b図は、第3a図の回路の電気的出力特性のグラフであ
る。 第4a図は、改良された電流ミラー・ドライバ回路の概略
図である。 第4b図は、第4a図に示したものと類似の改良されたドラ
イバ回路の図である。 11……限流抵抗器、12……トランジスタ、14……抵抗
（750オーム）、22……基準デバイス、23……電流基
準、24……スイッチ、26……電流ミラー、27……負荷抵
抗器。
る。 第1b図は、電流切替えモードのドライバのMOSによる実
施例の回路図である。 第２図は、バイポーラ技術で設計した代表的な従来技術
による、非電流モードの線ドライバの回路図である。 第3a図は、出力抵抗が改良された電流ミラー・ドライバ
回路の回路図である。 第3b図は、第3a図の回路の電気的出力特性のグラフであ
る。 第4a図は、改良された電流ミラー・ドライバ回路の概略
図である。 第4b図は、第4a図に示したものと類似の改良されたドラ
イバ回路の図である。 11……限流抵抗器、12……トランジスタ、14……抵抗
（750オーム）、22……基準デバイス、23……電流基
準、24……スイッチ、26……電流ミラー、27……負荷抵
抗器。
Claims (2)
- 【請求項１】負荷に電気的に接続される電流切換え式ド
ライバ回路であって、 基準電圧源と電流源の間に接続された、それぞれソース
端子、ドレイン端子及び制御端子を有する基準MOSトラ
ンジスタ及び制御MOSトランジスタと、 ソース端子、ドレイン端子及び制御端子を有し、そのソ
ース端子が前記基準MOSトランジスタのソース端子とと
もに前記基準電圧源に、その制御端子が前記基準MOSト
ランジスタの制御端子に、そのドレイン端子が前記負荷
にそれぞれ接続されているミラーMOSトランジスタと、 前記制御MOSトランジスタのゲート電位を制御する信号
回路とよりなり、 前記制御MOSトランジスタのソース端子は前記基準MOSト
ランジスタのドレイン端子に接続され、前記制御MOSト
ランジスタのドレイン端子は前記電流源及び前記基準MO
Sトランジスタの制御端子に接続され、 前記信号回路は演算増幅器で構成され、前記演算増幅器
の第１入力は前記ミラーMOSトランジスタのドレイン端
子に接続され、前記演算増幅器の第２入力は前記基準MO
Sトランジスタのドレイン端子に接続され、前記演算増
幅器の出力は前記制御MOSトランジスタの制御端子に接
続されていることを特徴とする電流切換え式ドライバ回
路。 - 【請求項２】負荷に電気的に接続される電流切換え式ド
ライバ回路であって、 基準電圧源と電流源の間に接続された、それぞれソース
端子、ドレイン端子及び制御端子を有する基準MOSトラ
ンジスタ及び制御MOSトランジスタと、 ソース端子、ドレイン端子及び制御端子を有し、そのソ
ース端子が前記基準MOSトランジスタのソース端子とと
もに前記基準電圧源に、その制御端子が前記基準MOSト
ランジスタの制御端子に、そのドレイン端子が前記負荷
にそれぞれ接続されているミラーMOSトランジスタと、 前記制御MOSトランジスタのゲート電位を制御する信号
回路とよりなり、 前記制御MOSトランジスタのソース端子は前記基準MOSト
ランジスタのドレイン端子に接続され、前記制御MOSト
ランジスタのドレイン端子は前記電流源及び前記基準MO
Sトランジスタの制御端子に接続され、 前記信号回路はソース端子、ドレイン端子及び制御端子
を有するMOSトランジスタで構成され、そのソース端子
が前記ミラーMOSトランジスタのドレイン端子に接続さ
れ、そのゲート端子及びドレイン端子が前記制御MOSト
ランジスタの制御端子に接続されていることを特徴とす
る電流切換え式ドライバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/238,090 US4937469A (en) | 1988-08-30 | 1988-08-30 | Switched current mode driver in CMOS with short circuit protection |
| US238090 | 1994-05-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105722A JPH02105722A (ja) | 1990-04-18 |
| JPH07105706B2 true JPH07105706B2 (ja) | 1995-11-13 |
Family
ID=22896452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1221891A Expired - Lifetime JPH07105706B2 (ja) | 1988-08-30 | 1989-08-30 | 電流切換え式ドライバ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4937469A (ja) |
| EP (1) | EP0357366B1 (ja) |
| JP (1) | JPH07105706B2 (ja) |
| DE (1) | DE68911234T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2883625B2 (ja) * | 1989-03-30 | 1999-04-19 | 株式会社東芝 | Ｍｏｓ型充電回路 |
| GB8913439D0 (en) * | 1989-06-12 | 1989-08-02 | Inmos Ltd | Current mirror circuit |
| JP2531818B2 (ja) * | 1990-02-21 | 1996-09-04 | 株式会社東芝 | 半導体集積回路 |
| WO1991018338A1 (en) * | 1990-05-17 | 1991-11-28 | International Business Machines Corporation | Switchable current source |
| US5374857A (en) * | 1992-05-29 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing drive current to a motor using a sensefet current sensing device and a fast amplifier |
| US5504444A (en) * | 1994-01-24 | 1996-04-02 | Arithmos, Inc. | Driver circuits with extended voltage range |
| US5783952A (en) * | 1996-09-16 | 1998-07-21 | Atmel Corporation | Clock feedthrough reduction system for switched current memory cells |
| CN100514250C (zh) * | 2000-07-05 | 2009-07-15 | 盛群半导体股份有限公司 | 大电流比例的电流输出电路 |
| US6466081B1 (en) * | 2000-11-08 | 2002-10-15 | Applied Micro Circuits Corporation | Temperature stable CMOS device |
| US6597553B2 (en) | 2001-12-18 | 2003-07-22 | Honeywell International Inc. | Short circuit protection for a high or low side driver with low impact to driver performance |
| US20060055465A1 (en) * | 2004-09-15 | 2006-03-16 | Shui-Mu Lin | Low voltage output current mirror method and apparatus thereof |
| FR3000576B1 (fr) * | 2012-12-27 | 2016-05-06 | Dolphin Integration Sa | Circuit d'alimentation |
| JP6453553B2 (ja) * | 2014-03-26 | 2019-01-16 | 株式会社メガチップス | カレントミラー回路及びこれを用いた受信装置 |
| US10186942B2 (en) * | 2015-01-14 | 2019-01-22 | Dialog Semiconductor (Uk) Limited | Methods and apparatus for discharging a node of an electrical circuit |
| FR3104751B1 (fr) | 2019-12-12 | 2021-11-26 | St Microelectronics Rousset | Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant |
| FR3113776A1 (fr) | 2020-08-25 | 2022-03-04 | Stmicroelectronics (Rousset) Sas | Alimentation de circuit électronique |
| FR3113777A1 (fr) * | 2020-08-25 | 2022-03-04 | Stmicroelectronics (Rousset) Sas | Alimentation de circuit électronique |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59221014A (ja) * | 1983-05-30 | 1984-12-12 | Sony Corp | 電圧電流変換回路 |
| US4532481A (en) * | 1983-06-14 | 1985-07-30 | Harris Corporation | High voltage current mirror |
| EP0189894A3 (en) * | 1985-01-29 | 1987-04-15 | Omron Tateisi Electronics Co. | Basic circuitry particularly for construction of multivalued logic systems |
| US4694201A (en) * | 1985-04-30 | 1987-09-15 | Motorola, Inc. | Current-saving CMOS input buffer |
| JPH0763140B2 (ja) * | 1985-11-13 | 1995-07-05 | 松下電器産業株式会社 | ゲ−ト回路 |
| NL8503394A (nl) * | 1985-12-10 | 1987-07-01 | Philips Nv | Stroomaftastschakeling voor een vermogenshalfgeleiderinrichting, in het bijzonder geintegreerde intelligente vermogenshalfgeleiderschakelaar voor met name automobieltoepassingen. |
| US4855618A (en) * | 1988-02-16 | 1989-08-08 | Analog Devices, Inc. | MOS current mirror with high output impedance and compliance |
-
1988
- 1988-08-30 US US07/238,090 patent/US4937469A/en not_active Expired - Fee Related
-
1989
- 1989-08-29 DE DE68911234T patent/DE68911234T2/de not_active Expired - Fee Related
- 1989-08-29 EP EP89308704A patent/EP0357366B1/en not_active Expired - Lifetime
- 1989-08-30 JP JP1221891A patent/JPH07105706B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68911234D1 (de) | 1994-01-20 |
| DE68911234T2 (de) | 1994-05-19 |
| US4937469A (en) | 1990-06-26 |
| EP0357366A1 (en) | 1990-03-07 |
| EP0357366B1 (en) | 1993-12-08 |
| JPH02105722A (ja) | 1990-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105706B2 (ja) | 電流切換え式ドライバ回路 | |
| US4825099A (en) | Feedback-controlled current output driver having reduced current surge | |
| US7332833B2 (en) | Switching circuit for master-slave feeding mode of low voltage power supply | |
| US4754160A (en) | Power supply switching circuit | |
| US6753708B2 (en) | Driver circuit connected to pulse shaping circuitry and method of operating same | |
| JPH057931B2 (ja) | ||
| JPH0228386A (ja) | 半導体集積回路 | |
| US5686814A (en) | Battery circuit for supplying power to an electronic device | |
| US4488067A (en) | Tristate driver circuit with low standby power consumption | |
| US5828205A (en) | Integrated circuit with an onboard regulator having an optional external pass transistor | |
| JP4017850B2 (ja) | 電源回路 | |
| US11703896B2 (en) | Low-dropout regulator and circuit system using the same | |
| JPS61169020A (ja) | Ｔｔｌ型ゲート用可変スピードアツプ回路 | |
| JPH08293744A (ja) | 半導体回路 | |
| JPH0352081B2 (ja) | ||
| JP2882332B2 (ja) | 電源回路 | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| US6930540B2 (en) | Integrated circuit with voltage divider and buffered capacitor | |
| US11881850B2 (en) | Driving apparatus | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| US5631548A (en) | Power off-loading circuit and method for dissipating power | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| JPH0755025B2 (ja) | 直流電源合成回路 | |
| US10965264B2 (en) | Bias circuit for supplying a bias current to an RF power amplifier | |
| JP3036556B2 (ja) | Ｎチャンネル形ｆｅｔの駆動制御回路 |