JPH0697410A - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JPH0697410A JPH0697410A JP4243113A JP24311392A JPH0697410A JP H0697410 A JPH0697410 A JP H0697410A JP 4243113 A JP4243113 A JP 4243113A JP 24311392 A JP24311392 A JP 24311392A JP H0697410 A JPH0697410 A JP H0697410A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- drive pulse
- input wiring
- pulse signal
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 小型化,高画素化しても見掛け上の段差が増
大することがなくて光電変換特性を低下させることがな
く、かつ、ゲート電極特性の均一化を計ることができる
固体撮像装置およびその製造方法を提供する。 【構成】 １層のゲート電極層１０を分割してなる複数
のゲート電極１０Ａ,１０Ｂが転送部１００のゲート電
極を構成し、複数のゲート電極は、半導体基板の周辺部
に配置された駆動パルス信号φv1,φv3の入力配線まで
延在した第１ゲート電極１０Ａと、光電変換部１０１に
挟まれて分離されており駆動パルス信号φv2,φv4の入
力配線から離隔している第２ゲート電極１０Ｂとを含
み、第２ゲート電極１０Ｂは、第１ゲート電極１０Ａお
よび第２ゲート電極１０Ｂ上に絶縁膜１３を介して形成
され、第１ゲート電極１０Ａに接続する駆動パルス信号
入力配線とは別の駆動パルス信号入力配線に接続した１
層目遮光膜１２にコンタクトされている。
大することがなくて光電変換特性を低下させることがな
く、かつ、ゲート電極特性の均一化を計ることができる
固体撮像装置およびその製造方法を提供する。 【構成】 １層のゲート電極層１０を分割してなる複数
のゲート電極１０Ａ,１０Ｂが転送部１００のゲート電
極を構成し、複数のゲート電極は、半導体基板の周辺部
に配置された駆動パルス信号φv1,φv3の入力配線まで
延在した第１ゲート電極１０Ａと、光電変換部１０１に
挟まれて分離されており駆動パルス信号φv2,φv4の入
力配線から離隔している第２ゲート電極１０Ｂとを含
み、第２ゲート電極１０Ｂは、第１ゲート電極１０Ａお
よび第２ゲート電極１０Ｂ上に絶縁膜１３を介して形成
され、第１ゲート電極１０Ａに接続する駆動パルス信号
入力配線とは別の駆動パルス信号入力配線に接続した１
層目遮光膜１２にコンタクトされている。
Description
【０００１】
【産業上の利用分野】この発明は固体撮像装置に関し、
より詳しくは、インターライン転送ＣＣＤ型の固体撮像
装置に関する。
より詳しくは、インターライン転送ＣＣＤ型の固体撮像
装置に関する。
【０００２】
【従来の技術】一般に、この種のインターライン転送Ｃ
ＣＤ型固体撮像装置は、図５(Ａ)および図５(Ｂ)に示す
ように、半導体基板上に、φv1およびφv3パルス電圧が
印加される１層目ゲート電極２０と、φv2およびφv4パ
ルス電圧が印加される２層目ゲート電極２１とが一部重
ねて形成されている。
ＣＤ型固体撮像装置は、図５(Ａ)および図５(Ｂ)に示す
ように、半導体基板上に、φv1およびφv3パルス電圧が
印加される１層目ゲート電極２０と、φv2およびφv4パ
ルス電圧が印加される２層目ゲート電極２１とが一部重
ねて形成されている。
【０００３】さらに、１層目および２層目ゲート電極２
０および２１上に絶縁膜２３を形成し、この絶縁膜２３
上に、１層目の遮光膜２２が形成されている。この１層
目の遮光膜２２は、ゲート電極２０,２１の下にある電
荷転送用不純物層への電荷の進入を防ぎ、スミアの発生
を抑える。
０および２１上に絶縁膜２３を形成し、この絶縁膜２３
上に、１層目の遮光膜２２が形成されている。この１層
目の遮光膜２２は、ゲート電極２０,２１の下にある電
荷転送用不純物層への電荷の進入を防ぎ、スミアの発生
を抑える。
【０００４】上記固体撮像装置は、上記遮光膜２２の上
に絶縁膜２４が形成されている。そして、この絶縁膜２
４の上に１層目遮光膜層２２と同様の効果を持つ２層目
遮光膜層２５が形成されている。
に絶縁膜２４が形成されている。そして、この絶縁膜２
４の上に１層目遮光膜層２２と同様の効果を持つ２層目
遮光膜層２５が形成されている。
【０００５】尚、図５に示した固体撮像装置の製造工程
を、図６の(Ａ)→(Ｂ)→(Ｃ)→(Ｄ)→(Ｅ)→(Ｆ)に工程
順に示す。
を、図６の(Ａ)→(Ｂ)→(Ｃ)→(Ｄ)→(Ｅ)→(Ｆ)に工程
順に示す。
【０００６】
【発明が解決しようとする課題】ところで、近年の固体
撮像装置は、使用レンズのサイズが１／２インチから１
／３インチ、さらには１／４インチへと小型化される傾
向にあり、これに伴って、上記半導体基板のサイズ(チ
ップサイズ)を縮少することが望まれている。さらに、
解像度向上も望まれており、画素数も増加する傾向にあ
る。
撮像装置は、使用レンズのサイズが１／２インチから１
／３インチ、さらには１／４インチへと小型化される傾
向にあり、これに伴って、上記半導体基板のサイズ(チ
ップサイズ)を縮少することが望まれている。さらに、
解像度向上も望まれており、画素数も増加する傾向にあ
る。
【０００７】ここで、上記従来の固体撮像装置の構造
で、小型化,高画素化を行った場合には、固体撮像装置
のアスペクト比が大きくなるので、見かけ上の段差が大
きくなって行く。このように、見かけ上の段差が大きく
なると、後の製造工程のオンチップカラーフィルター工
程においてマイクロレンズの形成不良が生じ易くなり、
色ムラや集光不良による感度の低下およびスミアの増大
などを招くという問題がある。
で、小型化,高画素化を行った場合には、固体撮像装置
のアスペクト比が大きくなるので、見かけ上の段差が大
きくなって行く。このように、見かけ上の段差が大きく
なると、後の製造工程のオンチップカラーフィルター工
程においてマイクロレンズの形成不良が生じ易くなり、
色ムラや集光不良による感度の低下およびスミアの増大
などを招くという問題がある。
【０００８】また、上記従来の固体撮像装置の構造で
は、１層目ゲート電極２０の形成と２層目ゲート電極２
１の形成とを別々に行わなければならないので、１層目
ゲート電極２０の特性と２層目ゲート電極２１の特性に
相異が発生し易くなり、転送特性が不均一になり易いと
いう問題がある。
は、１層目ゲート電極２０の形成と２層目ゲート電極２
１の形成とを別々に行わなければならないので、１層目
ゲート電極２０の特性と２層目ゲート電極２１の特性に
相異が発生し易くなり、転送特性が不均一になり易いと
いう問題がある。
【０００９】そこで、本発明の目的は、小型化,高画素
化しても見掛け上の段差が増大することがなくて光電変
換特性を低下させることがなく、かつ、ゲート電極特性
の均一化を計ることができる固体撮像装置およびその製
造方法を提供することにある。
化しても見掛け上の段差が増大することがなくて光電変
換特性を低下させることがなく、かつ、ゲート電極特性
の均一化を計ることができる固体撮像装置およびその製
造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の固体撮像装置は、受光部と、この受光部で
発生した信号電荷を転送するＣＣＤシフトレジスタを有
する４相駆動方式電荷転送部とを備え、上記受光部と電
荷転送部の基部が半導体基板で構成された固体撮像装置
において、１層のゲート電極層を分割してなる複数のゲ
ート電極が上記４相駆動方式電荷転送部のゲート電極を
構成し、上記複数のゲート電極は、上記半導体基板の周
辺部に配置された駆動パルス信号入力配線まで延在した
第１ゲート電極と、上記受光部を挟んで分離されてお
り、上記駆動パルス信号入力配線から離隔している第２
ゲート電極とを含み、上記第２ゲート電極は、上記第１
ゲート電極および第２ゲート電極上に絶縁膜を介して形
成され、上記第１ゲート電極に接続する駆動パルス信号
入力配線とは別の駆動パルス信号入力配線に接続した金
属膜に接触させられていることを特徴としている。
め、本発明の固体撮像装置は、受光部と、この受光部で
発生した信号電荷を転送するＣＣＤシフトレジスタを有
する４相駆動方式電荷転送部とを備え、上記受光部と電
荷転送部の基部が半導体基板で構成された固体撮像装置
において、１層のゲート電極層を分割してなる複数のゲ
ート電極が上記４相駆動方式電荷転送部のゲート電極を
構成し、上記複数のゲート電極は、上記半導体基板の周
辺部に配置された駆動パルス信号入力配線まで延在した
第１ゲート電極と、上記受光部を挟んで分離されてお
り、上記駆動パルス信号入力配線から離隔している第２
ゲート電極とを含み、上記第２ゲート電極は、上記第１
ゲート電極および第２ゲート電極上に絶縁膜を介して形
成され、上記第１ゲート電極に接続する駆動パルス信号
入力配線とは別の駆動パルス信号入力配線に接続した金
属膜に接触させられていることを特徴としている。
【００１１】また、本発明の固体撮像装置の製造方法
は、受光部と、この受光部で発生した信号電荷を転送す
るＣＣＤシフトレジスタを有する４相駆動方式電荷転送
部とを備え、上記受光部と電荷転送部の基部が半導体基
板で構成された固体撮像装置の製造方法において、上記
半導体基板上に１層のゲート電極層を形成し、上記ゲー
ト電極層を分割して、上記半導体基板の周辺部に配置さ
れた駆動パルス信号入力配線まで延在した第１ゲート電
極と、上記受光部を挟んで分離されており、上記駆動パ
ルス信号入力配線から離隔している第２ゲート電極とを
形成し、上記第１ゲート電極および第２ゲート電極上に
絶縁膜を形成し、上記第２ゲート電極上の上記絶縁膜
に、上記第２ゲート電極を露出させるコンタクトホール
を形成し、上記絶縁膜上に金属膜を形成し、上記コンタ
クトホールを介して上記第２ゲート電極と上記金属膜と
をコンタクトし、上記金属膜を、上記第１ゲート電極に
接続する駆動パルス信号入力配線とは別の駆動パルス信
号入力配線に接続することを特徴としている。
は、受光部と、この受光部で発生した信号電荷を転送す
るＣＣＤシフトレジスタを有する４相駆動方式電荷転送
部とを備え、上記受光部と電荷転送部の基部が半導体基
板で構成された固体撮像装置の製造方法において、上記
半導体基板上に１層のゲート電極層を形成し、上記ゲー
ト電極層を分割して、上記半導体基板の周辺部に配置さ
れた駆動パルス信号入力配線まで延在した第１ゲート電
極と、上記受光部を挟んで分離されており、上記駆動パ
ルス信号入力配線から離隔している第２ゲート電極とを
形成し、上記第１ゲート電極および第２ゲート電極上に
絶縁膜を形成し、上記第２ゲート電極上の上記絶縁膜
に、上記第２ゲート電極を露出させるコンタクトホール
を形成し、上記絶縁膜上に金属膜を形成し、上記コンタ
クトホールを介して上記第２ゲート電極と上記金属膜と
をコンタクトし、上記金属膜を、上記第１ゲート電極に
接続する駆動パルス信号入力配線とは別の駆動パルス信
号入力配線に接続することを特徴としている。
【００１２】
【作用】上記構成の固体撮像装置によれば、上記第１ゲ
ート電極と第２ゲート電極とは単層構造をなし、上記第
２ゲート電極は上記金属膜を介して上記第１ゲート電極
が接続される駆動パルス信号入力配線とは別の駆動パル
ス信号入力配線に接続されている。したがって、本発明
によれば、単層構造のゲート電極による４相駆動方式の
固体撮像装置が実現される。
ート電極と第２ゲート電極とは単層構造をなし、上記第
２ゲート電極は上記金属膜を介して上記第１ゲート電極
が接続される駆動パルス信号入力配線とは別の駆動パル
ス信号入力配線に接続されている。したがって、本発明
によれば、単層構造のゲート電極による４相駆動方式の
固体撮像装置が実現される。
【００１３】このように、本発明によれば、ゲート電極
が単層構造なので、低段差化を計ることができ、オンチ
ップマイクロレンズの形成が容易になって、集光率を高
めることができる。また、ゲート電極が単層構造なの
で、ゲート電極特性の均一化を計ることができる。
が単層構造なので、低段差化を計ることができ、オンチ
ップマイクロレンズの形成が容易になって、集光率を高
めることができる。また、ゲート電極が単層構造なの
で、ゲート電極特性の均一化を計ることができる。
【００１４】
【実施例】以下、この発明の固体撮像装置およびその製
造方法を図示の実施例により詳細に説明する。
造方法を図示の実施例により詳細に説明する。
【００１５】この実施例の固体撮像装置は、図１(Ｂ)に
示すように、半導体基板の表面に、駆動パルス信号φ
v1,φv3用の第１ゲート電極１０Ａ,１０Ａと、駆動パル
ス信号φv2,φv4用の第２ゲート電極１０Ｂ,１０Ｂとが
一層のゲート電極層１０によって形成されている。
示すように、半導体基板の表面に、駆動パルス信号φ
v1,φv3用の第１ゲート電極１０Ａ,１０Ａと、駆動パル
ス信号φv2,φv4用の第２ゲート電極１０Ｂ,１０Ｂとが
一層のゲート電極層１０によって形成されている。
【００１６】図１(Ａ)に示すように、駆動パルス信号φ
v1,φv3用の第１ゲート電極１０Ａ,１０Ａは、チップす
なわち半導体基板の周辺部にまでつながっており、チッ
プ周辺部において、駆動パルス信号φv1,φv3用のパル
ス電圧配線と接続されている。
v1,φv3用の第１ゲート電極１０Ａ,１０Ａは、チップす
なわち半導体基板の周辺部にまでつながっており、チッ
プ周辺部において、駆動パルス信号φv1,φv3用のパル
ス電圧配線と接続されている。
【００１７】一方、上記第２ゲート電極１０Ｂ,１０Ｂ
は、受光部である光電変換部１０１を挟んで分離されて
おり、上記駆動パルス信号φv1,φv2,φv3,φv4用パル
ス電圧配線から離隔している。
は、受光部である光電変換部１０１を挟んで分離されて
おり、上記駆動パルス信号φv1,φv2,φv3,φv4用パル
ス電圧配線から離隔している。
【００１８】駆動パルス信号φv1,φv3用の第１ゲート
電極１０Ａと駆動パルス信号φ2,φv4用の第２ゲート電
極１０Ｂとの間隔は、０．３μmとした。上記間隔は電
荷の転送劣化を抑えるため、０.３μm以下が望ましい。
電極１０Ａと駆動パルス信号φ2,φv4用の第２ゲート電
極１０Ｂとの間隔は、０．３μmとした。上記間隔は電
荷の転送劣化を抑えるため、０.３μm以下が望ましい。
【００１９】上記ゲート電極１０Ａとゲート電極１０Ｂ
との間隔を０．３μm以下にすることが望ましい理由
を、図３を参照しながら説明する。この説明は１層ゲー
ト電極であっても２層電極であっても同様に適用でき
る。
との間隔を０．３μm以下にすることが望ましい理由
を、図３を参照しながら説明する。この説明は１層ゲー
ト電極であっても２層電極であっても同様に適用でき
る。
【００２０】図３(Ａ),(Ｂ)に実線で示すように、２つ
のゲート電極に同電位を与えた時には、両ゲート電極間
にポテンシャルのコブができる。
のゲート電極に同電位を与えた時には、両ゲート電極間
にポテンシャルのコブができる。
【００２１】しかし、上記２つの電極に電位差を与えた
場合には、上記両電極間のギャップが狭い時は、図３
(Ａ)に破線で示すように、上記ポテンシャルのコブが、
深くなったポテンシャルにひっぱられて完全になくな
る。これに対し、上記電極間のギャップが広くなると、
図３(Ｂ)に破線で示すように、深くなったポテンシャル
にひっぱられてもコブが完全になくならず、スムースな
電荷転送の障壁となって、転送劣化をひきこおす。図４
(Ａ)にゲート電極間のギャップが、０．３μm以下であ
るときの正常な画像を示し、図４(Ｂ)にゲート電極間の
ギャップが０．４μmを越えているために、水平転送劣
化が発生した場合の画像を示す。以上のような理由によ
ってゲート電極間のギャップが０．３μm以下であるこ
とが望ましい。
場合には、上記両電極間のギャップが狭い時は、図３
(Ａ)に破線で示すように、上記ポテンシャルのコブが、
深くなったポテンシャルにひっぱられて完全になくな
る。これに対し、上記電極間のギャップが広くなると、
図３(Ｂ)に破線で示すように、深くなったポテンシャル
にひっぱられてもコブが完全になくならず、スムースな
電荷転送の障壁となって、転送劣化をひきこおす。図４
(Ａ)にゲート電極間のギャップが、０．３μm以下であ
るときの正常な画像を示し、図４(Ｂ)にゲート電極間の
ギャップが０．４μmを越えているために、水平転送劣
化が発生した場合の画像を示す。以上のような理由によ
ってゲート電極間のギャップが０．３μm以下であるこ
とが望ましい。
【００２２】また、上記第１ゲート電極１０Ａおよび第
２ゲート電極１０Ｂ上には、図１(Ｂ)に示すように、絶
縁膜１３が形成されている。
２ゲート電極１０Ｂ上には、図１(Ｂ)に示すように、絶
縁膜１３が形成されている。
【００２３】上記駆動パルス信号φv2,φv4用の第２ゲ
ート電極１０Ｂ上の絶縁膜１３には、コンタクトホール
１６が形成されており、このコンタクトホール１６によ
って上記第２ゲート電極１０Ｂが露出させられている。
このコンタクトホール１６のサイズはコンタクト抵抗を
小さくするためにできるだけ大きい方が望ましく、０.
８μm角以上必要である。
ート電極１０Ｂ上の絶縁膜１３には、コンタクトホール
１６が形成されており、このコンタクトホール１６によ
って上記第２ゲート電極１０Ｂが露出させられている。
このコンタクトホール１６のサイズはコンタクト抵抗を
小さくするためにできるだけ大きい方が望ましく、０.
８μm角以上必要である。
【００２４】上記第２ゲート電極１０Ｂの面積は、現状
の１／３インチ４０万画素のＣＣＤにおいて、横３．５
μm×縦３．０μm程度になるので、各種バラツキ等のデ
ザインマージンを考慮しても、上記０．８μm角のコン
タクトホールを形成することは可能である。また、今後
の更なる微細化によって、０．８mm角のコンタクトが実
現できなくなった場合には、タングステン等の埋め込み
による低抵抗化技術が必要になる。
の１／３インチ４０万画素のＣＣＤにおいて、横３．５
μm×縦３．０μm程度になるので、各種バラツキ等のデ
ザインマージンを考慮しても、上記０．８μm角のコン
タクトホールを形成することは可能である。また、今後
の更なる微細化によって、０．８mm角のコンタクトが実
現できなくなった場合には、タングステン等の埋め込み
による低抵抗化技術が必要になる。
【００２５】上記第２ゲート電極１０Ｂ上および上記絶
縁膜１３上には、１層目遮光膜１２が形成されている。
この遮光膜１２は、Ａl,Ａl−Ｓi,Ｗ−Ｓi,Ｔi−Ｗ,Ｔi
−Ｎ等の金属材料からなる。
縁膜１３上には、１層目遮光膜１２が形成されている。
この遮光膜１２は、Ａl,Ａl−Ｓi,Ｗ−Ｓi,Ｔi−Ｗ,Ｔi
−Ｎ等の金属材料からなる。
【００２６】図１(Ａ)に示すように、上記１層目遮光膜
１２はチップの周辺部までつながっており、チップの周
辺部において、駆動パルス信号φv2,φv4用のパルス電
圧配線と接続されている。
１２はチップの周辺部までつながっており、チップの周
辺部において、駆動パルス信号φv2,φv4用のパルス電
圧配線と接続されている。
【００２７】また、駆動パルス信号φv2用の配線につな
がる遮光膜１２と、駆動パルス信号φv4用の配線につな
がる遮光膜１２とのパターン間隔は、スミアを抑える必
要上１μm以下が望ましい。
がる遮光膜１２と、駆動パルス信号φv4用の配線につな
がる遮光膜１２とのパターン間隔は、スミアを抑える必
要上１μm以下が望ましい。
【００２８】上記１層目遮光膜１２上には絶縁膜１４が
形成され、絶縁膜１４上には２層目遮光膜１５が形成さ
れている。上記２層目遮光膜１５はＡl,Ａl−Ｓi等の金
属材料からなる。この２層目遮光膜１５は、転送部１０
０のゲート電極１０Ａ,１０Ｂをすべて覆うパターンに
して、スミアの発生を抑えるようにしている。
形成され、絶縁膜１４上には２層目遮光膜１５が形成さ
れている。上記２層目遮光膜１５はＡl,Ａl−Ｓi等の金
属材料からなる。この２層目遮光膜１５は、転送部１０
０のゲート電極１０Ａ,１０Ｂをすべて覆うパターンに
して、スミアの発生を抑えるようにしている。
【００２９】ここで、各層の膜厚について説明する。ま
ず、ゲート電極１０Ａ,１０Ｂは、パルス波形の鈍りを
抑える必要上、Ｎ+Ｐoly−Ｓi電極を使用した場合に
は、３００nm程度の膜厚が必要である。また、ゲート電
極１０Ａ,１０Ｂとして、Ｗ−Ｓi／Ｐoly−Ｓi等の２層
構造の電極を使用した場合には、Ｐoly−Ｓiを３００nm
より薄くすることが可能である。
ず、ゲート電極１０Ａ,１０Ｂは、パルス波形の鈍りを
抑える必要上、Ｎ+Ｐoly−Ｓi電極を使用した場合に
は、３００nm程度の膜厚が必要である。また、ゲート電
極１０Ａ,１０Ｂとして、Ｗ−Ｓi／Ｐoly−Ｓi等の２層
構造の電極を使用した場合には、Ｐoly−Ｓiを３００nm
より薄くすることが可能である。
【００３０】ゲート電極１０Ａ,１０Ｂ上の絶縁膜１３,
１４については、耐圧の関係上３００〜４００nm程度の
膜厚の熱酸化膜やＳiＯ2のＣＶＤ膜等にすることが必要
である。また、１層目および２層目の遮光膜１２,１５
については、Ａl,Ａl−Ｓi,Ｗ−Ｓi,Ｔi−Ｗ,Ｔi−Ｎ等
の内、どの材料をそれぞれに選択するかにより異なる
が、スミアを抑えるためには、２００〜１０００nm程度
の膜厚が必要である。
１４については、耐圧の関係上３００〜４００nm程度の
膜厚の熱酸化膜やＳiＯ2のＣＶＤ膜等にすることが必要
である。また、１層目および２層目の遮光膜１２,１５
については、Ａl,Ａl−Ｓi,Ｗ−Ｓi,Ｔi−Ｗ,Ｔi−Ｎ等
の内、どの材料をそれぞれに選択するかにより異なる
が、スミアを抑えるためには、２００〜１０００nm程度
の膜厚が必要である。
【００３１】上記固体撮像装置は、第１ゲート電極１０
Ａと第２ゲート電極１０Ｂとが単層構造をなし、上記第
２ゲート電極１０Ｂは上記１層目遮光膜１２を介して上
記第１ゲート電極１０Ａが接続される駆動パルス信号φ
v1,φv3用の電圧配線とは別の駆動パルス信号φv2,φv4
用の電圧配線に接続されている。したがって、この実施
例によれば、単層構造のゲート電極による４相駆動方式
の固体撮像装置を実現できる。
Ａと第２ゲート電極１０Ｂとが単層構造をなし、上記第
２ゲート電極１０Ｂは上記１層目遮光膜１２を介して上
記第１ゲート電極１０Ａが接続される駆動パルス信号φ
v1,φv3用の電圧配線とは別の駆動パルス信号φv2,φv4
用の電圧配線に接続されている。したがって、この実施
例によれば、単層構造のゲート電極による４相駆動方式
の固体撮像装置を実現できる。
【００３２】このように、上記実施例によれば、ゲート
電極１０Ａ,１０Ｂが単層構造なので、低段差化を計る
ことができ、具体的には、従来例に比べて段差を５００
〜６００nm程度減少させることができた。したがって、
小型化,高画素化しても見掛け上の段差が増大すること
がなくて光電変換特性を低下させることがない。このた
め、たとえばオンチップマイクロレンズやオンチップカ
ラーフィルターを容易かつ安定して形成でき、集光率を
高め、色ムラを低減し、感度を向上させて、スミアを低
減させることができる。また、ゲート電極が単層構造な
ので、ゲート電極特性の均一化を計ることができる。
電極１０Ａ,１０Ｂが単層構造なので、低段差化を計る
ことができ、具体的には、従来例に比べて段差を５００
〜６００nm程度減少させることができた。したがって、
小型化,高画素化しても見掛け上の段差が増大すること
がなくて光電変換特性を低下させることがない。このた
め、たとえばオンチップマイクロレンズやオンチップカ
ラーフィルターを容易かつ安定して形成でき、集光率を
高め、色ムラを低減し、感度を向上させて、スミアを低
減させることができる。また、ゲート電極が単層構造な
ので、ゲート電極特性の均一化を計ることができる。
【００３３】次に、本発明の固体撮像装置の製造方法の
実施例を、図１および図２を参照しながら説明する。
実施例を、図１および図２を参照しながら説明する。
【００３４】この実施例は、前述の図１に示した固体撮
像装置を製造する方法である。まず、図２(Ａ)に示すよ
うに、半導体基板上に１層のゲート電極層１０を形成
し、次に、上記ゲート電極層１０を分割して、図１(Ａ)
に示すように、上記半導体基板の周辺部に配置された駆
動パルス信号入力用電圧配線まで延在した第１電極１０
Ａと、上記受光部２０１を挟んで分離されており、上記
駆動パルス信号入力配線から離隔している第２ゲート電
極１０Ｂとを形成する。
像装置を製造する方法である。まず、図２(Ａ)に示すよ
うに、半導体基板上に１層のゲート電極層１０を形成
し、次に、上記ゲート電極層１０を分割して、図１(Ａ)
に示すように、上記半導体基板の周辺部に配置された駆
動パルス信号入力用電圧配線まで延在した第１電極１０
Ａと、上記受光部２０１を挟んで分離されており、上記
駆動パルス信号入力配線から離隔している第２ゲート電
極１０Ｂとを形成する。
【００３５】次に、図２(Ｂ)に示すように、上記第１ゲ
ート電極１０Ａおよび第２ゲート電極１０Ｂ上に絶縁膜
１３を形成する。
ート電極１０Ａおよび第２ゲート電極１０Ｂ上に絶縁膜
１３を形成する。
【００３６】次に、図２(Ｃ)に示すように、上記第２ゲ
ート電極１０Ｂ上の絶縁膜１３に、上記第２ゲート電極
１０Ｂを露出させるコンタクトホール１６をフォト・エ
ッチングにより形成する。
ート電極１０Ｂ上の絶縁膜１３に、上記第２ゲート電極
１０Ｂを露出させるコンタクトホール１６をフォト・エ
ッチングにより形成する。
【００３７】次に、図２(Ｄ)に示すように、上記絶縁膜
１３上に１層目遮光膜１２を形成し、上記コンタクトホ
ール１６を介して上記第２ゲート電極１０Ｂと上記１層
目遮光膜１２とをコンタクトする。この遮光膜１２は、
フォトエッチングによりパターニングが行なわれ、図１
(Ａ)に示すように、上記第１ゲート電極１０Ａに接続す
る駆動パルス信号φv1,φv3入力用電圧配線とは別の駆
動パルス信号φv2,φv4入力用電圧配線に接続される。
１３上に１層目遮光膜１２を形成し、上記コンタクトホ
ール１６を介して上記第２ゲート電極１０Ｂと上記１層
目遮光膜１２とをコンタクトする。この遮光膜１２は、
フォトエッチングによりパターニングが行なわれ、図１
(Ａ)に示すように、上記第１ゲート電極１０Ａに接続す
る駆動パルス信号φv1,φv3入力用電圧配線とは別の駆
動パルス信号φv2,φv4入力用電圧配線に接続される。
【００３８】次に、図２(Ｅ)に示すように、絶縁膜１
４,２層目遮光膜１５を順に形成する。この２層目遮光
膜１５は、フォト・エッチングによりパターニングされ
る。
４,２層目遮光膜１５を順に形成する。この２層目遮光
膜１５は、フォト・エッチングによりパターニングされ
る。
【００３９】以上の工程により、前述の図１に示した実
施例の固体撮像装置が製造できる。
施例の固体撮像装置が製造できる。
【００４０】
【発明の効果】以上の説明より明らかなように、本発明
の固体撮像装置は、１層のゲート電極層を分割してなる
複数のゲート電極が上記４相駆動方式電荷転送部のゲー
ト電極を構成しているので、ゲート電極が単層構造にな
り、低段差化を計ることができ、オンチップマイクロレ
ンズやカラーフィルターの形成が容易になって、集光率
を高め、スミアを低減することができる。また、ゲート
電極が単層構造なので、ゲート電極特性の均一化を計る
ことができる。
の固体撮像装置は、１層のゲート電極層を分割してなる
複数のゲート電極が上記４相駆動方式電荷転送部のゲー
ト電極を構成しているので、ゲート電極が単層構造にな
り、低段差化を計ることができ、オンチップマイクロレ
ンズやカラーフィルターの形成が容易になって、集光率
を高め、スミアを低減することができる。また、ゲート
電極が単層構造なので、ゲート電極特性の均一化を計る
ことができる。
【００４１】また、本発明の固体撮像装置の製造方法に
よれば、本発明の固体撮像装置を製造することができ
る。
よれば、本発明の固体撮像装置を製造することができ
る。
【図１】 本発明の固体撮像装置の実施例の平面図と断
面図を含む図である。
面図を含む図である。
【図２】 本発明の固体撮像装置の製造方法の実施例を
説明する図である。
説明する図である。
【図３】 ゲート電極間ギャップと転送経路のポテンシ
ャル分布の関係を説明する図である。
ャル分布の関係を説明する図である。
【図４】 ゲート電極間ギャップが画像に与える影響を
説明する図である。
説明する図である。
【図５】 従来のインターライン転送ＣＣＤ型固体撮像
装置の構成を示す図である。
装置の構成を示す図である。
【図６】 上記従来の固体撮像装置の製造工程を示す図
である。
である。
１０…ゲート電極層、１０Ａ…第１ゲート電極、１０Ｂ
…第２ゲート電極、１２…１層目遮光膜、１３,１４…
絶縁膜、１５…２層目遮光膜、１６…コンタクトホー
ル、１００…転送部、１０１…光電変換部、φv1,φv2,
φv3,φv4…駆動パルス信号。
…第２ゲート電極、１２…１層目遮光膜、１３,１４…
絶縁膜、１５…２層目遮光膜、１６…コンタクトホー
ル、１００…転送部、１０１…光電変換部、φv1,φv2,
φv3,φv4…駆動パルス信号。
Claims (2)
- 【請求項１】 受光部と、この受光部で発生した信号電
荷を転送するＣＣＤシフトレジスタを有する４相駆動方
式電荷転送部とを備え、上記受光部と電荷転送部の基部
が半導体基板で構成された固体撮像装置において、 １層のゲート電極層を分割してなる複数のゲート電極が
上記４相駆動方式電荷転送部のゲート電極を構成し、 上記複数のゲート電極は、 上記半導体基板の周辺部に配置された駆動パルス信号入
力配線まで延在した第１ゲート電極と、 上記受光部に挟まれて分離されており、上記駆動パルス
信号入力配線から離隔している第２ゲート電極とを含
み、 上記第２ゲート電極は、 上記第１ゲート電極および第２ゲート電極上に絶縁膜を
介して形成され、上記第１ゲート電極に接続する駆動パ
ルス信号入力配線とは別の駆動パルス信号入力配線に接
続した金属膜に接触させられていることを特徴とする固
体撮像装置。 - 【請求項２】 受光部と、この受光部で発生した信号電
荷を転送するＣＣＤシフトレジスタを有する４相駆動方
式電荷転送部とを備え、上記受光部と電荷転送部の基部
が半導体基板で構成された固体撮像装置の製造方法にお
いて、 上記半導体基板上に１層のゲート電極層を形成し、 上記ゲート電極層を分割して、上記半導体基板の周辺部
に配置された駆動パルス信号入力配線まで延在した第１
ゲート電極と、上記受光部を挟んで分離されており、上
記駆動パルス信号入力配線から離隔している第２ゲート
電極とを形成し、 上記第１ゲート電極および第２ゲート電極上に絶縁膜を
形成し、 上記第２ゲート電極上の上記絶縁膜に、上記第２ゲート
電極を露出させるコンタクトホールを形成し、 上記絶縁膜上に金属膜を形成し、上記コンタクトホール
を介して上記第２ゲート電極と上記金属膜とをコンタク
トし、 上記金属膜を、上記第１ゲート電極に接続する駆動パル
ス信号入力配線とは別の駆動パルス信号入力配線に接続
することを特徴とする固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243113A JPH0697410A (ja) | 1992-09-11 | 1992-09-11 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243113A JPH0697410A (ja) | 1992-09-11 | 1992-09-11 | 固体撮像装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697410A true JPH0697410A (ja) | 1994-04-08 |
Family
ID=17098995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4243113A Pending JPH0697410A (ja) | 1992-09-11 | 1992-09-11 | 固体撮像装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697410A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637894A (en) * | 1994-10-19 | 1997-06-10 | Kabushiki Kaisha Toshiba | Solid state image sensor device with single-layered transfer electrodes |
| KR101103089B1 (ko) * | 2004-05-07 | 2012-01-04 | 소니 주식회사 | 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 그 구동방법 |
-
1992
- 1992-09-11 JP JP4243113A patent/JPH0697410A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637894A (en) * | 1994-10-19 | 1997-06-10 | Kabushiki Kaisha Toshiba | Solid state image sensor device with single-layered transfer electrodes |
| KR101103089B1 (ko) * | 2004-05-07 | 2012-01-04 | 소니 주식회사 | 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 그 구동방법 |
| US8154056B2 (en) | 2004-05-07 | 2012-04-10 | Sony Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device and method of driving solid-state imaging device |
| US8198121B2 (en) | 2004-05-07 | 2012-06-12 | Sony Corporation | Method of manufacturing solid-state imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7858433B2 (en) | Photoelectric converting film stack type solid-state image pickup device, and method of producing the same | |
| JP4117672B2 (ja) | 固体撮像素子及び固体撮像装置、並びにこれらの製造方法 | |
| US7230288B2 (en) | Solid-state image pickup device and fabrication method thereof | |
| JP3988239B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2004047682A (ja) | 固体撮像装置 | |
| US4783691A (en) | Color solid-state image sensor | |
| JP2005353626A (ja) | 光電変換膜積層型固体撮像素子及びその製造方法 | |
| JPH0697410A (ja) | 固体撮像装置およびその製造方法 | |
| JPH09172156A (ja) | 固体撮像素子及びその製造方法 | |
| JP4281613B2 (ja) | 固体撮像素子、固体撮像素子の製造方法、及び固体撮像素子の駆動方法 | |
| US6800838B2 (en) | Image sensor having reduced stress color filters and method of making | |
| KR100873289B1 (ko) | 경사입사광의 영향을 감소시킨 시모스 이미지센서 | |
| JP4535766B2 (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
| JP2004273791A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JPH04255269A (ja) | 受光装置 | |
| JP2008135636A (ja) | 固体撮像素子およびその製造方法 | |
| JP3394878B2 (ja) | 固体撮像装置の製造方法 | |
| JP3011232B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2006319133A (ja) | カラーフィルタの製造方法、固体撮像素子の製造方法、カラーフィルタ、固体撮像素子 | |
| JP2531435B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2725459B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP4686864B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH10200084A (ja) | 固体撮像素子 | |
| JP2006190790A (ja) | カラーリニアイメージセンサ | |
| JPH02262369A (ja) | 固体撮像装置及びその製造方法 |