JP4535766B2 - 固体撮像素子およびその製造方法、電子情報機器 - Google Patents

固体撮像素子およびその製造方法、電子情報機器 Download PDF

Info

Publication number
JP4535766B2
JP4535766B2 JP2004129081A JP2004129081A JP4535766B2 JP 4535766 B2 JP4535766 B2 JP 4535766B2 JP 2004129081 A JP2004129081 A JP 2004129081A JP 2004129081 A JP2004129081 A JP 2004129081A JP 4535766 B2 JP4535766 B2 JP 4535766B2
Authority
JP
Japan
Prior art keywords
charge transfer
solid
state imaging
imaging device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004129081A
Other languages
English (en)
Other versions
JP2005311208A (ja
Inventor
剛 安原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004129081A priority Critical patent/JP4535766B2/ja
Publication of JP2005311208A publication Critical patent/JP2005311208A/ja
Application granted granted Critical
Publication of JP4535766B2 publication Critical patent/JP4535766B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、例えばCCD型固体撮像素子などの固体撮像素子およびその製造方法、これを例えばデジタルスチルカメラ、デジタルビデオカメラおよびカメラ付き携帯電話機などの撮像部に用いる電子情報機器に関する。
この種の固体撮像素子は、近年の高画素化の傾向に伴って、電荷転送の高速化が要求されている。これらの高画素化および電荷転送の高速化を実現するためには、電荷転送電極間の結合容量の低減化、電荷転送電極の低抵抗化および電荷転送電極の微細化が極めて重要である。また、固体撮像素子の高画素化に伴って、入射光が電荷転送領域内に漏れ出すスミアの低減化も極めて重要となっている。この従来の固体撮像素子について図6〜図8を用いて説明する。
図6は従来のCCD型固体撮像素子の構造例を示す要部平面図、図7は図6のAA’線断面図、図8は図6のBB’線断面図である。
図6〜図8に示すように、CCD型固体撮像素子10は、2層ポリシリコン構造であり、図示しない半導体基板表面に光電変換素子としてのフォトダイオード11と、隣接するフォトダイオード11から読み出された電荷を転送する電荷転送領域12と、この電荷転送領域12上にゲート絶縁膜13を介して設けられたポリシリコンからなる第1電荷転送電極14および第2電荷転送電極15とを有しており、第1電荷転送電極14および第2電荷転送電極15上を覆うように、フォトダイオード11上に開口部11aを有する絶縁膜16さらに遮光膜17が設けられている。
フォトダイオード11は、半導体基板表面に設けられたP型低濃度不純物領域(P−Well)18と、その上に設けられたN型高濃度不純物層19とを有し、表面に設けられたP型高濃度不純物層20によって埋め込み構造とされている。このCCD型固体撮像素子10では、フォトダイオード11が正方形格子状に配置された正方形格子配列のものが広く用いられている。
電荷転送方向(図6では縦方向)に隣接するフォトダイオード11の境界部には、P型低濃度不純物領域(P−Well)18上に素子分離領域21が設けられている。
第1電荷転送電極14および第2電荷転送電極15は電荷転送方向に交互に配置されており、素子分離領域21上には、電荷転送方向に直交する方向に隣接する第1電荷転送電極14および第2電荷転送電極15のそれぞれを電気的に接続する配線部14aおよび15aが設けられている。第2電荷転送電極15は第1電荷転送電極14上に端部が一部重なっており、第2電荷転送電極15の配線部15aは第1電荷転送電極14の配線部14a上に一部重なっているため、それぞれの重なり部には段差が形成される。
遮光膜17は、電荷転送方向に直交する方向に隣接する第1電荷転送電極14を電気的に接続する配線部14aと、電荷転送方向に直交する方向に隣接する第2電荷転送電極15を電気的に接続する配線部15aとの上に絶縁膜16を介して設けられており、第1電荷転送電極14と第2電荷転送電極15との重なり部の段差を反映して、遮光膜17にも段差が形成される。
このように構成された従来の固体撮像素子10において、各フォトダイオード11の縦方向の境界部に設けられた素子分離領域21上には、第1電荷転送電極14および第2電荷転送電極15の配線部14aおよび15aのためのスペースがあり、感度を犠牲にしないためには、その幅を可能な限り狭くすることが好ましい。
しかしながら、図8に示す素子分離領域21の幅を狭くすると、ポリシリコンからなる第1電荷転送電極14および第2電荷転送電極15の幅が狭まり、電気抵抗が増大するという問題がある。このため、従来の固体撮像素子10では、この素子分離領域21の配線部14aおよび15aの幅を狭くすると共に、第1電荷転送電極14、第2電荷転送電極15、それらの配線部14aおよび15aの膜厚を厚くして電気抵抗を低下させるようにしている。
しかしながら、ポリシリコンからなる電荷転送電極(以下、ポリシリコン電極という)の膜厚を厚くすることは、微細加工の妨げとなり、また、膜厚を厚くすることにも限界がある。将来、固体撮像素子の高画素化およびイメージサイズの大型化などが進むと、このようなポリシリコン電極の電気抵抗が問題となり、電荷転送時に高い転送効率を維持することが困難になってくる。
固体撮像素子において、電荷転送電極の電気抵抗を低下させるための方法としては、ポリシリコン電極の膜厚を厚くすることの他にも、ポリシリコン電極中に含まれるリンまたは砒素などの不純物濃度を増加させることも考えられる。しかしながら、この方法では、不純物の固溶限界以上に濃度を高めても比抵抗は下がらないため、ポリシリコン電極の膜厚を厚くする場合と同様に、固体撮像素子の高画素化およびイメージサイズの大型化、高速駆動化などに対応するためには限界がある。
そこで、電荷転送電極の電気抵抗を低下させるための他の方法として、例えば特許文献1には、ポリシリコン電極上に裏打ち金属配線(いわゆるメタル裏打ち)を設けた構造が提案されている。例えば、CCD型固体撮像素子に裏打ち金属配線を設ける場合には、垂直電荷転送領域の上部に縦方向に金属配線が延設され、コンタクトホールを介して金属配線と各層のポリシリコン電極とが電気的に接続された構造となるようにしている。
ところで、CCD型固体撮像素子では、通常、上記図6〜図8に示すような2層のポリシリコン層、または3層のポリシリコン層を用いて電荷転送電極が構成される。このとき、各ポリシリコン電極(電荷転送電極およびそれらの配線部)の重なり部では、その段差が大きくなる。また、電荷転送電極上には、電荷転送時の光進入を防ぐために遮光膜が形成される。この遮光膜は、例えば、アルミニュムなどをスパッタリング法により成膜し、その後、フォトリソグラフィ工程およびドライエッチング工程にてフォトダイオード上に開口部を形成することによって作製される。このとき、下層のポリシリコン電極の段差が大きいと、遮光膜のスパッタリングにおける段差カバレッジを向上させるために、遮光膜の膜厚を十分確保する必要がある。また、下層のポリシリコン電極の段差が大きいと、フォトダイオードの開口部を形成するためのフォトリソグラフィ工程において、レジスト塗布時の膜厚にばらつきが生じることなどにより、遮光膜のパターンニング精度に画素間でばらつきが発生し、フォトダイオードの感度ばらつきが生じる要因となる。
そこで、遮光膜を安定して形成する方法として、例えば特許文献2および特許文献3には、化学的機械的研磨法(Chemical Mechamical Polishing;CMP法)によりポリシリコン電極を研磨して、ポリシリコン電極の重なり部を平坦化する方法が提案されている。
特開2001−223352号公報 特開平11−26743号公報 特開2003−158256号公報
上述したように、従来の固体撮像素子では、感度を犠牲にしないために素子分離領域の幅を狭くすると、ポリシリコンからなる電荷転送電極の幅が狭まり、電気抵抗が増大するという問題がある。
また、電荷転送電極の電気抵抗を低下させるためにポリシリコンからなる電荷転送電極の膜厚を厚くすると、微細加工の妨げとなり、また、膜厚を厚くすることにも限界がある。また、電荷転送電極の電気抵抗を低下させるためにポリシリコンからなる電荷転送電極中に含まれる不純物濃度を増加させる方法にも限界がある。
また、特許文献1に開示されているように、CCD型固体撮像素子に裏打ち金属配線を設ける場合には、垂直電荷転送領域の上部に縦方向に金属配線が延設され、コンタクトホールを介して金属配線と各層のポリシリコン電極とが電気的に接続された構造となる。しかしながら、この構造では、金属配線の配置および金属配線とポリシリコン電極とを電気的に接続するコンタクトホールの配置が限定される。また、3層のポリシリコンからなる電荷転送電極(3層ポリシリコン構造)では、3層の電極が重なっているため、各層の電荷転送電極を十分に露呈させることが困難であり、全ての層のポリシリコン電極に対して裏打ち金属配線を設けることは困難である。
さらに、特許文献2および3に開示されているように、CCD型固体撮像素子において、ポリシリコン電極をCMP法によって研磨する方法では、配線部のポリシリコン層も研磨される。これによって、従来の3層ポリシリコン構造の電荷転送電極に対してこの特許文献2および3の方法を適用することは困難である。
本発明は、上記従来の問題を解決するもので、電荷転送電極の低抵抗化により電荷転送速度の高速化および低消費電力化を図ると共に、電荷転送電極の段差を低減して上層に設けられる遮光膜の加工を容易化し、光電変換素子の感度特性ばらつきおよびスミアの低減を図って、固体撮像素子の高画素化および電荷転送の高速化に対応することができる固体撮像素子およびその製造方法、この固体撮像素子を撮像部に用いる電子情報機器を提供することを目的とする。
本発明の固体撮像素子は、半導体基板表面に設けられた複数の光電変換素子と、該光電変換素子に隣接して該半導体基板表面に設けられ、該光電変換素子から読み出された電荷を転送可能とする電荷転送領域と、該電荷転送領域上にゲート絶縁膜を介して設けられた複数の電荷転送電極と、該電荷転送電極上を覆い、該光電変換素子上に開口部を有する遮光膜とを備えた固体撮像素子において、電荷転送方向に順次隣接する複数の電荷転送電極が互いに重ならずに同じ厚みで設けられ、該電荷転送方向と交差する所定方向に隣接する各電荷転送電極の間に配線部は設けられておらず、当該間が当該電荷転送電極よりも上層に設けられた配線層によって電気的に接続されており、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子における電荷転送電極はポリシリコン層からなり、前記配線層は金属層からなる。
さらに、好ましくは、本発明の固体撮像素子における複数の電荷転送電極は、前記電荷転送方向に交互に配置された第1および第2電荷転送電極を有し、該第1電荷転送電極と第2電荷転送電極とが互いに重ならずに同じ厚みで設けられ、該電荷転送方向と交差する所定方向に隣接する該第1および第2電荷転送電極のそれぞれの間の配線部は設けられておらず、当該間が前記配線層によって電気的に接続されている。
さらに、好ましくは、本発明の固体撮像素子における複数の電荷転送電極は、前記電荷転送方向に順次繰り返し配置された第1〜第4電荷転送電極を有し、該第1〜第4電荷転送電極が順次重ならずに同じ厚みで設けられ、該電荷転送方向と交差する所定方向に隣接する該第1〜第4電荷転送電極のそれぞれの間に配線部は設けられておらず、当該間が前記配線層によって電気的に接続されている。
さらに、好ましくは、本発明の固体撮像素子における遮光膜上を覆うように、表面が平坦化された層間絶縁膜が設けられ、前記配線層は、該層間絶縁膜上に設けられている。
さらに、好ましくは、本発明の固体撮像素子における電荷転送電極と配線層とを電気的に接続するためのコンタクト部が、該電荷転送電極と配線層の間に介在する前記層間絶縁膜に設けられている。
さらに、好ましくは、本発明の固体撮像素子におけるコンタクト部は、前記配線層と電荷転送電極間に設けられたコンタクトホールを介した埋め込み型コンタクト構造である。
さらに、好ましくは、本発明の固体撮像素子における遮光膜には、前記コンタクト部のコンタクトホール径よりも大きく、該コンタクトホールを貫通可能とするコンタクト用穴が設けられている。
さらに、好ましくは、本発明の固体撮像素子における配線層の幅サイズは、前記遮光膜の幅サイズと同じサイズに形成されている。
本発明の固体撮像素子の製造方法は、半導体基板表面に設けられた複数の光電変換素子と、該光電変換素子に隣接して該半導体基板表面に設けられ、該光電変換素子から読み出された電荷を転送可能とする電荷転送領域と、該電荷転送領域上にゲート絶縁膜を介して電荷転送方向に交互に配置された第1および第2電荷転送電極と、該電荷転送電極を覆い、該光電変換素子上に開口部を有する遮光膜とを備えた固体撮像素子の製造方法において、 該光電変換素子および電荷転送領域が設けられた半導体基板表面にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に第1電荷転送電極となる層を形成する工程と、第2電荷転送電極膜を成膜し、化学的機械的研磨法によって該第1電荷転送電極となる層に対する該第2電荷転送電極膜の重なり部を取り去って平坦化し、該第1電荷転送電極および第2電荷転送電極が互いに重ならないように同じ厚みに形成する工程と、該第1および第2電荷転送電極を覆うように遮光膜を形成する遮光膜形成工程と、該電荷転送方向と交差する所定方向に隣接する該第1および第2電荷転送電極のそれぞれの間に配線部を設けることなく、該電荷転送電極よりも上層でかつ遮光膜の上方に、間を電気的に接続する配線層を形成する工程とを有し、そのことにより上記目的が達成される。

本発明の固体撮像素子の製造方法は、半導体基板表面に設けられた複数の光電変換素子と、該光電変換素子に隣接して該半導体基板表面に設けられ、該光電変換素子から読み出された電荷を転送可能とする電荷転送領域と、該電荷転送領域上にゲート絶縁膜を介して電荷転送方向に順次繰り返し配置された第1〜第電荷転送電極と、該電荷転送電極上を覆い、該光電変換素子上に開口部を有する遮光膜とを備えた固体撮像素子の製造方法において、該光電変換素子および電荷転送領域が設けられた半導体基板表面にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に第1および第3電荷転送電極となる層を形成する工程と、第2および第4電荷転送電極膜を成膜し、化学的機械的研磨法によって該第1および第3電荷転送電極となる層に対する第2および第4電荷転送電極膜の重なり部を取り去って平坦化し、該第1〜第4電荷転送電極が互いに重ならないように同じ厚みで形成する工程と、該第1〜第4電荷転送電極を覆うように遮光膜を形成する工程と、該電荷転送方向と交差する所定方向に隣接する該第1〜第4電荷転送電極のそれぞれの間に配線部を設けることなく、該電荷転送電極よりも上層でかつ該遮光膜の上方に、間を電気的に接続する配線層を形成する工程とを有し、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子の製造方法における遮光膜形成工程の後に、該遮光膜を覆うように層間絶縁膜を成膜し、化学的機械的研磨法によって該層間絶縁膜の表面を平坦化する層間絶縁膜形成工程を更に有し、前記配線層形成工程において、平坦化した該層間絶縁膜の表面上に前記配線層を形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記配線層と電荷転送電極との間に介在する前記層間絶縁膜にコンタクトホールを形成し、該コンタクトホールを介して該電荷転送電極と配線層とを電気的に接続するコンタクト部を形成するコンタクト部形成工程を更に有する。
さらに、好ましくは、本発明の固体撮像素子の製造方法におけるコンタクト部形成工程は、前記層間絶縁膜のコンタクトホール上にコンタクト用導電膜を成膜して該コンタクトホール内にコンタクト用導電膜材料を埋め込むと共に、該層間絶縁膜上に形成されたコンタクト用導電膜を化学的機械的研磨法を用いて除去する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における遮光膜形成工程は、前記コンタクト部形成工程において、前記コンタクトホールの外周部が貫通可能とするコンタクト用穴を前記遮光膜に形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における遮光膜形成工程の前工程として、前記電荷転送電極上にエッチングストッパ用の絶縁膜を形成する工程を更に有し、前記コンタクト部形成工程において、前記層間絶縁膜および該絶縁膜に前記コンタクトホールを形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における配線層の形成工程は、該配線層の幅サイズを前記遮光膜の幅サイズと同じサイズに形成する。
本発明の電子情報機器は、請求項1〜9のいずれかに記載の固体撮像素子を撮像部に用いたものであり、そのことにより上記目的が達成される。
上記構成により、以下に、本発明の作用について説明する。
本発明においては、2層ポリシリコン構造CCD型固体撮像素子および3層ポリシリコン構造CCD型固体撮像素子などの固体撮像素子において、電荷転送方向に隣接する電荷転送電極が化学的機械的研磨法(CMP法)などにより研磨されて互いに順次重ならないように形成されるため、結合容量の増加を低減することが可能となる。また、複数の電荷転送電極が互いに順次重ならずに同じ厚みで形成されるため、その上層に形成される遮光膜の段差を減らして遮光膜の形成を容易化することが可能となる。これにより、遮光膜の加工ばらつきを低減し、フォトダイオードなどの光電変換素子特性のばらつきをも低減すると共にスミアを低減することが可能となる。
また、電荷転送方向と交差する方向(直交する方向を含む)に隣接する電荷転送電極の間は、電荷転送電極よりも上層に設けられた配線層によって接続されるため、配線部分を遮光膜で覆う必要がなく、遮光部の面積を減らして光電変換素子上の開口部の面積を広げ、感度低下を低減することが可能となる。
この場合に、金属配線層でも遮光されるが、金属配線層はポリシリコン層からなる配線部よりも低抵抗化できるため、幅を更に狭くすることができ、また、配線部を覆う遮光膜よりも金属配線層だけの方が幅が狭いため、開口部の面積を広げることが可能となる。
さらに、配線層を金属層として、例えばAl、Al−Si、Al−Cu、CuもしくはWなどの単層膜、またはこれらとTiN、Ti、TiWまたはWなどとの多層膜を用いることにより、電荷転送電極をより低抵抗化して電荷転送効率を向上させることが可能となる。
この配線層は、半導体製造工程に用いられるCMP法などで平坦化された層間絶縁膜上に設けることが可能であり、この配線層と電荷転送電極とのコンタクト部を埋め込み型コンタクト構造とすることにより、平坦化されて薄膜化された電荷転送電極がコンタクト部形成時のドライエッチング工程などにより削られることを防ぐことができる。
また、微細コンタクト形成技術を用いることにより、コンタクト径を例えば0.2um程度と小さくすることができるため、電荷転送電極上のいずれの場所にも、配線層と電荷転送電極(ポリシリコン電極)とのコンタクト部を形成することができる。例えば、電荷転送電極で覆われた素子分離領域上に設置することも可能となる。
さらに、遮光膜にコンタクト用穴を設けて、ポリシリコンからなる電荷転送電極と金属からなる配線層とを接続するためのコンタクト用導電材料をコンタクト用穴内に充填する場合、配線層を、遮光膜の電荷転送方向と交差する方向のサイズと同じサイズに形成することにより、遮光膜のコンタクト用穴から光が侵入することを防ぐことが可能となる。
以上のように、本発明によれば、電荷転送電極の重なりによる結合容量の増加を抑制し、金属配線の使用により電荷転送電極の低抵抗化を図り、遮光部の面積低減および遮光膜の加工ばらつきの低減により光電変換素子特性のばらつきおよびスミアを低減すると共に感度低下を抑制することができる。これにより、今後の固体撮像素子の高画素化、電荷転送速度の高速化および低消費電力化に対応することができる。
以下に、本発明の固体撮像素子およびその製造方法の実施形態について、図面を参照しながら説明する。
図1は、本発明の固体撮像素子の一実施形態の構造例を示す要部平面図、図2は図1のCC’線断面図である。なお、CC’線方向は、電荷転送方向と交差(または直交)する方向(図1では横方向)である。
図1および図2に示すように、固体撮像素子30は、2層ポリシリコン構造であり、図示しない半導体基板表面に光電変換素子としてのフォトダイオード31と、隣接するフォトダイオード31から読み出された電荷を転送するための電荷転送領域32と、この電荷転送領域32上にゲート絶縁膜33を介して設けられたポリシリコン層からなる第1電荷転送電極34および第2電荷転送電極35とを有しており、第1電荷転送電極34および第2電荷転送電極35上を覆うように、フォトダイオード31上に開口部を有する遮光膜36が設けられている。フォトダイオード31上の全てが開口部になっている。
フォトダイオード31は、図6〜図8に示す従来の固体撮像素子10の場合と同様に、半導体基板表面に設けられたP型低濃度不純物領域(P−Well)とその上に設けられたN型高濃度不純物層とを有し、P型高濃度不純物層が埋め込み構造となっている。
電荷転送方向(図1では縦方向)に隣接するフォトダイオード10の境界部には、P型低濃度不純物領域(P−Well)上に素子分離領域41が設けられている。
第1電荷転送電極34および第2電荷転送電極35は、電荷転送方向に交互に配置されており、第1電荷転送電極34と第2電荷転送電極35とが互いに順次重ならないように同じ厚みで設けられている。
また、電荷転送方向と交差(または直交)する方向(図1では横方向)に隣接する第1電荷転送電極34の間および第2電荷転送電極35の間は、電荷転送電極34および35よりも上層に設けられた配線層37によって電気的に接続されている。
遮光膜36は、第1電荷転送電極34および第2電荷転送電極35上に絶縁膜38を介して設けられている。第1電荷転送電極34と第2電荷転送電極35とは互いに重なっておらず、段差部が無いため、遮光膜36にも段差部は生じることなく、薄膜化することができる。
遮光膜36上には、表面が平坦化された層間絶縁膜39が設けられており、この層間絶縁膜39上に金属層からなる配線層37が設けられている。絶縁膜38および層間絶縁膜39には、第1電荷転送電極34および第2電荷転送電極35上にそれぞれ各コンタクトホールがそれぞれ設けられており、この各コンタクトホール内をそれぞれ埋め込むようにコンタクト用導電膜材料が設けられて、第1電荷転送電極34または第2電荷転送電極35と配線層37とを電気的に接続する埋め込み型コンタクト構造のコンタクト部40が形成されている。
遮光膜36には、このコンタクト用導電膜が通るコンタクト用穴36aが形成されている。このコンタクト用穴36aの径はコンタクト部40のコンタクトホール径よりも大きい。第1電荷転送電極34および第2電荷転送電極35のそれぞれの各間を電気的に接続する各配線層37が遮光膜36よりも上層であるため、遮光膜36は、隣接するフォトダイオード31間の素子分離領域41上に設けられていない。
このように構成された本実施形態の固体撮像素子30の製造方法について、以下に、図1〜図5を用いて説明する。
図3は、図1の固体撮像素子の電荷転送電極となる層の形成工程を説明するためのDD’線断面図、図4は、本実施形態の固体撮像素子の製造方法における遮光膜形成工程の一例を説明するための要部平面図、図5は、図1の固体撮像素子の電荷転送電極部研磨工程を説明するためのDD’線断面図である。なお、DD’線方向は電荷転送方向(図1では縦方向)である。
まず、Siなどからなる半導体基板上にフォトリソグラフィ法によりマスクを形成し、このマスクを用いて半導体基板中にイオン注入法により不純物を添加することにより、図1および図3に示すように、P型低濃度不純物領域42、電荷転送領域32、光電変換素子(フォトダイオード)31および画素分離するための素子分離領域41を形成する。
次に、光電変換素子31および電荷転送領域32が設けられた半導体基板表面にゲート絶縁膜33を形成する。即ち、基板表面の熱酸化を行うか、またはCVD法により酸化膜、窒化膜もしくはそれらの積層層を成膜することによって、厚み50n〜100nmのゲート絶縁膜33を形成する。
さらに、ゲート絶縁膜33上に第1電荷転送電極34を形成する。即ち、第1電荷転送電極34となるポリシリコン層をCVD法により厚み50nm〜1000nm、例えば300nmに成膜した後、フォトリソグラフィ法により第1電荷転送電極34のパターンをパターニングしてレジストマスクを形成し、例えばドライエッチング法により選択的にポリシリコン層をエッチングすることにより、図3に示すように、第1電荷転送電極34となる層34aを形成する。このとき、従来では、電荷転送方向と交差する方向(図1では横方向)に隣接する第1電荷転送電極34の間を接続する配線部も形成されていたが、本実施形態では、第1電荷転送電極34の間を接続する配線部は形成されない。
さらに、第2電荷転送電極膜35となる層35aを成膜し、化学的機械的研磨法によって第1電荷転送電極34aと第2電荷転送電極膜35aとの重なり部を平坦化して、第1電荷転送電極34および第2電荷転送電極35が互いに重ならないように同じ厚みで形成する。即ち、第1電荷転送電極部34aのエッチング時にオーバーエッチングによって失われたゲート絶縁膜33を補うための絶縁膜を成膜し、図3に示すように、第2電荷転送電極35となるポリシリコン層35aを第1電荷転送電極34となるポリシリコン層34aと同様に成膜する。その後、CMP法により第2電荷転送電極35となるポリシリコン層35aおよび第1電荷転送電極部34となるポリシリコン層34aを順次研磨して、任意の電荷転送電極膜厚、例えば100nmまで研磨する。
その後、フォトリソグラフィ法により第2電荷転送電極35のパターンをパターニングしてレジストマスクを形成し、例えばドライエッチング法により選択的にポリシリコン層をエッチングすることにより、図5に示すように、第2電荷転送電極35を形成する。このとき、従来では、電荷転送方向と交差する方向(図1では横方向)に隣接する第2電荷転送電極35の間を接続する配線部も形成されていたが、本実施形態では、第2電荷転送電極35の間を接続する配線部は形成されない。
これにより、図4および図5に示すように、第1電荷転送電極34および第2電荷転送電極35が電荷転送方向(図1および図4では縦方向)に交互に配置されて重ならないように同じ厚みで設けられ、電荷転送方向と交差する方向(図1および図4では横方向)に隣接する第1電荷転送電極34の間および第2電荷転送電極35の間には、従来のように配線部が設けられていない第1電荷転送電極34および第2電荷転送電極35が形成される。なお、第2電荷転送電極35を形成するためのエッチング工程は、CMP法による研磨の前に行ってもよい。
さらに、第1電荷転送電極34および第2電荷転送電極35上に、電荷転送電極34,35と金属配線層37とを接続するコンタクトホール形成のためのエッチング時にオーバーエッチングを防ぐためのストッパとなる窒化膜をCVD法により形成し、必要に応じてCVD法による酸化膜を積層して、図2に示すように、50nm〜100nmの絶縁膜38を形成する。
その後、第1電荷転送電極34および第2電荷転送電極35を覆うように遮光膜36を形成する。即ち、絶縁膜38上に、Al、Al−Si、Al−Cu、CuもしくはWなどの単層膜、またはこれらとTiN、Ti、TiWもしくはWなどとの多層膜を用いて遮光膜36となる層を成膜する。この遮光膜36となる層は、平坦な電荷転送電極34,35上をカバーするため、従来のように段差部を有する電荷転送電極およびそれらの配線部を覆う遮光膜に比べて薄膜化することが可能である。その後、フォトリソグラフィ法により遮光膜36のパターンにパターンニングしてレジストマスクを形成し、例えばドライエッチング法を用いて選択的に遮光膜36となる層をエッチングすることにより、図2および図4に示すように遮光膜36を形成する。
このとき、従来のパターンと異なり、本実施形態ではポリシリコン層からなる配線部が設けられていないため、図4に示すように、遮光膜36は電荷転送電極34および35上にのみ形成される。このとき、電荷転送電極34および35と金属配線層37とを接続するコンタクト部形成時に遮光膜36がコンタクト用導電膜と接触しないように、十分に余裕を有するコンタクト用穴36aが遮光膜36に形成される。
次に、CVD法により層間絶縁膜39となる層である酸化膜またはBPSG膜などを成膜し、CMP法を用いて表面(最も高い位置)から200nm〜500nm程度の高さまで均一に研磨することによって、図2に示すように、表面が平坦化された層間絶縁膜39を形成する。
その後、フォトリソグラフィ法により電荷転送電極34および35上に、電荷転送電極34および35と金属配線層37とを接続するコンタクトホールのパターンをパターンニングしてレジストマスクを形成し、例えばドライエッチング法を用いて選択的にエッチングすることにより層間絶縁膜39にコンタクトホールを形成する。
このとき、電荷転送電極34および35上に積層された窒化膜(絶縁膜38)によって選択的にエッチングを一旦停止させ、その後、窒化膜(絶縁膜38)のみをエッチングすることなどにより、電荷転送電極膜のオーバーエッチングを極力防ぐようにする。このように、平坦化されて薄膜化された電荷転送電極34,35がコンタクト部形成時のドライエッチング工程などにより削られることを防ぐことができる。
その後、コンタクト部用導電膜としてCu、WもしくはTiWなどの単層膜、またはこれらとTiもしくはTiNなどとの多層膜を成膜してコンタクトホール内を導電材料にて埋め込んだ後、CMP法を用いて層間絶縁膜39上のコンタクト部用導電膜を除去することにより、図2に示すように埋め込み型コンタクト構造のコンタクト部40をコンタクトホール内に形成する。
さらに、第1電荷転送電極34および第2電荷転送電極35のそれぞれの間(第1電荷転送電極34間または第2電荷転送電極35間)を電気的に接続する配線層37を形成する。即ち、Al、Al−Si、Al−Cu、CuもしくはWなどの単層膜またはこれらとTiN、Ti、TiWもしくはWなどとの多層膜を用いて金属配線層を成膜し、フォトリソグラフィ法により金属配線層37のパターンにパターンニングしてレジストマスクを形成し、例えばドライエッチング法を用いて選択的に金属配線層37となる層をエッチングすることにより、図2に示すように金属配線層37を形成する。
このとき、金属配線層37は、図2に示すように、遮光膜36に開口されたコンタクト用穴36aから電荷転送領域32への入光を防ぐために、遮光膜36上において遮光膜36の電荷転送方向(図4では縦方向)と交差(または直交)する方向(図4では横方向)のサイズと同等のサイズに形成される。コンタクト用穴36aの上方には金属配線層37が形成されており、コンタクト用穴36aは金属配線層37により遮光されている状態である。
以上のように作製された本実施形態の固体撮像素子30は、電荷転送方向(図1では縦方向)に隣接する第1電荷転送電極34と第2電荷転送電極35とがCMP法により研磨されて互いに順次重ならないように形成されるため、結合容量の増加を低減することができる。
また、第1電荷転送電極34と第2電荷転送電極35とが互いに順次重ならずに同じ厚みで形成されるため、その上層に形成される遮光膜36の段差を減らして遮光膜36の形成を容易化することができる。これにより、遮光膜36の加工ばらつきを低減し、フォトダイオード31の特性ばらつきを低減すると共にスミアを低減することができる。
さらに、電荷転送方向(図1では縦方向)と交差(または直交)する方向(図1では横方向)に隣接する第1電荷転送電極34および第2電荷転送電極35のそれぞれの間(第1電荷転送電極34間と、第2電荷転送電極35間)は、電荷転送電極34,35よりも上層に設けられた配線層37によって接続されるため、従来のように配線部を遮光膜で覆う必要がなく、遮光部の面積を充分に減らして開口部を広げ、感度低下を低減することができる。
さらに、配線層37が金属層からなるため、電荷転送電極を低抵抗化して電荷転送効率を向上させることができる。また、配線層37は、表面が平坦化された層間絶縁膜39上に設けられており、埋め込み型コンタクト構造のコンタクト部40によって電荷転送電極34,35と電気的に接続されている。
また、微細コンタクト形成技術を用いることにより、コンタクト径を例えば0.2um程度と小さくすることができるため、電荷転送電極34および35上のいずれの場所にも、配線層37と電荷転送電極(ポリシリコン電極)34および35とのコンタクト部40を形成することができる。
さらに、配線層37を、遮光膜36の電荷転送方向と交差(または直交)する方向のサイズ(遮光膜36の幅サイズ)と同じ幅サイズに形成する。これによって、遮光膜36のコンタクト用穴36aから入射光が侵入することを防ぐことができる。
以上をまとめると、本実施形態によれば、電荷転送方向に隣接するポリシリコン電荷転送電極34,35がCMP法により研磨されて重ならずに略同じ厚みに形成され、電荷転送方向と交差(または直交)する方向に隣接する電荷転送電極の間が上層に設けられた金属配線層37によって電気的に接続されている。このため、金属配線層37は遮光膜によって覆われていないため、フォトダイオード上の開口部31の面積を広げることができる。また、電荷転送電極34,35の低抵抗化により電荷転送速度の高速化および低消費電力化を図ると共に、従来のような電荷転送電極34,35の段差を低減して上層に設けられる遮光膜36の加工を容易化し、光電変換素子の感度特性ばらつきおよびスミアの低減を図ることができる。
なお、本実施形態では、2層ポリシリコン構造のCCD型固体撮像素子30を一例に挙げて説明したが、本発明はこれに限らず、3層ポリシリコン構造(4相駆動方式で1画素あたり4個の転送電極を所有)やそれ以上の複数層ポリシリコン構造に対しても適用可能である。3層ポリシリコン構造の場合、電荷転送方向と交差(または直交)する方向に隣接する電荷転送電極34および35のそれぞれの間を接続する金属配線層37を2層構造として、上層の電荷転送電極上の配線層はフォトダイオードの開口部を遮光しないように細く形成することが好ましい。また、配線層を1層で構成する場合には、素子分離領域41上に4本の金属配線層を設けた構造とすることができる。ここで、3層ポリシリコン構造の場合、4相駆動方式になり4個の転送電極を所有することになって、今回のCMPによる方式を取る場合2層ポリシリコン構造と同じ加工方法となり、転送電極の転送方法の幅が小さくなる。
また、本実施形態では特に説明しなかったが、本実施形態の固体撮像素子30を、例えばデジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話機などの各種の電子情報機器の撮像部に用いることができて、従来のような電荷転送電極の重なりによる結合容量の増加を抑制し、電荷転送電極の低抵抗化を図り、光電変換素子特性のばらつきおよびスミアを低減すると共に感度低下を抑制できる本発明の作用効果を奏することができ、この結果、電子情報機器の撮像部で撮像した画像の表示品位が良好で高速処理により低消費電力可能とすることができる。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、例えばCCD型固体撮像素子などの固体撮像素子およびその製造方法、これを例えばデジタルスチルカメラ、デジタルビデオカメラおよびカメラ付き携帯電話機などの撮像部に用いる電子情報機器の分野において、従来のような電荷転送電極の重なりによる結合容量の増加を抑制し、電荷転送電極の低抵抗化を図り、光電変換素子特性のばらつきおよびスミアを低減すると共に感度低下を抑制することができるため、今後の固体撮像素子の高画素化、電荷転送速度の高速化および低消費電力化に対応することができる。
本発明の固体撮像素子は、例えばデジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話機などの電子情報機器の撮像部に広く利用することが可能であり、表示品位が良好な撮像画像を高速処理により低消費電力で得ることができる。
本発明の固体撮像素子の一実施形態の構造例を示す要部平面図である。 図1のCC’線断面図である。 図1の固体撮像素子の電荷転送電極となる層の形成工程を説明するためのDD’線断面図である。 本実施形態の固体撮像素子の製造方法における遮光膜形成工程の一例を説明するための要部平面図である。 図1の固体撮像素子の電荷転送電極部研磨工程を説明するためのDD’線断面図である。 従来のCCD型固体撮像素子の構造例を示す要部平面図である。 図6のAA’線断面図である。 図6のBB’線断面図である。
符号の説明
30 固体撮像素子
31 光電変換素子(フォトダイオード)の開口部
32 電荷転送領域
33 ゲート絶縁膜
34,35 電荷転送領域
36 遮光膜
37 金属配線層
38 絶縁膜
39 層間絶縁膜
40 コンタクト部
41 素子分離領域
42 P型低濃度不純物領域(P−Well)

Claims (18)

  1. 半導体基板表面に設けられた複数の光電変換素子と、該光電変換素子に隣接して該半導体基板表面に設けられ、該光電変換素子から読み出された電荷を転送可能とする電荷転送領域と、該電荷転送領域上にゲート絶縁膜を介して設けられた複数の電荷転送電極と、該電荷転送電極上を覆い、該光電変換素子上に開口部を有する遮光膜とを備えた固体撮像素子において、
    電荷転送方向に順次隣接する複数の電荷転送電極が互いに重ならずに同じ厚みで設けられ、該電荷転送方向と交差する所定方向に隣接する各電荷転送電極の間に配線部は設けられておらず、当該間が当該電荷転送電極よりも上層に設けられた配線層によって電気的に接続されている固体撮像素子。
  2. 前記電荷転送電極はポリシリコン層からなり、前記配線層は金属層からなる請求項1に記載の固体撮像素子。
  3. 前記複数の電荷転送電極は、前記電荷転送方向に交互に配置された第1および第2電荷転送電極を有し、該第1電荷転送電極と第2電荷転送電極とが互いに重ならずに同じ厚みで設けられ、該電荷転送方向と交差する所定方向に隣接する該第1および第2電荷転送電極のそれぞれの間の配線部は設けられておらず、当該間が前記配線層によって電気的に接続されている請求項1または2に記載の固体撮像素子。
  4. 前記複数の電荷転送電極は、前記電荷転送方向に順次繰り返し配置された第1〜第4電荷転送電極を有し、該第1〜第4電荷転送電極が順次重ならずに同じ厚みで設けられ、該電荷転送方向と交差する所定方向に隣接する該第1〜第4電荷転送電極のそれぞれの間に配線部は設けられておらず、当該間が前記配線層によって電気的に接続されている請求項1または2に記載の固体撮像素子。
  5. 前記遮光膜上を覆うように、表面が平坦化された層間絶縁膜が設けられ、前記配線層は、該層間絶縁膜上に設けられている請求項1に記載の固体撮像素子。
  6. 前記電荷転送電極と配線層とを電気的に接続するためのコンタクト部が、該電荷転送電極と配線層の間に介在する前記層間絶縁膜に設けられている請求項5に記載の固体撮像素子。
  7. 前記コンタクト部は、前記配線層と電荷転送電極間に設けられたコンタクトホールを介した埋め込み型コンタクト構造である請求項6に記載の固体撮像素子。
  8. 前記遮光膜には、前記コンタクト部のコンタクトホール径よりも大きく、該コンタクトホールを貫通可能とするコンタクト用穴が設けられている請求項7に記載の固体撮像素子。
  9. 前記配線層の幅サイズは、前記遮光膜の幅サイズと同じサイズに形成されている請求項8に記載の固体撮像素子。
  10. 半導体基板表面に設けられた複数の光電変換素子と、該光電変換素子に隣接して該半導体基板表面に設けられ、該光電変換素子から読み出された電荷を転送可能とする電荷転送領域と、該電荷転送領域上にゲート絶縁膜を介して電荷転送方向に交互に配置された第1および第2電荷転送電極と、該電荷転送電極を覆い、該光電変換素子上に開口部を有する遮光膜とを備えた固体撮像素子の製造方法において、
    該光電変換素子および電荷転送領域が設けられた半導体基板表面にゲート絶縁膜を形成する工程と、
    該ゲート絶縁膜上に第1電荷転送電極となる層を形成する工程と、
    第2電荷転送電極膜を成膜し、化学的機械的研磨法によって該第1電荷転送電極となる層に対する該第2電荷転送電極膜の重なり部を取り去って平坦化し、該第1電荷転送電極および第2電荷転送電極が互いに重ならないように同じ厚みに形成する工程と、
    該第1および第2電荷転送電極を覆うように遮光膜を形成する遮光膜形成工程と、
    該電荷転送方向と交差する所定方向に隣接する該第1および第2電荷転送電極のそれぞれの間に配線部を設けることなく、該電荷転送電極よりも上層でかつ遮光膜の上方に、間を電気的に接続する配線層を形成する工程とを有する固体撮像素子の製造方法。
  11. 半導体基板表面に設けられた複数の光電変換素子と、該光電変換素子に隣接して該半導体基板表面に設けられ、該光電変換素子から読み出された電荷を転送可能とする電荷転送領域と、該電荷転送領域上にゲート絶縁膜を介して電荷転送方向に順次繰り返し配置された第1〜第電荷転送電極と、該電荷転送電極上を覆い、該光電変換素子上に開口部を有する遮光膜とを備えた固体撮像素子の製造方法において、
    該光電変換素子および電荷転送領域が設けられた半導体基板表面にゲート絶縁膜を形成する工程と、
    該ゲート絶縁膜上に第1および第3電荷転送電極となる層を形成する工程と、
    第2および第4電荷転送電極膜を成膜し、化学的機械的研磨法によって該第1および第3電荷転送電極となる層に対する第2および第4電荷転送電極膜の重なり部を取り去って平坦化し、該第1〜第4電荷転送電極が互いに重ならないように同じ厚みで形成する工程と、
    該第1〜第4電荷転送電極を覆うように遮光膜を形成する工程と、
    該電荷転送方向と交差する所定方向に隣接する該第1〜第4電荷転送電極のそれぞれの間に配線部を設けることなく、該電荷転送電極よりも上層でかつ該遮光膜の上方に、間を電気的に接続する配線層を形成する工程とを有する固体撮像素子の製造方法。
  12. 前記遮光膜形成工程の後に、該遮光膜を覆うように層間絶縁膜を成膜し、化学的機械的研磨法によって該層間絶縁膜の表面を平坦化する層間絶縁膜形成工程を更に有し、前記配線層形成工程において、平坦化した該層間絶縁膜の表面上に前記配線層を形成する請求項10または11に記載の固体撮像素子の製造方法。
  13. 前記配線層と電荷転送電極との間に介在する前記層間絶縁膜にコンタクトホールを形成し、該コンタクトホールを介して該電荷転送電極と配線層とを電気的に接続するコンタクト部を形成するコンタクト部形成工程を更に有する請求項12に記載の固体撮像素子の製造方法。
  14. 前記コンタクト部形成工程は、前記層間絶縁膜のコンタクトホール上にコンタクト用導電膜を成膜して該コンタクトホール内にコンタクト用導電膜材料を埋め込むと共に、該層間絶縁膜上に形成されたコンタクト用導電膜を化学的機械的研磨法を用いて除去する請求項13に記載の固体撮像素子の製造方法。
  15. 前記遮光膜形成工程は、前記コンタクト部形成工程において、前記コンタクトホールの外周部が貫通可能とするコンタクト用穴を前記遮光膜に形成する請求項13または14に記載の固体撮像素子の製造方法。
  16. 前記遮光膜形成工程の前工程として、前記電荷転送電極上にエッチングストッパ用の絶縁膜を形成する工程を更に有し、前記コンタクト部形成工程において、前記層間絶縁膜および該絶縁膜に前記コンタクトホールを形成する請求項13〜15のいずれかに記載の固体撮像素子の製造方法。
  17. 前記配線層の形成工程は、該配線層の幅サイズを前記遮光膜の幅サイズと同じサイズに形成する請求項15に記載の固体撮像素子の製造方法。
  18. 請求項1〜9のいずれかに記載の固体撮像素子を撮像部に用いた電子情報機器。
JP2004129081A 2004-04-23 2004-04-23 固体撮像素子およびその製造方法、電子情報機器 Expired - Fee Related JP4535766B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004129081A JP4535766B2 (ja) 2004-04-23 2004-04-23 固体撮像素子およびその製造方法、電子情報機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004129081A JP4535766B2 (ja) 2004-04-23 2004-04-23 固体撮像素子およびその製造方法、電子情報機器

Publications (2)

Publication Number Publication Date
JP2005311208A JP2005311208A (ja) 2005-11-04
JP4535766B2 true JP4535766B2 (ja) 2010-09-01

Family

ID=35439590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004129081A Expired - Fee Related JP4535766B2 (ja) 2004-04-23 2004-04-23 固体撮像素子およびその製造方法、電子情報機器

Country Status (1)

Country Link
JP (1) JP4535766B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207777B2 (ja) 2008-03-06 2013-06-12 パナソニック株式会社 固体撮像装置及びその製造方法
JP2009295918A (ja) * 2008-06-09 2009-12-17 Panasonic Corp 固体撮像装置及びその製造方法
WO2013077121A1 (ja) * 2011-11-24 2013-05-30 富士フイルム株式会社 固体撮像装置
CN111463263B (zh) * 2020-01-22 2022-07-01 上海晶丰明源半导体股份有限公司 具有场板结构的低栅电荷器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332588A (ja) * 2002-05-09 2003-11-21 Nippon Inter Electronics Corp 半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465873A (ja) * 1990-07-06 1992-03-02 Sony Corp 固体撮像素子
JP2541470B2 (ja) * 1993-08-26 1996-10-09 日本電気株式会社 固体撮像素子
JP3394308B2 (ja) * 1994-01-25 2003-04-07 株式会社日立製作所 固体撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332588A (ja) * 2002-05-09 2003-11-21 Nippon Inter Electronics Corp 半導体素子

Also Published As

Publication number Publication date
JP2005311208A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
US7541212B2 (en) Image sensor including an anti-reflection pattern and method of manufacturing the same
US20170170230A1 (en) Image capturing apparatus, manufacturing method thereof, and camera
JP5357441B2 (ja) 固体撮像装置の製造方法
US7420235B2 (en) Solid-state imaging device and method for producing the same
JP4835631B2 (ja) 固体撮像装置及び電子機器の製造方法
JP5948783B2 (ja) 固体撮像装置、および電子機器
JP6141065B2 (ja) 固体撮像装置及び撮像システム
JP4535766B2 (ja) 固体撮像素子およびその製造方法、電子情報機器
KR20060107511A (ko) 고체 촬상 소자 및 그 제조 방법
JP5037922B2 (ja) 固体撮像装置
US7795654B2 (en) Solid-state imaging device and method for producing the same
JP2006287059A (ja) 固体撮像装置及びその製造方法
JP2005303263A (ja) 光電変換膜積層型固体撮像素子の製造方法
JP5383124B2 (ja) 固体撮像装置およびその製造方法
JP6087681B2 (ja) 固体撮像装置及び撮像システム
JP4700928B2 (ja) 固体撮像素子の製造方法
JP2006216655A (ja) 電荷転送素子及びその製造方法
JP2008288504A (ja) 半導体装置及びその製造方法
JP2006319133A (ja) カラーフィルタの製造方法、固体撮像素子の製造方法、カラーフィルタ、固体撮像素子
JP2007012677A (ja) 固体撮像素子およびその製造方法
JP2003318384A (ja) 固体撮像素子およびその製造方法
JP4384350B2 (ja) 固体撮像素子
JP2010109155A (ja) 固体撮像装置およびその製造方法
JP2002110959A (ja) 固体撮像装置およびその製造方法
JP2009060026A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04